TWI444637B - 具有可調整性及適應性測試結構的半導體封裝元件及其測試方法 - Google Patents

Description

具有可調整性及適應性測試結構的半導體封裝元件及其測試方法

本發明是有關於一種具有測試結構的半導體封裝元件與測試方法，且特別是有關於一種適用於包含多個待測晶片之半導體封裝元件的測試結構及其測試方法。

傳統的晶片內部含有模組電路及測試電路層(die wrapper)，一般而言，測試電路層是邊界掃瞄(boundary scan)或是電機電子工程師協會的1500標準(IEEE 1500)。藉由測試電路層的設置，當待測晶片設於一測試板上，便可透過測試板輸入一測試向量訊號至晶片之測試電路層，以達測試待測晶片之模組電路的電路功能是否符合預期設計之目的。

然而，待測晶片內部額外設計測試電路層會造成整體電路設計的複雜度。並且，當多個待測晶片封裝於一半導體元件時，必須將各待測晶片的測試電路層連接至半導體元件用以電性連接外部的接點，進而增加半導體元件的整體接點數目。

本發明係有關於一種具有測試結構的半導體封裝元件與測試方法，一實施例中，待測晶片可省略測試電路層，而降低待測晶片的電路設計複雜度，且此測試結構適用於具有多個待測晶片之半導體封裝元件，以滿足調整性及適應性的測試需求。

根據本發明之一實施例，提出一種半導體封裝元件。半導體封裝元件包括一基板、一第一測試用晶片、一第一待測晶片及一第二待測晶片。第一測試用晶片設於基板上。第一待測晶片設於基板上。第二待測晶片電性連接於第一待測晶片。其中，一測試向量訊號經由基板及第一測試用晶片傳送至第一待測晶片及第二待測晶片，以測試第一待測晶片及第二待測晶片。

根據本發明之另一實施例，提出一種半導體結構。半導體結構包括一基板、一測試用晶片、一第一待測晶片及一第二待測晶片。第一待測晶片設於基板上。第二待測晶片設於基板上。其中，一測試向量訊號經由基板及測試用晶片至第一待測晶片及第二待測晶片，以測試第一待測晶片及第二待測晶片。

根據本發明之另一實施例，提出一種半導體測試結構的測試方法。提供一半導體測試元件，半導體測試元件包括一基板、一測試用晶片、一第一待測晶片及一第二待測晶片，測試用晶片及第一待測晶片設於基板上，第二待測晶片電性連接於第一待測晶片；測試用晶片設定第一待測晶片及第二待測晶片為測試模式；傳輸一測試向量訊號經由測試基板及測試用晶片至第一待測晶片及第二待測晶片，其中在測試第一待測晶片及第二待測晶片後，對應之一測試結果訊號係被輸出；以及，依據測試結果判斷第一待測晶片及第二待測晶片是否符合預期設計。

為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式，作詳細說明如下：

請參照第1A圖，其繪示本發明一實施例之半導體封裝元件之剖視圖。

半導體封裝元件100包括基板110、第一測試用晶片120、第一待測晶片130、第二待測晶片140及第一中介基板(interposer)150。

基板110可以是有機基板(organic substrate)、陶瓷基板(ceramic substrate)、軟板、矽載板(silicon interposer)或是金屬板，更可以是多層板或是單層板，其包括測試輸入接點110a及測試輸出接點110b。測試機台(Automatic Test Equipment,ATE)160輸出一測試向量訊號S1(例如是一二進位訊號串列)或稱為測試訊號，經由測試輸入接點110a進入基板110及第一測試用晶片120，再由第一測試用晶片120將測試向量訊號S1傳輸至第一待測晶片130及第二待測晶片140，以測試第一待測晶片130及第二待測晶片140的電路是否符合預期設計。

基板110透過第一測試用晶片120與第一中介基板150進行溝通，可使訊號從基板110傳輸至第二待測晶片140以及使訊號從第二待測晶片140傳輸至基板110。另一實施例中，基板110亦可透過銲線與第一中介基板150進行溝通(容後描述)。其中，基板110可以是有機基板(organic substrate)、陶瓷基板(ceramic substrate)或是軟板，更可以是多層板或是單層板。

第一測試用晶片120係獨立於第一待測晶片130、第二待測晶片140及測試機台160配置。

第一測試用晶片120設於基板110上，其包括一測試電路121。測試電路121由數個正反器串接而成。具體的例子中，測試電路121可以是串化器(SERDES)。透過測試電路121，可將從少數個輸入接點輸入的訊號轉換為多數個輸出訊號分別傳輸至對應之輸出接點，或將從多數個輸入接點輸入的訊號轉換為少數個輸出訊號分別傳輸至對應之輸出接點，如此可大幅減少輸出/入接點的數量。本實施例中，第一測試用晶片120係用以提供半導體封裝元件100一測試訊號傳遞路徑，亦即測試用晶片120可接收來自測試機台160的測試向量訊號S1與傳送測試結果訊號S2至測試機台160，而測試向量訊號S1的型態(pattern)則由測試機台160決定。

第一測試用晶片120更包括至少一測試輸入接點120a及至少一測試輸出接點120b。測試輸入接點120a及測試輸出接點120b電性連接於測試電路121。測試向量訊號S1經由測試輸入接點120a傳輸至第一測試用晶片120之測試電路121，而測試結果訊號S2經由測試輸出接點120b輸出。

第一測試用晶片120更包括至少一測試輸入導孔120v1及至少一測試輸出導孔120v2。測試輸入導孔120v1及測試輸出導孔120v2係電性連接於測試電路121。測試向量訊號S1可經由測試輸出導孔120v2輸出，而測試結果訊號S2可經由測試輸入導孔120v1傳輸至第一測試用晶片120。此外，測試輸入導孔120v1及測試輸出導孔120v2例如是矽穿孔(Through-Silicon Via,TSV)，然此非用以限制本實施例。

第一待測晶片130設於基板110上。本實施例中，第一待測晶片130包括模組電路(未繪示)及第一測試電路131。第一測試電路131例如是符合電機電子工程師協會的1500標準(IEEE 1500)或是邊界掃描(boundary scan)，一般具有正反器或暫存器。第一待測晶片130的功能係由模組電路所提供。測試向量訊號S1透過第一測試電路131測試第一待測晶片130之模組電路。透過第一測試電路131，可將從少數個輸入接點輸入的訊號轉換為多數個輸出訊號並分別傳輸至對應之輸出接點，或將從多數個輸入接點輸入的訊號轉換為少數個輸出訊號並分別傳輸至對應之輸出接點，如此可大幅減少輸入接點的數量。

第一待測晶片130包括至少一測試輸入接點130a及至少一測試輸出接點130b。測試輸入接點130a及測試輸出接點130b電性連接於第一測試電路131。測試向量訊號S1可透過測試輸入接點130a傳輸至第一待測晶片130之第一測試電路131，而測試結果訊號S2可經由測試輸出接點130b輸出。

第二待測晶片140電性連接於第一待測晶片130。本實施例中，第二待測晶片140包括模組電路(未繪示)及第二測試電路141。第二測試電路141例如是符合電機電子工程師協會的1500標準(IEEE 1500)或是邊界掃描(boundary scan)，一般具有正反器或暫存器。第二待測晶片140的功能係由模組電路所提供。測試向量訊號S1透過第二測試電路141測試第二待測晶片140之模組電路。此外，第二測試電路141的電路結構可相似於第一測試電路131，容此不再贅述。

透過第二測試電路141，可將從少數個輸入接點輸入的訊號轉換為多數個輸出訊號並分別傳輸至對應之輸出接點，或將從多數個輸入接點輸入的訊號轉換為少數個輸出訊號並分別傳輸至對應之輸出接點，如此，可大幅減少輸入接點的數量。

第二待測晶片140包括至少一測試輸入接點140a及至少一測試輸出接點140b。測試輸入接點140a及測試輸出接點140b電性連接於第二測試電路141。測試向量訊號S1可透過測試輸入接點140a傳輸至第二待測晶片140之第二測試電路141，而測試結果訊號S2可經由測試輸出接點140b輸出。

第一中介基板150具有相對之上表面150s1與下表面150s2。第一待測晶片130及第一測試用晶片120設於第一中介基板150之下表面150s2與基板110之間，而第二待測晶片140設於第一中介基板150之上表面150s1上。

第一中介基板150包括至少一測試輸入接點150a及至少一測試輸出接點150b。測試向量訊號S1可透過測試輸入接點150a傳輸至第一中介基板150，而測試結果訊號S2可經由測試輸出接點150b輸出。第一中介基板150可以是有機基板(organic substrate)、陶瓷基板(ceramic substrate)、軟板或是金屬板，更可以是多層板或是單層板。

另一實施例中，如第1A圖所示之半導體封裝元件100更可以包括一封裝體，其係設置於基板110之上表面，用以覆蓋基板110、第一測試用晶片120、第一待測晶片130、第二待測晶片140及第一中介基板150。

以下係說明半導體封裝元件的測試方法。

提供如第1A圖所示之半導體封裝元件100。然後，第一測試用晶片120之測試電路121設定第一待測晶片130及第二待測晶片140為測試模式。然後，測試機台160傳送測試向量訊號S1經由基板110、第一測試用晶片120至第一待測晶片130及第二待測晶片140，以測試第一待測晶片130及第二待測晶片140，並以測試結果訊號S2輸出。然後，測試機台160依據測試結果訊號S2判斷第一待測晶片130及第二待測晶片140是否符合預期設計。以下係進一步舉例說明測試向量訊號及測試結果訊號的傳輸路徑。

如第1A圖所示，在測試第一待測晶片130的過程中，測試向量訊號S1的傳輸路徑係：基板110→ 第一測試用晶片120之測試電路121→ 基板110→ 第一待測晶片130之第一測試電路131。然後，測試向量訊號S11傳送至第一測試電路131以測試第一待測晶片130的模組電路，並輸出測試結果訊號S2。測試結果訊號S2經由第一待測晶片130之測試電路131而傳輸至基板110→ 第一測試用晶片120之測試電路121→ 基板110→ 測試機台160。測試機台160依據測試結果訊號S2判斷第一待測晶片130的電路是否符合預期設計。例如，當測試向量訊號S1的序列係10010，其對應正確的測試結果訊號例如是01010，若實際輸出測試結果訊號S2為01110(不等於正確的測試結果訊號)，則表示第一待測晶片130的電路不符合預期設計。

如第1A圖所示，本實施例中，從單個測試輸入接點120a的測試向量訊號S1透過第一測試用晶片120之測試電路121輸出二個測試向量訊號S11並分別透過二個測試輸出接點120b傳輸至基板110。

如第1A圖所示，本實施例中，測試結果訊號S2經由第一待測晶片130的測試電路131，並由二個測試輸出接點130b傳輸至基板110，然另一實施例中，測試結果訊號S2亦可經由第一待測晶片130的測試電路131，而從單個或超過二個測試輸出接點130b傳輸至基板110。此外，由於基板110可以是多層基板或單層基板，因此訊號可於基板110中同一層或不同層之圖案化線路層傳輸。

請參照第1B圖，其繪示測試第1A圖之第二待測晶片的訊號路徑示意圖。

在測試第二待測晶片140的過程中，測試向量訊號S1的傳輸路徑係：基板110→ 第一測試用晶片120之測試電路121→ 測試輸出導孔120v2→ 第一中介基板150→ 第二待測晶片140之第二測試電路141。然後，測試向量訊號S11透過第二測試電路141測試第二待測晶片140的模組電路，並以測試結果訊號S2輸出。測試結果訊號S2經由第二待測晶片140之第二測試電路141而傳輸至第一中介基板150→ 測試輸入導孔120v1→ 第一測試用晶片120之測試電路121→ 基板110→ 測試機台160。測試機台160依據測試結果訊號S2判斷第二待測晶片140的模組電路是否符合預期設計。

如第1B圖所示，本實施例中，從單個測試輸入接點120a的測試向量訊號S1透過測試電路121輸出二個測試向量訊號S11並分別透過二個測試輸出導孔120v2傳輸至第一中介基板150。

如第1B圖所示，本實施例中，測試結果訊號S2經由第二待測晶片140之第二測試電路141，而從二個測試輸出接點140b傳輸至第一中介基板150。另一實施例中，測試結果訊號S2可經由第二待測晶片140之第二測試電路141，而從單個或超過二個測試輸出接點140b傳輸至第一中介基板150。

第一中介基板150內的訊號可於第一中介基板150中同一層或不同層之圖案化線路層傳輸。

另一實施例中，第一測試用晶片120設於基板110之上表面110s1(第1A圖)上，而第一待測晶片130及第二待測晶片140可同設於第一中介基板150之上表面150s1(第1A圖)上。

此外，亦可測試第一待測晶片130的輸出/入導電孔，以下係進一步說明

請參照第1C圖，其繪示測試第1A圖之第一待測晶片的輸出/入導電孔的訊號路徑示意圖。第一待測晶片130包括至少一輸入導電孔132及至少一輸出導電孔133。輸入導電孔132及輸出導電孔133作為第一待測晶片130本身的輸/出入接點。輸入導電孔132及輸出導電孔133電性連接於模組電路及第一測試電路131。此外，輸入導電孔132及輸出導電孔133例如是矽穿孔。

如第1C圖所示，在測試輸入導電孔132的過程中，測試向量訊號S1的傳輸路徑係：基板110→ 第一測試用晶片120之測試電路121→ 測試輸出導孔120v2’→ 第一中介基板150→ 第二待測晶片140之第二測試電路141→ 第一中介基板150→ 輸入導電孔132。測試向量訊號S1經過輸入導電孔132後以測試結果訊號S2輸出。測試結果訊號S2經由第一待測晶片130之第一測試電路131傳輸至基板110→ 第一測試用晶片120之測試電路121→ 基板110→ 測試機台160。測試機台160依據測試結果訊號S2判斷輸入導電孔132的電性連接是否正常。例如，當測試向量訊號S1的序列係10(二個位元分別對應二個輸入導電孔132)，其對應正確的測試結果訊號例如是10，若實際輸出測試結果訊號S2為10，則表示輸入導電孔132的電性連接正常。

如第1C圖所示，在測試輸出導電孔133的過程中，測試向量訊號S1的傳輸路徑係：基板110→ 第一測試用晶片120之測試電路121→ 基板110→ 經由第一待測晶片130之第一測試電路131傳送至輸出導電孔133。測試向量訊號S1經過輸出導電孔133後以測試結果訊號S2輸出。測試結果訊號S2傳輸至第一中介基板150→ 第二待測晶片140之第二測試電路141→ 第一中介基板150→ 測試輸入導孔120v1’→ 第一測試用晶片120之測試電路121→ 基板110→ 測試機台160。測試機台160依據測試結果訊號S2判斷輸出導電孔133的電性連接是否正常。例如，當測試向量訊號S1的序列係100(三個位元分別對應三個輸出導電孔133)，其對應正確的測試結果訊號例如是100，若實際輸出測試結果訊號S2為101(不等於正確的測試結果訊號)，則表示輸出導電孔133的電性連接不正常。

如第1C圖所示，在測試待測晶片之輸出/入導電孔的過程中，測試向量訊號S1經由測試輸入導孔120v1’及測試輸出導孔120v2’。另一實施例中，測試向量訊號S1經由測試輸入導孔120v1’及測試輸出導孔120v2’可經由測試輸入導孔120v1及測試輸出導孔120v2去測試待測晶片之輸出/入導電孔，即，測試第一待測晶片130之模組電路所採用的測試導孔與測試輸出/入導電孔所採用的測試導孔亦可共用。

雖然上述測試第一待測晶片130、第二待測晶片140及第一待測晶片130之輸入導電孔132及輸出導電孔133係分別說明，然實際測試中，可於一次測試向量訊號S1的輸入中一併測試第一待測晶片130、第二待測晶片140及第一待測晶片130之輸入導電孔132與輸出導電孔133中至少一者。

請參照第2圖，其繪示依照本發明另一實施例之半導體封裝元件之剖視圖。

半導體封裝元件200包括基板110、第一測試用晶片120及第二測試用晶片220、第一待測晶片130、第二待測晶片140、第三待測晶片240、第一中介基板150及第二中介基板250。

第二測試用晶片220設於第一中介基板150之上表面150s1上，其包括一測試電路221。測試電路221的電路結構可相似於測試電路121，容此不再贅述。本實施例中，第二測試用晶片220係用以提供半導體封裝元件200一傳送測試訊號的路徑，亦即第二測試用晶片220接收來自第一測試用晶片120的測試向量訊號S1，並輸出測試結果訊號S2至第一測試用晶片120，而測試向量訊號S1的型態(pattern)可由測試機台160決定。

如第2圖所示，第二測試用晶片220更包括至少一測試輸入接點220a及至少一測試輸出接點220b。測試輸入接點220a及測試輸出接點220b電性連接於測試電路221。測試向量訊號S1可透過測試輸入接點220a傳輸至第二測試用晶片220之測試電路221，而測試結果訊號S2可經由測試輸出接點220b輸出。

如第2圖所示，第二測試用晶片220更包括至少一測試輸入導孔220v1及至少一測試輸出導孔220v2。測試輸入導孔220v1及測試輸出導孔220v2電性連接於測試電路221。測試向量訊號S1可經由測試輸出導孔220v2輸出，而經由測試輸入導孔220v1傳輸至第二測試用晶片220。此外，測試輸入導孔220v1及測試輸出導孔220v2例如是矽穿孔。

如第2圖所示，第三待測晶片240設於第二中介基板250上。本實施例中，第三待測晶片240包括模組電路及第三測試電路241，測試電路例如是符合邊界掃描或是電機電子工程師協會的1500標準(IEEE 1500)。第三待測晶片240的功能係由模組電路所提供。測試向量訊號S1透過第三測試電路241測試第三待測晶片240之模組電路。第三測試電路241的電路結構可相似於第一測試電路131，容此不再贅述。透過第三測試電路241，可將從少數個輸入接點輸入的訊號轉換為多數個輸出訊號，並分別傳輸至對應之輸出接點，或將從多數個輸入接點輸入的訊號轉換為少數個輸出訊號，並分別傳輸至對應之輸出接點，如此，可大幅減少輸入接點的數量。

第三待測晶片240包括至少一測試輸入接點240a及至少一測試輸出接點240b。測試輸入接點240a及測試輸出接點240b電性連接於第三測試電路241。測試向量訊號S1可透過測試輸入接點240a傳輸至第三待測晶片240之第三測試電路241，而測試結果訊號S2可經由測試輸出接點240b輸出。

在測試第三待測晶片240的過程中，測試向量訊號S1的傳輸路徑係：基板110→ 第一測試用晶片120之測試電路121→ 測試輸出導孔120v2→ 第一中介基板150→ 第二測試用晶片220之測試電路221→ 測試輸出導孔220v2→ 第二中介基板250→ 第三待測晶片240之第三測試電路241。然後，測試向量訊號S1透過第三測試電路241測試第三待測晶片240的模組電路，並以測試結果訊號S2輸出。測試結果訊號S2傳輸至第二中介基板250→ 測試輸入導孔220v1→ 測試電路221→ 第一中介基板150→ 測試輸入導孔120v1→ 測試電路121→ 基板110→ 測試機台160。測試機台160依據測試結果訊號S2判斷第三待測晶片240的電路是否符合預期設計。

如第2圖所示，測試第一待測晶片130、第二待測晶片140、第一待測晶片130之輸出/入導電孔及第二待測晶片140之輸出/入導電孔的訊號路徑相似於測試上述半導體封裝元件100時的訊號路徑，容此不再贅述。

請參照第3圖，其繪示依照本發明另一實施例之半導體封裝元件之剖視圖。

半導體封裝元件300包括基板110、第一測試用晶片120、第一待測晶片130、第二待測晶片140、第一中介基板150、至少一輸入銲線370a及至少一輸出銲線370b。

相較於半導體封裝元件100，半導體封裝元件300之基板110與第一中介基板150係以銲線溝通，使訊號可從基板110傳輸至第二待測晶片140及使訊號可從第二待測晶片140傳輸至基板110。

輸入銲線370a及輸出銲線370b連接第一中介基板150與基板110。測試向量訊號S1經由輸入銲線370a傳輸至第一中介基板150，而測試結果訊號S2經由輸出銲線370b傳輸至基板110。在此情況下，第一測試用晶片120可選擇性地省略第1A圖之測試輸入導孔120v1及測試輸出導孔120v2。

如第3圖所示，在測試第二待測晶片140的過程中，測試向量訊號S1的傳輸路徑係：基板110→ 第一測試用晶片120之測試電路121→ 輸入銲線370a→ 第一中介基板150→ 第二待測晶片140之第二測試電路141。然後，測試向量訊號S1透過第二測試電路141測試第二待測晶片140的模組電路，並以測試結果訊號S2輸出。測試結果訊號S2傳輸至第一中介基板150→ 輸出銲線370b→ 基板110→ 第一測試用晶片120之測試電路121→ 測試機台160。測試機台160依據測試結果訊號S2判斷第二待測晶片140的電路是否符合預期設計。

請參照第4圖，其繪示依照本發明另一實施例之半導體封裝元件之剖視圖。

半導體封裝元件400包括半導體結構400’及第一測試用晶片120。其中，半導體結構400’包括基板110、第一待測晶片130及第二待測晶片140。本實施例中，基板110例如是矽晶圓、有機基板或陶瓷基板，第一測試用晶片120用以測試半導體結構400’。

如第4圖所示，第一待測晶片130之第一測試電路131可電性連接至少一測試輸入導孔130v3及至少一測試輸出導孔130v4。測試向量訊號S1經由測試輸出導孔130v4傳輸至第二待測晶片140之第二測試電路141，而測試結果訊號S2經由測試輸入導孔130v3傳輸至第一待測晶片130之第一測試電路131。

如第4圖所示，在測試第二待測晶片140的過程中，測試向量訊號S1的傳輸路徑係：基板110→ 第一測試用晶片120之測試電路121→ 基板110→ 測試輸出導孔130v4→ 第二待測晶片140之第二測試電路141。然後，測試向量訊號S1透過第二測試電路141測試第二待測晶片140的模組電路，並以測試結果訊號S2輸出。測試結果訊號S2傳輸至測試輸入導孔130v3→ 基板110→ 第一測試用晶片120之測試電路121→ 基板110→ 測試機台160。

第4圖中，測試第一待測晶片130的訊號傳遞路徑相似於測試上述半導體封裝元件100的訊號傳遞路徑，容此不再贅述。

請參照第5A圖，其繪示依照本發明另一實施例之半導體封裝元件之剖視圖。

半導體封裝元件500包括基板110、第一測試用晶片120、第一待測晶片130、第二待測晶片140、第三待測晶片240及第一中介基板150。

第一待測晶片130、第二待測晶片140與第三待測晶片240以構成三維(3D)堆疊結構。其中，第二待測晶片140設於第一待測晶片130上，且與第一待測晶片130電性連接，而第三待測晶片240設於第二待測晶片140上，且與第二待測晶片140電性連接。

第一待測晶片130包括至少一測試輸入導孔130v3、130v3’、至少一測試輸出導孔130v4及130v4’。對第二待測晶片140的測試向量訊號S1可經由測試輸出導孔130v4傳輸至第二待測晶片140，而第二待測晶片140的測試結果訊號S2可經由測試輸入導孔130v3傳輸至第一待測晶片130。

第5A圖中，第m層待測晶片之測試輸入導孔的數量至少n-m個，其中n代表待測晶片的數量。進一步地說，設於基板110上的待測晶片屬於第1層待測晶片，即m等於1，而設於第一待測晶片130上的待測晶片屬於第2層的待測晶片，即m等於2，以此類推。舉例來說，以第一待測晶片130(m等於1)為例，第一待測晶片130的測試輸入導孔的數量至少2個(n等於3，m等於1)。另一實施例中，測試輸入導孔的數量不受n-m個的限制，例如，測試向量訊號S1可經由同一測試輸入導孔(共用導孔)測試第一待測晶片130、第二待測晶片140及第三待測晶片240。

相似地，設於基板110之第一待測晶片130的測試輸出導孔的數量至少2個(n等於3，m等於1)。另一實施例中，測試向量訊號S1可經由同一測試輸出導孔(共用導孔)測試第一待測晶片130、第二待測晶片140及第三待測晶片240。

第二待測晶片140包括至少一測試輸入導孔140v3及至少一測試輸出導孔140v4。本實施例中，對第三待測晶片240的測試向量訊號S1可經由測試輸出導孔130v4’及140v4傳輸至第三待測晶片240，而第三待測晶片240的測試結果訊號S2可經由測試輸入導孔140v3及140v3’傳輸至基板110。

第5A圖中，第二待測晶片140的測試輸入導孔140v3的數量至少1個(即，n等於3，m等於2)。相似地，第二待測晶片140的測試輸出導孔140v4的數量至少1個(即，n等於3，m等於2)。

如第5A圖所示，在測試第三待測晶片240的過程中，測試向量訊號S1的傳輸路徑係：基板110→ 第一測試用晶片120之測試電路121→ 測試輸出導孔130v4’→ 測試輸出導孔140v4→ 第三待測晶片240之第三測試電路241。然後，測試向量訊號S1透過第三測試電路241測試第三待測晶片240的模組電路，並以測試結果訊號S2輸出。測試結果訊號S2傳輸至測試輸入導孔140v3→ 測試輸入導孔130v3’→ 基板110→ 第一測試用晶片120之測試電路121→ 基板110→ 測試機台160。測試機台160依據測試結果訊號S2判斷第三待測晶片240的電路是否符合預期設計。

此外，測試第5A圖之第一待測晶片130、第二待測晶片140、第一待測晶片130之輸出/入導電孔及第二待測晶片140之輸出/入導電孔的訊號路徑相似於測試上述半導體封裝元件100時的訊號路徑，容此不再贅述。

請參照第5B圖，其繪示測試第5A圖之第一待測晶片的輸出/入導電孔的訊號路徑示意圖。

如第5B圖所示，在測試輸入導電孔132的過程中，測試向量訊號S1的傳輸路徑係：基板110→ 第一測試用晶片120之測試電路121→ 基板110→ 第一待測晶片130之第一測試電路131→ 測試輸出導孔130v4”→ 第二待測晶片140之第二測試電路141→ 輸入導電孔132。測試向量訊號S1經過輸入導電孔132後以測試結果訊號S2輸出。測試結果訊號S2傳輸至第一待測晶片之第一測試電路131→ 基板110→ 第一測試用晶片120之測試電路121→ 基板110→ 測試機台160。測試機台160依據測試結果訊號S2判斷輸入導電孔132的電性連接是否正常。

如第5B圖所示，在測試輸出導電孔133的過程中，測試向量訊號S1的傳輸路徑係：基板110→ 第一測試用晶片120之測試電路121→ 基板110→ 輸出導電孔133。測試向量訊號S1經過輸出導電孔133後以測試結果訊號S2輸出。測試結果訊號S2傳輸至第二待測晶片140之第二測試電路141→ 測試輸入導孔130v3”→ 基板110→ 第一測試用晶片120之測試電路121→ 基板110→ 測試機台160。測試機台160依據測試結果訊號S2判斷輸出導電孔133的電性連接是否正常。

請參照第6A圖，其繪示依照本發明另一實施例之半導體封裝元件之剖視圖。

半導體封裝元件600包括基板110、第一測試用晶片620、第二測試用晶片625、第一待測晶片630、第二待測晶片640及第一中介基板150。其中，第一待測晶片630相似於第一待測晶片130，而第二待測晶片640相似於第二待測晶片140。

第一測試用晶片620設於基板110上，其包括測試電路621。本實施例中，測試電路121及第一測試電路131整合成測試電路621，在此情況下，第一待測晶片630可選擇性地省略第一測試電路631(如此，第一待測晶片630如同省略第一測試電路131之第一待測晶片130)。

第二測試用晶片625設於第一中介基板150上，其包括測試電路626。本實施例中，測試電路221及第二測試電路141整合成測試電路626，在此情況下，第二待測晶片640可選擇性地省略第二測試電路641(如此，第二待測晶片640如同省略第二測試電路141之第二待測晶片140)。

如第6A圖所示，在測試第二待測晶片640的過程中，測試向量訊號S1的傳輸路徑係：基板110→ 第一測試用晶片620之測試電路621→ 測試輸出導孔120v2→ 第一中介基板150→ 第二測試用晶片625之測試電路626→ 第二待測晶片640之第二測試電路141。然後，測試向量訊號S1透過第二測試用晶片625之測試電路626測試第二待測晶片640的模組電路後，輸出測試結果訊號S2。測試結果訊號S2傳輸至第一中介基板150→ 第二測試用晶片625之測試電路626→ 第一中介基板150→ 測試輸入導孔120v1→ 第一測試用晶片620之測試電路621→ 基板110→ 測試機台160。測試機台160依據測試結果訊號S2判斷第二待測晶片640的模組電路是否符合預期設計。

第6A圖中，測試第一待測晶片630及第一待測晶片630之輸出/入導電孔的訊號路徑相似於測試上述半導體測試結構100時的訊號路徑，容此不再贅述。

請參照第6B圖，其繪示測試第6A圖之第一待測晶片之導電孔的訊號路徑圖。

如第6B圖所示，在測試輸入導電孔132的過程中，測試向量訊號S1的傳輸路徑係：基板110→ 第一測試用晶片620之測試電路621→ 測試輸出導孔120v2→ 第一中介基板150→ 第二測試用晶片625之測試電路626→ 第一中介基板150→ 輸入導電孔132。測試向量訊號S1經過輸入導電孔132後以一測試結果訊號S2輸出。測試結果訊號S2傳輸至基板110→ 第一測試用晶片620之測試電路621→ 基板110→ 測試機台160。測試機台160依據測試結果訊號S2判斷輸入導電孔132的電性連接是否正常。

如第6B圖所示，在測試輸出導電孔133的過程中，測試向量訊號S1的傳輸路徑係：基板110→ 第一測試用晶片620之測試電路621→ 基板110→ 輸出導電孔133。測試向量訊號S1經過輸出導電孔133後以一測試結果訊號S2輸出。測試結果訊號S2傳輸至第一中介基板150→ 第二測試用晶片625之測試電路626→ 第一中介基板150→ 測試輸入導孔120v1→ 基板110→ 測試機台160。測試機台160依據測試結果訊號S2判斷輸出導電孔133的電性連接是否正常。

另一實施例中，半導體封裝元件600亦可在省略第二測試用晶片625的設計下，達到測試輸入導電孔132及輸出導電孔133的目的。

請參照第7A圖，其繪示依照本發明另一實施例之半導體封裝元件之剖視圖。

半導體封裝元件700包括基板110、第一測試用晶片620、第二測試用晶片625、第一待測晶片630、第二待測晶片640、第一中介基板150、至少一輸入銲線370a及至少一輸出銲線370b。

輸入銲線370a及輸出銲線370b連接第一中介基板150與基板110。測試向量訊號S1經由輸入銲線370a傳輸至第一中介基板150，而測試結果訊號S2經由輸出銲線370b傳輸至基板110。在此情況下，第一測試用晶片620可選擇性地省略第6A圖之測試輸入導孔120v1及測試輸出導孔120v2。

如第7A圖所示，在測試第二待測晶片640的過程中，測試向量訊號S1的傳輸路徑係：基板110→ 第一測試用晶片620之測試電路621→ 基板110→ 輸入銲線370a→ 第一中介基板150→ 第二待測晶片640。然後，測試向量訊號S1透過第二測試用晶片625之測試電路626輸出測試訊號並測試第二待測晶片640的模組電路後，以測試結果訊號S2輸出。測試結果訊號S2傳輸至第一中介基板150→ 第二測試用晶片625之測試電路626→ 第一中介基板150→ 輸出銲線370b→ 基板110→ 第一測試用晶片620之測試電路621→ 基板110→ 測試機台160。測試機台160依據測試結果訊號S2判斷第二待測晶片640的電路是否符合預期設計。

第7A圖中，測試第一待測晶片630的訊號路徑相似於測試上述半導體測試結構100的訊號路徑，容此不再贅述。

請參照第7B圖，其繪示測試第7A圖之第一待測晶片之輸出/入導電孔的訊號路徑圖。

如第7B圖所示，在測試輸入導電孔132的過程中，測試向量訊號S1的傳輸路徑係：基板110→ 第一測試用晶片620之測試電路621→ 輸入銲線370a→ 第一中介基板150→ 第二測試用晶片625之測試電路626→ 第一中介基板150→ 輸入導電孔132。測試向量訊號S1經過輸入導電孔132後以一測試結果訊號S2輸出。測試結果訊號S2傳輸至基板110→ 第一測試用晶片620之測試電路621→ 基板110→ 測試機台160。測試機台160依據測試結果訊號S2判斷輸入導電孔132的電性連接是否正常。

如第7B圖所示，在測試輸出導電孔133的過程中，測試向量訊號S1的傳輸路徑係：基板110→ 第一測試用晶片620之測試電路621→ 基板110→ 輸出導電孔133。測試向量訊號S1經過輸出導電孔133後以一測試結果訊號S2輸出。測試結果訊號S2傳輸至第一中介基板150→ 測試電路626→ 第一中介基板150→ 輸出銲線370b→ 基板110→ 第一測試電路621→ 基板110→ 測試機台160。測試機台160依據測試結果訊號S2判斷輸出導電孔133的電性連接是否正常。

另一實施例中，半導體封裝元件700亦可在省略第二測試用晶片625的設計下，達到測試輸入導電孔132及輸出導電孔133的目的。

請參照第8圖，其繪示依照本發明另一實施例之半導體封裝元件之剖視圖。

半導體封裝元件800包括基板110、第一測試用晶片120、第二測試用晶片625、第一待測晶片130、第二待測晶片640及第一中介基板150。

如第8圖所示，在測試第二待測晶片640的過程中，測試向量訊號S1的傳輸路徑係：基板110→ 第一測試用晶片120之測試電路121→ 測試輸出導孔120v2→ 第一中介基板150→ 第二測試用晶片625之測試電路626→ 第一中介基板150→ 第二待測晶片640。測試向量訊號S1透過第二測試用晶片625之測試電路626輸出測試訊號並測試第二待測晶片640的模組電路後，輸出測試結果訊號S2。測試結果訊號S2傳輸至第一中介基板150→ 第二測試用晶片625之測試電路626→ 第一中介基板150→ 測試輸入導孔120v1→ 第一測試用晶片120之測試電路121→ 基板110→ 測試機台160。測試機台160依據測試結果訊號S2判斷第二待測晶片640的模組電路是否符合預期設計。

如第8圖所示，測試第一待測晶片130的訊號路徑相似於測試上述半導體封裝元件100的訊號路徑，容此不再贅述。

如第8圖所示，測試第一待測晶片130之輸出/入導電孔的訊號路徑相似於測試上述半導體測試結構600(第6B圖)的訊號路徑，容此不再贅述。

請參照第9圖，其繪示依照本發明另一實施例之半導體封裝元件之剖視圖。

半導體封裝元件900包括基板110、第一測試用晶片120、第二測試用晶片625、第一待測晶片130、第二待測晶片640、第一中介基板150、至少一輸入銲線370a及至少一輸出銲線370b。

輸入銲線370a及輸出銲線370b連接第一中介基板150與基板110。測試向量訊號S1經由輸入銲線370a傳輸至第一中介基板150，而測試結果訊號S2經由輸出銲線370b傳輸至基板110。在此情況下，第一測試用晶片120可選擇性地省略第8圖之測試輸入導孔120v1及測試輸出導孔120v2。

在測試第二待測晶片640的過程中，測試向量訊號S1的傳輸路徑係：基板110→ 第一測試用晶片120之測試電路121→ 基板110→ 輸入銲線370a→ 第一中介基板150→ 第二測試用晶片625之測試電路626→ 第一中介基板150→ 第二待測晶片640。然後，測試向量訊號S1透過第二測試用晶片625之測試電路626輸出測試訊號並測試第二待測晶片640的模組電路後，以測試結果訊號S2輸出。測試結果訊號S2傳輸至第一中介基板150→ 第二測試用晶片625之測試電路626→ 第一中介基板150→ 輸出銲線370b→ 基板110→ 第一測試用晶片120之測試電路121→ 基板110→ 測試機台160。測試機台160依據測試結果訊號S2判斷第二待測晶片640的電路是否符合預期設計。

如第9圖所示，測試第一待測晶片130時的訊號路徑相似於測試上述半導體封裝元件100的訊號路徑，容此不再贅述。

如第9圖所示，測試第一待測晶片130之輸出/入導電孔的訊號路徑相似於測試上述半導體測試結構700(第7B圖)的訊號路徑，容此不再贅述。

請參照第10圖，其繪示依照本發明另一實施例之半導體封裝元件之剖視圖。

半導體封裝元件1000包括半導體結構1000’及第一測試用晶片120。其中，半導體結構1000’包括基板1010、第一待測晶片130及第二待測晶片140，而第一測試用晶片120用以測試半導體結構1000’。

第一測試用晶片120、第一待測晶片130及第二待測晶片140設於基板1010之上表面110s1上，其中基板1010例如是中介基板(interposer)，其結構可相似於第一中介基板150。

如第10圖所示，測試第一待測晶片130的訊號路徑相似於測試上述半導體封裝元件100的訊號路徑，容此不再贅述。此外，本實施例中，測試第10圖之第二待測晶片140的訊號路徑相似於測試第一待測晶片130的訊號路徑，容此不再贅述。

雖然圖未繪示，然半導體結構1000’更包括一基板，其可設於半導體結構1000’之基板1010的下表面。此基板例如是測試基板，其結構可相似於第1A圖之基板110。

請參照第11圖，其繪示依照本發明另一實施例之半導體封裝元件之剖視圖。

半導體封裝元件1100包括基板110、第一測試用晶片120及第二測試用晶片220、第一待測晶片130、第二待測晶片140及第一中介基板150。

第一測試用晶片120、第一待測晶片130及第二測試用晶片220設於基板110上，且位於基板110與第一中介基板150之下表面150s2之間。第二待測晶片140設於第一中介基板150之上表面150s1上。

如第11圖所示，在測試第一待測晶片130的過程中，測試向量訊號S1的傳輸路徑係：基板110→ 第一測試用晶片120之測試電路121→ 基板110→ 第一待測晶片130之第一測試電路131。然後，測試向量訊號S11傳送至第一測試電路131以測試第一待測晶片130的模組電路，並輸出測試結果訊號S2。測試結果訊號S2經由第一待測晶片130之測試電路131而傳輸至基板110→ 第一測試用晶片120之測試電路121→ 基板110→ 測試機台160。測試機台160依據測試結果訊號S2判斷第一待測晶片130的電路是否符合預期設計。

如第11圖所示，在測試第二待測晶片130的過程中，測試向量訊號S1的傳輸路徑係：基板110→ 第一測試用晶片120之測試電路121→ 基板110→ 第二測試用晶片220之測試電路221→ 測試輸出導孔220v2→ 第一中介基板150→ 第二待測晶片140之第二測試電路141。然後，測試向量訊號S1傳送至第二測試電路141以測試第二待測晶片140的模組電路，並輸出測試結果訊號S2。測試結果訊號S2經由第二待測晶片140之第二測試電路141而傳輸至第一中介基板150→ 測試輸入導孔220v1→ 測試電路221→ 基板110→ 第一測試用晶片120之測試電路121→ 基板110→ 測試機台160。測試機台160依據測試結果訊號S2判斷第二待測晶片140的電路是否符合預期設計。

另一實施例中，在測試第11圖之第二待測晶片130的過程中，測試向量訊號S1亦可經由第一測試用晶片120之測試輸入導孔120v1(未繪示)及測試輸出導孔120v2(未繪示)去測試第二待測晶片140。

本發明提出設置有測試用晶片於半導體封裝元件，可提供待測晶片一測試訊號傳輸路徑，除了可測試上述矽穿孔晶片，亦可測試其它型態晶片的測試，或是測試其它型態的半導體封裝元件，例如是堆疊組裝、相鄰組裝(side-by-side)、封裝疊加等(Package on Package，PoP)。因此，本發明實施例之半導體封裝元件提供了測試上的可調整性與適應性，可因應各種不同種類晶片、不同設計晶片及/或不同廠商出貨晶片的測試需求。

由上可知，列屬於同一層(同設於一基板之同一表面或一中介基板之同一表面上)之測試用晶片及/或待測晶片可透過測試輸出/入導孔、輸出/入導電孔及/或銲線與不同層(同設於另一基板之同一表面或另一中介基板之同一表面上)之測試用晶片及/或待測晶片進行溝通。

由上可知，多個測試用晶片可同設於一基板之同一表面或分別設於基板之同一表面及中介基板之同一表面上。相似地，多個待測晶片可同設於一基板之同一表面、同設於一中介基板之同一表面或分別設於基板之同一表面及一中介基板之同一表面上。

綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100、200、300、400、500、600、700、800、900、1000、1100．．．半導體封裝元件

110、1010．．．基板

110s1、150s1．．．上表面

120、620．．．第一測試用晶片

220、625．．．第二測試用晶片

110a、120a、130a、140a、150a、220a、240a．．．測試輸入接點

110b、120b、130b、140b、150b、220b、240b．．．測試輸出接點

120v1、130v3、130v3'、130v3”、140v3、220v1．．．測試輸入導孔

120v2、130v4、130v4'、130v4”、140v4、220v2．．．測試輸出導孔

121、221、626．．．測試電路

130、630．．．第一待測晶片

131、631．．．第一測試電路

132．．．輸入導電孔

133．．．輸出導電孔

140、640．．．第二待測晶片

141、641．．．第二測試電路

150．．．第一中介基板

250．．．第二中介基板

150s2．．．下表面

160．．．測試機台

240．．．第三待測晶片

241‧‧‧第三測試電路

370a‧‧‧輸入銲線

370b‧‧‧輸出銲線

400’、1000’‧‧‧半導體結構

S1、S11‧‧‧測試向量訊號

S2‧‧‧測試結果訊號

第1A圖繪示本發明一實施例之半導體封裝元件之剖視圖。

第1B圖繪示測試第1A圖之第二待測晶片的訊號路徑示意圖。

第1C圖繪示測試第1A圖之第一待測晶片的輸出/入導電孔的訊號路徑示意圖。

第2圖繪示依照本發明另一實施例之半導體封裝元件之剖視圖。

第3圖繪示依照本發明另一實施例之半導體封裝元件之剖視圖。

第4圖繪示依照本發明另一實施例之半導體封裝元件之剖視圖。

第5A圖繪示依照本發明另一實施例之半導體封裝元件之剖視圖。

第5B圖繪示測試第5A圖之第一待測晶片的輸出/入導電孔的訊號路徑示意圖。

第6A圖繪示依照本發明另一實施例之半導體封裝元件之剖視圖。

第6B圖繪示測試第6A圖之第一待測晶片之導電孔的訊號路徑圖。

第7A圖繪示依照本發明另一實施例之半導體封裝元件之剖視圖。

第7B圖繪示測試第7A圖之第一待測晶片之輸出/入導電孔的訊號路徑圖。

第8圖繪示依照本發明另一實施例之半導體封裝元件之剖視圖。

第9圖繪示依照本發明另一實施例之半導體封裝元件之剖視圖。

第10圖繪示依照本發明另一實施例之半導體封裝元件之剖視圖。

第11圖繪示依照本發明另一實施例之半導體封裝元件之剖視圖。

100．．．半導體測試結構

110．．．基板

110s1、150s1．．．上表面

120．．．第一測試用晶片

110a、120a、130a、140a、150a．．．測試輸入接點

110b、120b、130b、140b、150b．．．測試輸出接點

120v1．．．測試輸入導孔

120v2．．．測試輸出導孔

121．．．測試電路

130．．．第一待測晶片

131．．．第一測試電路

140．．．第二待測晶片

141．．．第二測試電路

150．．．第一中介基板

150s2．．．下表面

160．．．測試機台

S1、S11．．．測試向量訊號

S2．．．測試結果訊號

Claims (10)

1. 一種半導體封裝元件，包括：一基板；一第一測試用晶片，設於該基板上；一第一待測晶片，設於該基板上，且具有一導電孔；一第二待測晶片，電性連接於該第一待測晶片；其中，一測試向量訊號經由該基板及該第一測試用晶片傳送至該第一待測晶片之該導電孔至該第二待測晶片，以測試該第二待測晶片是否符合預期設計。
2. 如申請專利範圍第1項所述之半導體封裝元件，其中該第一待測晶片與該第二待測晶片中至少一者包括測試電路。
3. 如申請專利範圍第1項所述之半導體封裝元件，其中該第一測試用晶片包括一測試導孔，該半導體封裝元件更包括：一第一中介基板，具有一上表面與一下表面，該第一待測晶片及該第一測試用晶片設於該第一中介基板之該下表面與該基板之間，而該第二待測晶片設於該第一中介基板之該上表面；其中，該測試向量訊號經由該基板、該第一測試用晶片之該測試導孔、該第一中介基板至該第二待測晶片，以測試該第二待測晶片。
4. 如申請專利範圍第1項所述之半導體封裝元件，更包括：一第一中介基板，具有一上表面與一下表面，該第一 待測晶片及該第一測試用晶片設於該第一中介基板之該下表面與該基板之間，而該第二待測晶片設於該第一中介基板之該上表面；以及一銲線，連接該第一中介基板與該基板；其中，該測試向量訊號經由該基板、該第一測試用晶片、該銲線、該第一中介基板至該第二待測晶片，以測試該第二待測晶片。
5. 如申請專利範圍第1項所述之半導體封裝元件，其中該第一測試用晶片包括一測試導孔，該半導體封裝元件更包括：一第一中介基板，具有一上表面與一下表面，該第一待測晶片及該第一測試用晶片設於該第一中介基板之該下表面與該基板之間，而該第二待測晶片設於該第一中介基板之該上表面上；一第二中介基板，具有一上表面與一下表面；一第二測試用晶片，設於該第一中介基板之該上表面，且設於該第二中介基板之該下表面與該第一中介基板之間；一第三待測晶片，設於該第二中介基板之該上表面；其中，該測試向量訊號經由該基板、該第一測試用晶片之該測試導孔、該第一中介基板、該第二測試用晶片、第二中介基板至該第三待測晶片，以測試該第三待測晶片。
6. 如申請專利範圍第1項所述之半導體封裝元件，其中該基板係矽晶圓、有機基板、陶瓷基板或金屬板。
7. 如申請專利範圍第1項所述之半導體封裝元件，其 中該第一測試用晶片包括一測試導孔，該半導體封裝元件更包括：一第一中介基板，具有一上表面與一下表面，該第一待測晶片及該第一測試用晶片設於該第一中介基板之該下表面與該基板之間，而該第二待測晶片設於該第一中介基板之該上表面；一第二測試用晶片，設於該第一中介基板之該上表面；其中，該測試向量訊號經由該基板、該第一測試用晶片之該測試導孔、該第一中介基板、該第二測試用晶片至該第二待測晶片，以測試該第二待測晶片。
8. 一種半導體封裝元件，包括：一基板；一測試用晶片，設於該基板上；一第一待測晶片，設於該基板上，且具有一導電孔；以及一第二待測晶片，設於該基板上；其中，一測試向量訊號經由該基板及該測試用晶片至該第一待測晶片之該導電孔至該第二待測晶片，以測試該第二待測晶片是否符合預期設計。
9. 如申請專利範圍第8項所述之半導體封裝元件，其中該基板係矽晶圓、有機基板、陶瓷基板或金屬板。
10. 一種半導體封裝元件的測試方法，包括：提供一半導體封裝元件，該半導體封裝元件包括一基板、一測試用晶片、一第一待測晶片及一第二待測晶片， 該測試用晶片及該第一待測晶片設於該基板上，該第二待測晶片電性連接於該第一待測晶片；該測試用晶片設定該第一待測晶片及該第二待測晶片為測試模式；傳輸一測試向量訊號經由該測試基板及該測試用晶片去測試該第一待測晶片及該第二待測晶片，其中在測試該第一待測晶片及該第二待測晶片後，對應之一測試結果訊號係被輸出；以及依據該測試結果判斷該第一待測晶片及該第二待測晶片是否符合預期設計。