TWI694262B - 測試設備及測試方法 - Google Patents

測試設備及測試方法 Download PDF

Info

Publication number
TWI694262B
TWI694262B TW107120155A TW107120155A TWI694262B TW I694262 B TWI694262 B TW I694262B TW 107120155 A TW107120155 A TW 107120155A TW 107120155 A TW107120155 A TW 107120155A TW I694262 B TWI694262 B TW I694262B
Authority
TW
Taiwan
Prior art keywords
integrated circuit
conductive
base
socket
circuit package
Prior art date
Application number
TW107120155A
Other languages
English (en)
Other versions
TW201915504A (zh
Inventor
邱當榮
林鴻志
王敏哲
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201915504A publication Critical patent/TW201915504A/zh
Application granted granted Critical
Publication of TWI694262B publication Critical patent/TWI694262B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B21/00—Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant
    • G01B21/02—Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant for measuring length, width, or thickness
    • G01B21/08—Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant for measuring length, width, or thickness for measuring thickness
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B21/00—Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant
    • G01B21/20—Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant for measuring contours or curvatures, e.g. determining profile
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0458—Details related to environmental aspects, e.g. temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/24—Measuring arrangements characterised by the use of optical techniques for measuring contours or curvatures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

一種測試具有多個電端子的積體電路封裝的測試設備，包括基座、插座、多個導電引腳及多個導電柱。所述基座包括多個電接點。所述插座設置在基座上且包括往遠離基座方向彎曲的彎曲部分及分佈在插座中的多個貫穿孔。所述導電引腳分別設置在貫穿孔中且電連接到電接點，其中所述導電引腳中的每一者從插座的上表面突出以形成與電端子中的一者的暫時電連接。所述導電柱設置在基座上且連接到彎曲部分，其中所述導電柱中的每一者電連接導電引腳中的一者與電接點中的一者。

Description

測試設備及測試方法
本發明的實施例是有關於一種測試設備及測試方法。
隨著半導體技術的演變，半導體晶粒逐漸變得越來越小。然而，需要將更多的功能整合到半導體晶粒中。因此，半導體晶粒需要將越來越多的輸入/輸出(input/output，I/O)接墊設置在更小的區域中。因此，對半導體晶粒的封裝變得更為困難，對於良率(yield)有不利的影響。
為了能夠將更多焊料球連接到晶粒，已開發出扇出型晶圓級晶片尺寸封裝(wafer level chip scale package，WLCSP)。在扇出型晶圓級晶片尺寸封裝中，先從晶圓上切割出晶粒(die)，然後將晶粒封裝到其他晶圓上，且僅對“已知合格晶粒(known-good-die)”進行封裝。此種封裝技術的有利特徵是可將晶粒上的輸入/輸出接墊重佈線到比晶粒本身大的區域，且因此設置在晶粒的表面上的輸入/輸出接墊的數目可增加。
當前，使用探針卡來對封裝進行測試，探針卡具有可與受測試裝置(device-under-test，DUT)的接觸接墊(或金屬凸塊、 焊料球等)接觸的探針引腳。然而，扇出型晶圓級晶片尺寸封裝的測試面臨多種挑戰。舉例來說，扇出型晶圓級晶片尺寸封裝容易因溫度升高而翹曲。封裝的翹曲可能造成良好的封裝被誤判為不良封裝，原因在於受測試裝置的一些焊料球可能在探測期間無法接觸一些探針引腳。為了避免此種問題，可能會施加過大的力來將探針卡壓抵在受測試的裝置上，以確保探針卡與受測試裝置之間接觸。然而，這可能導致封裝及探針卡被損壞。
根據本公開的一些實施例，提供一種測試具有多個電端子的積體電路封裝的測試設備，且所述測試設備包括基座、插座、多個導電引腳及多個導電柱。所述基座包括多個電接點。所述插座設置在基座上且包括往遠離基座方向彎曲的彎曲部分及分佈在插座中的多個貫穿孔。所述導電引腳分別設置在貫穿孔中且電連接到電接點，其中所述導電引腳中的每一者從插座的上表面突出以形成與電端子中的一者的暫時電連接。所述導電柱設置在基座上且連接到彎曲部分，其中所述導電柱中的每一者電連接導電引腳中的一者與電接點中的一者。
根據本公開的一些實施例，提供一種測試具有多個電端子的積體電路封裝的測試設備，且所述測試設備包括基座、插座、多個導電引腳及多個導電柱。所述基座包括多個第一電接點及多個第二電接點。所述插座設置在基座上且包括與第一電接點對應 的第一部分、與第二電接點對應的第二部分以及分佈在第一部分及第二部分中的多個貫穿孔。第一部分與基座之間的最短距離實質上大於第二部分與基座之間的最短距離，且插座的上表面的輪廓與插座的下表面的輪廓實質上共形。所述導電引腳分別設置在貫穿孔中且電連接到電接點，其中所述導電引腳中的每一者從插座的上表面突出以形成與電端子中的一者的暫時電連接。所述導電柱設置在第一電接點上且連接到第一部分，其中所述導電柱中的每一者電連接導電引腳中的一者與電接點中的一者。
根據本公開的一些實施例，提供一種測試具有多個電端子的積體電路封裝的測試方法，且所述測試方法包括：評估積體電路封裝的輪廓；根據積體電路封裝的輪廓提供測試設備，其中所述測試設備包括：基座，包括多個電接點；插座，設置在基座上且包括分佈在插座中的多個貫穿孔；多個導電引腳，設置在貫穿孔中且電連接到電接點；以及多個導電柱，連接在基座與插座之間，其中所述插座的輪廓對應於積體電路封裝的輪廓；以及將積體電路封裝設置在測試設備上，其中所述電端子中的每一者與導電引腳中的一者進行暫時電連接。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100、100a、100b、100c:測試設備
110、110a、110b、110c、110d:基座
112a:電接點/第一電接點
112b:電接點/第二電接點
112c:鈍化層
114:負載板
114a:板接點
115:導電接頭
116、116’、116”:中介基板
116a:導電穿孔
116c、116c’:阻焊層
116d:鎖定孔
117:底填材料
118:緩衝基材
119:彈性連接件
120、120a、120b:插座
122、122a、122b:第一部分/彎曲部分
124:第二部分
126:貫穿孔
132:導電引腳/第一導電引腳
134:導電引腳/第二導電引腳
140、140a、140b:導電柱
200、200a:積體電路封裝
210:電端子
220:接觸表面
D1、D2:最短距離
F1:力
OP1、OP2:開口
S1:上表面
S2:下表面
S110、S120、S130:步驟
SR1、SR2:焊料
T1:厚度
圖1繪示出根據一些實施例的測試積體電路封裝的測試設備的剖視圖。
圖2繪示出根據一些實施例的測試積體電路封裝的測試設備的剖視圖。
圖3繪示出根據一些實施例的測試積體電路封裝的測試設備的剖視圖。
圖4繪示出根據一些實施例的測試積體電路封裝的測試設備的剖視圖。
圖5繪示出根據一些實施例的測試設備的基座的剖視圖。
圖6繪示出根據一些實施例的測試設備的基座的剖視圖。
圖7繪示出根據一些實施例的一種測試積體電路封裝的測試方法的流程圖。
以下公開內容提供用於實作所提供主題的不同特徵的諸多不同實施例或實例。以下闡述元件及排列的具體實例以簡化本公開。當然，這些僅為實例而並非旨在進行限制。舉例來說，在以下說明中，在第二特徵之上或第二特徵上形成第一特徵可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且也可包括其中第一特徵與第二特徵之間可形成附加特徵、從而使得第一特徵與第二特徵可不直接接觸的實施例。另外，本公開在各種實例中可重複使用參考編號及/或字母。此種重複使用是為了簡明及 清晰起見，且其自身並不表示所論述的各個實施例及/或配置之間的關係。
此外，為易於說明，本文中可能使用例如“在...之下”、“在...下方”、“下部”、“在...上方”、“上部”等空間相對性用語來闡述圖中所示一個元件或特徵與另一(其他)元件或特徵的關係。除了圖中所繪示的取向之外，所述空間相對性用語旨在涵蓋裝置在使用或操作中的不同取向。設備可被另外取向(旋轉90度或處於其他取向)，且本文所使用的空間相對性描述詞可同樣相應地進行解釋。
另外，為易於說明，本文中可能使用例如“第一”、“第二”、“第三”、“第四”等用語來闡述圖中所示相似或不同的元件或特徵，且可依據存在的次序或說明的上下文而互換使用。
圖1繪示出根據一些實施例的測試積體電路封裝的測試設備的剖視圖。參照圖1，在一些實施例中，圖1所示的測試設備100被配置用於測試積體電路封裝200。在一些實施例中，測試設備100被配置成對積體電路封裝200執行最終測試(final test，FT)或系統級測試(system level test，SLT)，但本公開並非僅限於此。積體電路封裝200具有設置在積體電路封裝200的接觸表面220上的多個電端子210。在一些實施例中，積體電路封裝200包括大型三維積體電路(three-dimensional integrated circuit，3DIC)封裝。舉例來說，積體電路封裝200可為大型整合扇出型(Integrated Fan-Out，InFO)封裝或基材上晶圓上晶片(Chip on Wafer on Substrate，CoWoS)封裝。在一些實施例中，積體電路封裝200的大小可超過50毫米×50毫米。舉例來說，積體電路封裝200的大小對於整合扇出型封裝而言可為67.5毫米×67.5毫米，而對於基材上晶圓上晶片(CoWoS)封裝而言可為66毫米×66毫米，然而，本公開並非僅限於此。此種積體電路封裝200容易因不同材料之間的不同熱膨脹係數(coefficient of thermal expansion，CTE)而在溫度升高條件下翹曲。因此，積體電路封裝200的接觸表面220並非平整的表面，而是曲面或任何形狀的不平整表面。在一些實施例中，積體電路封裝200的翹曲位移(displacement of warpage)可超過100微米。舉例來說，積體電路封裝200的翹曲位移為約280微米，當然，本公開並非僅限於此。
在一些實施例中，為了利用測試設備100來執行測試，首先評估積體電路封裝200的輪廓。可利用例如光學檢測器來評估積體電路封裝200的輪廓，所述光學檢測器對積體電路封裝提供光學檢測，以獲得二維(two-dimensional，2D)測量值及三維(three-dimensional，3D)測量值並確定各種各樣的裝置類型及大小的封裝品質。可藉由利用任何合適的三維計量裝置評估封裝Z方向高度(Z-height)測量值來獲得積體電路封裝200的輪廓。
然後，根據從上述評估所獲得的積體電路封裝200的輪廓來提供測試設備100。在一些實施例中，測試設備100包括基座110、插座(socket)120、多個導電引腳(conductive pins)132、134、多個導電柱(conductive pillars)140。基座110包括多個電 接點112a、112b。插座120設置在基座110上且包括分佈在插座120中的多個貫穿孔126。貫穿孔126可均勻地分佈在插座120中。插座120的輪廓對應於積體電路封裝200的輪廓。導電引腳132、134可移動地分別設置在貫穿孔126中且電連接到電接點112a、112b。在一些實施例中，在電接點112a、112b中的每一者的頂表面及導電柱140中的每一者的頂表面上可形成鈍化層112c。在一些實施例中，鈍化層112c是藉由例如無電電鍍製程來形成，且包含金(Au)或任何其他合適的材料。鈍化層112c可用以防止電接點112a、112b及導電柱140在由高電流所造成的高溫下氧化。
在一些實施例中，導電引腳132、134中的每一者與電端子210中的一者進行暫時性的電連接，以使測試設備100如圖1所示對積體電路封裝200執行測試。在一些實施例中，測試設備100被配置及實作用於對積體電路封裝200進行電測試，因而可對電接點112a、112b施加電流或電壓。因此，在一些實施例中，導電引腳132、134包括多個伸縮引腳(pogo pin)以建立基座110的電接點112a、112b與積體電路封裝200的電端子210之間的電連接。
在一些實施例中，插座120被附裝到基座110上。在實施例中，插座120藉由螺釘被固定在基座110上，但也可使用其他機構進行固定，例如夾具(clamps)。基座110還可被固定到印刷電路板上，例如將基座的框架(使用螺釘)鎖固到印刷電路板(圖中未繪示出)上。在一些實施例中，導電引腳132、134包括 用於探測積體電路封裝200的多個信號引腳(signal pin)及至少一個接地引腳(ground pin)。另外，導電引腳132、134還包括多個電源引腳，所述多個電源引腳可具有與信號引腳或接地引腳相同的結構。導電引腳132、134電耦合到印刷電路板上的多個金屬接墊/凸塊，且金屬接墊/凸塊進一步連接到測試儀(圖中未繪示出)。基座110可包括主動裝置及/或被動裝置(圖1中未繪示出)。所屬領域中的普通技術人員應可理解，可使用各種各樣的裝置(例如控制器、處理器、電晶體、電容器、電阻器或其任何組合)來產生測試設備100的結構要求設計及功能要求設計。前述裝置可利用任何合適的方法來形成，且可藉由表面安裝技術嵌置在基座110中或安裝在基座110上。本公開並非僅限於此。
在一些實施例中，插座120的輪廓對應於積體電路封裝200的輪廓。在一些實施例中，如圖1所示，插座120的上表面S1的輪廓對應於積體電路封裝200的接觸表面220的輪廓。在本文中，所謂的“對應於”所指為上表面S1的輪廓與接觸表面220的輪廓實質上匹配，以使得測試設備100的導電引腳132、134能夠在電測試期間穩定地與積體電路封裝200的電端子210接觸。在一些實施例中，為了執行電測試，對積體電路封裝200均勻地施加力F1，以將積體電路封裝200向下壓抵測試設備100，進而確保電端子210穩定地接觸導電引腳132、134。因此，插座120的上表面S1的輪廓被配置成對應於積體電路封裝200的接觸表面220的輪廓，以使得導電引腳132、134能夠在力F1作用下穩定地 與電端子210接觸。
在一些實作方式中，插座120包括至少一個第一部分122及至少一個第二部分124，其中第一部分122與基座110之間的最短距離D1實質上大於第二部分124與基座110之間的最短距離D2。另外，插座120的上表面S1的輪廓與插座120的下表面S2的輪廓實質上共形。換句話說，插座120具有均勻的厚度，以使得上表面S1的輪廓與下表面S2的輪廓實質上匹配。因此，插座120的上表面S1的輪廓可與積體電路封裝200的接觸表面220的輪廓實質上共形。貫穿孔126分佈在包括第一部分122及第二部分124的整個插座120之上。
在一些實施例中，第一部分122是往遠離基座110方向彎曲的彎曲部分122，且第二部分124是插座120的彎曲部分122外的一部分124。在圖1所示實施例中，積體電路封裝200翹曲成拱形。因此，彎曲部分122在基座110之上呈拱形。在一些實施例中，彎曲部分122如圖1所示在基座110之上拱起成臺階狀；然而，在其他實施例中，彎曲部分122亦可在基座110之上拱起成曲線形狀。本公開不限制插座120上的第一部分122及第二部分124的數目、形狀及排列，只要插座120的輪廓實質上對應於積體電路封裝200的輪廓即可。在一些實施例中，第一部分122是與積體電路封裝200的翹曲部分或較高部分所對應的部分，且第二部分124是與積體電路封裝200的實質上平面部分或最低部分所對應的部分，但本公開並非僅限於此。
在一些實施例中，導電引腳132、134可移動地分別設置在貫穿孔126中且電連接到電接點112a、112b。如圖1所示，導電引腳132、134中的每一者的尖端從插座120的上表面突出以形成與積體電路封裝200的電端子210中的一者的暫時電連接。導電柱140設置在基座110上且連接到插座120的第一部分122。導電柱140中的每一者電連接至導電引腳132/134中的一者以及電接點112a/112b中的一者。換句話說，導電柱140連接在基座110與插座120之間以形成基座110與插座120之間的電連接。在一些實施例中，導電柱140中的每一者的尺寸可大於例如450微米，以增大導電引腳132、134的容許量(tolerance)。
在一些實施例中，電接點112a、112b包括與第一部分122對應的多個第一電接點112a及與第二部分124對應的多個第二電接點112b。另外，導電引腳132、134包括可移動地設置在位於第一部分122上的貫穿孔126中的多個第一導電引腳132及可移動地設置在位於第二部分124上的貫穿孔126中的多個第二導電引腳134。藉由此種排列，導電柱140設置在第一電接點112a上且接觸第一導電引腳132。第二導電引腳134接觸第二電接點112b。換句話說，藉由插座120上的第一部分122及第二部分124的這種排列，第一部分122與基座110之間會存在間隙，且導電柱140設置在所述間隙中以電連接第一導電引腳132與第一電接點112a。因此，在一些實施例中，第一導電引腳132藉由導電柱140電連接到第一電接點112a，且第二導電引腳134藉由直接接觸第 二電接點112b而電連接到第二電接點112b。
在一些實施例中，導電柱140中的一者(例如，圖1中的導電柱140a)的高度不同於導電柱140中的另一者(例如，圖1中的導電柱140b)的高度。然而，在其他實施例中，導電柱140的高度實質上相同於圖2及圖3的實施例中所示。在一些實施例中，根據積體電路封裝200的大小及輪廓，導電柱140中的每一者的高度實質上介於50微米到5000微米範圍內。前述的導電柱140的高度範圍所指為測試設備100可最有效地應用於翹曲位移實質上介於50微米到5000微米範圍內的積體電路封裝200。當然，數值範圍可隨著技術演變而有所不同。本公開不限制導電柱140的高度或形狀，且導電柱140的數目可對應於第一導電引腳132的數目及第一電接點112a的數目。
圖2繪示出根據一些實施例的測試積體電路封裝的測試設備的剖視圖。應注意，圖2所示測試設備100a包含了與之前關於圖1所公開的測試設備相同或相似的諸多特徵。為了清晰及簡明起見，將不再對相同或相似的特徵予以贅述，且相同或相似的參考編號標示相同或相似的元件。圖2所示測試設備100a與圖1所示測試設備之間的主要不同之處闡述如下。
在圖2所示實施例中，積體電路封裝200a翹曲成穀(valley)的形狀。換句話說，積體電路封裝200a翹曲成具有多個脊(拱)的形狀。因此，插座120a對應地包括多個第一部分122a及至少一個第二部分124。在一些實施例中，第一部分122a中的 每一者是如圖2所示往遠離基座110方向彎曲的彎曲部分122a。在一些實施例中，第一部分122a中的每一者往遠離基座110方向彎曲成曲線形狀。在再一些實施例中，第一部分122a中的每一者在基座110之上拱起成臺階狀。本公開不限制第一部分122a及第二部分124的數目、形狀及排列，只要插座120a的輪廓實質上對應於積體電路封裝200a的輪廓即可。應注意，插座120a包括多個第一部分122a及多個第二部分124。第一部分122a的輪廓及形狀可彼此相同或不同。相似地，第二部分124的輪廓及形狀可彼此相同或不同。在圖2所示實施例中，第二部分124是與積體電路封裝200a的翹曲部分或最低部分對應的部分。因此，第一部分122a是與積體電路封裝200a的實質上平面部分或較高部分對應的部分，但本公開並非僅限於此。
在一些實施例中，電接點112a、112b包括與第一部分122a對應的多個第一電接點112a及與第二部分124對應的多個第二電接點112b。另外，導電引腳132、134包括可移動地設置在位於第一部分122a上的貫穿孔126中的多個第一導電引腳132及可移動地設置在位於第二部分124上的貫穿孔126中的多個第二導電引腳134。藉由此種排列，導電柱140設置在第一電接點112a上且接觸第一導電引腳132。第二導電引腳134接觸第二電接點112b。換句話說，藉由第一部分122a及第二部分124的這種排列，第一部分122a與基座110之間會存在多個間隙，且導電柱140設置在所述間隙中以電連接第一導電引腳132與第一電接點112a。因此， 在一些實施例中，第一導電引腳132藉由導電柱140電連接到第一電接點112a，且第二導電引腳134藉由直接接觸第二電接點112b而電連接到第二電接點112b。
在一些實施例中，導電柱140中的一者的高度實質上相同於圖2所示。然而，在其他實施例中，導電柱140中的一者的高度可不同於導電柱140中的另一者的高度。本公開不限制導電柱140的高度或形狀，且導電柱140的數目可對應於第一導電引腳132的數目及第一電接點112a的數目。
圖3繪示出根據一些實施例的測試積體電路封裝的測試設備的剖視圖。應注意，圖3所示測試設備100b包含了與之前關於圖1所公開的測試設備100相同或相似的諸多特徵。為了清晰及簡明起見，將不再對相同或相似的特徵予以贅述，且相同或相似的參考編號標示相同或相似的元件。圖3所示測試設備100b與圖1所示測試設備100之間的主要不同之處闡述如下。
在一些實施例中，基座110a包括負載板114及中介基板(interposer)116。負載板114具有多個板接點114a。中介基板116安裝在負載板114上。上述電接點112a、112b設置在中介基板116上且電連接到板接點114a。中介基板116還包括延伸穿過中介基板116且電連接到電接點112a、112b的多個導電穿孔(through vias)116a。在一些實施例中，中介基板116被配置成對負載板114的板接點114a進行重佈線。在一些實施例中，基座110a還包括多個導電接頭(conductive joints)115及底填材料 (underfill)117。導電接頭115可設置在負載板114與中介基板116之間。導電接頭115被配置成電連接導電穿孔116a與板接點114a。在一些實施例中，導電接頭115是設置在板接點114a上的多個焊料接頭。具有導電穿孔116a的中介基板116安裝在負載板114上，且藉由導電接頭115電連接到板接點114a。底填材料117填充在負載板114與中介基板116之間且包封(encapsulate)導電接頭115。在一些實施例中，底填材料117是可重新製作的(reworkable)，以對基座110a的中介基板116或其他元件進行修理、替換或更換。因此，測試設備100b的應用靈活性得到增強。此外，測試設備100b容易維修且適合大規模生產(mass production)。
另外，在圖3所示實施例中，積體電路封裝200翹曲成拱形，且插座120b對應地包括至少一個第一部分122b及多個第二部分124。在一些實施例中，第一部分122b中的每一者是往遠離基座110a方向彎曲的彎曲部分122b。在一些實施例中，如圖3所示，第一部分122b往遠離基座110a方向彎曲成包括傾斜平面表面及平的頂表面的形狀。在另一些實施例中，第一部分122b如圖1所示彎曲成臺階狀，或彎曲成具有多個曲面的曲線形狀。本公開不限制第一部分122b及第二部分124的數目、形狀及排列，只要插座120b的輪廓實質上對應於積體電路封裝200的輪廓即可。應注意，插座120b包括多個第一部分122b及多個第二部分124，以與積體電路封裝200的輪廓實質上共形。第一部分122b 的輪廓及形狀與第二部分124的輪廓及形狀可彼此相同或不同。在圖3所示實施例中，第一部分122b是與積體電路封裝200的翹曲部分或較高部分對應的部分。因此，第二部分124是與積體電路封裝200的實質上平面部分或最低部分對應的部分，但本公開並非僅限於此。
圖4繪示出根據一些實施例的測試積體電路封裝的測試設備的剖視圖。應注意，圖4所示測試設備100c包含了與之前關於圖3所公開的測試設備100b相同或相似的諸多特徵。為了清晰及簡明起見，將不再對相同或相似的特徵予以贅述，且相同或相似的參考編號標示相同或相似的元件。圖4所示測試設備100c與圖3所示測試設備100b之間的主要不同之處闡述如下。
在一些實施例中，基座110b還包括緩衝基材118，緩衝基材118設置在負載板114與中介基板116之間。在一些實施例中，緩衝基材118包括多個彈性連接件119，所述多個彈性連接件119延伸穿過(即，穿透)緩衝基材118且電連接中介基板116的導電穿孔116a與負載板114的板接點114a。在一些實施例中，彈性連接件119被配置成在負載板114與中介基板116之間提供緩衝及彈性且對測試設備100c提供柔性(flexibility)，以使得測試設備100c與積體電路封裝200之間的電連接可進一步增強。負載板114包括主動裝置及/或被動裝置(圖3中未繪示出)。所屬領域中的普通技術人員應可理解，可使用各種各樣的裝置(例如控制器、處理器、電晶體、電容器、電阻器或其任何組合)來產生用 於測試設備100b的結構要求設計及功能要求設計。前述裝置可利用任何合適的方法來形成，且可藉由表面安裝技術嵌置在負載板114中或安裝在負載板114上。本公開並非僅限於此。
另外，當對積體電路封裝200施加力(例如，圖1所示力F1)時，彈性連接件119充當緩衝件(cushion)，使得損壞積體電路封裝200的風險可進一步降低。在一些實施例中，彈性連接件119中的每一者如圖4所示包括核心體(core)、纏繞在核心體上的導電線及覆蓋導電線的導電層。應注意，彈性連接件119僅以示意性方式繪示出，以繪示出位於導電層之下的導電線。然而，緩衝基材118及彈性連接件119的形狀或實作方式並非僅限於此。
圖5繪示出根據一些實施例的測試設備的基座的剖視圖。參照圖5，在一些實施例中，基座110c包括設置在負載板114上的中介基板116’。基座110c(例如，中介基板116’)包括多個鎖定孔116d，使得中介基板116’可藉由多個鎖定元件(例如螺釘或其他合適的機構(例如夾具))等固定在負載板114上。在一些實施例中，任何兩個相鄰的鎖定孔116d之間的間隔可例如約為82毫米。
在一些實施例中，中介基板116’包括具有多個開口OP1的阻焊層116c，所述多個開口OP1分別暴露出導電穿孔116a的底表面。在一些實施例中，開口OP1中設置有焊料SR1以將導電穿孔116a結合到板接點114a。在一些實施例中，開口OP1的大小(例 如，直徑)可實質上等於板接點114a的大小(例如，直徑)，但本公開並非僅限於此。因此，焊料SR1可填充在開口OP1中以將中介基板116’與負載板114結合，因而中介基板116’的底表面完全接觸負載板114的頂表面，而這兩個表面之間不存在間隙。由此，當中介基板116’安裝在負載板114上時，可避免任何兩種相鄰的焊料SR1之間的橋接。在一些實施例中，阻焊層116c可比常規阻焊劑的厚度厚，以進一步防止兩個相鄰的焊料SR1橋接。舉例來說，阻焊層116c的厚度T1實質上介於5微米到5000微米範圍內。
圖6繪示出根據一些實施例的測試設備的基座的剖視圖。應注意，圖6所示基座110d包含了與之前關於圖5所公開的基座110c相同或相似的諸多特徵。為了清晰及簡明起見，將不再對相同或相似的特徵予以贅述，且相同或相似的參考編號標示相同或相似的元件。圖6所示基座110d與之前關於圖5所公開的基座110c之間的主要不同之處闡述如下。
參照圖6，在一些實施例中，基座110d包括設置在負載板114上的中介基板116”。在一些實施例中，中介基板116”包括具有多個開口OP2的阻焊層116c’，所述多個開口OP2分別暴露出導電穿孔116a的底表面。在一些實施例中，開口OP2中設置有焊料SR2以將導電穿孔116a結合到板接點114a。在一些實施例中，開口OP2的大小(例如，直徑)可實質上大於板接點114a的大小(例如，直徑)，但本公開並非僅限於此。因此，焊料SR2可 填充在開口OP2中且覆蓋板接點114a以將中介基板116”與負載板114結合，因而中介基板116”的底表面完全接觸負載板114的頂表面，而在這兩個表面之間不存在間隙。由此，在將中介基板116”與負載板114結合期間，可避免任何兩個相鄰的焊料SR2之間的橋接。
圖7繪示出根據一些實施例的一種測試積體電路封裝的測試方法的流程圖。因此，參照圖7，一種使用上述測試設備(例如，圖1到圖6所示實施例)來測試積體電路封裝的測試方法可闡述如下。應理解，可在圖7所示測試方法之前、在圖7所示測試方法期間及在圖7所示測試方法之後提供附加製程，且本文中可能僅扼要地闡述一些另外的製程。
在一些實施例中，測試方法可始於方塊S110，在方塊S110中評估積體電路封裝(例如，積體電路封裝200、200a，但並非僅限於此)的輪廓。利用例如光學檢測器來評估積體電路封裝的輪廓，所述光學檢測器對積體電路封裝提供光學檢測，以獲得二維測量值及三維測量值並確定各種各樣的裝置類型及大小的封裝品質。可藉由利用任何合適的三維計量裝置評估封裝Z方向高度測量值來獲得積體電路封裝的輪廓。
接著，所述方法繼續進行到方塊S120，在方塊S120中根據從上述評估獲得的積體電路封裝的輪廓提供測試設備(例如圖1到圖6所示實施例)。測試設備的實作方式示於圖1到圖6所示實施例中。為了清晰及簡明起見，本文中將不再對相同或相似的特 徵予以贅述。
接著，所述方法繼續進行到方塊S130，在方塊S130中將積體電路封裝設置在測試設備上。由此，測試設備的導電引腳中的每一者與積體電路封裝的電端子中的一者進行暫時性的電連接，以便對積體電路封裝執行測試。
根據本公開的一些實施例，提供一種測試具有多個電端子的積體電路封裝的測試設備，且所述測試設備包括基座、插座、多個導電引腳及多個導電柱。所述基座包括多個電接點。所述插座設置在基座上且包括往遠離基座方向彎曲的彎曲部分及分佈在插座中的多個貫穿孔。所述導電引腳分別設置在貫穿孔中且電連接到電接點，其中所述導電引腳中的每一者從插座的上表面突出以形成與電端子中的一者的暫時電連接。所述導電柱設置在基座上且連接到彎曲部分，其中所述導電柱中的每一者電連接導電引腳中的一者與電接點中的一者。
根據本公開的一些實施例，所述插座的上表面的輪廓對應於其中設置有電端子的積體電路封裝的接觸表面的輪廓。
根據本公開的一些實施例，所述電接點包括與彎曲部分對應的多個第一電接點，所述導電引腳包括設置在彎曲部分上的多個第一導電引腳，且所述導電柱設置在第一電接點上且接觸第一導電引腳。
根據本公開的一些實施例，所述電接點還包括與插座的彎曲部分外的一部分對應的多個第二電接點，所述導電引腳還包 括設置在所述一部分上的多個第二導電引腳且分別接觸第二電接點。
根據本公開的一些實施例，所述導電柱中的一者的高度不同於所述導電柱中的另一者的高度。
根據本公開的一些實施例，所述基座還包括負載板及中介基板。所述負載板具有多個板接點。所述中介基板安裝在負載板上且包括電連接到板接點的電接點。
根據本公開的一些實施例，所述基座還包括多個導電接頭及底填材料。所述導電接頭設置在負載板與中介基板之間，其中所述中介基板還包括多個導電穿孔，所述多個導電穿孔延伸穿過中介基板且電連接到電接點，並且所述導電接頭被配置成電連接導電穿孔與板接點。所述底填材料填充在負載板與中介基板之間且包封導電接頭。
根據本公開的一些實施例，所述基座還包括設置在負載板與中介基板之間的緩衝基材，且所述緩衝基材包括多個彈性連接件，所述多個彈性連接件延伸穿過緩衝基材以電連接導電穿孔與板接點。
根據本公開的一些實施例，提供一種測試具有多個電端子的積體電路封裝的測試設備，且所述測試設備包括基座、插座、多個導電引腳及多個導電柱。所述基座包括多個第一電接點及多個第二電接點。所述插座設置在基座上且包括與第一電接點對應的第一部分、與第二電接點對應的第二部分以及分佈在第一部分 及第二部分中的多個貫穿孔。第一部分與基座之間的最短距離實質上大於第二部分與基座之間的最短距離，且插座的上表面的輪廓與插座的下表面的輪廓實質上共形。所述導電引腳分別設置在貫穿孔中且電連接到電接點，其中所述導電引腳中的每一者從插座的上表面突出以形成與電端子中的一者的暫時電連接。所述導電柱設置在第一電接點上且連接到第一部分，其中所述導電柱中的每一者電連接導電引腳中的一者與電接點中的一者。
根據本公開的一些實施例，所述上表面的輪廓對應於其中設置有電端子的積體電路封裝的接觸表面的輪廓。
根據本公開的一些實施例，所述導電引腳包括設置在第一部分上的多個第一導電引腳，且所述導電柱接觸第一導電引腳。
根據本公開的一些實施例，所述導電引腳還包括設置在第二部分上的多個第二導電引腳，且所述電接點分別接觸第二導電引腳。
根據本公開的一些實施例，所述導電柱中的一者的高度不同於所述導電柱中的另一者的高度。
根據本公開的一些實施例，所述基座還包括負載板及中介基板。所述負載板具有多個板接點。所述中介基板安裝在負載板上且包括電連接到板接點的電接點。
根據本公開的一些實施例，所述基座還包括多個導電接頭及底填材料。所述導電接頭設置在負載板與中介基板之間，其中所述中介基板還包括多個導電穿孔，所述多個導電穿孔延伸穿 過中介基板且電連接到電接點，並且所述導電接頭被配置成電連接導電穿孔與板接點。所述底填材料填充在負載板與中介基板之間且包封導電接頭。
根據本公開的一些實施例，所述基座還包括設置在負載板與中介基板之間的緩衝基材，其中所述緩衝基材包括多個彈性連接件，所述多個彈性連接件延伸穿過緩衝基材以電連接導電穿孔與板接點。
根據本公開的一些實施例，提供一種測試具有多個電端子的積體電路封裝的測試方法，且所述測試方法包括：評估積體電路封裝的輪廓；根據積體電路封裝的輪廓提供測試設備，其中所述測試設備包括：基座，包括多個電接點；插座，設置在基座上且包括分佈在插座中的多個貫穿孔；多個導電引腳，設置在貫穿孔中且電連接到電接點；以及多個導電柱，連接在基座與插座之間，其中所述插座的輪廓對應於積體電路封裝的輪廓；以及將積體電路封裝設置在測試設備上，其中所述電端子中的每一者與導電引腳中的一者進行暫時電連接。
根據本公開的一些實施例，所述插座包括在基座之上呈拱形彎曲的彎曲部分。所述電接點包括與彎曲部分對應的多個第一電接點。所述導電引腳包括設置在彎曲部分上的多個第一導電引腳，並且所述導電柱設置在第一電接點上且接觸第一導電引腳。
根據本公開的一些實施例，所述插座包括在基座之上呈拱形彎曲的彎曲部分。所述電接點還包括與插座的彎曲部分外的 一部分對應的多個第二電接點。所述導電引腳還包括設置在所述一部分上的多個第二導電引腳且分別接觸第二電接點。
根據本公開的一些實施例，所述基座還包括負載板及中介基板。所述負載板具有多個板接點。所述中介基板安裝在負載板上且包括電連接到板接點的電接點。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧測試設備
110‧‧‧基座
112a‧‧‧第一電接點
112b‧‧‧第二電接點
112c‧‧‧鈍化層
120‧‧‧插座
122‧‧‧第一部分/彎曲部分
124‧‧‧第二部分
126‧‧‧貫穿孔
132‧‧‧第一導電引腳
134‧‧‧第二導電引腳
140、140a、140b‧‧‧導電柱
200‧‧‧積體電路封裝
210‧‧‧電端子
220‧‧‧接觸表面
D1、D2‧‧‧最短距離
F1‧‧‧力
S1‧‧‧上表面
S2‧‧‧下表面

Claims (10)

  1. 一種測試具有多個電端子的積體電路封裝的測試設備，包括：基座，包括多個電接點；插座，設置在所述基座上且包括往遠離所述基座方向彎曲的彎曲部分及分佈在所述插座中的多個貫穿孔；多個導電引腳，分別設置在所述貫穿孔中且電連接到所述電接點，其中所述導電引腳中的每一者從所述插座的上表面突出以形成與所述電端子中的一者的暫時電連接；以及多個導電柱，設置在所述基座上且連接到所述彎曲部分，其中所述導電柱中的每一者電連接所述導電引腳中的一者與所述電接點中的一者。
  2. 如申請專利範圍第1項所述的測試設備，其中所述插座的所述上表面的輪廓對應於其中設置有所述電端子的所述積體電路封裝的接觸表面的輪廓。
  3. 如申請專利範圍第1項所述的測試設備，其中所述基座還包括：負載板，具有多個板接點；以及中介基板，安裝在所述負載板上且包括電連接到所述板接點的所述電接點。
  4. 一種測試具有多個電端子的積體電路封裝的測試設備，包括： 基座，包括多個第一電接點及多個第二電接點；插座，設置在所述基座上且包括與所述第一電接點對應的第一部分、與所述第二電接點對應的第二部分以及分佈在所述第一部分及所述第二部分中的多個貫穿孔，其中所述第一部分與所述基座之間的最短距離大於所述第二部分與所述基座之間的最短距離，且所述插座的上表面的輪廓與所述插座的下表面的輪廓共形；多個導電引腳，分別設置在所述貫穿孔中且電連接到所述第一電接點及所述第二電接點，其中所述導電引腳中的每一者從所述插座的所述上表面突出以形成與所述電端子中的一者的暫時電連接；以及多個導電柱，設置在所述第一電接點上且連接到所述第一部分，其中所述導電柱中的每一者電連接所述導電引腳中的一者與所述第一電接點中的一者。
  5. 如申請專利範圍第4項所述的測試設備，其中所述上表面的所述輪廓對應於其中設置有所述電端子的所述積體電路封裝的接觸表面的輪廓。
  6. 如申請專利範圍第4項所述的測試設備，其中所述基座還包括：負載板，具有多個板接點；以及中介基板，安裝在所述負載板上且包括電連接到所述板接點的所述第一電接點及所述第二電接點。
  7. 一種測試具有多個電端子的積體電路封裝的測試方法，包括：評估所述積體電路封裝的輪廓，其中所述積體電路封裝的所述輪廓是藉由對所述積體電路封裝的Z方向高度測量值進行評估來獲得；根據所述積體電路封裝的所述輪廓提供測試設備，其中所述測試設備包括：基座，包括多個電接點；插座，設置在所述基座上且包括分佈在所述插座中的多個貫穿孔；多個導電引腳，設置在所述貫穿孔中且電連接到所述電接點；以及多個導電柱，連接在所述基座與所述插座之間，其中所述插座的輪廓對應於所述積體電路封裝的所述輪廓；以及將所述積體電路封裝設置在所述測試設備上，其中所述電端子中的每一者與所述導電引腳中的一者進行暫時電連接。
  8. 如申請專利範圍第7項所述的測試方法，其中所述根據所述積體電路封裝的所述輪廓提供所述測試設備的步驟還包括：形成具有在所述基座之上呈拱形彎曲的彎曲部分的所述插座，以對應於所述積體電路封裝的所述輪廓，其中所述導電柱對應於所述彎曲部分而設置在所述電接點上且接觸位於所述彎曲部分中的所述導電引腳。
  9. 如申請專利範圍第8項所述的測試方法，其中所述根據所述積體電路封裝的所述輪廓提供所述測試設備的步驟還包括：根據所述彎曲部分的輪廓形成具有不同高度的所述導電柱。
  10. 如申請專利範圍第7項所述的測試方法，其中所述積體電路封裝的所述輪廓是利用光學檢測器來評估。
TW107120155A 2017-09-29 2018-06-12 測試設備及測試方法 TWI694262B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762565121P 2017-09-29 2017-09-29
US62/565,121 2017-09-29
US15/884,381 US10634717B2 (en) 2017-09-29 2018-01-31 Testing apparatus and testing method
US15/884,381 2018-01-31

Publications (2)

Publication Number Publication Date
TW201915504A TW201915504A (zh) 2019-04-16
TWI694262B true TWI694262B (zh) 2020-05-21

Family

ID=65896513

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107120155A TWI694262B (zh) 2017-09-29 2018-06-12 測試設備及測試方法

Country Status (3)

Country Link
US (2) US10634717B2 (zh)
CN (1) CN109585317B (zh)
TW (1) TWI694262B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI755006B (zh) * 2020-07-30 2022-02-11 陽榮科技股份有限公司 具有附加電路板轉接器之積體電路測試裝置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7251066B2 (ja) * 2018-07-23 2023-04-04 富士通株式会社 良否判定方法、良否判定装置、良否判定システムおよび良否判定プログラム
KR20230020048A (ko) * 2021-08-02 2023-02-10 삼성디스플레이 주식회사 터치 감지 모듈의 터치 검사 장치 및 이의 검사 방법

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7768283B1 (en) * 2009-08-04 2010-08-03 Applied Micro Circuits Corporation Universal socketless test fixture
US20130321012A1 (en) * 2012-06-01 2013-12-05 Jayesh Nath Methods and Apparatus for Testing Small Form Factor Antenna Tuning Elements
TWI447414B (zh) * 2012-06-07 2014-08-01 矽品精密工業股份有限公司 測試裝置及測試方法
TWI518338B (zh) * 2009-12-31 2016-01-21 佛姆費克特股份有限公司 晶圓測試卡匣系統
US9354273B2 (en) * 2012-12-21 2016-05-31 Intel Corporation Composite wire probe test assembly
TW201633636A (zh) * 2014-12-23 2016-09-16 英特爾公司 用於測試晶粒接觸器之成形導線探針互連
US20160344159A1 (en) * 2003-09-15 2016-11-24 Nuvotronics, Inc. Package and methods for the fabrication and testing thereof
TWI578001B (zh) * 2013-12-24 2017-04-11 Isc股份有限公司 半導體元件對準插座單元以及含其之半導體元件測試裝置
TWI593970B (zh) * 2016-07-25 2017-08-01 日月光半導體製造股份有限公司 測試治具

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4950980A (en) * 1988-07-29 1990-08-21 Pfaff Wayne Test socket for electronic device packages
US6084421A (en) * 1997-04-15 2000-07-04 Delaware Capital Formation, Inc. Test socket
TW555993B (en) * 2002-01-15 2003-10-01 Via Tech Inc Chip test device to test the chip using BGA package
US7298165B2 (en) * 2006-01-20 2007-11-20 Chunghwa Picture Tubes, Ltd. Active device array substrate, liquid crystal display panel and examining methods thereof
TW200937069A (en) * 2008-02-25 2009-09-01 Chunghwa Picture Tubes Ltd Active device array substrate and liquid crystal display panel
KR101310382B1 (ko) * 2009-10-30 2013-09-23 엘지디스플레이 주식회사 액정표시장치의 모기판과 그 제조 방법
US9252593B2 (en) * 2012-12-17 2016-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional integrated circuit electrostatic discharge protection and prevention test interface
US9362187B2 (en) * 2013-01-18 2016-06-07 Infineon Technologies Ag Chip package having terminal pads of different form factors
JP2014199220A (ja) * 2013-03-29 2014-10-23 富士通セミコンダクター株式会社 テストボード及び試験装置
KR101517409B1 (ko) * 2014-03-05 2015-05-19 주식회사 이노 반도체 테스트 소켓 및 그 제조 방법
US11029331B2 (en) * 2016-12-09 2021-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Universal test mechanism for semiconductor device
US10741537B2 (en) * 2017-01-18 2020-08-11 Taiwan Semiconductor Manufacturing Coompany Ltd. Semiconductor structure and manufacturing method thereof

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160344159A1 (en) * 2003-09-15 2016-11-24 Nuvotronics, Inc. Package and methods for the fabrication and testing thereof
US20170235066A1 (en) * 2003-09-15 2017-08-17 Nuvotronics, Inc. Device package and methods for the fabrication and testing thereof
US7768283B1 (en) * 2009-08-04 2010-08-03 Applied Micro Circuits Corporation Universal socketless test fixture
TWI518338B (zh) * 2009-12-31 2016-01-21 佛姆費克特股份有限公司 晶圓測試卡匣系統
US20130321012A1 (en) * 2012-06-01 2013-12-05 Jayesh Nath Methods and Apparatus for Testing Small Form Factor Antenna Tuning Elements
TWI447414B (zh) * 2012-06-07 2014-08-01 矽品精密工業股份有限公司 測試裝置及測試方法
US9354273B2 (en) * 2012-12-21 2016-05-31 Intel Corporation Composite wire probe test assembly
TWI578001B (zh) * 2013-12-24 2017-04-11 Isc股份有限公司 半導體元件對準插座單元以及含其之半導體元件測試裝置
TW201633636A (zh) * 2014-12-23 2016-09-16 英特爾公司 用於測試晶粒接觸器之成形導線探針互連
TWI593970B (zh) * 2016-07-25 2017-08-01 日月光半導體製造股份有限公司 測試治具

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI755006B (zh) * 2020-07-30 2022-02-11 陽榮科技股份有限公司 具有附加電路板轉接器之積體電路測試裝置

Also Published As

Publication number Publication date
US20190101589A1 (en) 2019-04-04
CN109585317A (zh) 2019-04-05
US11199578B2 (en) 2021-12-14
US20200256918A1 (en) 2020-08-13
US10634717B2 (en) 2020-04-28
TW201915504A (zh) 2019-04-16
CN109585317B (zh) 2022-11-29

Similar Documents

Publication Publication Date Title
US10184956B2 (en) Probe card
US9329227B2 (en) Method and apparatus for testing interconnection reliability of a ball grid array on a testing printed circuit board
TWI694262B (zh) 測試設備及測試方法
US11782085B2 (en) Semiconductor test device and system and test method using the same
US7713764B2 (en) Method for manufacturing semiconductor device including testing dedicated pad and probe card testing
TWI743171B (zh) 用於探針卡之空間轉換器及相關之系統及方法
US20080206907A1 (en) Method for fabricating semiconductor device to which test is performed at wafer level and apparatus for testing semiconductor device
KR101469222B1 (ko) 반도체 패키지 테스트 소켓용 필름형 컨택부재, 필름형 컨택복합체 및 이를 포함하는 소켓
KR20130063263A (ko) 프로브카드
TWI395280B (zh) 用於晶圓級半導體測試之測試座及測試板
TWM553422U (zh) 用於晶圓量測之垂直式探針卡與探針頭
KR20140020627A (ko) 전기 검사용 지그의 제조방법
JP2004311535A (ja) チップサイズパッケージ半導体装置
JP4877465B2 (ja) 半導体装置、半導体装置の検査方法、半導体ウェハ
US6489673B2 (en) Digital signal processor/known good die packaging using rerouted existing package for test and burn-in carriers
JP2005249448A (ja) 半導体部品検査装置
TWI684009B (zh) 電子元件測試插座
JP3707857B2 (ja) マウント用基板およびそれを用いた半導体装置ならびに半導体チップの評価方法
JPH03293739A (ja) 半導体装置
KR200468020Y1 (ko) 프로브 패키지 및 이를 포함하는 프로브 카드
KR100576654B1 (ko) 웨이퍼 레벨 칩 스케일형 반도체 패키지
KR101024098B1 (ko) 프로브 본딩 방법
TW201913101A (zh) 用於晶圓量測之垂直式探針卡與探針頭
JP2000340709A (ja) 半導体装置およびその製造方法
JPH11145318A (ja) Ｃｓｐならびにｃｓｐとソケットの接続方法