KR101517409B1

KR101517409B1 - 반도체 테스트 소켓 및 그 제조 방법

Info

Publication number: KR101517409B1
Application number: KR1020140025902A
Authority: KR
Inventors: 이지형
Original assignee: 주식회사 이노
Priority date: 2014-03-05
Filing date: 2014-03-05
Publication date: 2015-05-19

Abstract

본 발명은 반도체 테스트 소켓 및 그 제조 방법에 관한 것이다. 본 발명에 따른 반도체 테스트 소켓은 가로 방향으로 순차적으로 배열되는 복수의 단위 모듈을 포함하며; 상기 각 단위 모듈은 탄성을 갖는 절연성 본체와, 상기 절연성 본체 내부에 위치하는 절연성 시트와, 상기 절연성 시트의 일측 표면에 깊이 방향을 따라 상호 이격되어 형성되는 복수의 중부 도전판과, 일측이 각각의 상기 중부 도전판에 부착되고, 타측이 상기 절연성 본체의 상부 표면에 노출되되 상기 깊이 방향으로 상호 이격된 상태로 배열되도록 노출되는 복수의 상부 도전핀과, 일측이 각각의 상기 중부 도전판에 부착되고, 타측이 상기 절연성 본체의 하부 표면에 노출되되 상기 깊이 방향으로 상호 이격된 상태로 배열되도록 노출되는 복수의 하부 도전핀을 포함하는 것을 특징으로 한다. 이에 따라, 포고-핀 타입의 반도체 테스트 소켓이 갖는 단점과, PCR 소켓 타입의 반도체 테스트 소켓이 갖는 단점을 보완하여, 미세 패턴의 구현이 가능하면서도 높이 방향으로의 두께 제약을 극복할 수 있다.

Description

반도체 테스트 소켓 및 그 제조 방법{SEMICONDUCTOR TEST SOCKET AND MANUFACTURING METHOD THEREOF}

본 발명은 반도체 테스트 소켓 및 그 제조 방법에 관한 것으로서, 보다 상세하게는 포고-핀 타입의 반도체 테스트 소켓이 갖는 단점과, PCR 소켓 타입의 반도체 테스트 소켓이 갖는 단점을 보완할 수 있는 반도체 테스트 소켓 및 그 제조 방법에 관한 것이다.

반도체 소자는 제조 과정을 거친 후 전기적 성능의 양불을 판단하기 위한 검사를 수행하게 된다. 반도체 소자의 양불 검사는 반도체 소자의 단자와 전기적으로 접촉될 수 있도록 형성된 반도체 테스트 소켓(또는 콘텍터 또는 커넥터)을 반도체 소자와 검사회로기판 사이에 삽입한 상태에서 검사가 수행된다. 그리고, 반도체 테스트 소켓은 반도체 소자의 최종 양불 검사 외에도 반도체 소자의 제조 과정 중 번-인(Burn-In) 테스트 과정에서도 사용되고 있다.

반도체 소자의 집적화 기술의 발달과 소형화 추세에 따라 반도체 소자의 단자 즉, 리드의 크기 및 간격도 미세화되는 추세이고, 그에 따라 테스트 소켓의 도전 패턴 상호간의 간격도 미세하게 형성하는 방법이 요구되고 있다. 따라서, 기존의 포고-핀(Pogo-pin) 타입의 반도체 테스트 소켓으로는 집적화되는 반도체 소자를 테스트하기 위한 반도체 테스트 소켓을 제작하는데 한계가 있었다.

이와 같은 반도체 소자의 집적화에 부합하도록 제안된 기술이, 탄성 재질의 실리콘 소재로 제작되는 실리콘 본체 상에 수직 방향으로 타공 패턴을 형성한 후, 타공된 패턴 내부에 도전성 분말을 충진하여 도전 패턴을 형성하는 PCR 소켓 타입이 널리 사용되고 있다.

도 1은 PCR 소켓 타입의 종래의 반도체 테스트 장치(1)의 단면을 도시한 도면이다. 도 1을 참조하여 설명하면, 종래의 반도체 테스트 장치(1)는 지지 플레이트(30) 및 PCR 소켓 타입의 반도체 테스트 소켓(10)을 포함한다.

지지 플레이트(30)는 반도체 테스트 소켓(10)이 반도체 소자(3) 및 검사회로기판(5) 사이에서 움직일 때 반도체 테스트 소켓(10)을 지지한다. 여기서, 지지 플레이트(30)의 중앙에는 진퇴 가이드용 메인 관통홀(미도시)이 형성되어 있고, 메인 관통홀을 형성하는 가장자리를 따라 가장자리로부터 이격되는 위치에 결합용 관통홀이 상호 이격되게 형성된다. 그리고, 반도체 테스트 소켓(10)은 지지 플레이트(30)의 상면 및 하면에 접합되는 주변 지지부(50)에 의해 지지 플레이트(30)에 고정된다.

PCR 소켓 타입의 반도체 테스트 소켓(10)은 절연성의 실리콘 본체에 타공 패턴이 형성되고, 해당 타공 패턴 내에 충진되는 도전성 분말(11)에 의해 상하 방향으로 도전 패턴들이 형성된다.

이와 같은, PCR 소켓은 미세 피치의 구현이 가능하다는 장점이 있으나, 타공 패턴에 충진된 도전성 분말(11)이 반도체 소자(3)와 검사회로기판(5) 사이에서의 접촉시 발생하는 압력에 의해 도전성이 형성되는 방식이라는 점에서, 상하 방향으로의 두께 형성에 제한을 받는 단점이 있다.

즉, 상하 방향으로의 압력에 의해 도전성 분말(11)이 상호 접촉되어 도전성이 형성되는데, 두께가 증가하는 경우 도전성 분말(11)의 내부로 전달되는 압력이 약해져 도전성이 형성되지 않은 경우가 있다. 따라서, PCR 소켓은 높이 방향으로의 두께의 제약을 받는 단점이 있다.

한국등록실용신안공보 제20-0409372호 한국공개특허공보 제10-2014-0003743호

이에, 본 발명은 상기와 같은 문제점을 해소하기 위해 안출된 것으로서, 포고-핀 타입의 반도체 테스트 소켓이 갖는 단점과, PCR 소켓 타입의 반도체 테스트 소켓이 갖는 단점을 보완하여, 미세 패턴의 구현이 가능하면서도 높이 방향으로의 두께 제약을 극복할 수 있는 반도체 테스트 소켓 및 그 제조 방법을 제공하는데 그 목적이 있다.

상기 목적은 본 발명에 따라, 가로 방향으로 순차적으로 배열되는 복수의 단위 모듈을 포함하며; 상기 각 단위 모듈은 탄성을 갖는 절연성 본체와, 상기 절연성 본체 내부에 위치하는 절연성 시트와, 상기 절연성 시트의 일측 표면에 깊이 방향을 따라 상호 이격되어 형성되는 복수의 중부 도전판과, 일측이 각각의 상기 중부 도전판에 부착되고, 타측이 상기 절연성 본체의 상부 표면에 노출되되 상기 깊이 방향으로 상호 이격된 상태로 배열되도록 노출되는 복수의 상부 도전핀과, 일측이 각각의 상기 중부 도전판에 부착되고, 타측이 상기 절연성 본체의 하부 표면에 노출되되 상기 깊이 방향으로 상호 이격된 상태로 배열되도록 노출되는 복수의 하부 도전핀을 포함하는 것을 특징으로 하는 반도체 테스트 소켓에 의해서 달성된다.

여기서, 상기 절연성 시트는 PI 필름 형태로 마련되며; 상기 복수의 중부 도전판은 PI 필름의 일측에 도전층이 형성된 연성회로기판의 상기 도전층의 패턴닝을 통해 형성될 수 있다.

또한, 상기 중부 도전판은 상기 도전층의 패터닝을 통해 형성되는 베이스 도전층과; 상기 도전층에 순차적으로 도금된 니켈 도금층 및 금 도금층을 포함할 수 있다.

그리고, 상기 절연성 시트는 상호 인접한 한 쌍의 상기 중부 도전판 사이가 상하 방향으로 절취될 수 있다.

그리고, 상기 상부 도전핀의 상부 표면은 거칠게 마련될 수 있다.

그리고, 하나의 상기 중부 도전판에는 복수의 상기 상부 도전핀이 부착될 수 있다.

그리고, 상기 절연성 시트 및 상기 중부 도전판은 상기 상부 도전핀과 상기 하부 도전핀 사이에서 상기 가로 방향으로 휘어진 형상을 가질 수 있다.

그리고, 상기 절연성 시트 및 상기 중부 도전판의 휘어진 영역 내부에 충진되는 절연성 재질의 충진부를 더 포함할 수 있다.

한편, 상기 목적은 본 발명의 다른 실시 형태에 따라, 반도체 테스트 소켓의 제조 방법에 있어서, 복수의 단위 모듈을 제조하는 단계와, 상기 복수의 단위 모듈을 가로 방향으로 순차적으로 배열하여 반도체 테스트 소켓을 제조하는 단계를 포함하며; 각각의 상기 단위 모듈을 제조하는 단계는 (a) 절연성 시트의 일측 표면에 깊이 방향을 따라 상호 이격된 복수의 중부 도전판을 형성하는 단계와; (b) 각각의 상기 중부 도전판의 상부 가장자리 표면 및 하부 가장자리 표면에 각각 상부 도전핀과 하부 도전핀을 부착하는 단계와; (c) 상기 절연성 시트의 가로 방향으로의 양측에 절연 재질을 형성하여 절연성 본체를 형성하되, 상기 상부 도전핀의 상부가 상기 절연성 본체의 상부에 노출되고 상기 하부 도전핀의 하부가 상기 절연성 본체의 하부에 노출되도록 상기 절연성 본체를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 테스트 소켓의 제조 방법에 의해서도 달성될 수 있다.

여기서, 상기 (a) 단계는 (a1) PI 필름의 일측 표면에 도전층이 형성된 연성회로기판의 상기 도전층을 패터닝 처리하여, 상기 PI 필름에 의해 상기 절연성 시트를 형성하고, 상기 절연성 시트에 상기 중부 도전판에 대응하는 베이스 도전층을 형성하는 단계와; (a2) 상기 베이스 도전층에 니켈 도금하여 니켈 도금층을 형성하는 단계와; (a3) 상기 니켈 도금층에 금 도금하여 금 도금층을 형성하여, 상기 중부 도전판을 형성하는 단계를 포함할 수 있다.

또한, 상기 (b) 단계는 (b1) 도전성 재질의 금속판을 패터닝하여 상기 복수의 중부 도전판에 대응하게 가로 방향으로 상호 이격되는 복수의 상부 핀패턴과 복수의 하부 핀패턴을 형성하여 핀패턴 모듈을 제작하는 단계 상기 핀패턴 모듈은 상기 복수의 상부 핀패턴을 가로 방향으로 상호 이격된 상태로 유지시키는 상부 연결판과, 상기 복수의 하부 핀패턴을 가로 방향으로 상호 이격된 상태로 유지시키는 하부 연결판과, 상기 상부 연결판 및 상기 하부 연결판을 가로 방향 양측에서 연결하여 상기 복수의 상부 핀패턴 및 상기 복수의 하부 핀패턴을 상하 방향으로 이격된 상태로 유지시키는 지지판을 포함하여 제작됨 ?? 와; (b2) 상기 복수의 상부 핀패턴과 상기 복수의 하부 핀패턴에 니켈 도금하여 니켈 도금층을 형성하는 단계와; (b3) 상기 니켈 도금층에 금 도금하여 금 도금층을 형성하여, 상기 복수의 상부 도전핀과 상기 복수의 하부 도전핀을 형성하는 단계와; (b4) 상기 복수의 상부 도전핀의 하부와 상기 복수의 하부 도전핀의 상부가 각각의 상기 중부 도전판에 부착되도록 상기 핀패턴 모듈을 상기 절연성 시트에 부착하는 단계를 포함할 수 있다.

그리고, (d) 상호 인접한 상기 상부 도전핀 사이를 연결하는 상기 상부 연결판 영역과 상호 인접한 상기 하부 도전핀 사이를 연결하는 상기 하부 연결판 영역이 절단되도록 상기 절연성 본체의 가로 방향 일측 표면을 상하 방향으로 소정 깊이로 절취하는 단계와; (e) 상기 절취된 영역을 절연성 재질로 채우는 단계를 더 포함할 수 있다.

또한, 상기 (d) 단계에서는 상호 인접한 상기 중부 도전판 사이사이의 상기 절연성 시트가 상하 방향으로 절단되도록 상기 절연성 본체가 소정 깊이로 절취될 수 있다.

그리고, 상기 (b) 단계는 상기 절연성 시트 및 상기 중부 도전판을 상기 상부 도전핀과 상기 하부 도전핀 사이에서 상기 가로 방향으로 가압하여 휜 형상을 형성하는 단계를 더 포함할 수 있다.

그리고, 상기 절연성 시트 및 상기 중부 도전판의 휘어진 영역 내부에 절연성 재질을 충진하여 충진부를 형성하는 단계를 더 포함할 수 있다.

상기와 같은 구성에 따라 본 발명에 따르면, 포고-핀 타입의 반도체 테스트 소켓이 갖는 단점과, PCR 소켓 타입의 반도체 테스트 소켓이 갖는 단점을 보완하여, 미세 패턴의 구현이 가능하면서도 높이 방향으로의 두께 제약을 극복할 수 있는 반도체 테스트 소켓 및 그 제조 방법이 제공된다.

또한, 반도체 테스트 소켓의 제조에 있어, 그 제조가 용이하면서도 미세 패턴의 구현 및 두께 제약의 극복이 가능한 반도체 테스트 소켓 및 그 제조 방법이 제공된다.

도 1은 종래의 PCR 소켓이 적용된 반도체 테스트 장치의 단면을 도시한 도면이고,
도 2는 본 발명에 따른 반도체 테스트 소켓의 사시도이고,
도 3은 본 발명에 따른 반도체 테스트 소켓의 단면도이고,
도 4 내지 도 8은 본 발명에 따른 반도체 테스트 소켓의 제조 방법을 설명하기 위한 도면이고,
도 9는 본 발명의 다른 실시예에 따른 반도체 테스트 소켓의 단면도이다.

이하에서는 첨부된 도면을 참조하여 본 발명에 따른 실시예들을 상세히 설명한다. 여기서, 본 발명에 따른 실시예들을 설명하는데 있어, 반도체 테스트 장치의 전체 구성은 도 1을 참조하여 설명하며, 대응하는 구성 요소에 대해서는 실시예가 상이하더라도 동일한 참조번호를 사용하여 설명하며, 일부 그 설명을 생략할 수 있다.

도 2는 본 발명에 따른 반도체 테스트 소켓(100)의 사시도이고, 도 3은 본 발명에 따른 반도체 테스트 소켓(100)의 단면도이다. 도 2 및 도 3을 참조하여 설명하면, 본 발명에 따른 반도체 테스트 소켓(100)은 복수의 단위 모듈(110)이 가로 방향으로 순차적으로 배열되어 형성된다.

하나의 단위 모듈(110)에는 깊이 방향으로 상호 이격된 도전 패턴이 상하 방향으로 형성되고, 복수의 단위 모듈(110)이 가로 방향으로 배열됨으로써, 반도체 소자의 테스트를 위한 도전 패턴을 형성하게 된다.

여기서, 단위 모듈(110)은 깊이 방향으로 접착제를 통해 상호 부착되어 전체 반도체 테스트 소켓(100)을 형성할 수 있다. 이외에도 반도체 테스트 장치(도 1 참조)의 제작시 단위 모듈(110)을 삽입할 수 있는 지지틀을 형성하여 가로 방향으로 순차적으로 삽입되어 전체 반도체 테스트 소켓(100)을 형성할 수 있다.

각각의 단위 모듈(110)은, 도 2 및 도 3에 도시된 바와 같이, 절연성 본체(111), 절연성 시트(131), 복수의 중부 도전판(132), 복수의 상부 도전핀(121) 및 복수의 하부 도전핀(122)을 포함한다.

절연성 본체(111)는 하나의 단위 모듈(110)의 전체 외관을 형성하며, 탄성 재질로 마련된다. 그리고, 복수의 단위 모듈(110)이 가로 방향으로 순차적으로 배열될 때, 절연성 본체(111)가 가로 방향으로 순차적으로 밀착됨으로써, 반도체 테스트 소켓(100)의 전체 외관을 형성하게 된다. 본 발명에서는 절연성 본체(111)로 탄성을 갖는 실리콘 재질로 마련되는 것을 예로 한다.

절연성 시트(131)는 절연성 본체(111) 내부에 형성된다. 본 발명에서는 절연성 시트(131)로 PI 필름 형상을 갖는 것을 예로 한다.

복수의 중부 도전판(132)은 절연성 시트(131)의 일측 표면에 깊이 방향을 따라 상호 이격되어 형성된다. 본 발명에서는 절연성 시트(131)와 복수의 중부 도전판(132)이 연성회로기판(130)의 패터닝을 통해 형성되는 것을 예로 한다.

보다 구체적으로 설명하면, PI 필름의 일측에 도전층(132a)이 형성된 연성회로기판(130)의 도전층(132a)을 마스크를 이용한 패터닝을 통해 중부 도전판(132) 이외의 영역을 제거함으로써, PI 필름 재질의 절연성 시트(131)와, 절연성 시트(131)의 일측 표면에 도전성을 갖는 중부 도전판(132)을 형성하게 된다.

여기서, 본 발명에서는 중부 도전판(132)이 도전층(132a)의 패터닝을 통해 형성된 베이스 도전층(미도시)과, 베이스 도전층에 순차적으로 도금되는 니켈 도금층(미도시)과 금 도금층(미도시)을 포함하는 것을 예로 한다.

한편, 상부 도전핀(121)은 각각의 중부 도전판(132)에 하나씩 부착된다. 보다 구체적으로 설명하면, 상부 도전핀(121)의 하부 영역이 중부 도전판(132)에 부착되고 상부 도전핀(121)의 상부 영역은 절연성 본체(111)의 상부 표면에 노출된다. 여기서, 절연성 본체(111)의 상부 표면에 노출되는 상부 도전핀(121)은, 도 2에 도시된 바와 같이, 깊이 방향으로 상호 이격된 상태로 배열되도록 노출된다.

마찬가지로, 하부 도전핀(122)은 각각의 중부 도전판(132)에 하나씩 부착된다. 상부 도전핀(121)에 대응하게, 하부 도전핀(122)의 상부 영역이 중부 도전판(132)에 부착되고 하부 도전핀(122)의 하부 영역은 절연성 본체(111)의 하부 표면에 노출된다. 여기서, 절연성 본체(111)의 하부 표면에 노출되는 하부 도전핀(122)은, 도 2에 도시된 바와 같이, 깊이 방향으로 상호 이격된 상태로 배열되도록 노출된다.

상기와 같은 구성에 따라, 하나의 상부 도전핀(121), 중부 도전판(132) 및 하부 도전핀(122)이 상하 방향으로 도전 패턴을 형성하게 되고, 하나의 단위 모듈(110)에 깊이 방향으로 상호 이격된 도전 패턴이 형성되며, 복수의 단위 모듈(110)이 길이 방향으로 배열됨으로써, 본 발명에 따른 반도체 테스트 소켓(100)이 형성 가능하게 된다.

이하에서는 도 4 내지 도 8을 참조하여 본 발명에 따른 반도체 테스트 소켓(100)의 제조 방법에 대해 설명한다.

먼저, 하나의 단위 모듈(110)을 제작하기 위해, 절연성 시트(131)의 일측 표면에 깊이 방향을 따라 상호 이격된 복수의 중부 도전판(132)을 형성한다. 도 4를 참조하여 설명하면, 상술한 바와 같이, 도 4의 (a)에 도시된 바와 같이, PI 필름과 그 일측 표면에 도전층이 형성된 연성회로기판(130)을 마련하고, 마스크를 이용한 패터닝을 통해 중부 도전판(132)에 대응하는 영역 이외의 영역을 제거한다.

그리고, 상술한 바와 같이, 도전층의 패터닝을 통해 형성된 베이스 도전층에 니켈 도금층과 금 도금층을 순차적으로 형성함으로써, 도 4의 (b)에 도시된 바와 같이, PI 필름 재질의 절연성 시트(131)와 그 일측 표면이 길이 방향으로 이격 형성되는 중부 도전판(132)을 형성하게 된다.

그런 다음, 각각의 중부 도전판(132)의 상부 가장자리 표면과 하부 가장자리 표면에 각각 상부 도전핀(121)과 하부 도전핀(122)을 부착하는 과정을 수행하게 된다. 먼저, 구리와 같은 도전성 재질의 금속판을 패터닝하여 복수의 중부 도전판(132)에 대응하게 가로 방향으로 상호 이격되는 복수의 상부 핀패턴(124)과 복수의 하부 핀패턴(125)을 형성하여, 도 5에 도시된 바와 같은 핀패턴 모듈(120)을 제작한다.

핀패턴 모듈(120)은 복수의 상부 핀패턴(124)을 가로 방향으로 상호 이격된 상태로 유지시키는 상부 연결판(121a)과, 복수의 하부 핀패턴(125)을 가로 방향으로 상호 이격된 상태로 유지시키는 하부 연결판(122a)을 포함하여 형성된다. 이를 통해, 복수의 상부 핀패턴(124)이 중부 도전판(132)에 대응하는 형상으로 상호 이격된 상태를 유지하게 되고, 마찬가지로 복수의 하부 핀패턴(125)이 중부 도전판(132)에 대응하는 형상으로 상호 이격된 상태를 유지하게 된다.

그리고, 상부 연결판(121a)과 하부 연결판(122a)은 가로 방향 양측에서 지지판(123)에 의해 연결되어, 상부 핀패턴(124)과 하부 핀패턴(125)이 상하 방향으로 상호 이격된 상태로 유지된다.

상기와 같이 핀패턴 모듈(120)이 제작되면, 상부 핀패턴(124)과 하부 핀패턴(125)에 각각 니켈 도금층과 금 도금층을 순차적으로 형성함으로써, 상부 도전핀(121) 및 하부 도전핀(122)이 형성된다. 이 때, 니켈 도금층과 금 도금층의 형성은 핀패턴 모듈(120) 전체를 도금함으로써 형성 가능할 것이다.

상기와 같은 과정을 통해, 절연성 시트(131), 중부 도전판(132), 핀패턴 모듈(120)의 제작이 완료되면, 도 6에 도시된 바와 같이, 핀패턴 모듈(120)을 절연성 시트(131)에 부착시킨다. 이 때, 마스크를 이용하여 중부 도전판(132)과 상부 도전핀(121) 및 하부 도전핀(122)이 부착되는 영역에 솔더 페이스트를 바른 상태에서 핀패턴 모듈(120)을 부착시킨 후 열경화 등의 과정을 거치게 되면, 중부 도전판(132)에 상부 도전핀(121) 및 하부 도전핀(122)이 각각 부착될 수 있다.

그런 다음, 절연성 시트(131)와 핀패턴 모듈(120)이 부착된 상태에서 금형을 이용하여 실리콘과 같은 탄성 재질의 절연성 재질을 형성하게 되면, 도 7의 (a)에 도시된 바와 같이, 절연성 본체(111)의 내부에 절연성 시트(131), 중부 도전판(132), 상부 도전핀(121) 및 하부 도전핀(122)이 형성 가능하게 된다. 이 때, 상부 도전핀(121)의 상부 영역과 하부 도전핀(122)의 하부 영역은 각각, 도 2 및 도 3에 도시된 바와 같이 절연성 본체(111) 외부로 노출되도록 형성된다.

상기와 같은 과정을 통해 절연성 본체(111)가 완성되면, 상부 도전핀(121)을 연결한 상부 연결판(121a)과 하부 도전핀(122)을 연결한 하부 도전핀(122)을 절단하는 과정을 거치게 된다. 즉, 각각의 상부 도전핀(121) 및 하부 도전핀(122)은 상호 전기적으로 절연 상태가 유지되어야 하므로, 이들을 연결하였던 상부 연결판(121a)과 하부 연결판(122a)을 절단하게 된다.

도 7의 (b)에 도시된 바와 같이, 상호 인접한 상부 도전핀(121) 사이를 연결하는 상부 연결판(121a) 영역과 상호 인접한 하부 도전핀(122) 사이를 연결하는 하부 연결판(122a) 영역이 절단되도록 절연성 본체(111)의 가로 방향 일측 표면을 상하 방향으로 소정 깊이로 절취하게 된다. 도 7의 (b)에서는 상부 도전핀(121) 및 상부 연결판(121a)의 단면만이 도시되어 있으나, 하부 도전핀(122) 및 하부 연결판(122a)도 절연성 본체(111)의 상하 방향으로의 절취에 따라 함께 절취된다.

그런 다음, 절취된 영역(112a)을 다시 절연성 재질, 예컨대, 실리콘 재질로 채우개 되면 도 7의 (b) 및 도 2에 도시된 바와 같이, 절연성 본체(111) 내부에 절연부(112)가 형성된다.

여기서, 절연성 본체(111)의 절취시에 상호 인접한 중부 도전판(132) 사이사이의 절연성 시트(131)도 상하 방향으로 절단되도록 절연성 본체(111)의 절취 깊이를 결정할 수 있다. 이를 통해, 중부 도전판(132)을 지지하는 절연성 시트(131)가 중부 도전판(132) 단위로 독립적으로 절취됨으로써, 반도체 소자의 테스트 과정에서 하나의 도전 패턴에 가해지는 압력이 다른 도전 패턴에 영향을 주지 않고 독립적으로 움직일 수 있게 된다.

상기와 같은 과정을 통해 하나의 단위 모듈(110)의 제작이 완료되면, 도 8에 도시된 바와 같이, 가로 방향으로 단위 모듈(110)들을 배열시킴으로써, 도 2에 도시된 반도체 테스트 소켓(100)의 제작이 완료된다.

도 9는 본 발명의 다른 실시예에 따른 반도체 테스트 소켓(100)의 단면도이다. 도 9에 도시된 실시예에서, 반도체 테스트 소켓(100)의 절연성 시트(131) 및 중부 도전판(132)은 상부 도전핀(121)과 하부 도전핀(122) 사이에서 가로 방향으로 휘어진 형상을 가질 수 있다.

이에 따라, 본 발명에 따른 반도체 테스트 소켓(100)을 이용하여 반도체 소자(3)의 검사가 진행되는 과정에서, 반도체 소자(3)에 의해 반도체 테스트 소켓(100)에 압력이 가해질 때, 절연성 시트(131) 및 중부 도전판(132)의 휘어진 영역에 의해 내부에서 휘어지면서 압력을 받게 되어, 중부 도전판(132)의 손상을 최소화시킬 수 있게 된다.

여기서, 절연성 시트(131) 및 중부 도전판(132)의 휘어진 영역은 전술한 제조 과정에서, 도 6에 도시된 바와 같이, 상부 도전핀(121)과 하부 도전핀(122)에 중부 도전판(132)이 부착된 상태에서, 절연성 시트(131) 및 중부 도전판(132)을 상부 도전핀(121)과 하부 도전핀(122) 사이에서 가로 방향으로 가압하여 휜 형상을 형성함으로써, 제작이 가능하게 된다.

또한, 본 발명의 다른 실시예에 따른 반도체 테스트 소켓(100)은 절연성 시트(131) 및 중부 도전판(132)의 휘어진 영역 내부에 절연성 재질의 충진부(111a)가 마련될 수 있다.

이 때, 충진부(111a)는 절연성 시트(131) 및 중부 도전판(132)을 상부 도전핀(121)과 하부 도전핀(122) 사이에서 가로 방향으로 가압하여 휜 형상을 형성한 후, 휜 영역 내부에 형성하고, 그 후에 상술한 바와 같이 절연성 본체(111)를 형성하는 과정을 통해 제작이 가능하다.

여기서, 충진부(111a)의 재질은 절연성 본체(111)과 동일한 재질이나 상이한 재질로 마련될 수 있되, 절연성 본체(111)보다 강한 재질 또는 연한 재질로 마련될 수 있다.

충진부(111a)의 재질이 절연성 본체(111)보다 강한 재질로 마련되는 경우, 반도체 테스트 소켓(100)의 전체 강성이 강해지는데, 이 경우, 반도체 소자(3)를 강한 힘으로 가압하여 테스트를 진행하는데 적합하다.

반면, 충진부(111a)의 재질이 절연성 본체(111)보다 약한 재질로 마련되는 경우, 반도체 테스트 소켓(110)의 전체 강성은 상대적으로 약해지는데, 이 경우, 반도체 소자(3)를 상대적으로 약한 힘으로 가압하여도 테스트의 진행이 가능하게 된다.

예컨대, 반도체 소자(3)의 단자 간의 피치가 많은 경우나, 단자의 개수가 많은 경우에는 큰 힘이 가해지게 되며, 그 반대의 경우에는 상대적으로 작은 힘이 가해질 수 있는데, 테스트되는 반도체 소자(3)의 특성에 따라 충진부(111a)의 특성을 가변시킴으로서 효과적으로 대응할 수 있게 된다.

도 2 및 도 3에 도시된 실시예에서는 상부 도전핀(121)의 상부 표면 및 하부 도전핀(122)의 하부 표면이 거친 크라운 형상으로 마련되는 것을 예로 하였다. 반면, 상부 도전핀(121)의 상부 표면만이 거친 형상을 갖도록 마련될 수 있음은 물론이다.

또한, 전술한 실시예에서는 하나의 중부 도전판(132)에 하나의 상부 도전핀(121) 및 하부 도전핀(122)이 부착되는 것을 예로 하였다. 반면, 하나의 중부 도전판(132)에 다수개의 상부 도전핀(121)이 부착되도록 마련될 수 있다. 또한, 하나의 중부 도전판(132)에 다수개의 하부 도전핀(122)이 부착되도록 마련될 수 있다. 이 경우, 각각의 상부 도전핀(121)이 핀 역할을 수행하게 됨으로써, 상부 도전핀(121)의 상부 표면에 크라운 형상을 형성하지 않아도 무방할 것이다.

비록 본 발명의 몇몇 실시예들이 도시되고 설명되었지만, 본 발명이 속하는 기술분야의 통상의 지식을 가진 당업자라면 본 발명의 원칙이나 정신에서 벗어나지 않으면서 본 실시예를 변형할 수 있음을 알 수 있을 것이다. 발명의 범위는 첨부된 청구항과 그 균등물에 의해 정해질 것이다.

100 : 반도체 테스트 소켓 110 : 단위 모듈
111 : 절연성 본체 112 : 절연부
121 : 상부 도전핀 122 : 하부 도전핀
131 : 절연성 시트 132 : 중부 도전판

Claims

가로 방향으로 순차적으로 배열되는 복수의 단위 모듈을 포함하며;
상기 각 단위 모듈은
탄성을 갖는 절연성 본체와,
상기 절연성 본체 내부에 위치하는 절연성 시트와,
상기 절연성 시트의 일측 표면에 깊이 방향을 따라 상호 이격되어 형성되는 복수의 중부 도전판과,
일측이 각각의 상기 중부 도전판에 부착되고, 타측이 상기 절연성 본체의 상부 표면에 노출되되 상기 깊이 방향으로 상호 이격된 상태로 배열되도록 노출되는 복수의 상부 도전핀과,
일측이 각각의 상기 중부 도전판에 부착되고, 타측이 상기 절연성 본체의 하부 표면에 노출되되 상기 깊이 방향으로 상호 이격된 상태로 배열되도록 노출되는 복수의 하부 도전핀을 포함하는 것을 특징으로 하는 반도체 테스트 소켓.
제1항에 있어서,
상기 절연성 시트는 PI 필름 형태로 마련되며;
상기 복수의 중부 도전판은 PI 필름의 일측에 도전층이 형성된 연성회로기판의 상기 도전층의 패턴닝을 통해 형성되는 것을 특징으로 하는 반도체 테스트 소켓.
제2항에 있어서,
상기 중부 도전판은
상기 도전층의 패터닝을 통해 형성되는 베이스 도전층과;
상기 도전층에 순차적으로 도금된 니켈 도금층 및 금 도금층을 포함하는 것을 특징으로 하는 반도체 테스트 소켓.
제1항에 있어서,
상기 절연성 시트는 상호 인접한 한 쌍의 상기 중부 도전판 사이가 상하 방향으로 절취되는 것을 특징으로 하는 반도체 테스트 소켓.
제1항에 있어서,
상기 상부 도전핀의 상부 표면은 거칠게 마련되는 것을 특징으로 하는 반도체 테스트 소켓.
제1항에 있어서,
하나의 상기 중부 도전판에는 복수의 상기 상부 도전핀이 부착되는 것을 특징으로 하는 반도체 테스트 소켓.
제1항 내지 제6항 중 어느 한 항에 있어서,
상기 절연성 시트 및 상기 중부 도전판은
상기 상부 도전핀과 상기 하부 도전핀 사이에서 상기 가로 방향으로 휘어진 형상을 갖는 것을 특징으로 하는 반도체 테스트 소켓.
제7항에 있어서,
상기 절연성 시트 및 상기 중부 도전판의 휘어진 영역 내부에 충진되는 절연성 재질의 충진부를 더 포함하는 것을 특징으로 하는 반도체 테스트 소켓.
반도체 테스트 소켓의 제조 방법에 있어서,
복수의 단위 모듈을 제조하는 단계와,
상기 복수의 단위 모듈을 가로 방향으로 순차적으로 배열하여 반도체 테스트 소켓을 제조하는 단계를 포함하며;
각각의 상기 단위 모듈을 제조하는 단계는
(a) 절연성 시트의 일측 표면에 깊이 방향을 따라 상호 이격된 복수의 중부 도전판을 형성하는 단계와;
(b) 각각의 상기 중부 도전판의 상부 가장자리 표면 및 하부 가장자리 표면에 각각 상부 도전핀과 하부 도전핀을 부착하는 단계와;
(c) 상기 절연성 시트의 가로 방향으로의 양측에 절연 재질을 형성하여 절연성 본체를 형성하되, 상기 상부 도전핀의 상부가 상기 절연성 본체의 상부에 노출되고 상기 하부 도전핀의 하부가 상기 절연성 본체의 하부에 노출되도록 상기 절연성 본체를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 테스트 소켓의 제조 방법.
제9항에 있어서,
상기 (a) 단계는
(a1) PI 필름의 일측 표면에 도전층이 형성된 연성회로기판의 상기 도전층을 패터닝 처리하여, 상기 PI 필름에 의해 상기 절연성 시트를 형성하고, 상기 절연성 시트에 상기 중부 도전판에 대응하는 베이스 도전층을 형성하는 단계와;
(a2) 상기 베이스 도전층에 니켈 도금하여 니켈 도금층을 형성하는 단계와;
(a3) 상기 니켈 도금층에 금 도금하여 금 도금층을 형성하여, 상기 중부 도전판을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 테스트 소켓의 제조 방법.
제9항에 있어서,
상기 (b) 단계는
(b1) 도전성 재질의 금속판을 패터닝하여 상기 복수의 중부 도전판에 대응하게 가로 방향으로 상호 이격되는 복수의 상부 핀패턴과 복수의 하부 핀패턴을 형성하여 핀패턴 모듈을 제작하는 단계 상기 핀패턴 모듈은 상기 복수의 상부 핀패턴을 가로 방향으로 상호 이격된 상태로 유지시키는 상부 연결판과, 상기 복수의 하부 핀패턴을 가로 방향으로 상호 이격된 상태로 유지시키는 하부 연결판과, 상기 상부 연결판 및 상기 하부 연결판을 가로 방향 양측에서 연결하여 상기 복수의 상부 핀패턴 및 상기 복수의 하부 핀패턴을 상하 방향으로 이격된 상태로 유지시키는 지지판을 포함하여 제작됨 - 와;
(b2) 상기 복수의 상부 핀패턴과 상기 복수의 하부 핀패턴에 니켈 도금하여 니켈 도금층을 형성하는 단계와;
(b3) 상기 니켈 도금층에 금 도금하여 금 도금층을 형성하여, 상기 복수의 상부 도전핀과 상기 복수의 하부 도전핀을 형성하는 단계와;
(b4) 상기 복수의 상부 도전핀의 하부와 상기 복수의 하부 도전핀의 상부가 각각의 상기 중부 도전판에 부착되도록 상기 핀패턴 모듈을 상기 절연성 시트에 부착하는 단계를 포함하는 것을 특징으로 하는 반도체 테스트 소켓의 제조 방법.
제11항에 있어서,
(d) 상호 인접한 상기 상부 도전핀 사이를 연결하는 상기 상부 연결판 영역과 상호 인접한 상기 하부 도전핀 사이를 연결하는 상기 하부 연결판 영역이 절단되도록 상기 절연성 본체의 가로 방향 일측 표면을 상하 방향으로 소정 깊이로 절취하는 단계와;
(e) 상기 절취된 영역을 절연성 재질로 채우는 단계를 더 포함하는 것을 특징으로 하는 반도체 테스트 소켓의 제조 방법.
제12항에 있어서,
상기 (d) 단계에서는 상호 인접한 상기 중부 도전판 사이사이의 상기 절연성 시트가 상하 방향으로 절단되도록 상기 절연성 본체가 소정 깊이로 절취되는 것을 특징으로 하는 반도체 테스트 소켓의 제조 방법.
제11항 내지 제13항 중 어느 한 항에 있어서,
상기 (b) 단계는
상기 절연성 시트 및 상기 중부 도전판을 상기 상부 도전핀과 상기 하부 도전핀 사이에서 상기 가로 방향으로 가압하여 휜 형상을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 테스트 소켓의 제조 방법.
제14항에 있어서,
상기 절연성 시트 및 상기 중부 도전판의 휘어진 영역 내부에 절연성 재질을 충진하여 충진부를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 테스트 소켓의 제조 방법.