JP2009276346A

JP2009276346A - 導電膜構造体とその製造方法、及び、導電膜型集積回路プローブ装置

Info

Publication number: JP2009276346A
Application number: JP2009109127A
Authority: JP
Inventors: Binketsu Shu; 敏傑周; Token Go; 東權呉; Jen-Hui Tsai; 禎輝蔡; Koi Rin; 宏彝林
Original assignee: Industrial Technology Research Institute ITRI
Current assignee: Industrial Technology Research Institute ITRI
Priority date: 2008-05-13
Filing date: 2009-04-28
Publication date: 2009-11-26
Also published as: US20110107596A1; US20110169519A1; TWI377624B; US7934314B2; TW200947557A; US20090284275A1

Abstract

【課題】導電膜構造体、及び、その製造方法と導電膜型の集積回路プローブ装置を提供する。
【解決手段】本発明は導電膜構造体の製造方法を提供し、可撓性絶縁基板を提供するステップと、導電膜を可撓性絶縁基板上に形成するステップと、導電膜をパターン化して、可撓性絶縁基板上に、長軸方向が互いに平行である複数の微導線を形成するステップと、絶縁層を可撓性絶縁基板と微導線上に形成するステップと、微導線の長軸方向を軸心とし、可撓性絶縁基板を巻くか、褶曲して、導電ブロックを形成するステップとを有する。
【選択図】図２

Description

本発明は、導電膜構造体、導電膜構造体の製造方法、及び、導電膜型集積回路プローブ装置に関するものであって、特に、プローブカードを製造するのに適用する導電膜構造に関するものである。

プローブカード（Probe cards ）は、集積回路が切断、パッケージされる前に、ウェハ上で電気性テストを実行するのに用いられ、後続工程の前に、ＩＣに欠陥があるか否かを判断することができる。ナノエレクトロ技術の発展に伴い、ＩＣのライン幅（線幅）がナノスケールまで縮小され、パッド間の間隔も縮小されている。よって、パッド間隔が縮小した集積回路に適合する小さいプローブピンピッチのプローブカードが必要である。

国際半導体技術ロードマップ（International Technology Roadmap for Semiconductor、ＩＴＲＳ）によると、ＩＣの最小ライン幅は現在６８ナノメートルで、テストするパッド間隔は３０μｍである。ＩＴＲＳは、２０１２年までに、ＩＣのライン幅を３６ナノメートルに、テストするパッド間隔を２０μｍに縮小することを要求している。しかし、公知のプローブカードでは、パッド間隔を３０μｍ以下にするのは技術的に困難である。

市販の公知のプローブカードには、例えば、エポキシリングプローブカード等のカンチレバー型、コブラ型プローブカード等の垂直型、一般的にＤＲＡＭに用いられる進化型ＭＥＭＳプローブカード等がある。

カンチレバー型プローブカードのプローブピン間隔は４０μｍほどであるが、テストされるウェハの周辺に配置されたテストパッドにしか適用できない。ウェハ内部のパッドはテストされず、プローブピンの数量も限りがある。米国特許第４０２７９３５号（特許文献１）の電気接触器アセンブリのコンタクト（“Contact for an electrical contactor assembly”）等の垂直型プローブカードに関しては、ウェハ内部のパッドがテストされ、プローブピンの数量も制限されないが、プローブピン間隔を１００μｍ以下にする際に技術的ネックがある。更に、垂直型プローブカードはフリップチップパッケージＩＣのプローブにしか応用できない。

また、カンチレバー型、及び、垂直型プローブカードは共に、手作業でプリント回路基板に設置しなければならない。よって、製造コストはプローブピンの数量と大きく関係し、プローブピン数が多くなると、製造コストも高くなる。

米国特許第５４７６２１１号の犠牲素子を用いた電気コンタクトの製造方法（Method of manufacturing electrical contacts, using a sacrificial member”）（特許文献１）、或いは、米国特許第６２６８０１５号のリソグラフィックコンタクトスプリングの製作、使用方法（“Method of making and using lithographic contact springs ”）（特許文献２）等、ＤＲＡＭに一般的に用いられるＭＥＭＳプローブカードに関しては、その製造プロセスが非常に複雑である。特に、プローブピン間隔が７０μｍ以下の場合、製造の複雑度が急激に増加する。更に、テストパッドの配置に制限が生じ、ＭＥＭＳプローブカードの関連コストが高くなる。

すなわち、公知のプローブカードは“１プローブに１パッド”の形式であり、テストパッドの位置を変更する時には、プローブピンは再製造が必要である。更に、プローブカードの製造は、微細プローブピンのプロセス上の限界により制限を受ける。鋳造、引き抜き、或いは、圧延等の公知の製造方法を用いたプローブピンの製造コストは非常に高く、また、プローブピンの外形や寸法は多くの要素により制限される。現在、フォトリソグラフィ／エッチング方法でプローブピンを製造していて、例えば、中華民国特許申請番号第９０１０７４４１号「プローブピンの配置製造方式」（特許文献３）と中華民国特許申請番号第９３１０７０２６号「プローブピン、プローブカード、及び、その製造方法」（特許文献４）等があるが、これも“１プローブに１パッド”のタイプである。よって、パッド間隔を減少させたＩＣに適合する小さなプローブピン間隔で、低コストで製造されることが、ナノエレクトロニックデバイスのテスト要求を満たすために要望されている。

公知のプローブカードが直面する技術的困難に対し、本発明者は新規の導電膜構造体とその製造方法、及び、導電膜構造体を有するプローブカードを開示している（中華民国特許申請番号第９６１３７３８５号（特許文献５）と米国特許出願公開第２００９００９１３４３号（米国特許出願シリアルＮｏ．１２／０３２１６９）（特許文献６）を参照）。この方法では、まず、単一層の導電膜が基板上に形成される。導電膜は、絶縁膜と微導線からなる。その後、単一層の導電膜が基板から除去されて、同じ方法で得られた別の単一層の導電膜とスタック、粘着されて、導電膜構造体が形成される。導電膜構造体中の微導線は、プローブカード中のプローブピンとして用いられ、フォトリソグラフィとエッチングプロセスによりプローブピンの直径と間隔が容易に制御でき、公知のプローブピン製造の困難性、例えば、ピン数不足、人の手による組み立て、ピン配置の制限、ピン直径の縮小化等の困難性の問題を克服する。更に、本発明者により提供されている導電膜型のプローブカードは“１プローブに１パッド”型のプローブカードではないので、公知のプローブピン間隔と数量の技術的ネックを克服し、優れた応用可能性がある。

しかし、この方法は、複数の単一層の導電膜を繰り返し形成し、かつ、単一層の導電膜は一つずつ個々に粘着しなければならないので、時間と労力を要するという課題があった。

米国特許第５４７６２１１号米国特許第６２６８０１５号中華民国特許申請番号第９０１０７４４１号中華民国特許申請番号第９３１０７０２６号中華民国特許申請番号第９６１３７３８５号米国特許第１２/０３２１６９号

本発明は、上述の問題を改善する導電膜構造体とその製造方法、及び、導電膜型集積回路プローブ装置を提供することを目的とする。すなわち、本発明は、導電膜型プローブカードに係る上述したような作業時間と労力を減少させるため、簡単かつ単一方向の導電膜を連続して製造することができる導電膜構造体の製造方法、その導電膜構造体、及び、導電膜構造体を有する導電膜型集積回路プローブ装置（すなわち、プローブカード）を提供することを目的とする。本発明によるプローブカードは、あらゆる種類のパッド配置のウェハに適応可能で、集積回路の縮小化の要求に対応することができる。

本発明に係る導電膜構造体の製造方法は、可撓性絶縁基板を提供するステップと、導電膜を可撓性絶縁基板上に形成するステップと、導電膜をパターン化して、可撓性絶縁基板上に、長軸方向が互いに平行である複数の微導線を形成するステップと、絶縁層を可撓性絶縁基板と微導線上に形成するステップと、微導線の長軸方向を軸心とし、可撓性絶縁基板を巻くか、褶曲して、導電ブロックを形成するステップとを有する。

また、本発明に係る導電膜構造体は、第一表面と相反する第二表面を有する絶縁バルクと、絶縁バルクに位置し、第一表面から第二表面に延伸する螺旋、或いは、褶曲界面と、絶縁バルクに位置し、延伸方向が第一表面、或いは、第二表面の法線ベクトルに平行である複数の微導線とを有し、微導線は螺旋、或いは、褶曲界面に沿って配置される。

また、本発明に係る導電膜型集積回路プローブ装置は、電気的にテスト装置に接続される複数の第一コンタクトと複数の第二コンタクトを有する回路板と、上述の具体例で記述される導電膜構造体とを有し、導電膜構造体中の各微導線は少なくとも一つの第二接点に電気的に接続される。

本発明により、導電膜型集積回路のプローブ装置に係る作業時間と労力を減少させることができる。

図１（Ａ）〜図１（Ｄ）は、各々、本発明の一実施形態に係る導電膜構造体を形成する各ステップを示す断面図である。図２（Ａ）及び図２（Ｂ）は、各々、図１に続き本発明の一実施形態に係る導電膜構造体を形成する各ステップを示す断面図である。図３（Ａ）は、図１（Ｂ）に示した本発明の一実施形態に係る導電膜構造体における単一層の導電膜を示す図であり、図３（Ｂ）は、本発明の他の実施形態に係る単一層の導電膜を示す上視図である。図４は、本発明の具体例による導電膜型集積回路のプローブ装置を示す断面図である。図５は、本発明の具体例による巻き線コアにより、例えば図１（Ｃ）の構造体を巻いて形成される導電ブロックを示す図である。図６は、本発明の具体例による褶曲により形成された導電ブロックを示す図である。図７は、本発明の具体例によるロールトゥロールプロセスにより導電ブロックを形成するプロセスを示す図である。

本発明の一実施形態を、添付図面を参照して説明する。
本実施形態においては、本発明に係る導電膜構造体、その製造方法、及び、本発明に係る導電膜構造体により構成される導電膜型集積回路プローブ装置を説明する。

本実施形態の導電膜構造体は、可撓性絶縁基板上に複数の微導線を形成し、単一層の導電膜を形成することにより形成される。その後、単一層の導電膜が巻かれる（wind）か褶曲（fold）されて、単一層の導電膜を導電ブロック型の導電膜構造体にする。導電膜構造体は、プローブ装置やプローブカード等のＩＣ検出装置の素子として用いられる。

なお、本実施形態の図面と明細書の記述において、類似又は同じ部分は同じ符号で示す。また、図の各素子や材料層の寸法は実物に比例させて製図したものではない。また、各素子や材料層の形状は、図で示される特定の形状に限定されない。その他、実施形態中の記載において特定の具体例を記述する内容は、本発明の特定の方式を開示するためのものであり、本発明をその特定の方式に限定するものではない。また、本実施形態は、主に、集積回路のプローブ装置の応用に関するものについて記載するが、本発明の導電膜構造体は、プローブ装置及びその応用に限定されるものではない。

図１（Ａ）〜図１（Ｄ）、図２（Ａ）及び図２（Ｂ）は、本発明の実施形態による導電膜構造体を製造するステップを示す断面図である。
まず、図１（Ａ）のように、可撓性絶縁基板１００を準備し、導電膜１０２を可撓性絶縁基板１００上に形成する。可撓性絶縁基板１００は、ポリジメチルシロキサン（polydimethylsiloxane、ＰＤＭＳ）、ポリイミド（polyimide 、ＰＩ）、ポリエチレンテレフタレート（polyethylene terephalate、ＰＥＴ）等のポリマー、その派生物、類似物、或いは、それらの組み合わせである。可撓性絶縁基板１００は好ましくは、適切な弾性を有する可撓性絶縁材料である。導電膜構造体の完成後、弾性のある材料が用いられて、テストパッドと接触する時、導電膜構造体で微導線に伝達される衝撃力を吸収し、導電膜構造体の信頼性と耐衝撃性を増加する。好適な具体例として、可撓性絶縁基板１００の厚さは５〜２０μｍ、好ましくは、約７〜１５μｍである。しかし、可撓性絶縁基板１００の厚さは要求に応じて調整される。なお、可撓性絶縁基板の厚さは導電膜構造体中の微導線の間隔に影響する。

導電膜１０２はあらゆる導電材料である。好適な具体例として、導電膜１０２は好ましくは、ニッケル、コバルト、金、銅、アルミニウム、プラチナ、合金、スタック層、或いは、それらの組み合わせである。更に、インジウムスズ酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、或いは、それらの組み合わせ等の透明導電膜も用いられる。導電膜１０２は、例えば、スパッタリング、蒸着、電気鍍金、或いは、その他の適当な方法により形成される。当然のことながら、導電膜１０２の形成時、可撓性絶縁基板１００へのダメージは防止されなければならない。導電膜１０２の厚さは後続プロセスにおいて、導電膜構造体に形成される微導線の断面積に影響するので、導電膜１０２の厚さは要求に応じて調整される。

次に、図１（Ｂ）で示されるように、導電膜１０２がパターン化されて、可撓性絶縁基板１００上に複数の微導線１０４が形成され、単一層の導電膜１０６が形成される。
図３（Ａ）は図１（Ｂ）の単一層の導電膜１０６の上視図である。
図３（Ａ）で示されるように、複数の微導線の長軸方向、或いは、延伸方向は互いに平行である。好適な一具体例として、微導線１０４間の間隔は同じで、例えば、約５μｍ、或いは、それ以下（例えば、約１〜３μｍ）である。

また、微導線１０４の断面は長方形で、ライン幅が約５μｍである。しかし、微導線１０４の断面は長方形に限定されない。他の具体例として、微導線１０４の断面はその他の適当な形状、例えば、四角形、長方形、半円、半長円、台形、或いは、三角形であってもよい。
また、好適な一具体例としては、微導線の断面は全て同じ形状であるが、他の具体例として、微導線の断面は、異なる形状か、部分的に同じ形状であってもよい。

更に、微導線１０４の間隔は調整可能である。好適な一具体例として、微導線１０４の間隔は全て同じである。しかし、別の具体例としては、微導線の間隔は全て異なるか、部分的に同じであってよい。
図３（Ａ）の微導線は、互いに平行な長軸方向か、或いは、延伸方向を有する直線であるが、本発明に係る微導線はこのようなタイプに限定されない。例えば、図３（Ｂ）は本発明の他の実施形態による単一層の導電膜１０６の上視図であり、微導線１０４は直線ではなく屈曲しているが、各微導線の長軸方向、或いは、延伸方向は互いに平行である。

図３（Ａ）或いは図３（Ｂ）は、単に、本発明に係る単一層の導電膜の可能な様式を描写した具体例に過ぎない。互いに平行な各微導線の両端間に連接線を有する単一層の導電膜も、本発明の範囲内である。
以下の記述から、各微導線１０４の両端は、他の導電体との電気的接触点となることがわかる（例えば、テストされる集積回路のパッド、及び、プローブ装置の回路板と電気的に接続する）。

本実施形態における単一層の導電膜は、導電膜１０２をパターン化することにより、可撓性絶縁基板１００上に複数の微導線１０４を形成する。導電膜１０２のパターン化は、種々の異なる方法により実行可能である。

本実施形態においては、導電膜１０２はエネルギー光線によりパターン化されて複数の微導線１０４を形成する。エネルギー光線の照射や衝撃により、導電膜１０２の一部が除去され、所望の微導線１０４部分が残る。エネルギー光線として、レーザー光線、イオン光線、電子光線、プラズマ、或いは、それらの組み合わせが適応可能である。本実施形態においては、このように、導電膜１０２はレーザー光線によりパターン化されるが、光学素子が用いられて、単一のレーザー光線を複数のレーザー光線に分割し、複数のレーザー光線は同時に導電膜１０２を除去することができるので、一度に、複数の微導線１０４を形成し、プロセス時間を短縮することができる。

また、導電膜１０２はフォトリソグラフィとエッチングプロセスによりパターン化され、導電膜１０２の一部を除去することもできる。
例えば、パターン化されたフォトレジスト層が導電膜１０２上に形成され、導電膜１０２の一部が露出する。その後、露出した導電膜１０２がエッチングプロセスにより除去されて複数の微導線１０４を形成する。また、リフトオフプロセスが用いられ、まず、パターン化されたフォトレジスト層が可撓性絶縁基板１００上に形成され、導電膜１０２が蒸着される。この場合、導電膜１０２はパターン化されたフォトレジスト層とパターン化されたフォトレジスト層により露出した可撓性絶縁基板１００上に位置する。パターン化されたフォトレジスト層を除去した後、複数の微導線１０４は可撓性絶縁基板１００上に残留する。

次に、図１（Ｃ）に示すように、複数の微導線１０４の形成後、絶縁層１０８が可撓性絶縁基板１００と微導線１０４上に形成される。絶縁層１０８は微導線１０４間の電気的遮蔽として機能し、後続の巻きや褶曲プロセス間では接着剤として作用する。絶縁層１０８はポリマー、接着剤、接着性ポリマー、或いは、それらの組み合わせを含む。可撓性絶縁基板１００と絶縁層１０８は共に絶縁保護層１１０を形成する。

続いて、図１（Ｄ）で示されるように、可撓性絶縁基板１００が直接、微導線１０４の延伸方向（或いは、長軸方向）を軸心として、方向ｄ１かｄ２で巻かれる。本実施形態においては、可撓性絶縁基板１００は、直接、方向ｄ１で巻かれる。この時、絶縁層１０８は、好ましくは、接着性のあるポリマー層である。巻くプロセス中、接着剤（図示しない）が巻かれた導電ブロックを固定する。また、絶縁層１０８は巻かれた導電ブロックを固定する接着ポリマー層である。

可撓性絶縁基板１００は、直接、方向ｄ２に巻かれてもよい。この場合、好ましくは、可撓性絶縁基板１００の底部に接着剤を塗布して、巻かれた導電ブロックを固定する。

図２（Ａ）は本発明の具体例による導電膜構造体の直接巻いて形成された柱状導電ブロック１１２を示す図である。
図２（Ａ）に示すように、導電ブロック１１２は絶縁保護層１１０により形成され、互いに相反する第一表面１１４ａと第二表面１１４ｂを有する絶縁バルク１１０を有する。導電ブロックは、第一表面１１４ａから第二表面１１４ｂに延伸する螺旋界面１１６を有する。導電ブロック１１２は、更に、複数の微導線１０４を有し、微導線１０４の延伸方向（或いは、長軸方向）は第一表面１１４ａ、或いは、第二表面１１４ｂの法線ベクトルに平行であり、微導線１０４は螺旋界面１１６に沿って設置される。

本実施形態において、導電ブロック１１２を形成後、銅、金、或いは、銀などの導電材料が、例えば、電気化学的蒸着により微導線１０４の両端上で蒸着されて、微導電１０４を延伸し、両端が露出するか、導電ブロック１１２から突出する。
他の実施形態としては、導電ブロック１１２形成後、可撓性絶縁基板１００の一部が、例えば、レーザービーム、或いは、他の適当な方法により除去され、微導線１０４の少なくとも一端が導電ブロック１１２から露出、突出し、その他の装置との接触を容易にして導電通路を形成する。

導電ブロック１１２の導電膜構造体が図２（Ａ）で示され、本発明の別の実施形態として、導電膜構造体は、図２（Ａ）で示される導電ブロック１１２から切断された小さい導電ブロックを含む。例えば、導電ブロック１１２は、図２（Ｂ）で示される点線Ｌに沿って切断されて、小さい導電ブロックを得る。しかし、切断領域は図２（Ｂ）で示されるものに限定されない。

本発明の導電膜構造体は、図２（Ａ）で示される導電ブロック１１２、或いは、図２（Ｂ）で示されるような導電ブロック１１２から切断された小さい導電ブロックを含む。上述の導電膜構造体は導電膜型集積回路のプローブ装置の一素子として用いられる。

図４は、本発明の具体例による導電膜型集積回路のプローブ装置の断面図である。
導電膜型集積回路プローブ装置３００は、回路板３０２と導電膜構造体３０４からなる。回路板３０２は、複数の第一コンタクト３０６と、回路板３０２の反対側上に設置された複数の第二コンタクト３０８とを有する。第一コンタクト３０６は、テスト装置（図示しない）に電気的に接続されて、第二コンタクト３０８は、導電膜構造体３０４の微導線に電気的に接続される。導電膜構造体３０４は接着、或いは、物理ロック設計により回路板３０２に連結されて、複数の第二コンタクト３０８中の各コンタクトを導電膜構造体３０４の少なくとも一つの微導線に電気的に接続する。

図４に示すように、各第二コンタクト３０８は複数の異なる微導線に電気的に接続される。しかし、各第二コンタクト３０８は複数の異なる微導線に電気的に接続されるのに限定されない。他の実施形態として、各第二コンタクト３０８が、異なる一微導線にだけ電気的に接続される形態でもよい。更に別の実施形態として、第二コンタクト３０８の一部が、異なる一微導線にだけ電気的に接続され、第二コンタクト３０８の他の一部分が、複数の異なる微導線に各々電気的に接続される形態でもよい。

図４は更に、集積回路を形成していて、複数のパッド３２２を有するテスト対象のウェハ３２０を示す。本実施形態において、第二コンタクト３０８の配列方式とテストされるウェハ３２０中の被テスト集積回路のパッド３２２の配列方式は同じで、かつ、対応する。

このテスト装置は、導電膜型集積回路プローブ装置３００を移動させ、複数の微導線をパッド３２２に電気的に接続する。テストされるＩＣの電気情報は、パッド３２２と微導線間の電気的接続によりテスト装置に伝送されて読み取られる。本発明に係る導電膜型集積回路プローブ装置３００は、公知のプローブカードの“一プローブに一パッド”型と異なり、本実施形態で示すように、同じパッド３２２上で複数のプローブ（微導線）と接触する。更に、プローブ間の距離（微導線間の間隔）とプローブの断面（微導線の形状や断面積）は、本発明の具体例による方法に従って適宜変更されて、異なるテスト状況に適合することができる。

本実施形態において、図２（Ａ）で示される導電ブロック１１２は、直接、導電膜型集積回路プローブ装置３００中の導電膜構造体３０４として作用する。導電ブロック１１２の第一表面１１４ａ、或いは、第二表面１１４ｂは、テストされるウェハ３２０の面積と形状にぴったりと適合する。よって、ウェハ３２０全体の各素子の電気特性が一度で検出される。具体例中、テストされるウェハ３２０のパッド３２２の配置情報がまずテスト装置に入力され、各プローブ（微導線）と接触するパッドと対応する素子がアドレスされるか識別され、ウェハ全体の全素子の電気情報が単一テストで得られる。

図１（Ａ）〜図１（Ｄ）、図２（Ａ）及び図２（Ｂ）で示されるように、図１（Ｃ）の構造体を直接巻くことにより本発明の具体例による導電膜構造体が形成される。しかし、他の実施形態として、種々の別の製造方法が提供される。
例えば、導電膜構造体は巻き線コア周辺に可撓性絶縁基板を巻いて形成することができる。また、導電膜構造体は褶曲により形成することもできる。以下で、導電膜構造体を形成する別の可能な方法を詳述する。

図５を参照すると、巻き線コア４００の周縁を、例えば、図１（Ｃ）の構造体を巻くことにより導電ブロックを形成する。巻き線コア４００は柱状部材であり、その断面は適当な形状で、正方形、長方形、円形、楕円形、台形、或いは、三角形などである。巻き線コア４００を回転させて、図１（Ｃ）の構造体の巻きが開始され、導電ブロックが形成される。異なる断面形状の巻き線コアが用いられる場合、螺旋界面１１６のタイプは異なる。また、図２（Ｂ）で示される切断プロセスと同じ切断プロセスが実行されれば、小さい導電ブロックを得ることができ、導電膜構造体となる。導電膜構造体は図４で示される導電膜型集積回路のプローブ装置に導入して、ウェハのプローブに用いられる。

導電膜構造体は、直接巻いたり、或いは、巻き線コアにより形成されるだけでなく、褶曲も用いられる。図６は、本発明の具体例による褶曲により形成される導電膜構造体を示す図である。図６の導電ブロックは、図１（Ｃ）の構造体を褶曲することにより形成される。褶曲された導電ブロックは図２（Ａ）、或いは、図５の構造体と同じであるが、褶曲導電膜は螺旋界面を有さず、代わりに褶曲界面１１６ａを有する。同様に、切断プロセスが実行されて小さい導電ブロックを得て導電膜構造体となり、導電膜構造体は、図４の導電膜型集積回路のプローブ装置を導入してウェハのプローブに用いられる。

本実施形態の導電膜構造体の製造方法については、ロールトゥロールプロセスにより大量の導電ブロックを快速に形成することができる。
図７は、本発明の実施ヶ形態によるロールトゥロールプロセスにより形成される導電ブロックを示す図である。
まず、図１（Ａ）の構造体を第一ローラー６００の周縁で円筒状態に巻き、例えば、図１（Ａ）の構造体のもう一端が第二ローラー６０４上に配置される。その後、第一ローラー６００と第二ローラー６０４を回転軸６０２と６０６を中心に、例えば、方向ｄ３に回転させ、その構造体を回転させる。同時に、導電膜パターン素子６０８が導電膜１０２をパターン化して微導線１０４を形成する。

絶縁層形成素子６１０により、可撓性絶縁基板１００と微導線１０４上に絶縁層を形成し、導電ブロック１１２が第二ローラー６０４の巻きにより形成される。導電膜パターン素子６０８は例えば、レーザー光線装置により、導電膜１０２を微導線１０４への快速にパターン化する。絶縁層形成素子６１０は例えば、接着絶縁材料を提供する装置である。本実施形態において、導電ブロック１１２は、直接、導電膜型集積回路のプローブ装置の導電膜構造体として用いられる。また、小さい導電ブロックは導電ブロック１１２から切断され、所望のアプリケーションに用いられる。

本実施形態で示した導電膜構造体及びその製造方法、或いは、導電膜型集積回路のプローブ装置については、前述した長所以外に、更に、重要な長所を有する。それは、導電膜型集積回路のプローブ装置の作業時間と労力を減少させることである。特に、本発明では、単一層の導電膜の巻きや褶曲により、充分な厚さの導電ブロックが迅速に形成されて、導電膜型集積回路のプローブ装置の導電膜構造体となる。よって、各導電膜を一つずつスタックして導電膜構造体を形成する必要がなく、製造時間を短縮する。

更に、プローブ（微導線）間隔、断面（微導線の形状や断面）は、本発明の具体例による方法に従って修正され、異なるテスト条件に適合することができる。本発明の具体例による導電膜構造体や導電膜型集積回路プローブ装置は、簡潔で、快速で、低コストの製造プロセスにより製造され、公知のプローブカードを代替することができ、パッド間の間隔が小さいＩＣに適合し、よって、ナノスケール技術の趨勢に適合する。この他、本発明の具体例による導電膜構造体は、ＩＣのプローブ装置中のアプリケーションに限定されず、多くのその他のアプリケーション、例えば、マイクロエレクトロニック導電素子の形成などに用いられる。

本発明では好ましい実施形態を前述の通り開示したが、これらは決して本発明に限定するものではなく、当該技術を熟知する者なら誰でも、本発明の精神と領域を脱しない範囲内で各種の変動や潤色を加えることができ、従って本発明の保護範囲は、特許請求の範囲で指定した内容を基準とする。

１００〜可撓性絶縁基板；
１０２〜導電膜；
１０４〜微導線；
１０６〜単一層の導電膜；
１１０〜絶縁保護層；
ｄ１、ｄ２、ｄ３〜方向；
１１２〜導電ブロック；
１１４a〜第一表面；
１１４b〜第二表面；
１１６〜螺旋界面；
Ｌ〜点線；
３００〜導電膜型集積回路プローブ装置；
３０２〜回路板；
３０４〜導電膜構造体；
３０６〜第一コンタクト；
３０８〜第二コンタクト；
３２０〜テストされるウェハ；
３２２〜パッド；
１１６ａ〜褶曲界面；
４００〜巻き線コア；
６００〜第一ローラー；
６０２、６０６〜回転軸；
６０４〜第二ローラー；
６０８〜導電膜パターン素子；
６１０〜絶縁層形成素子

Claims

導電膜構造体の製造方法であって、
可撓性絶縁基板を提供するステップと、
導電膜を前記可撓性絶縁基板上に形成するステップと、
前記導電膜をパターン化して、前記可撓性絶縁基板上に、長軸方向が互いに平行である複数の微導線を形成するステップと、
絶縁層を前記可撓性絶縁基板と前記微導線上に形成するステップと、
前記微導線の長軸方向を軸心とし、前記可撓性絶縁基板を巻くか、褶曲して、導電ブロックを形成するステップと
を有することを特徴とする導電膜構造体の製造方法。
前記微導線の両端は、それぞれ、前記導電ブロックの表面から露出することを特徴とする請求項１に記載の導電膜構造体の製造方法。
更に、前記可撓性絶縁基板の一部を除去して、前記微導線の少なくとも一端を前記導電ブロックから突出させるステップを有することを特徴とする請求項１に記載の導電膜構造体の製造方法。
更に、電気化学的蒸着方法により、前記微導線の両端で導電材料を蒸着し、前記微導線の両端を延伸して、前記導電ブロックから露出、或いは、突出させるステップを有することを特徴とする請求項１に記載の導電膜構造体の製造方法。
前記導電膜のパターン化は、エネルギー光線により前記導電膜の一部を除去するステップを有することを特徴とする請求項１に記載の導電膜構造体の製造方法。
前記可撓性絶縁基板を巻くステップにおいては、前記可撓性絶縁基板自身を中心に当該可撓性絶縁基板を直接巻くことを特徴とする請求項１に記載の導電膜構造体の製造方法。
前記可撓性絶縁基板を巻くステップにおいては、形状が正方形、長方形、円形、楕円形、台形或いは三角形のいずれかである巻き線コア周縁に、前記可撓性絶縁基板を巻くことを特徴とする請求項１に記載の導電膜構造体の製造方法。
前記可撓性絶縁基板はポリマーを含み、当該ポリマーは、ポリジメチルシロキサン（polydimethylsiloxane、ＰＤＭＳ）、ポリイミド（polyimide、ＰＩ）、ポリエチレンテレフタレート（polyethylene terephalate 、ＰＥＴ）、或いは、それらの組み合わせであることを特徴とする請求項１に記載の導電膜構造体の製造方法。
前記微導線の材質は、ニッケル、コバルト、金、銅、アルミニウム、プラチナ、合金、スタック層、或いは、それらの組み合わせであることを特徴とする請求項１に記載の導電膜構造体の製造方法。
前記微導線の断面形状は、正方形、長方形、半円形、半楕円形、台形、或いは、三角形のいずれかであることを特徴とする請求項１に記載の導電膜構造体の製造方法。
更に、前記導電ブロックを切断し、小さい導電ブロックを形成するステップを含むことを特徴とする請求項１に記載の導電膜構造体の製造方法。
前記絶縁層の材質は、ポリマー、接着剤、接着性ポリマー、或いは、それらの組み合わせであることを特徴とする請求項１に記載の導電膜構造体の製造方法。
導電膜構造体であって、
第一表面と第二表面を有する絶縁バルクと、
前記絶縁バルクに位置し、前記第一表面から前記第二表面に延伸する螺旋或いは褶曲界面と、
前記絶縁バルクに位置し、延伸方向が前記第一表面、或いは、前記第二表面の法線ベクトルに平行である複数の微導線とを有し、
前記微導線は前記螺旋或いは前記褶曲界面に沿って配置されることを特徴とする導電膜構造体。
前記微導線の両端は、それぞれ、前記第一表面と前記第二表面から露出することを特徴とする請求項１３に記載の導電膜構造体。
前記絶縁ブロックの前記第一表面、或いは、前記第二表面の形状は、正方形、長方形、楕円形、台形、或いは、三角形であることを特徴とする請求項１３に記載の導電膜構造体。
前記絶縁ブロックの材質はポリマーであり、当該ポリマーは、ポリジメチルシロキサン（polydimethylsiloxane 、ＰＤＭＳ)、ポリイミド（polyimide 、ＰＩ)、ポリエチレンテレフタレート（polyethylene terephalate 、ＰＥＴ)、その類似物、或いは、それらの組み合わせであることを特徴とする請求項１５に記載の導電膜構造体。
前記絶縁バルクは、
前記微導線の長軸方向に沿って巻かれたり、或いは、褶曲される可撓性絶縁基板と、
前記可撓性絶縁基板と前記微導線上に形成される絶縁層と
を有することを特徴とする請求項１３に記載の導電膜構造体。
前記微導線の材質は、ニッケル、コバルト、金、銅、アルミニウム、プラチナ、合金、スタック層、或いは、それらの組み合わせであることを特徴とする請求項１３に記載の導電膜構造体。
前記微導線の断面形状は、それぞれ、正方形、長方形、半円形、半楕円形、台形、或いは、三角形であることを特徴とする請求項１３に記載の導電膜構造体。