TWI447414B - 測試裝置及測試方法 - Google Patents

Description

測試裝置及測試方法

本發明係有關一種測試裝置，尤指一種用於測試立體堆疊積體電路結構之測試裝置。

隨著消費者對於電子產品功能多樣化與體積輕薄化的需求與日俱增，在一定面積上整合更多電子零件與功能遂成為電子產品之趨勢，故遂發展出三維積體電路(3D IC)晶片堆疊技術。

所述之三維積體電路晶片結構是晶片立體堆疊化的整合，而目前三維積體電路晶片(3D IC)技術係將不同功能、性質或基板的晶片，各自採用最合適的製程分別製作後，再利用矽穿孔(Through-Silicon Via,TSV)技術進行立體堆疊整合(即所謂之2.5D IC技術)，以有效縮短線路傳導路徑之長度，因而能降低導通電阻，且能減少晶片面積，進而具有體積小、高整合度、高效率、低耗電量及低成本等優點，並同時符合數位電子輕薄短小之需求。

由於三維積體電路晶片結構(或2.5D IC)之電性測試是量產之關鍵，且具有TSV之半導體元件之電性測試更為關鍵，故一般半導體元件之測試分為封裝前晶圓針測(chip probe,CP)與封裝後功能測試(final test,FT)。

如第1A及1B圖所示，係將一具矽穿孔90之晶圓基板9結合一晶片8進行封裝前晶圓針測(CP)，其方式為將一待測元件7(即晶片8與具矽穿孔90之晶圓基板9) 置放於一測試裝置1上，該測試裝置1具有一基座10與一上蓋11，且藉由氣壓接合方式，使該基座10、待測元件7與上蓋11相密合，以令該上蓋11之彈簧針(PogoPin)110電性連接該晶圓基板9上側之電性接點91，且該基座10之線路100與導電凸塊101電性連接該晶圓基板9下側之電性接點92，以藉由另一組彈簧針(圖略)進行測試，俾形成雙面(上、下側)針測電路迴路L1,L2。

惟，因一般具矽穿孔90之晶圓基板9的厚度偏薄，約10至180μm，故於晶圓基板針測中，當該彈簧針110下壓時，該晶圓基板9容易破碎，且使用氣壓接合之方式，更容易損傷該晶圓基板9。

再者，因該測試裝置1需形成雙面針測電路迴路L1,L2才能達成測試，故該測試裝置1於佈線設計上較為繁雜，且僅能進行封裝前晶圓針測，而無法進行封裝後功能測試。因此，目前之技術並無法提供兼具CP與FT電性相關之測試裝置，以測試欲量產之具有TSV之相關產品。

又，習知測試裝置1中，因氣壓接合方式之對位較不準確，故該待測元件7與測試裝置1所形成之雙面針測電路迴路L1,L2容易發生對位失準之問題。

因此，如何克服上述習知技術之種種問題，實已成目前亟欲解決的課題。

本發明提供一全新的3D IC晶圓級測試裝置，僅需在該測試裝置之一測測試待測元件，不僅可大幅簡化後端探 針及電路設計之成本，更可達成直接測試超薄具有TSV之晶粒之目的。

本發明係提供一種測試裝置，係包括：至少一座體，係具有相對之第一表面與第二表面；以及複數線路，係佈設於該座體，各該線路之本體由該第一表面向該第二表面之方向凹陷，且各該線路之兩端係位於該第一表面上。

本發明復提供一種測試方法，係包括：提供一測試裝置，該測試裝置包含至少一座體及佈設於該座體之複數線路，該座體具有相對之第一表面與第二表面，各該線路之本體由該第一表面向該第二表面之方向凹陷，且各該線路之兩端係位於該第一表面上；以及至少置放一待測元件於其中一個該座體上，且電性連接該線路之兩端，以進行測試。

前述之測試裝置及測試方法中，該座體之第一表面上具有放置區，以放置該待測元件，且各該線路之一端係位於該放置區內，而另一端係位於該放置區外圍。

前述之測試裝置及測試方法中，該座體之第一表面上具有凹槽，以收納該待測元件，且該凹槽之端口邊緣係具有導角，以利於取放該待測元件於該凹槽中。

前述之測試裝置及測試方法中，該座體之第一表面上具有彈性體，以承載該待測元件。

前述之測試裝置及測試方法中，該座體之第一表面上具有定位結構，以固定該待測元件，且該定位結構係為連通該第一及第二表面之穿孔。該測試裝置復包括連通該穿 孔之真空系統，以藉由真空吸附方式固定該待測元件。

另外，前述之測試裝置及測試方法中，各該線路之兩端係為電性接觸端。

由上可知，本發明之測試裝置，係藉由該線路之佈設，以於進行測試時，可以「單面電性測試」達到直接電性測試超薄晶片之目的，故本發明之測試裝置於佈線設計上較為簡易，因而能提供兼具CP與FT電性相關之測試。

再者，藉由該彈性體、穿孔與真空系統之設計，以真空吸附待測元件，可避免待測元件受損。

又，藉由該凹槽之導角與真空結構之設計，使該待測元件能精準對位於該座體上，以避免發生對位失準之問題。

以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。

須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”、“上側”、“下側”、“第一”、“第二”及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範 圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。

本文中之「第一表面」僅意指相對於座體之第二表面，而非限定第一表面需為平坦表面。

第2圖係為本發明之測試裝置2之第一實施例之剖視示意圖。如第2圖所示，所述之測試裝置2係包括一座體20以及形成於該座體20表面上之複數線路21。

所述之座體20具有相對之第一表面20a與第二表面20b，該座體20之第一表面20a上具有一放置區A，且在本實施例中，該放置區A具有一凹槽200，該凹槽200之端口邊緣係具有導角201。

於本實施例中，該凹槽200之底面上形成有彈性體22與定位結構，該彈性體22係為橡膠或乳膠，且該定位結構係為連通該第一及第二表面20a,20b之複數穿孔23，又該測試裝置2復設有連通該穿孔23之真空系統(圖略)，以藉由真空吸附方式固定置放於該凹槽200中之元件。但有關該彈性體22之材質及用以固定待測元件之結構與方式繁多，並不限於上述。

再者，該座體20之製作方式可利用模壓、沖壓等方法，且可視待測元件的電性測試特性需求選擇該座體20之材質，例如聚醯亞胺(Vespel,DuPont)、聚醚醚酮(PEEK)、聚苯並咪唑(PBI)、聚醯亞胺(Kapton,DuPont)、聚四氟乙烯(PTFE)、塑膠鋼(POM聚縮醛)、尼龍(Nylon)等。接著，利用機械加工或半導體蝕刻製程製作該凹槽 200，且利用精密機械加工鑚出該些穿孔23，再將該彈性體22貼合至該凹槽200之底面上。

所述各該線路21之本體210由該第一表面20a向該第二表面20b之方向凹陷，且各該線路21之兩端(以下稱第一端21a及第二端21b)係位於該第一表面20a上，使該線路21成為迴轉式之導電途徑。

於本實施例中，該線路21之側視係呈「J」字型，但並無特別限制，故只要「迴轉」導電途徑的任何廻路即可，例如「U」字型、弧型或其它類似之彎曲形狀。

再者，該線路21之製作方式，將如銅箔、銅柱之導電金屬或其它軟性導電基材直接貼附於該座體20之表面，如第2圖所示之座體20側面。或者，可使用熱固樹脂作為絕緣基板(圖略)，再於該絕緣基板上塗佈液狀絕緣體進行增層，經雷射鑚孔與化鍍金屬材，完成多層導電跡線之線路21，再將具有該線路21之基板貼合於該座體20之表面上。其中，該基板之結構可為電路板(PCB)、矽晶圓、玻璃晶圓、導電塑膠PEI等。

又，於其它實施例中，亦可將該線路21嵌埋於該座體20中。然而，有關該線路21之製作方式繁多，故無特別限制，只要能將該凹槽200上之佈線引導至該座體20之第一表面20a上即可。

另外，各該線路21之第一端21a及第二端21b係為電性接觸端，且該第一端21a係位於該凹槽200內，而第二端21b係位於該凹槽200外圍，並於該第一端21a及第 二端21b上設置導電元件24，例如：導電凸塊24b、導針24a等，但有關該導電元件24之種類並無特別限制。

請參閱第3A至3C圖，係為使用該測試裝置2之測試方法。

如第3A圖所示，放置複數測試裝置2於一承載盤3上，且該測試裝置2之數量可依晶粒之大小或其它需求作增減，並不限於第2A圖之九個，例如，四個至9192個均可。

於本實施例中，該承載盤3之形狀與大小係符合8吋、12吋及18吋之晶圓尺寸，且可直接載入一般晶圓針測機(Prober，圖略)或切割後晶圓針測機(如Film Frame Probing Handler，圖略)上。再者，該承載盤3亦可結合現有封裝廠之晶粒取放機，自動將待測元件放入該測試裝置2中。

如第3B圖所示，以真空吸附方式，將一待測元件7固定至該座體20之凹槽200底面上，且該待測元件7電性連接該線路21之第一端21a(及導針24a)。

於本實施例中，所述之待測元件7可為2.5D IC、3D IC或其它電子待測物，且該待測元件7之尺寸可為晶粒或晶圓，例如，由具有矽穿孔40之晶圓基板4(即所謂之interposer)結合複數晶片5所堆疊而成。其中，該晶圓基板4具有複數電性接點41,42，且其下側之電性接點42電性連接該線路21之第一端21a(及導針24a)；該晶片5係為如特定應用積體線路(application specific integrated circuit,ASIC)晶片、動態隨機存取記憶體(Dynamic random-access memory,DRAM)晶片等。

再者，藉由該凹槽200之導角201作為自動對準之卡榫設計，使該待測元件7與該座體20能精準對位。

又，藉由該彈性體22之設計，可避免該待測元件7與該座體20之碰撞而造成該待測元件7損傷缺角。

另外，藉由該穿孔23與真空系統及穿孔23之設計，可將該待測元件7暫時固定於該座體20上而不會發生不規則之移動，且便於取放該待測元件7。

如第3C圖所示，待確定密合後，藉由晶圓針測機於垂直方向之精準升降控制，使該待測元件7、測試裝置2與該晶圓針測機之晶圓測試卡6之間達到特定接合壓力，亦即該晶圓測試卡6之測試探針60電性連接該晶圓基板4上側之電性接點41及該測試裝置2之線路21之第二端21b(即導電凸塊24b)，以傳送及接收該待測元件7之電訊號。

本發明藉由該線路21之「迴轉」導電途徑的設計，使該測試探針60僅需測試於該座體20之第一表面20a處即可測試該晶圓基板4上、下側之電性接點41,42，而無需將該測試探針60設於該座體20之第二表面20b處或該線路21之第一端21a處。

因此，相較於習知雙面設置測試探針之測試方法，本發明之測試方法僅需於單面(即上方或第一表面20a處)設置該測試探針60，即可將超薄易脆之晶粒進行電性測 試，因而有效簡化測試步驟。

請參閱第4A至4B圖，係為本發明之測試裝置2’之第二實施例之視面示意圖。本實施例與第一實施例之差異僅在於凹槽之結構。

若該待測元件7’為非平面對稱形狀，即該晶圓基板4上之晶片5a,5b高度不一致時，該座體20之第一表面20a可配合調整，例如，形成深度不一之凹槽200a,200b，以對應該些晶片5a,5b之高度。

再者，該非平面對稱形狀之待測元件7a,7b的種類繁多。如第5A圖所示，該待測元件7a之晶圓基板4上設有邏輯晶片、射頻元件、記憶體、數位晶片、類比晶片等；或者，如第5B圖所示，該待測元件7b之晶圓基板4上設有單層之至少一晶片70與堆疊之記憶體晶片71,71’。

又，當測試具堆疊晶片之待測元件(以第5B圖為例)時，可先利用第一實施例之測試裝置2進行平面測試，待測試確定正常後，再堆疊另一記憶體晶片71’，並利用第二實施例之測試裝置2’進行非平面測試，以利於確認與辨別上方記憶體晶片71’與下方記憶體晶片71之良率。

綜上所述，本發明之測試裝置，主要藉由線路之佈設，以於進行測試時，能以「單面電性測試」達到直接電性測試超薄晶片之目的，故能簡化測試步驟。

再者，藉由該彈性體、穿孔與真空系統之設計，以真空吸附待測元件，可避免待測元件受損。

又，藉由該導角之設計，使該待測元件能精準對位於 該座體上。

上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。

1,2,2’‧‧‧測試裝置

10‧‧‧基座

100,21‧‧‧線路

101‧‧‧導電凸塊

11‧‧‧上蓋

110‧‧‧彈簧針

20‧‧‧座體

20a‧‧‧第一表面

20b‧‧‧第二表面

200,200a,200b‧‧‧凹槽

201‧‧‧導角

210‧‧‧本體

21a‧‧‧第一端

21b‧‧‧第二端

22‧‧‧彈性體

23‧‧‧穿孔

24‧‧‧導電元件

24a‧‧‧導針

24b‧‧‧導電凸塊

3‧‧‧承載盤

4,9‧‧‧晶圓基板

40,90‧‧‧矽穿孔

41,42,91,92‧‧‧電性接點

5,5a,5b,70,8‧‧‧晶片

6‧‧‧晶圓測試卡

60‧‧‧測試探針

7,7’,7a,7b‧‧‧待測元件

71,71’‧‧‧記憶體晶片

A‧‧‧放置區

L1,L2‧‧‧針測電路迴路

第1A及1B圖係為習知測量裝置與待測元件之測試方法之側視示意圖；第2圖係為本發明測量裝置之第一實施例之側視示意圖；第3A至3C圖係為本發明第一實施例之測量裝置與待測元件之測試方法之側視示意圖；第4A至4B圖係為本發明第一實施例之測量裝置與待測元件之測試方法之側視示意圖；第5A圖係為本發明待測元件之其中一態樣之立體示意圖；以及第5B圖係為本發明待測元件之其中一態樣之剖視示意圖。

2‧‧‧測試裝置

20‧‧‧座體

20a‧‧‧第一表面

20b‧‧‧第二表面

200‧‧‧凹槽

201‧‧‧導角

21‧‧‧線路

210‧‧‧本體

21a‧‧‧第一端

21b‧‧‧第二端

22‧‧‧彈性體

23‧‧‧穿孔

24‧‧‧導電元件

24a‧‧‧導針

24b‧‧‧導電凸塊

A‧‧‧放置區

Claims (16)

1. 一種測試裝置，係包括：至少一座體，係具有相對之第一表面與第二表面，該第一表面係具有用以放置待測元件之放置區；以及複數線路，係佈設於該座體，各該線路之本體由該第一表面向該第二表面之方向凹陷，且各該線路之兩端係位於該第一表面上，而各該線路之一端係位於該放置區內，且用以電性連接該待測元件，另一端係位於該放置區外圍，且用以電性連接測試探針，該測試探針係用以電性連接該待測元件。
2. 如申請專利範圍第1項所述之測試裝置，其中，該座體之第一表面上具有凹槽，以收納待測元件。
3. 如申請專利範圍第2項所述之測試裝置，其中，該凹槽之端口邊緣係具有導角。
4. 如申請專利範圍第1項所述之測試裝置，其中，該座體之第一表面上具有彈性體，以承載待測元件。
5. 如申請專利範圍第1項所述之測試裝置，其中，該座體之第一表面上具有定位結構，以固定待測元件。
6. 如申請專利範圍第5項所述之測試裝置，其中，該定位結構係為連通該第一及第二表面之穿孔。
7. 如申請專利範圍第6項所述之測試裝置，復包括真空系統，係連通該穿孔，以藉由真空吸附方式固定該待測元件。
8. 如申請專利範圍第1項所述之測試裝置，其中，各該線路之兩端係為電性接觸端。
9. 一種測試方法，係包括：提供一測試裝置，該測試裝置包含至少一座體及佈設於該座體之複數線路，該座體具有相對之第一表面與第二表面，該第一表面係具有用以放置待測元件之放置區，各該線路之本體由該第一表面向該第二表面之方向凹陷，且各該線路之兩端係位於該第一表面上，而各該線路之一端係位於該放置區內，且用以電性連接該待測元件，另一端係位於該放置區外圍，且用以電性連接測試探針，該測試探針係用以電性連接該待測元件；以及至少置放一該待測元件於其中一個該座體上，且電性連接各該線路，以使用該測試探針進行測試。
10. 如申請專利範圍第9項所述之測試方法，其中，該座體之第一表面上具有凹槽，以收納該待測元件。
11. 如申請專利範圍第10項所述之測試方法，其中，該凹槽之端口邊緣係具有導角，以利於取放該待測元件於該凹槽中。
12. 如申請專利範圍第9項所述之測試方法，其中，該座體之第一表面上具有彈性體，以承載該待測元件。
13. 如申請專利範圍第9項所述之測試方法，其中，該座體之第一表面上具有定位結構，以固定該待測元件。
14. 如申請專利範圍第13項所述之測試方法，其中，該定 位結構係為連通該第一及第二表面之穿孔。
15. 如申請專利範圍第14項所述之測試方法，復包括真空系統，係連通該穿孔，以藉由真空吸附方式固定該待測元件。
16. 如申請專利範圍第9項所述之測試方法，其中，各該線路之兩端係為電性接觸端，以結合導電元件，俾供電性連接該待測元件。