TWI729822B - 環境控制設備及晶片測試系統 - Google Patents

環境控制設備及晶片測試系統 Download PDF

Info

Publication number
TWI729822B
TWI729822B TW109117014A TW109117014A TWI729822B TW I729822 B TWI729822 B TW I729822B TW 109117014 A TW109117014 A TW 109117014A TW 109117014 A TW109117014 A TW 109117014A TW I729822 B TWI729822 B TW I729822B
Authority
TW
Taiwan
Prior art keywords
movable
wafer testing
contact
control device
testing device
Prior art date
Application number
TW109117014A
Other languages
English (en)
Other versions
TW202144800A (zh
Inventor
振龍 蔡
基因 羅森塔爾
Original Assignee
美商第一檢測有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商第一檢測有限公司 filed Critical 美商第一檢測有限公司
Priority to TW109117014A priority Critical patent/TWI729822B/zh
Priority to US17/106,186 priority patent/US11327111B2/en
Application granted granted Critical
Publication of TWI729822B publication Critical patent/TWI729822B/zh
Publication of TW202144800A publication Critical patent/TW202144800A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • G01R31/2875—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature related to heating
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • G01R31/2877—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature related to cooling

Landscapes

  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本發明公開一種晶片測試系統及環境控制設備。晶片測試系統包含環境控制設備、中央控制裝置及晶片測試裝置。環境控制設備包含設備本體及抵壓裝置。當晶片測試裝置設置於設備本體的容置室中，且中央控制裝置使抵壓裝置抵壓晶片測試裝置承載的多個晶片的一側時，中央控制裝置將控制晶片測試裝置對多個晶片進行檢測作業。當晶片測試裝置對晶片完成測試後，中央控制裝置將控制抵壓裝置與晶片測試裝置相互分離，此時，抵壓裝置的多個活動件將突出抵壓裝置的接觸面，並推抵多個晶片，以使多個晶片與接觸面分離。

Description

環境控制設備及晶片測試系統
本發明涉及一種環境控制設備及晶片測試系統，特別是一種適合應用於對半導體裝置(例如記憶體)進行測試的環境控制設備及晶片測試系統。
現有的各式晶片測試作業，大多會利用相關的抵壓裝置來抵壓晶片，藉以確保晶片在測試作業過程中，能確實地與電連接座電性接觸。在具體實施中，當晶片完成測試作業後，常會發生晶片與抵壓裝置相互沾黏的問題。當晶片與抵壓裝置發生沾黏的問題時，必須依靠人工的方式來排除，如此，將導致整體檢測作業的延宕，且通過人工方式使晶片與抵壓裝置相互分離，也容易晶片因為相關人員的操作不當而發生損壞的問題。
本發明實施例在於提供一種環境控制設備及晶片測試系統，用以改善現有記憶體測試設備，在使記憶體設置於預定溫度的空間中進行相關測試作業時，用來抵壓記憶體的相關抵壓裝置，容易發生與記憶體發生沾黏的問題。
本發明實施例公開一種環境控制設備，其包含：一環境狀態控制裝置、一設備本體及一抵壓裝置。設備本體包含至少一容置室，容置室用以容置一晶片測試裝置，晶片測試裝置用以承載多個晶片，環境狀態控制裝置能與設置於容置室中的晶片測試裝置電性連接，而環境狀態控制裝置能通過晶片測試裝置對其所承載的多個晶片進行一檢測作業。抵壓裝置設置於容 置室，抵壓裝置包含：一接觸結構、多個活動件及多個限位件。接觸結構具有多個活動槽，各個活動槽由接觸結構的一接觸面向一縱向方向內凹形成。各個活動件對應設置於一個活動槽中；各個活動件相反於活動槽的一側具有一推抵面；各個活動件能沿縱向方向於相對應的活動槽中活動，且在活動件於活動槽中活動的過程中，推抵面能突出於接觸面。多個限位件固定設置於接觸結構，多個限位件鄰近於多個活動槽設置，而多個限位件能與接觸結構共同限制多個活動件於相對應的活動槽的活動範圍。其中，晶片測試裝置設置於容置室中時，抵壓裝置是對應位於晶片測試裝置所承載的多個晶片的上方。其中，環境狀態控制裝置能使設置於容置室中的晶片測試裝置及位於容置室中的抵壓裝置彼此相互靠近地移動，並使多個活動件的推抵面及接觸面一同抵靠於多個晶片的一側面。其中，在多個活動件的推抵面與接觸面一同抵靠於多個晶片的側面的狀態下，環境狀態控制裝置能使設置於容置室中的晶片測試裝置及位於容置室中的抵壓裝置彼此相互遠離地移動，而多個活動件將對應突出於接觸面並推抵原本與接觸面相接觸的多個晶片。
本發明實施例還公開一種晶片測試系統，其包含：一晶片測試裝置、一中央控制裝置及至少一環境控制設備。晶片測試裝置用以承載多個晶片。中央控制裝置包含至少一環境狀態控制裝置。環境控制設備包含：一設備本體及一抵壓裝置。設備本體包含至少一容置室，容置室用以容置一晶片測試裝置，晶片測試裝置用以承載多個晶片，環境狀態控制裝置能與設置於容置室中的晶片電性連接，而環境狀態控制裝置能通過晶片測試裝置對其所承載的多個晶片進行一檢測作業。抵壓裝置設置於容置室，抵壓裝置包含：一接觸結構、多個活動件及多個限位件。接觸結構具有多個活動槽，各個活動槽由接觸結構的一接觸面向一縱向方向內凹形成。各個活動件對應設置於一個活動槽中；各個活動件相反於活動槽的一側具有一推抵面；各個活動件能沿縱向方向於相對應的活動槽中活動，且在活動件於活動槽中活動的過程 中，推抵面能突出於接觸面。多個限位件固定設置於接觸結構，多個限位件鄰近於多個活動槽設置，而多個限位件能與接觸結構共同限制多個活動件於相對應的活動槽的活動範圍。其中，晶片測試裝置設置於容置室中時，抵壓裝置是對應位於晶片測試裝置所承載的多個晶片的上方。其中，環境狀態控制裝置能使設置於容置室中的晶片測試裝置及位於容置室中的抵壓裝置彼此相互靠近地移動，並使多個活動件的推抵面及接觸面一同抵靠於多個晶片的一側面。其中，在多個活動件的推抵面與接觸面一同抵靠於多個晶片的側面的狀態下，環境狀態控制裝置能使設置於容置室中的晶片測試裝置及位於容置室中的抵壓裝置彼此相互遠離地移動，而多個活動件將對應突出於接觸面並推抵原本與接觸面相接觸的多個晶片。其中，晶片測試裝置設置於容置室中，且多個活動件的推抵面及接觸面一同抵靠於多個晶片的一側面時，中央控制裝置能控制晶片測試裝置而對多個晶片進行一預定測試程序。
綜上所述，本發明實施例所公開的環境控制設備及晶片測試系統，通過接觸結構、活動件、限位件等設計，當抵壓裝置抵壓多個晶片，而晶片測試裝置對多個晶片完成預定測試程序後，抵壓裝置與晶片測試裝置相互分離時，多個活動件將突出於接觸結構的接觸面，而推抵多個晶片，據以改善多個晶片沾黏於接觸面的問題。
E:晶片測試系統
E1:中央控制裝置
E11:環境狀態控制裝置
E2:晶片安裝設備
E3:環境控制設備
E31:設備本體
E311:容置室
E32:升降裝置
E33:抵壓裝置
E331:接觸結構
E3311:活動槽
E3312:限位槽
E3313:彈簧容置槽
E3314:接觸面
E3315:底壁
E332:活動件
E3321:推抵部
E3322:限位部
E3323:推抵面
E333:限位件
E334:彈性件
E335:框體
E3351:環抵壓面
E3352:抽氣孔
E336:彈性環形密封件
E34:抽氣裝置
E35:溫度調節裝置
E351:加熱器
E352:致冷器
E36:第二供電構件
E4:移載設備
E5:分類設備
1:晶片測試裝置
10:電路板
101:第一側面
1011:電接觸結構
102:第二側面
1021:第一接觸結構
103:電路板鎖孔
11:固定組件
111:第一固定構件
1111:第一鎖孔
1112:群組容置孔
1113:輔助固定部
11131:鎖孔
1114:抵頂面
112:第二固定構件
1121:第二鎖孔
1122:避讓孔
1123:固定孔
113:抵壓結構體
1131:穿孔
1132:鎖孔
2:電連接座
20:探針組件
201:針體
202:彈簧
21:電連接座本體
21A:開孔
21B:容置槽
211:頂壁
2111:外側面
2112:內側面
212:環側壁
213:抵頂部
22:升降結構
22A:連接孔
22B:晶片容槽
221:基部
222:承載部
223:限位部
23:支撐結構
231:底座結構
2311:穿孔
232:輔助結構
2321:支撐孔
24:彈性組件
3:控制機組
30:測試模組
31:測試模組本體
311:輔助固定結構
3111:固定孔
32:第二接觸結構
33:機殼
4:第一供電構件
A1:良品區
A2:不良品區
C:晶片
C1:電連接部
C2:側面
D1:深度
D2:深度
G:抽氣間隙
H1:高度
H2:高度
L:縱向方向
SP:封閉空間
S:間隙
T:厚度
圖1為本發明公開的晶片測試系統的示意圖。
圖2為本發明公開的晶片測試系統的方塊示意圖。
圖3為本發明的晶片測試裝置設置有多個晶片的示意圖。
圖4及圖5分別顯示為晶片測試裝置的不同視角的分解示意圖。
圖6及圖7分別顯示為晶片測試裝置的不同視角的局部分解示意圖。
圖8顯示為晶片測試裝置的方塊示意圖。
圖9為本發明公開的晶片測試裝置的電連接座的剖面分解示意圖。
圖10為本發明公開的晶片測試裝置的電連接座未設置有晶片的剖面示意圖。
圖11為本發明公開的晶片測試裝置的電連接座設置有晶片的剖面示意圖。
圖12為本發明公開的晶片測試裝置的剖面示意圖。
圖13顯示為單一個環境控制設備E3的方塊示意圖。
圖14顯示為本發明的抵壓裝置的示意圖。
圖15顯示為圖14的局部放大示意圖。
圖16顯示為本發明的抵壓裝置的分解示意圖。
圖17顯示為本發明的抵壓裝置的局部放大分解示意圖。
圖18顯示為抵壓裝置的局部立體剖面示意圖。
圖19顯示為圖18的局部放大示意圖。
圖20顯示為抵壓裝置的局部剖面正視圖。
圖21顯示為抵壓裝置的另一視角的局部立體剖面示意圖。
圖22顯示為圖21的局部放大示意圖。
圖23顯示為晶片測試裝置的剖面側面示意圖。
圖24顯示為抵壓裝置抵壓於晶片測試裝置的多個晶片的一側的剖面示意圖。
圖25顯示為圖24的局部放大示意圖。
圖26所示，其顯示為抵壓裝置與晶片測試裝置相互分離時的剖面側面示意圖。
請一併參閱圖1至圖5，圖1為本發明公開的晶片測試系統的示 意圖，圖2為本發明公開的晶片測試系統的方塊示意圖，圖3為本發明的環境控制設備的示意圖。本發明公開的晶片測試系統E用以對多個晶片C進行測試。晶片測試系統E包含：一中央控制裝置E1、一晶片安裝設備E2、至少一晶片測試裝置1、多個環境控制設備E3、一移載設備E4及一分類設備E5。
中央控制裝置E1連接晶片安裝設備E2、多個環境控制設備E3、移載設備E4及分類設備E5，而中央控制裝置E1能控制各個設備的作動；中央控制裝置E1例如是伺服器、各式電腦設備等，於此不加以限制。晶片安裝設備E2可以是包含一機械手臂(圖未示)，機械手臂能受中央控制裝置E1控制，以將設置載盤(tray)上的多個晶片C逐一取出後，逐一置放於晶片測試裝置1的多個電連接座2上。晶片測試裝置1用以承載多個晶片C，且晶片測試裝置1能被移載設備E4載運而於多個工作站(例如晶片安裝設備E2、多個環境控制設備E3、移載設備E4及分類設備E5)之間傳遞。多個環境控制設備E3連接中央控制裝置E1，而中央控制裝置E1能控制任一個環境控制設備E3獨立地運作。各環境控制設備E3用以使設置於晶片測試裝置1上的多個晶片C於一預定溫度(例如是一預定高溫溫度或一預定低溫溫度)的環境中進行一預定測試程序；舉例來說，晶片C可以是各式記憶體(例如是NAND Flash等)，而各個測試模組30能對各個記憶體進行讀取測試、寫入測試及電性測試中的至少一個。
請一併參閱圖3至圖8，圖3顯示為晶片測試裝置設置有多個晶片的示意圖，圖4及圖5分別顯示為晶片測試裝置的不同視角的分解示意圖，圖6及圖7分別顯示為晶片測試裝置的不同視角的局部分解示意圖，圖8顯示為晶片測試裝置的方塊示意圖。晶片測試裝置1包含：一電路板10、一固定組件11、多個電連接座2、一控制機組3及至少一第一供電構件4。電路板10彼此相反的兩側分別定義為一第一側面101及一第二側面102(如圖7所示)。多個電連接座2固定設置於電路板10的第一側面101，各個電連接座2用以承載一個晶片C。關於電連接座2的形式可以是依據不同晶片C變化，於此不加以限制。
固定組件11包含一第一固定構件111、一第二固定構件112及多個抵壓結構體113。第一固定構件111設置於第一側面101，第二固定構件112固定設置於第二側面102。第一固定構件111具有多個第一鎖孔1111，第二固定構件112具有多個第二鎖孔1121，而電路板10具有多個電路板鎖孔103，各個第一鎖孔1111貫穿第一固定構件111設置，各個第二鎖孔1121貫穿第二固定構件112設置，各個電路板鎖孔103貫穿電路板10設置，且多個第一鎖孔1111、多個電路板鎖孔103及多個第二鎖孔1121相對應地設置。在實際應用中，多個第一鎖孔1111、多個電路板鎖孔103及多個第二鎖孔1121的數量、外型、分布位置皆可以是依據需變化，圖中所示僅為其中一示範態樣。
多個第一鎖孔1111、多個電路板鎖孔103及多個第二鎖孔1121用以與多個鎖固件(圖未示，例如是螺絲)相互鎖固，而電路板10是被固定於第一固定構件111及第二固定構件112之間。也就是說，電路板10是被夾持於第一固定構件111及第二固定構件112之間，透過第一固定構件111及第二固定構件112的設置，電路板10的整體結構強度將被提升。在實際應用中，第一固定構件111及第二固定構件112，例如可以是由不銹鋼等高硬度材質所製成；電路板10可以是僅有各個所述電路板鎖孔103是貫穿電路板10設置，除此之外，電路板10不具有其他貫穿電路板10的孔洞。
如圖3、圖4及圖6所示，第一固定構件111與抵壓結構體113也可以是一體成形地設置。各個抵壓結構體113可以是形成多個穿孔1131。第一固定構件111固定於電路板10的第一側面101時，多個抵壓結構體113對應抵壓於多個電連接座2的電連接座本體21的一部分，而各個電連接座2的一部分對應露出於各個穿孔1131。也就是說，第一固定構件111除了用以與第二固定構件112相互配合以夾持電路板10外，第一固定構件111還用以使設置於電路板10的第一側面101的多個電連接座2固定於電路板10的第一側面101。在實際應用中，各個抵壓結構體113可以是包含有多個鎖孔1132，而各個抵壓結構體113 通過多個鎖孔1132配合多個螺絲，而可拆卸地固定於第一固定構件111上。
更詳細來說，第一固定構件111可以包含有多個群組容置孔1112，各個所述群組容置孔1112貫穿第一固定構件111設置。各個群組容置孔1112用以容置多個電連接座2。第一固定構件111還包含有多個輔助固定部1113，各個所述輔助固定部1113由形成各個所述群組容置孔1112的側壁，向所述群組容置孔1112中央延伸形成。當第一固定構件111固定於電路板10時，各個輔助固定部1113相對於電路板10的高度，是小於各個所述群組容置孔1112的深度。
各個抵壓結構體113及輔助固定部1113可以是分別具有相對應的多個鎖孔1132、11131，而各個抵壓結構體113可以是透過多個鎖固件(圖未示，例如是螺絲)鎖固於各個群組容置孔1112中的輔助固定部1113。當抵壓結構體113與輔助固定部1113相互鎖固時，抵壓結構體113將對應抵壓位於群組容置孔1112中的多個電連接座2的電連接座本體21的抵頂部213(如圖6所示，於後詳述)，而多個電連接座2的一部分則對應通過所述抵壓結構體113上的多個穿孔1131露出。
如圖6所示，電路板10的第一側面101上，可以是形成有多組電接觸結構1011，各組電接觸結構1011(例如金屬墊)；當各個電連接座2被抵壓結構體113抵壓而固定設置於電路板10的第一側面101上時，電連接座2的多個探針組件20(如圖10所示，於後詳述)的一端，將對應抵壓於一組電接觸結構1011，藉此，在晶片測試裝置1被供電的情況下，電連接座2的多個探針組件20將可通過多個電接觸結構1011，與設置於電路板10的電子零組件電性連接。在實際應用中，各個電連接座2與電路板10之間還可以是設置有多個定位構件，多個定位構件用以輔助各個電連接座2設置於電路板10上的正確位置。
依上所述，由於第一固定構件111是透過多個鎖固件，鎖固於電路板10的第一側面101，且第一固定構件111的多個抵壓結構體113是對應抵 壓各個電連接座2的一部分，因此，各個電連接座2可以不使用螺絲，直接被第一固定構件111以抵壓的方式固定於電路板10上，如此，將可以大幅降低電路板10的貫穿孔的數量。
如圖7及圖8所示，控制機組3設置於電路板10的第二側面102。控制機組3包含多個測試模組30，各個測試模組30固定設置於電路板10的第二側面102。電路板10的第二側面102可以是具有多個第一接觸結構1021，第二固定構件112具有多個避讓孔1122；第二固定構件112固定於電路板10的第二側面102時，多個第一接觸結構1021則是對應露出於多個避讓孔1122。
各個測試模組30可以是具有一測試模組本體31及兩個第二接觸結構32，測試模組本體31內設置有用來對設置於電連接座2上的晶片C進行測試的電子零組件，第二接觸結構32外露於測試模組本體31的一側，各個測試模組本體31的第二接觸結構32用來與電路板10的第一接觸結構1021相接觸。當各個測試模組30固定設置於電路板10的第二側面102時，各個測試模組30的第二接觸結構32將穿過相對應的避讓孔1122，而與電路板10的第一接觸結構1021相接觸。
當各個測試模組30的第二接觸結構32與電路板10的第一接觸結構1021相接觸，且晶片測試裝置1被供電時，各個測試模組30將可通過電路板10及電連接座2，對電連接座2所承載的多個晶片C進行前述預定測試程序。在具體的應用中，第一接觸結構1021及第二接觸結構32例如可以是板對板連接器，其形式例如可以為Pogo pin或是簧片等結構，但不以此為限。其中，在各個測試模組30用以測試記憶體的實施例中，各個測試模組30的測試模組本體31內可以包含圖形產生器(Pattern Generator,PG)、參數量測單元(Parametric Measurement Unit,PMU)、元件電源供應模組(Device Power Supplies,DPS)及驅動電路(Driver)。
透過第一接觸結構1021及第二接觸結構32的設計，各個測試模 組30將可以是可拆卸地固定設置於電路板10的第二側面102，透過使各個測試模組30可拆卸地設置於電路板10的設計，將可以讓使用者依據需求更換測試模組30，且相關維修人員亦可以輕易地對特定的測試模組30進行拆裝、維修。另外，控制機組3還可以是包含有一機殼33，機殼33用以保護多個測試模組30。
如圖7所示，在實際應用中，測試模組本體31可以是具有兩個輔助固定結構311，各個輔助固定結構311可以是具有多個固定孔3111，第二固定構件112可以是對應具有多個固定孔1123。各個測試模組本體31可以是透過多個鎖固件(例如螺絲)，與多個固定孔3111及多個固定孔1123相互配合，以使測試模組30可拆卸地固定設置於第二固定構件112。
請一併參閱圖8至圖11，圖9為本發明公開的晶片測試裝置的電連接座的剖面分解示意圖，圖10為本發明公開的晶片測試裝置的電連接座未設置有晶片的剖面示意圖，圖11為本發明公開的晶片測試裝置的電連接座設置有晶片的剖面示意圖，圖12為本發明公開的晶片測試裝置的剖面示意圖。各個電連接座2包含：多個探針組件20、電連接座本體21、一升降結構22、一支撐結構23及多個彈性組件24。各探針組件20包含針體201及彈簧202。針體201的一端用以與晶片C的電連接部C1(如圖11所示)相連接。彈簧202套設於針體201，且當針體201的一端受壓時，彈簧202將受壓而對應產生彈性回復力，藉此，當針體201不再受壓時，針體201將受彈性回復力作用而回復至未受壓的位置。
電連接座本體21具有一頂壁211、一環側壁212及一抵頂部213。頂壁211具有一開孔21A，環側壁212的一側連接於頂壁211的周緣，環側壁212的另一側固定設置於電路板10，頂壁211及環側壁212及電路板10共同形成有一容置槽21B。頂壁211彼此相反的兩側面定義為一外側面2111及一內側面2112(如圖11所示)。在實際應用中，頂壁211及環側壁212可以是一體成型地設置。
如圖3、圖6及圖8所示，環側壁212還向外凸出形成有一抵頂部213。當抵壓結構體113固定於第一固定構件111，且第一固定構件111固定於電路板10時，抵壓結構體113將對應抵靠於各個電連接座2的抵頂部213。也就是說，各個抵頂部213是為利於抵壓結構體113抵壓而設置，而抵頂部213的外型，可以是對應於抵壓結構體113及穿孔1131設計。
如圖8至圖11所示，升降結構22包含一基部221及一承載部222。基部221完全地設置於容置槽21B中，基部221向一側延伸形成有承載部222，承載部222的部分能穿設於開孔21A。承載部222向遠離基部221的一側延伸形成有四個限位部223，四個限位部223可以是位於承載部222的四個邊角處，且四個限位部223與承載部222共同形成有一晶片容槽22B，晶片容槽22B用以提供晶片C設置，四個限位部223用以與晶片C相互卡合。升降結構22還具有多個連接孔22A(如圖11所示)，各個連接孔22A貫穿基部221及承載部222設置。
多個探針組件20的一部分固定設置於支撐結構23中，且多個探針組件20固定設置於支撐結構23中的一端，用以與電路板10的電接觸結構1011(如圖6所示)相連接；多個探針組件20的另一端則位於多個連接孔22A中，位於多個連接孔22A中的探針組件20的一端用以與晶片C的電連接部C1相連接。
在實際應用中，支撐結構23可以是包含一底座結構231及一輔助結構232。底座結構231設置於容置槽21B中，且底座結構231與電連接座本體21相互固定(例如是配合多個螺絲而與電連接座本體21相互固定)。底座結構231具有多個穿孔2311，而多個探針組件20的一端固定設置於底座結構231的多個穿孔2311中。輔助結構232設置於容置槽21B中，且輔助結構232位於底座結構231及頂壁211之間，輔助結構232與底座結構231相互固定(例如是利用螺絲相互鎖固)。輔助結構232具有多個彼此間隔地設置的支撐孔2321，多個支撐 孔2321與底座結構231的多個穿孔2311相互連通，且多個支撐孔2321與多個連接孔22A相對應地設置，而多個連接孔22A、多個支撐孔2321及多個穿孔2311將共同形成有多個探針通道，多個探針組件20則對應設置於多個探針通道中。
如圖9及圖10所示，支撐結構23設置於容置槽21B中，彈性組件24設置於支撐結構23及升降結構22之間。彈性組件24能使升降結構22的基部221抵靠頂壁211的內側面2112，並使基部221與支撐結構23之間對應形成有一間隙S。於實際應用中，在電連接座2固定於電路板10上，且電連接座2的限位部223未受外力抵壓時，位於升降結構22及支撐結構23之間的四個彈性組件24可以是略為被壓縮，而彈性組件24被壓縮所對應產生的彈性回復力，將使升降結構22穩固地抵靠於頂壁211的內側面2112。
如圖11所示，當晶片C固定設置於晶片容槽22B中，且升降結構22未被抵壓時，晶片C的多個電連接部C1將對應容置於多個連接孔22A中，且各個探針組件20是未與多個電連接部C1相連接(例如是不相互接觸)。當升降結構22被抵壓時，升降結構22的至少一部分將內縮於電連接座本體21中，即，升降結構22將相對於支撐結構23向電路板10的方向移動，而多個探針組件20將對應與晶片C的多個電連接部C1相連接。
請復參圖3至圖6，在實際應用中，多個電連接座2可以是區隔為多個電連接座群組，各個電連接座群組包含至少一個電連接座2，而各個測試模組30是對應與一個電連接座群組的所有電連接座2相連接。舉例來說，本實施例的圖3及圖4中，電路板10上設置有72個電連接座2，其可以是區分為6組電連接座群組，各個電連接座群組包含12個電連接座2，而各個電連接座群組中的12個電連接座2是位於同一個群組容置孔1112中，且各個電連接座群組中的12個電連接座2是連接於同一個測試模組30；如圖5所示，相對地，電路板10則是設置有6個測試模組30。當然，電路板10上設置的電連接座2的數量及其對應被區隔為多少個電連接座群組，皆可以是依據需求變化。
透過使設置於電路板10上的多個電連接座2，分別連接至多個不同的測試模組30的設計，測試模組30及其所連接的電連接座2上的多個晶片C，彼此間的訊號傳遞可以更快速且不易發生衰減。更具體來說，若設置有72個電連接座2的電路板10僅連接一個訊號輸入源，則訊號輸入源所發出的訊號，由電路板10的一側傳遞至電路板10的另一側時，訊號將明顯發生衰減的問題，從而可能導致晶片測試結果不準確的問題。
在實際應用中，各個電連接座群組中的所有電連接座2可以是以並聯的方式相連接，而屬於同一個電連接座群組中的所有相互並聯的電連接座2則是連接至同一個測試模組30；換句話說，各個測試模組30所連接的所有電連接座2是以並聯的方式連接。另外，各個電連接座群組中的任一個電連接座2，是不與其他電連接座群組中的任一個電連接座2相連接。舉例來說，假設電路板10上設置有四個電連接座2分別為：Z1、Z2、Q1、Q2，四個電連接座2被區隔為兩組電連接座群組，第一組電連接座群組包含Z1、Z2，第二組電連接座包含Q1、Q2，則，Z1及Z2是以並聯方式連接，Q1及Q2是以並聯方式連接，而Z1不與Q1連接(無論是以並聯方式或是以串聯方式)，Z1不與Q2連接(無論是以並聯方式或是以串聯方式)，Z2不與Q1連接(無論是以並聯方式或是以串聯方式)，Z2不與Q2連接(無論是以並聯方式或是以串聯方式)。
透過使不同電連接座群組的多個電連接座2，彼此之間不相互連接的設計，當晶片測試裝置1故障時，相關維修人員可以透過逐一測試各個電連接座群組，而快速地找出毀壞的電連接座2，且相關維修人員可以是僅更換毀壞的電連接座2、電連接座2的零組件、同群組的電連接座2或測試模組30，而相關人員無須更換整個電路板10的所有電連接座2或所有的測試模組30。
如圖3及圖4所示，在實際應用中，抵壓結構體113所具有的穿孔1131的數量，例如可以是對應位於群組容置孔1112中電連接座2的數量，而 當抵壓結構體113設置於群組容置孔1112中時，抵壓結構體113的各個穿孔1131將對應穿出有一個電連接座2的一部分。當然，在不同的實施例中，抵壓結構體113所具有的穿孔1131的數量也可以是不完全對應於電連接座2的數量。
如圖3及圖6所示，透過第一固定構件111及抵壓結構體113的設計，各個電連接座2是直接以抵壓的方式固定於電路板10上，且各組電連接座群組是對應被一個抵壓結構體113抵壓，因此，在任一個電連接座2故障時，相關人員僅需卸除該電連接座2所對應的第一固定構件111與抵壓結構體113之間的螺絲後，即可直接取下、更換該電連接座2。也就是說，透過第一固定構件111及抵壓結構體113的設計，可以讓相關維修人員或是機械可以輕易地、快速地對特定的電連接座2進行維修、更換、安裝。
如圖3及圖4所示，晶片測試裝置1所包含的第一供電構件4，可以是形成於電路板10上的金屬結構，且第一供電構件4可以通過電路板10連接多個測試模組30。第一供電構件4例如可以是板對板連接器，其形式例如可以為PoGo pin或是簧片等結構，但不以此為限。第一供電構件4用以與環境控制設備E3(如圖12所示)的第二供電構件E36(如圖13所示)相連接，而環境控制設備E3所連接的供電設備，則可以通過第二供電構件E36、第一供電構件4、多個第一接觸結構1021(如圖6所示)及多個第二接觸結構32(如圖7所示)，供電給各個測試模組30，供電設備是指獨立於晶片測試裝置1的供電設備，供電設備可以是任何可以提供電力的設備，於此不加以限制。也就是說，晶片測試裝置1在沒有通過第一供電構件4與供電設備連接的情況下，各個測試模組30基本上是沒有電力對其所連接的多個晶片C進行預定測試程序。當然，在不同的實施例中，晶片測試裝置1也可以是設置有至少一電池，電池連接多個測試模組30，而電池能供電給多個測試模組30。
在實際應用中，所述第一供電構件4及第二供電構件E36例如可 以是形成於電路板上的金屬導電結構，而第一供電構件4及第二供電構件E36相接觸時，晶片測試裝置1及環境狀態控制裝置E11則相互電性連接；或者，第一供電構件4及第二供電構件E36也可以發送、接收天線，而兩者之間可以是以無線的方式進行電力輸送。
請一併參閱圖12及圖13，圖13顯示為單一個環境控制設備E3的方塊示意圖。各個環境控制設備E3包含一設備本體E31、多個升降裝置E32及多個抵壓裝置E33。設備本體E31包含多個容置室E311。容置室E311主要是用來容置晶片測試裝置1。環境控制設備E3所包含的多個容置室E311可以是相互連通或是不相互連通，於此不加以限制。
在實際應用中，晶片測試系統E可以是包含有多個環境控制設備E3，且中央控制裝置E1可以是包含有多個環境狀態控制裝置E11(例如是各式處理器、電腦等)，而各個環境控制設備E3的設備本體E31(如圖17)可以是對應設置有一個環境狀態控制裝置E11，亦即，各個環境控制設備E3可以是包含有一個環境狀態控制裝置E11。在實際應用中，各環境控制設備E3可以是被獨立地製造、販售，且環境控制設備E3可以是依據需求包含有環境狀態控制裝置E11。
在環境控制設備E3所包含的多個容置室E311彼此相互獨立，而不相互連通的實施例中，各個容置室E311可以是設置有一活動門，且環境控制設備E3可以是連接有一抽氣裝置E34。當晶片測試裝置1設置於容置室E311中時，中央控制裝置E1可以控制相對應的活動門作動，以使容置室E311成為密閉空間，而後，中央控制裝置E1可以控制抽氣裝置E34作動，以使容置室E311呈現為近似於真空的狀態，如此，將可使容置室E311內的溫度不易受外在環境影響。
多個升降裝置E32設置於多個容置室E311中，多個抵壓裝置E33設置於多個容置室E311中，亦即，各個容置室E311中設置有一個升降裝 置E32及一個抵壓裝置E33。其中，在各個容置室E311中，抵壓裝置E33是面對升降裝置E32設置。各升降裝置E32連接環境狀態控制裝置E11，而環境狀態控制裝置E11能控制各個升降裝置E32獨立地作動，受控制而作動的升降裝置E32將能使設置於容置室E311中的晶片測試裝置1向抵壓裝置E33靠近或遠離。
當承載有多個待測的晶片C的晶片測試裝置1設置於容置室E311中時，環境狀態控制裝置E11將可以控制相對應的升降裝置E32作動，以使晶片測試裝置1向抵壓裝置E33的方向靠近，直到抵壓裝置E33抵靠於晶片測試裝置1所承載的多個晶片C的一側面。當抵壓裝置E33抵靠於晶片測試裝置1所承載的多個晶片C的側面時，環境狀態控制裝置E11將可以控制晶片測試裝置1，而使晶片測試裝置1對其所承載的多個晶片C進行前述預定測試程序。
在晶片測試系統E包含多個環境控制設備E3，且各個環境控制設備E3具有獨立於其他環境控制設備E3的環境狀態控制裝置E11的實施例中，各個環境控制設備E3可以是獨立地控制設置於各個容置室E311中的晶片測試裝置1對其所承載的晶片C進行不同的預定測試程序。
如圖13所示，在實際應用中，各個環境控制設備E3還可以包含多個溫度調節裝置E35。各溫度調節裝置E35電性連接環境狀態控制裝置E11，且各溫度調節裝置E35與各抵壓裝置E33相連接，而環境狀態控制裝置E11能控制各溫度調節裝置E35獨立地作動，以使抵壓裝置E33的一接觸結構E331的溫度，到達所述預定低溫溫度或所述預定高溫溫度。
在具體的應用中，各個溫度調節裝置E35可以是包含有一加熱器E351及一致冷器E352，加熱器E351及致冷器E352分別與接觸結構E331相連接，而加熱器E351及致冷器E352能分別受環境狀態控制裝置E11控制而獨立地作動，據以使接觸結構E331的溫度到達預定高溫溫度及預定低溫溫度。所述加熱器1E351例如是各式加熱線圈，所述致冷器E352例如是各式致冷晶片， 但不以此為限。其中，溫度調節裝置E35可以是依據需求同時具有加熱器E351及致冷器E352，但不以此為限；在不同的實施例中，溫度調節裝置E35可以是僅包含加熱器E351或致冷器E352。
在不同的實施例中，溫度調節裝置E35也可以是包含有至少一流體通道，所述流體通道用以提供高溫流體或低溫流體通過；當高溫流體或低溫流體通過流體通道時，將可使接觸結構E331的溫度到達預定高溫溫度或預定低溫溫度。在不同的實施例中，各個溫度調節裝置E35也可以是不與抵壓裝置E33相連接，而各個溫度調節裝置E35是用來使容置室E311的溫度直接到達預定高溫溫度或預定低溫溫度。
當晶片測試裝置1承載有多個晶片C且設置於容置室E311中時，環境狀態控制裝置E11將控制升降裝置E32作動，以使多個晶片C的一側抵靠於抵壓裝置E33的接觸結構E331；接著，環境狀態控制裝置E11可以是控制溫度調節裝置E35作動，以使接觸結構E331的溫度到達預定高溫溫度或預定低溫溫度；最後，環境狀態控制裝置E11將控制晶片測試裝置1作動，據以使晶片測試裝置1對其所承載的多個晶片C進行所述預定測試程序，如此，各個晶片C將於預定高溫溫度或預定低溫溫度的環境下進行預定測試程序。
值得一提的是，在本實施例中，是以設備本體E31具有多個升降裝置E32，而環境狀態控制裝置E11能通過升降裝置E32，來達到使設置於容置室E311中的晶片測試裝置1及抵壓裝置E33向彼此相互靠近或遠離的方向移動的效果，但環境狀態控制裝置E11不侷限於利用升降裝置E32來達到相同的效果；在不同的實施例中，抵壓裝置E33也可以是連接一移動裝置，而環境狀態控制裝置E11則是通過所述移動裝置來使抵壓裝置E33，向設置於容置室E311中的晶片測試裝置1靠近或遠離。
請一併參閱圖14至圖17，圖14顯示為本發明的抵壓裝置的示意圖，圖15顯示為圖14的局部放大示意圖，圖16顯示為本發明的抵壓裝置的分 解示意圖，圖17顯示為本發明的抵壓裝置的局部放大分解示意圖。各抵壓裝置E33包含接觸結構E331、多個活動件E332、多個限位件E333及多個彈性件E334。在不同的實施例中，抵壓裝置E33也可以是不包含有多個彈性件E334。
接觸結構E331具有多個活動槽E3311、多個限位槽E3312及多個彈簧容置槽E3313。各個活動槽E3311由接觸結構E331的一接觸面E3314向一縱向方向L內凹形成。接觸結構E331例如可以是金屬矩形立方體，但不以此為限，接觸結構E331的外型可以是依據需求變化，接觸結構E331的材質則可以是任何高導熱、導冷的材質。
各個限位槽E3312由接觸面E3314向縱向方向L內凹形成，且各個限位槽E3312同時與多個活動槽E3311的一端相連接；更具體來說，多個活動槽E3311可以是沿一第一方向並排地間隔設置，而各個限位槽E3312則可以是沿垂直於第一方向的一第二方向設置，且各個活動槽E3311彼此相反的兩端是對應與兩個限位槽E3312相互連通。
請一併參閱圖18至圖22，圖18顯示為抵壓裝置的局部立體剖面示意圖，圖19顯示為圖18的局部放大示意圖，圖20顯示為抵壓裝置的局部剖面正視圖，圖21顯示為抵壓裝置的另一視角的局部立體剖面示意圖，圖22顯示為圖21的局部放大示意圖。各個活動件E332對應設置於一個活動槽E3311中。各個活動件E332可以是具有一推抵部E3321及兩個限位部E3322，推抵部E3321的兩端延伸形成兩個限位部E3322，且推抵部E3321與各個限位部E3322相連接的位置形成有一階梯狀結構。各活動件E332的推抵部E3321的高度H1可以是大於各限位部E3322的高度H2，而推抵部E3321與各限位部E3322相連接的位置形成為類似於L型的結構。在本實施例的圖中，是以活動件E332呈現為片狀結構為例，但活動件E332的外型不以圖中所示為限，在不同的實施例中，各活動件E332例如也可以是細線結構。另外，各活動件E332的材質可以是依據預定高溫溫度及預定低溫溫度決定，例如可金屬或是工程塑膠等。
各個活動件E332的推抵部E3321設置於活動槽E3311中，各個活動件E332的推抵部E3321於縱向方向L的高度H1，不大於各個活動槽E3311的深度D1，而各個活動件E332能內縮於相對應的活動槽E3311中。當各個活動件E332內縮於相對應的活動槽E3311中時，各個活動件E332的推抵面E3323可以是與接觸面E3314齊平，或者，活動件E332推抵面E3323可以是位於活動槽E3311中。
各個限位件E333固定設置於限位槽E3312，且各個限位件E333用以限制活動件E332相對於接觸結構E331的活動範圍。在實際應用中，各個限位槽E3312於縱向方向L的深度D2小於各個活動槽E3311於縱向方向L的深度D1，各個限位件E333的厚度T是等於或小於各個限位槽E3312的深度D2，且各個限位件E333的外型是大致對應於各個限位槽E3312的外型，而各個限位件E333固定設置於限位槽E3312中時，各個限位槽E3312將被限位件E333填滿。各個限位件E333例如可以是任何高導熱、導冷材質，但不以此為限。各個限位件E333例如可以是配合多個螺絲，而可拆卸地與接觸結構E331相互固定。
特別說明的是，各個活動槽E3311與其所連接的各個限位槽E3312於縱向方向L是彼此相互連通；當限位件E333設置於限位槽E3312中時，活動件E332的限位部E3322將被限位件E333抵擋，而無法通過限位槽E3312離開接觸結構E331，但活動件E332的限位部E3322仍可於活動槽E3311中活動。當活動件E332的推抵面E3323是朝向地面時，活動件E332的限位部E3322將受重力影響而抵靠於限位件E333，且推抵部E3321的一部分將對應外露於活動槽E3311之外，而推抵部E3321的一部分則是突出於接觸面E3314。
各個彈簧容置槽E3313是由形成各個活動槽E3311的一底壁E3315向遠離接觸面E3314的方向內凹形成，而各個活動槽E3311與至少兩個彈簧容置槽E3313相連通，各個彈簧容置槽E3313用以容置一個彈性件E334。各個彈性件E334的一端固定於接觸結構E331，各個彈性件E334的另一端則與 活動件E332相連接。
在實際應用中，當活動件E332被限位件E333限制於活動槽E3311中時，各彈性件E334可以是處於受壓狀態，而各彈性件E334受壓所產生的彈性回復力，將使彈性件E334的兩個限位部E3322，更緊密地抵靠於兩個限位件E333，且各彈性件E334的推抵部E3321的一部分將隨時突出於接觸面E3314，亦即，推抵面E3323隨時突出於接觸面E3314。
請一併參閱圖23至圖25，圖23顯示為晶片測試裝置的剖面側面示意圖，圖24顯示為抵壓裝置抵壓於晶片測試裝置的多個晶片的一側的剖面示意圖，圖25顯示為圖24的局部放大示意圖。如圖23所示，晶片測試裝置1在未受抵壓裝置E33抵壓的情況下，第一固定構件111的一抵頂面1114，是與各個電連接座本體21的外側面2111齊平，而各個電連接座2的升降結構22的一部分則是高出於抵頂面1114設置。也就是說，各個晶片C設置於電連接座2中，且晶片測試裝置1未受抵壓裝置E33抵壓時，部分的升降結構22可以是高出於抵頂面1114設置；其中，設置於升降結構22中的晶片C則可以是高出抵頂面1114或不高出於抵頂面1114，於此不加以限制。
如圖24及圖25所示，當環境狀態控制裝置E11控制升降裝置E32作動，以使抵壓裝置E33的接觸面E3314及活動件E332的推抵面E3323同時接觸於晶片測試裝置1所承載的多個晶片C的一側面時，多個彈性件E334將再次受壓，而各個彈性件E334將產生更大的彈性回復力。
在抵壓裝置E33的接觸面E3314及活動件E332的推抵面E3323同時接觸於晶片測試裝置1所承載的多個晶片C的一側面時，環境狀態控制裝置E11將可以控制溫度調節裝置E35作動，以使接觸結構E331的溫度到達預定高溫溫度或預定低溫溫度，且環境狀態控制裝置E11並將控制晶片測試裝置1對其所承載的多個晶片C進行預定測試程序。
請復參圖14及圖15，在實際應用中，抵壓裝置E33還可以包含 一框體E335及一彈性環形密封件E336。框體E335是環繞接觸結構E331設置，而接觸結構E331的所述接觸面E3314，可以是與框體E335的一環抵壓面E3351齊平地設置，而環抵壓面E3351則是對應設置有彈性環形密封件E336。在不同的實施例中，接觸面E3314也可以是高出於環抵壓面E3351設置，但接觸面E3314是不低於環抵壓面E3351設置。彈性環形密封件E336設置於環抵壓面E3351上，而彈性環形密封件E336對應環繞接觸結構E331設置。彈性環形密封件E336可以是依據需求為橡膠等受壓能回復至原狀的材質。關於彈性環形密封件E336的截面外型，例如可以是圓形、橢圓形、梯形等，於此不加以限制。
如圖23至圖25所示，當接觸結構E331抵壓晶片測試裝置1所承載的多個晶片C的一側面時，接觸結構E331的一部分將同時抵壓於第一固定構件111的抵頂面1114，且彈性環形密封件E336則是對應抵壓於的第一固定構件111的抵頂面1114，而接觸結構E331、第一固定構件111、抵壓結構體113及電路板10將共同形成一封閉空間SP，多個電連接座2則是對應位於封閉空間SP中。
在接觸結構E331抵壓晶片測試裝置1所承載的多個晶片C的一側面，而多個電連接座2對應位於封閉空間SP中時，中央控制裝置E1將可以控制抽氣裝置E34作動，以將封閉空間SP中的空氣向外抽出，藉以使封閉空間SP呈現為近似於真空的狀態，在抽氣裝置E34將空氣向外抽出的過程中，晶片測試裝置1與抵壓裝置E33將會受負壓作用而更緊密地相互抵壓。
如圖14及圖15所示，在實際應用中，接觸結構E331與框體E335之間可以是形成有一抽氣間隙G，此抽氣間隙G可以是環繞接觸結構E331設置，且框體E335可以是形成有多個抽氣孔E3352，抽氣孔E3352與抽氣間隙G相連通(例如是框體E335內部具有相對應的通道)，抽氣孔E3352用以與抽氣裝置E34相連通。在本實施例中是以抽氣間隙G大致環繞接觸結構E331設置為 例，但抽氣間隙G具體形成的位置及其外型不以此為限，只要可以使封閉空間SP通過抽氣間隙G及抽氣孔E3352與抽氣裝置E34連通即可。另外，抽氣孔E3352的數量、外型、設置位置皆可依據需求變化。
值得一提的是，在實際應用中，當晶片測試裝置1被設置於其中一個容置室E311中後，中央控制裝置E1可以是先控制升降裝置E32移動一預定距離，而使晶片測試裝置1移動至與抵壓裝置E33相接觸的位置，即，彈性環形密封件E336與晶片測試裝置1的抵頂面1114相接觸的狀態；接著，中央控制裝置E1可以是控制抽氣裝置E34及升降裝置E32一同作動，以使封閉空間SP逐漸呈現為近似於真空的狀態，如此，接觸結構E331將抵壓各個電連接座2的升降結構22，而使各個升降結構22內縮於相對應的電連接座2中。
在實際應用中，中央控制裝置E1控制抽氣裝置E34，將封閉空間SP中的空氣抽出的時間點，可以是依據需求設計。舉例來說，中央控制裝置E1可以是透過設置於容置室E311(如圖17所示)中的至少一個感測器(例如是光學感測器或機械式按壓感測器等)，來判斷晶片測試裝置1是否已經設置於容置室E311中的預定位置，而中央控制裝置E1在通過感測器，而判斷晶片測試裝置1位於容置室E311中的預定位置時，則控制抽氣裝置E34作動，以將封閉空間SP中的空氣抽出。
如圖15、圖23及圖24所示，透過各個電連接座2的外側面2111與抵頂面1114齊平、接觸結構E331的接觸面E3314與環抵壓面E3351齊平(或是接觸面E3314不低於環抵壓面E3351)、彈性環形密封件E336設置於環抵壓面E3351等設計，配合抽氣裝置E34的作動，將可大幅降低升降裝置E32推抵晶片測試裝置1所需的作用力。更具體來說，升降裝置E32是要使晶片測試裝置1向抵壓裝置E33的接觸結構E331靠近，而使接觸結構E331同時接觸多個電連接座2上的晶片C。如前述說明，當接觸結構E331同時接觸多個電連接座2上的晶片C時，升降裝置E32將必須同時抵抗來自於各個電連接座2彈性組件24受壓 所產生的彈性回復力，以及各個電連接座2中的各個探針組件20受壓所產生的彈性回復力；因此，透過抽氣裝置E34將封閉空間SP中的空氣抽出，而使封閉空間SP呈現為負壓狀態，將可大幅降低升降裝置E32推抵晶片測試裝置1時所需要的力量。
特別說明的是，依據前述晶片測試裝置1的相關說明，由於晶片測試裝置1的電路板10，僅有電路板鎖孔103是貫穿電路板10設置，因此，當抵壓裝置E33抵靠於第一固定構件111時，封閉空間SP的密封性將容易被控制，而抽氣裝置E34在將封閉空間SP中的空氣向外抽出的過程中，封閉空間SP將相對容易到達近似真空的狀態。也就是說，本發明的晶片測試裝置1，透過第一固定構件111、第二固定構件112等設計，大幅地降低電路板10所具有的貫穿孔的數量，從而使抽氣裝置E34在對封閉空間SP抽氣時，封閉空間SP相對容易到達真空狀態。
請參閱圖26所示，其顯示為抵壓裝置與晶片測試裝置相互分離時的剖面側面示意圖。當晶片測試裝置1對其所承載的晶片C完成預定測試程序，且環境狀態控制裝置E11控制升降裝置E32作動，而使晶片測試裝置1向遠離抵壓裝置E33的方向移動時，各個彈性件E334受壓所產生的彈性回復力，將使活動件E332於活動槽E3311中移動，活動件E332的推抵面E3323將由與接觸面E3314齊平的狀態或是位於活動槽E3311內的狀態，轉變為突出於接觸面E3314的狀態，原本抵靠於接觸面E3314及推抵面E3323的晶片C，將被活動件E332推抵，而不再與接觸面E3314相接觸。是以，透過活動件E332的設置，在晶片測試裝置1與抵壓裝置E33相互分離的過程中，各個晶片C將不容易發生沾黏於接觸結構E331的接觸面E3314的問題。
需說明的是，在抵壓裝置E33不設置有多個彈性件E334的實施例中，只需要使抵壓裝置E33的活動件E332是朝向地面設置，在抵壓裝置E33與晶片測試裝置1相互分離的過程中，各活動件E332仍可受重力的影響而自動 地突出於接觸面E3314，而同樣地可推抵原本與接觸面E3314相接觸的晶片C，而同樣可以達到避免晶片C與接觸面E3314沾黏的問題。
如圖3及圖16所示，在本實施例的圖式中，是以抵壓裝置E33包含24個活動件E332及8個限位件E333為例，且每4個活動件E332是用來抵靠12個被電連接座2承載的晶片C，亦即，每一個活動件E332是對應抵靠3個晶片C，但在實際應用中，抵壓裝置E33所包含的活動件E332及限位件E333的數量不以圖中所示為限。另外，每一個活動件E332對應抵靠的晶片C的數量，亦不以3個為限，此數量可依據需求增減。
在實際應用中，各個活動件E332與各個晶片C的接觸面積，是小於晶片C相反於電連接座2的側面C2的面積，舉例來說，各活動件E332與各個晶片C接觸面積，可以是晶片C的所述側面C2的面積的百分之十以內，較佳地，各活動件E332與各個晶片C接觸面積，可以是晶片C的所述側面C2的面積的百分之五。其中，是否於抵壓裝置E33中設置有多個彈性件E334，可以是依據各個活動件E332與晶片C個接觸面積決定。
請復參圖1及圖2，移載設備E4設置於多個環境控制設備E3之間，而移載設備E4用以載運晶片測試裝置1。移載設備E4可以是包含機械手臂及固持組件，固持組件用以固持晶片測試裝置1。中央控制裝置E1連接移載設備E4，而中央控制裝置E1能控制移載設備E4，以將承載有多個晶片C的晶片測試裝置1設置於任一環境控制設備E3的任一容置室E311(如圖17所示)中。相對地，移載設備E4亦可被中央控制裝置E1控制，以將設置於任一容置室E311中的晶片測試裝置1移出容置室E311。
分類設備E5連接中央控制裝置E1，而分類設備E5能受中央控制裝置E1控制，以將多個晶片C由晶片測試裝置1的多個電連接座2上卸下，且分類設備E5能依據各個晶片C通過預定測試程序後的測試結果，將各個晶片C置放於一良品區A1的載盤或一不良品區A2的載盤。分類設備E5例如可以是包 含機械手臂。在分類設備E5與晶片安裝設備E2設置於相鄰位置的實施例中，晶片安裝設備E2及分類設備E5可以是共用同一個機械手臂。在實際應用中，良品區A1還可以是依據需求，區隔有多個區域，而分類設備E5可以是依據各個晶片C通過預定測試程序後的測試結果，將晶片C設置於良品區A1的不同區域，舉例來說，可以是依據晶片C的運作效能進行區分。
綜上，本發明的環境控制設備及包含環境控制設備的晶片測試系統，透過使抵壓裝置形成有多個活動槽，以及於多個活動槽中設置多個活動件等設計，在抵壓裝置與設置於晶片測試裝置上的多個晶片相互分離時，可以通過突出於接觸結構的接觸面的多個活動件的一部分推抵多個晶片，藉此，大幅改善多個晶片與抵壓裝置發生沾黏的問題，甚至可以據以解決該沾黏的問題。
以上所公開的內容僅為本發明的優選可行實施例，並非因此侷限本發明的專利範圍，所以凡是運用本發明說明書及圖式內容所做的等效技術變化，均包含於本發明的專利範圍內。
E3311:活動槽
E3314:接觸面
E332:活動件
E3323:推抵面
E333:限位件
E334:彈性件
10:電路板
111:第一固定構件
112:第二固定構件
113:抵壓結構體
2:電連接座
223:限位部
24:彈性組件
C:晶片
C1:電連接部
C2:側面

Claims (23)

  1. 一種環境控制設備，其包含： 一環境狀態控制裝置； 一設備本體，其包含至少一容置室，所述容置室用以容置一晶片測試裝置，所述晶片測試裝置用以承載多個晶片，所述環境狀態控制裝置能與設置於所述容置室中的所述晶片測試裝置電性連接，而所述環境狀態控制裝置能通過所述晶片測試裝置對其所承載的多個所述晶片進行一檢測作業； 一抵壓裝置，其設置於所述容置室，所述抵壓裝置包含： 一接觸結構，其具有多個活動槽，各個所述活動槽由所述接觸結構的一接觸面向一縱向方向內凹形成； 多個活動件，各個所述活動件對應設置於一個所述活動槽中；各個所述活動件相反於所述活動槽的一側具有一推抵面；各個所述活動件能沿所述縱向方向於相對應的所述活動槽中活動，且在所述活動件於所述活動槽中活動的過程中，所述推抵面能突出於所述接觸面； 多個限位件，其固定設置於所述接觸結構，多個所述限位件鄰近於多個所述活動槽設置，而多個所述限位件能與所述接觸結構共同限制多個所述活動件於相對應的所述活動槽的活動範圍； 其中，所述晶片測試裝置設置於所述容置室中時，所述抵壓裝置是對應位於所述晶片測試裝置所承載的多個所述晶片的上方； 其中，所述環境狀態控制裝置能使設置於所述容置室中的所述晶片測試裝置及位於所述容置室中的所述抵壓裝置彼此相互靠近地移動，並使多個所述活動件的所述推抵面及所述接觸面一同抵靠於多個所述晶片的一側面； 其中，在多個所述活動件的所述推抵面與所述接觸面一同抵靠於多個所述晶片的所述側面的狀態下，所述環境狀態控制裝置能使設置於所述容置室中的所述晶片測試裝置及位於所述容置室中的所述抵壓裝置彼此相互遠離地移動，而多個所述活動件將對應突出於所述接觸面並推抵原本與所述接觸面相接觸的多個所述晶片。
  2. 如請求項1所述的環境控制設備，其中，各個所述活動件於所述縱向方向的高度，不大於各個所述活動槽的深度，而各個所述活動件能內縮於相對應的所述活動槽中；各個所述活動件內縮於相對應的所述活動槽中時，各個所述活動件的所述推抵面能與所述接觸面齊平。
  3. 如請求項1所述的環境控制設備，其中，所述抵壓裝置還包含多個彈性件，多個所述彈性件設置於多個所述活動槽中，且各個所述彈性件的一端固定於所述接觸結構，位於各個所述活動槽的各個所述活動件的一側與位於所述活動槽中的至少一個所述彈性件相連接；其中，各個所述活動件的所述推抵面未抵靠所述晶片時，位於各個所述活動槽中的至少一個所述彈性件處於受壓狀態，而各個所述彈性件使其所連接的所述活動件的一部分突出於所述接觸面。
  4. 如請求項3所述的環境控制設備，其中，所述接觸結構還包含多個彈簧容置槽，各個所述彈簧容置槽是由形成各個所述活動槽的一底壁向遠離所述接觸面的方向內凹形成，而各個所述活動槽與至少兩個所述彈簧容置槽相連通，各個所述彈簧容置槽用以容置一個所述彈性件。
  5. 如請求項1所述的環境控制設備，其中，多個所述活動槽彼此並排地形成於所述接觸結構，所述接觸結構還包含多個限位槽，各個所述限位槽由所述接觸面沿所述縱向方向內凹形成，各個所述活動槽的兩端分別與兩個所述限位槽相連通，各個所述限位槽的深度小於各個所述活動槽的深度。
  6. 如請求項5所述的環境控制設備，其中，各個所述活動件具有一推抵部及兩個限位部，所述推抵部設置於所述活動槽中；所述抵壓裝置面對設置於所述容置室中的所述晶片測試裝置時，各個所述活動件的兩個所述限位部分別抵靠兩個所述限位件，而所述推抵部的一部分對應突出於所述接觸面。
  7. 如請求項1所述的環境控制設備，其中，所述環境控制設備還包含一溫度調節裝置，所述溫度調節裝置與所述抵壓裝置相連接，所述溫度調節裝置與所述環境狀態控制裝置電性連接，所述環境狀態控制裝置能控制所述溫度調節裝置作動，以使所述接觸結構的所述接觸面的溫度到達一預定高溫溫度或一預定低溫溫度。
  8. 如請求項7所述的環境控制設備，其中，所述抵壓裝置還包含： 一框體，其環繞所述接觸結構設置，所述框體具有一環抵壓面，所述環抵壓面與所述接觸面齊平，或者，所述接觸面高出於所述環抵壓面； 一彈性環形密封件，其設置於所述環抵壓面；當所述接觸面與所述晶片測試裝置所承載的多個所述晶片的一側面相接觸時，所述彈性環形密封件將對應抵壓於所述晶片測試裝置，而所述接觸結構與所述晶片測試裝置之間將對應形成一封閉空間； 其中，所述環境控制設備還連接一抽氣裝置，所述環境狀態控制裝置能控制所述抽氣裝置將所述封閉空間中的空氣向外抽出。
  9. 如請求項8所述的環境控制設備，其中，所述框體與所述接觸結構之間形成有至少一抽氣間隙，所述框體具有至少一抽氣孔，所述抽氣孔與所述抽氣間隙相連通，而所述抽氣裝置能通過所述抽氣孔及所述抽氣間隙，將所述封閉空間中的空氣向外抽出。
  10. 如請求項8所述的環境控制設備，其中，所述晶片測試裝置包含至少一第一供電構件，所述容置室中設置有至少一第二供電構件，所述設備本體連接一供電設備；當所述晶片測試裝置設置於所述容置室中時，所述供電設備能通過所述第一供電構件及所述第二供電構件提供電力給所述晶片測試裝置；其中，當所述晶片測試裝置設置於所述容置室中，所述接觸結構抵靠於所述晶片測試裝置所承載的多個所述晶片的所述側面，且所述晶片測試裝置被供電，所述接觸結構達到所述預定高溫溫度或所述預定低溫溫度，並且所述封閉空間內的空氣被所述抽氣裝置向外抽出時，所述環境狀態控制裝置能控制所述晶片測試裝置對其所承載的多個所述晶片進行一預定測試程序。
  11. 如請求項1所述的環境控制設備，其中，所述環境控制設備還包含至少一升降裝置，所述升降裝置設置於所述容置室中，所述升降裝置連接所述環境狀態控制裝置；所述環境狀態控制裝置能控制所述升降裝置作動，以使設置於所述容置室中的所述晶片測試裝置於所述容置室中向所述抵壓裝置靠近或遠離。
  12. 一種晶片測試系統，其包含： 一晶片測試裝置，其用以承載多個晶片； 一中央控制裝置，其包含至少一環境狀態控制裝置；以及 至少一環境控制設備，其包含： 一設備本體，其包含至少一容置室，所述容置室用以容置一晶片測試裝置，所述晶片測試裝置用以承載多個晶片，所述環境狀態控制裝置能與設置於所述容置室中的所述晶片電性連接，而所述環境狀態控制裝置能通過所述晶片測試裝置對其所承載的多個所述晶片進行一檢測作業； 一抵壓裝置，其設置於所述容置室，所述抵壓裝置包含： 一接觸結構，其具有多個活動槽，各個所述活動槽由所述接觸結構的一接觸面向一縱向方向內凹形成； 多個活動件，各個所述活動件對應設置於一個所述活動槽中；各個所述活動件相反於所述活動槽的一側具有一推抵面；各個所述活動件能沿所述縱向方向於相對應的所述活動槽中活動，且在所述活動件於所述活動槽中活動的過程中，所述推抵面能突出於所述接觸面； 多個限位件，其固定設置於所述接觸結構，多個所述限位件鄰近於多個所述活動槽設置，而多個所述限位件能與所述接觸結構共同限制多個所述活動件於相對應的所述活動槽的活動範圍； 其中，所述晶片測試裝置設置於所述容置室中時，所述抵壓裝置是對應位於所述晶片測試裝置所承載的多個所述晶片的上方； 其中，所述環境狀態控制裝置能使設置於所述容置室中的所述晶片測試裝置及位於所述容置室中的所述抵壓裝置彼此相互靠近地移動，並使多個所述活動件的所述推抵面及所述接觸面一同抵靠於多個所述晶片的一側面； 其中，在多個所述活動件的所述推抵面與所述接觸面一同抵靠於多個所述晶片的所述側面的狀態下，所述環境狀態控制裝置能使設置於所述容置室中的所述晶片測試裝置及位於所述容置室中的所述抵壓裝置彼此相互遠離地移動，而多個所述活動件將對應突出於所述接觸面並推抵原本與所述接觸面相接觸的多個所述晶片； 其中，所述晶片測試裝置設置於所述容置室中，且多個所述活動件的所述推抵面及所述接觸面一同抵靠於多個所述晶片的一側面時，所述中央控制裝置能控制所述晶片測試裝置而對多個所述晶片進行一預定測試程序。
  13. 如請求項12所述的晶片測試系統，其中，各個所述活動件於所述縱向方向的高度，不大於各個所述活動槽的深度，而各個所述活動件能內縮於相對應的所述活動槽中；各個所述活動件內縮於相對應的所述活動槽中時，各個所述活動件的所述推抵面能與所述接觸面齊平。
  14. 如請求項12所述的晶片測試系統，其中，所述抵壓裝置還包含多個彈性件，多個所述彈性件設置於多個所述活動槽中，且各個所述彈性件的一端固定於所述接觸結構，位於各個所述活動槽的各個所述活動件的一側與位於所述活動槽中的至少一個所述彈性件相連接；其中，各個所述活動件的所述推抵面未抵靠所述晶片時，位於各個所述活動槽中的至少一個所述彈性件處於受壓狀態，而各個所述彈性件使其所連接的所述活動件的一部分突出於所述接觸面。
  15. 如請求項14所述的晶片測試系統，其中，所述接觸結構還包含多個彈簧容置槽，各個所述彈簧容置槽是由形成各個所述活動槽的一底壁向遠離所述接觸面的方向內凹形成，而各個所述活動槽與至少兩個所述彈簧容置槽相連通，各個所述彈簧容置槽用以容置一個所述彈性件。
  16. 如請求項12所述的晶片測試系統，其中，多個所述活動槽彼此並排地形成於所述接觸結構，所述接觸結構還包含多個限位槽，各個所述限位槽由所述接觸面沿所述縱向方向內凹形成，各個所述活動槽的兩端分別與兩個所述限位槽相連通，各個所述限位槽的深度小於各個所述活動槽的深度。
  17. 如請求項16所述的晶片測試系統，其中，各個所述活動件具有一推抵部及兩個限位部，所述推抵部設置於所述活動槽中；所述抵壓裝置面對設置於所述容置室中的所述晶片測試裝置時，各個所述活動件的兩個所述限位部分別抵靠兩個所述限位件，而所述推抵部的一部分對應突出於所述接觸面。
  18. 如請求項12所述的晶片測試系統，其中，所述環境控制設備還包含一溫度調節裝置，所述溫度調節裝置與所述抵壓裝置相連接，所述溫度調節裝置與所述環境狀態控制裝置電性連接，所述環境狀態控制裝置能控制所述溫度調節裝置作動，以使所述接觸結構的所述接觸面的溫度到達一預定高溫溫度或一預定低溫溫度。
  19. 如請求項18所述的晶片測試系統，其中，所述抵壓裝置還包含： 一框體，其環繞所述接觸結構設置，所述框體具有一環抵壓面，所述環抵壓面與所述接觸面齊平，或者，所述接觸面高出於所述環抵壓面； 一彈性環形密封件，其設置於所述環抵壓面；當所述接觸面與所述晶片測試裝置所承載的多個所述晶片的一側面相接觸時，所述彈性環形密封件將對應抵壓於所述晶片測試裝置，而所述接觸結構與所述晶片測試裝置之間將對應形成一封閉空間； 其中，所述環境控制設備還連接一抽氣裝置，所述環境狀態控制裝置能控制所述抽氣裝置將所述封閉空間中的空氣向外抽出。
  20. 如請求項19所述的晶片測試系統，其中，所述框體與所述接觸結構之間形成有至少一抽氣間隙，所述框體具有至少一抽氣孔，所述抽氣孔與所述抽氣間隙相連通，而所述抽氣裝置能通過所述抽氣孔及所述抽氣間隙，將所述封閉空間中的空氣向外抽出。
  21. 如請求項19所述的晶片測試系統，其中，所述晶片測試裝置包含至少一第一供電構件，所述容置室中設置有至少一第二供電構件，所述設備本體連接一供電設備；當所述晶片測試裝置設置於所述容置室中時，所述供電設備能通過所述第一供電構件及所述第二供電構件提供電力給所述晶片測試裝置；其中，當所述晶片測試裝置設置於所述容置室中，所述接觸結構抵靠於所述晶片測試裝置所承載的多個所述晶片的所述側面，且所述晶片測試裝置被供電，所述接觸結構達到所述預定高溫溫度或所述預定低溫溫度，並且所述封閉空間內的空氣被所述抽氣裝置向外抽出時，所述環境狀態控制裝置能控制所述晶片測試裝置對其所承載的多個所述晶片進行所述預定測試程序。
  22. 如請求項12所述的晶片測試系統，其中，所述環境控制設備還包含至少一升降裝置，所述升降裝置設置於所述容置室中，所述升降裝置連接所述環境狀態控制裝置；所述環境狀態控制裝置能控制所述升降裝置作動，以使設置於所述容置室中的所述晶片測試裝置於所述容置室中向所述抵壓裝置靠近或遠離。
  23. 如請求項12所述的晶片測試系統，其中，所述晶片測試裝置包含： 至少一電路板，其彼此相反的兩側分別定義為一第一側面及一第二側面； 多個電連接座，其設置於所述第一側面，各個所述電連接座包含： 一電連接座本體，其具有一頂壁及一環側壁，所述頂壁具有一開孔，所述環側壁的一端與所述頂壁的周緣相連接，所述環側壁的另一端抵靠於所述電路板，所述頂壁、所述環側壁及所述電路板共同形成有一容置槽；所述頂壁彼此相反的兩側面定義為一外側面及一內側面，所述內側面位於所述容置槽中；所述頂壁相反於所述電路板的一側定義為一外側面，所述外側面與所述第一固定構件相反於所述電路板的一抵頂面齊平； 一支撐結構，其抵靠於所述電路板，且所述支撐結構位於所述容置槽中，所述支撐結構包含有多個定位孔，各個所述定位孔設置有一個所述定位件； 一升降結構，其設置於所述容置槽中，所述升降結構具有一基部及一承載部，所述基部位於所述容置槽中，所述基部向一側延伸形成所述承載部，所述承載部的至少一部分位於所述開孔中；所述承載部向遠離所述基部的一側延伸形成有多個限位部，多個所述限位部的至少一部分穿出所述開孔，且多個所述限位部及所述承載部共同形成有一晶片容槽，所述晶片容槽用以容置所述晶片；所述升降結構還具有多個連接孔，多個所述連接孔貫穿所述基部及所述承載部； 至少一彈性組件，其設置於所述容置槽中，各個所述彈性組件的一端固定於所述升降結構，各個所述彈性組件的另一端固定於所述支撐結構，多個所述彈性組件受壓所產生的彈性回復力使所述基部抵靠於所述頂壁的所述內側面，且所述升降結構與所述支撐結構之間形成有一間隙； 多個探針組件，各個所述探針組件的一端固定設置於所述支撐結構，且各個所述探針組件的另一端抵頂靠於所述電路板的電接觸結構，多個所述探針組件的另一端穿設於多個所述連接孔； 其中，當所述晶片容槽設置有所述晶片，且所述限位部未被所述接觸結構抵壓時，位於多個所述連接孔中的所述探針組件不與所述晶片的多個電連接部相連接，且所述升降結構的一部分凸伸出所述頂壁的所述外側面； 其中，當所述晶片容槽設置有所述晶片，且所述限位部被所述接觸結構抵壓而向所述電連接座本體內縮，且所述彈性環形密封件與所述第一固定構件的所述抵頂面相互抵壓時，多個所述探針組件將與所述晶片的多個接觸部相連接； 一控制機組，其設置於所述電路板的所述第二側面，所述控制機組包含多個測試模組，各個所述測試模組與一部分的所述電連接座連接。
TW109117014A 2020-05-22 2020-05-22 環境控制設備及晶片測試系統 TWI729822B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109117014A TWI729822B (zh) 2020-05-22 2020-05-22 環境控制設備及晶片測試系統
US17/106,186 US11327111B2 (en) 2020-05-22 2020-11-30 Environment control apparatus and chip testing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109117014A TWI729822B (zh) 2020-05-22 2020-05-22 環境控制設備及晶片測試系統

Publications (2)

Publication Number Publication Date
TWI729822B true TWI729822B (zh) 2021-06-01
TW202144800A TW202144800A (zh) 2021-12-01

Family

ID=77517577

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109117014A TWI729822B (zh) 2020-05-22 2020-05-22 環境控制設備及晶片測試系統

Country Status (2)

Country Link
US (1) US11327111B2 (zh)
TW (1) TWI729822B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI787112B (zh) * 2022-04-14 2022-12-11 四方自動化機械股份有限公司 多模穴測試座結構

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11940478B2 (en) * 2020-12-07 2024-03-26 Duke University Electronic device characterization systems and methods
TWI839902B (zh) * 2022-10-19 2024-04-21 泰可廣科技股份有限公司 探針式測試連接器
CN220023499U (zh) * 2023-03-11 2023-11-14 深圳市硅鑫鸿翊科技有限公司 用于管装芯片烧录和/或测试机的芯片定位及电连接装置
CN118275867B (zh) * 2024-05-30 2024-08-27 深圳宏芯宇电子股份有限公司 芯片测试装置
CN118362763B (zh) * 2024-06-18 2024-10-18 鼎道智芯(上海)半导体有限公司 一种测试装置及测试方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070069752A1 (en) * 2003-05-30 2007-03-29 Akihiko Ito Electronic device test apparatus
TW200801545A (en) * 2006-03-08 2008-01-01 Testmetrix Inc Apparatus and method for testing semiconductor devices
US20110001506A1 (en) * 2009-07-03 2011-01-06 Kabushiki Kaisha Nihon Micronics Testing apparatus for integrated circuit
TW201111803A (en) * 2009-09-25 2011-04-01 Secron Co Ltd Connection unit and a test handler having the connection unit for connecting a semiconductor device to a test apparatus
US8228089B2 (en) * 2009-02-12 2012-07-24 Samsung Electronics Co., Ltd. Wafer test method and wafer test apparatus
TW201350882A (zh) * 2012-06-07 2013-12-16 矽品精密工業股份有限公司 測試裝置及測試方法
TW201538985A (zh) * 2014-03-10 2015-10-16 Johnstech Int Corp 晶圓級積體電路探針陣列及建構方法
TW201625956A (zh) * 2015-01-13 2016-07-16 京元電子股份有限公司 半導體元件測試裝置及其測試設備
TW201800758A (zh) * 2016-06-22 2018-01-01 思達科技股份有限公司 測試裝置、夾持組件及探針卡載具
TW201809685A (zh) * 2012-06-20 2018-03-16 瓊斯科技國際公司 用於積體電路測試機中的測試針之精確對準的對準系統

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI701438B (zh) * 2019-05-06 2020-08-11 美商第一檢測有限公司 檢測設備
TWI705257B (zh) * 2019-07-17 2020-09-21 美商第一檢測有限公司 環境控制設備
TWI745775B (zh) * 2019-11-01 2021-11-11 美商第一檢測有限公司 晶片測試裝置及晶片測試系統
TWI714332B (zh) * 2019-11-01 2020-12-21 美商第一檢測有限公司 環境控制設備及晶片測試系統

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070069752A1 (en) * 2003-05-30 2007-03-29 Akihiko Ito Electronic device test apparatus
TW200801545A (en) * 2006-03-08 2008-01-01 Testmetrix Inc Apparatus and method for testing semiconductor devices
US8228089B2 (en) * 2009-02-12 2012-07-24 Samsung Electronics Co., Ltd. Wafer test method and wafer test apparatus
US20110001506A1 (en) * 2009-07-03 2011-01-06 Kabushiki Kaisha Nihon Micronics Testing apparatus for integrated circuit
TW201111803A (en) * 2009-09-25 2011-04-01 Secron Co Ltd Connection unit and a test handler having the connection unit for connecting a semiconductor device to a test apparatus
TW201350882A (zh) * 2012-06-07 2013-12-16 矽品精密工業股份有限公司 測試裝置及測試方法
TW201809685A (zh) * 2012-06-20 2018-03-16 瓊斯科技國際公司 用於積體電路測試機中的測試針之精確對準的對準系統
TW201538985A (zh) * 2014-03-10 2015-10-16 Johnstech Int Corp 晶圓級積體電路探針陣列及建構方法
TW201625956A (zh) * 2015-01-13 2016-07-16 京元電子股份有限公司 半導體元件測試裝置及其測試設備
TW201800758A (zh) * 2016-06-22 2018-01-01 思達科技股份有限公司 測試裝置、夾持組件及探針卡載具

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI787112B (zh) * 2022-04-14 2022-12-11 四方自動化機械股份有限公司 多模穴測試座結構

Also Published As

Publication number Publication date
US20210364568A1 (en) 2021-11-25
US11327111B2 (en) 2022-05-10
TW202144800A (zh) 2021-12-01

Similar Documents

Publication Publication Date Title
TWI729822B (zh) 環境控制設備及晶片測試系統
TWI745775B (zh) 晶片測試裝置及晶片測試系統
TWI714332B (zh) 環境控制設備及晶片測試系統
US10976362B2 (en) Electronics tester with power saving state
TWI797770B (zh) 用於半導體裝置的大量測試之屏蔽式插座及載體
JP4765127B1 (ja) トレーユニットおよび半導体デバイスの検査装置
US6853209B1 (en) Contactor assembly for testing electrical circuits
TWI745913B (zh) 系統級測試設備及系統級測試系統
TWI701438B (zh) 檢測設備
TWI700501B (zh) 檢測設備
TWI705257B (zh) 環境控制設備
TWI705250B (zh) 晶片測試裝置
TW202217342A (zh) 抵壓組件及晶片測試設備
TWI748705B (zh) 晶片托盤套件及晶片測試設備
TW202307444A (zh) 晶片檢測設備
TWI705253B (zh) 檢測設備、晶片承載裝置及電連接單元
CN113740701B (zh) 环境控制设备及芯片测试系统
CN112802536B (zh) 芯片测试装置及芯片测试系统
CN112798922B (zh) 环境控制设备及芯片测试系统
CN113533928A (zh) 系统级测试设备及系统级测试系统
JP2015055511A (ja) 半導体デバイスの検査ユニット
US20100184304A1 (en) Retractable Protection Mechanism For Electrical Connection Pins
CN111951877B (zh) 检测设备
KR20240083668A (ko) 테스트 트레이 및 이를 포함하는 테스트 핸들러
JP2014173907A (ja) 半導体デバイスの検査ユニット