TWI755006B

TWI755006B - 具有附加電路板轉接器之積體電路測試裝置

Info

Publication number: TWI755006B
Application number: TW109125874A
Authority: TW
Inventors: 信邦何
Original assignee: 陽榮科技股份有限公司
Priority date: 2020-07-30
Filing date: 2020-07-30
Publication date: 2022-02-11
Also published as: TW202204915A

Abstract

為了提升積體測試電路板的使用面積情形，提供一種具有附加電路板轉接器之積體電路測試裝置，包括：一積體測試電路板、至少二插座連接器以及複數個特定導電貫穿孔。其中，上述至少二插座連接器彼此相鄰設置在積體測試電路板的一表面，用以分別裝載一待測積體電路裝置。上述特定導電貫穿孔則位於插座連接器之相對表面並貫穿積體測試電路板，特定導電貫穿孔用以電性相連待測積體電路裝置與附加電路板轉接器。因而能有效地利用PCB並增加其單位面積的使用率，且因插座連接器和特定導電貫穿孔的設置，而能確保各附加電路板轉接器與待測積體電路裝置之間的距離為最短的距離，以減少經傳輸的訊號衰減及其差異。

Description

具有附加電路板轉接器之積體電路測試裝置

本發明涉及一種具有附加電路板轉接器之積體電路測試裝置，尤其是涉及一種待測之積體電路元件的具有附加電路板轉接器之積體電路測試裝置。

在習知的積體電路(integrated circuit，簡稱為IC)元件測試中，由於待測積體電路裝置(亦即被測器件，device under test，簡稱為DUT)常具有多個需要測試的功能元件(components)，因此常需要透過多個轉接器同時進行生產測試。而因為這些大量的轉接器會占用大量的面積及空間，便需要增加積體電路元件測試的所需面積，甚至同樣的DUT需要進行多次的測試，才能完成大量功能元件的測試。

為測試積體電路，必須設計與自動測試設備(automatic test equipment，簡稱為ATE或tester)相接的IC、負載板(loadboards，即常稱的PCBs)，才能容納DUT測試插座以及與DUT電性連接的所有相關元件，並直接複製實際產品的操作環境進行檢測。為了能製造出具有高密度和高性能的負載板，理想上，每個元件間的距離應盡可能地短。由於受限於許多設備的限制，負載板上的元件空間因此至關重要。許多IC製造商因此常面臨難以決定哪個元件最適合放置在DUT旁的問題。在多數的情況下，他們為了要滿足生產測試的需求，別無選擇，而僅能將測試電路細切為多組硬體。就經濟考量而言，多次插拔測試、測試循環及其所造成的其他人工和材料成本，將使得IC製造的成本大幅提升，同時也造成產品上市時間上的延遲。

為解決上述問題，發展出一種具有附加電路板轉接器之積體電路測試裝置。多個待測積體電路裝置(DUT)可分別透過多個插座連接器設置在積體測試電路板(亦即印刷電路板，printed circuit board，簡稱為PCB)的一表面，而多個附加電路板轉接器則可以最短距離對應插座連接器設置在PCB的另一表面。而且，附加電路板轉接器可透過貫穿PCB的特定導電貫穿孔(PCB vias)與DUT電性連接，而使得DUT能以最短距離的方式與附加電路板轉接器電性連接，以有效地縮短DUT及附加電路板轉接器間的訊號傳輸距離。藉此，解決習知技術中，因附加電路板轉接器(亦即元件)或DUT的設置，而造成傳輸過程中的訊號衰減問題。也因此，能提供更大的PCB使用面積，且在相同單位PCB面積的情況下，能測試更多數量的附加電路板轉接器(亦即元件)或DUT，而能成功降低測試所需的時間及成本。

隨著IC的內部架構不斷縮小，現今的晶圓製程已有效地將信號水準降低至0.75V左右。因此，信號抗噪性(signal noise immunity)和功率傳輸網絡(power delivery network，簡稱為PDN)阻抗便逐漸成為半導體設計和製造中的關鍵挑戰。本發明透過有效地縮短元件間的路徑距離，並因此關鍵性降低其寄生電阻、電感和電容，從而解決了上述問題。據此，DUT可以在更大的性能範圍內運作，並具有更高的工作速度極限和更低的電感PDN，從而允許高開關速率且降低整體信噪比。

具體而言，本發明提供一種具有附加電路板轉接器之積體電路測試裝置，包括：一積體測試電路板及一附加電路板轉接器。

上述積體測試電路板，包括：至少二插座連接器及複數個特定導電貫穿孔。上述至少二插座連接器，相鄰設置在積體測試電路板的一表面，分別用以裝載一待測積體電路裝置。上述特定導電貫穿孔，相對插座連接器並貫穿積體測試電路板設置，以電性連接待測積體電路裝置。

依據一實施例，其中上述積體測試電路板可僅包括一插座連接器，用以裝載一待測積體電路裝置。

上述附加電路板轉接器，相對插座連接器設置在積體測試電路板的另一表面，並以最短距離電性連接特定之上述特定導電貫穿孔，以減少附加電路板轉接器與插座連接器之間的訊號衰減。

依據另一實施例，其中附加電路板轉接器具有複數個探針，用以直接接觸特定導電貫穿孔。

依據又一實施例，其中探針為彈簧針(pogo pins)、導電膠或垂直導通探針。

依據又一實施例，其中附加電路板轉接器包括高速(high speed)元件及低噪(low noise)元件。

依據又一實施例，其中高速元件包括固態繼電器(SSR)、高速連接器、記憶體、射頻被動元件以及射頻主動元件。

依據又一實施例，其中高速元件之高速訊號包括SATA、PCIe、USB、MIPI、HDMI、記憶體及射頻。

依據又一實施例，其中記憶體包括雙倍資料率(DDR)記憶體及快閃(flash)記憶體。

依據又一實施例，其中低噪元件包括運算放大器(OP)、數位類比轉換器(DAC)、類比數位轉換器(ADC)以及光傳感器。

依據又一實施例，其中待測積體電路裝置的高密度(high density)封裝，包括球柵陣列(BGA)封裝，以及晶粒尺寸封裝(CSP)。

本發明除提供一種具有附加電路板轉接器之積體電路測試裝置之外，更提供一種具有附加電路板轉接器之積體電路測試裝置之用途，係用於測試固態硬碟控制器(SSD controller)或記憶體控制器(memory controller)之積體電路。

除此之外，本發明更提供一種具有附加電路板轉接器之積體電路測試方法，包括以下步驟：相鄰設置至少二插座連接器在一積體測試電路板之一表面。

相對該些插座連接器設置複數個附加電路板轉接器在該積體測試電路板之另一表面，以透過最短距離電性連接特定之該些插座連接器及特定之該些附加電路板轉接器。

設置複數個待測積體電路裝置在該些插座連接器上，以進行積體電路測試。

依據一實施例，其中附加電路板轉接器具有複數個探針，以透過最短距離電性連接特定之該些插座連接器及特定之該些附加電路板轉接器。

依據另一實施例，其中探針為彈簧針(pogo pins)、導電膠或垂直導通探針。

根據上述，本發明因此可達成以下功效：

(1)相較於習知技術，本發明能有效地利用PCB，使其單位面積所能容納的附加電路板轉接器(元件)或DUT的數量增加，且在相同的PCB面積的情況下，能檢測更多數量的待測積體電路裝置。

(2)此外，由於各附加電路板轉接器與各對應的DUT之間，係以最短距離設置。而最短距離的設置，即能確保訊號係在低電阻值、低電感值及低電容值的環境下進行傳輸，故能在現今低電壓的環境下，仍能提供高電流及高速的訊號。亦即，除了能減少附加電路板轉接器或DUT因傳輸距離而造成測試訊號的衰減之外，更能提升附加電路板轉接器(元件)的電性能。

(3)另外，由於最短距離的設計，本發明可更進一步改善在習知技術中，因測試訊號傳輸距離長，而造成測試訊號以指數驟減，並間接導致在後續檢測上的誤判(例如正常的DUT判定為不合格的DUT)，甚至是降低產品檢測良率(yield rate)。

(4)綜合以上，本發明確實能無須多次插拔DUT，而能省卻檢測所需程序，也因此能縮短檢測所需時間、降低檢測所需成本。

10:具有附加電路板轉接器之積體電路測試裝置

20:積體測試電路板

22:特定導電貫穿孔

30:插座連接器

40:附加電路板轉接器

42:探針

50:待測積體電路裝置

為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附附圖之說明如下：圖1所繪為本發明具有附加電路板轉接器之積體電路測試裝置之一實施例的立體示意圖。

圖2所繪為本發明具有附加電路板轉接器之積體電路測試裝置之一實施例的結構剖面圖。

有鑑於上述待克服的問題，本發明發展出一種具有附加電路板轉接器之積體電路測試裝置，係將各插座連接器設置在PCB的一表面，並將各DUT插入對應的插座連接器；而各附加電路板轉接器則對應各插座連接器及DUT，設置在PCB的另一表面。其中，各附加電路板轉接器可直接透過貫穿PCB的特定導電貫穿孔，電性連接到各插座連接器及DUT。而由於特定導電貫穿孔係貫穿PCB，故各插座連接器/DUT與各附加電路板轉接器間，能以最短距離相互電性連接，並減少訊號在傳輸過程中所需的傳輸距離，以提升DUT與各附加電路板轉接器之電性能，並降低其因傳輸距離所導致的訊號衰減。

而本發明之結構經過上述傳輸距離的縮減後，DUT因此可達到傳輸速度增加、傳輸時間縮短、傳輸資料量增加或對抗雜訊能力增加等功效。

為更清楚說明本發明之實施方式，請參閱圖1-2，圖1所繪為依據本發明一實施例之一種具有附加電路板轉接器之積體電路測試裝置的立體示意圖，圖2所繪為本發明一實施例之一種具有附加電路板轉接器之積體電路測試裝置的結構剖面圖，其中圖2係圖1中沿切線A-A’的剖面結構圖。在圖1-2中，具有附加電路板轉接器之積體電路測試裝置10包括積體測試電路板20及多個附加電路板轉接器40。

上述積體測試電路板20包括：至少二插座連接器30及複數個特定導電貫穿孔22。

上述至少二插座連接器30相鄰設置在積體測試電路板20的一表面，以充分利用積體測試電路板20的有限面積，提升積體測試電路板20的單位面積使用情況。已設置完成的至少二插座連接器30，可用以分別且獨立地裝載至少一個待測積體電路裝置50。

依據一實施例，其中上述積體測試電路板20可僅包括一插座連接器30，用以裝載待測積體電路裝置50。

依據另一實施例，其中上述積體測試電路板20亦可直接裝載一待測積體電路裝置50，而無須透過任何插座連接器30，即可透過最短距離電性連接至附加電路板轉接器40。更進一步地，上述附加電路板轉接器40可與多層有機(multiple layer organic，簡稱為MLO)載板或多層陶瓷(multiple layer ceramic，簡稱為MLC)載板相結合應用。

依據又一實施例，上述插座連接器30與特定導電貫穿孔22之間，係透過如彈簧針(pogo pins)、導電膠、BGA上導電球、封裝(包括QFP及QFN)pin腳(亦即接腳)或其他電性連接結構，進行電性連接。

上述特定導電貫穿孔22，相對插座連接器30並貫穿積體測試電路板20設置，以電性連接待測積體電路裝置50。其中，上述特定導電貫穿孔22可透過以下方式電性連接，包括導通孔在墊(vias-in-pad，簡稱為VIP)、機構鑽孔後鍍銅、雷射鑽孔後鍍銅、導電膠以及其他電性連接結構。

此外，不同的附加電路板轉接器40具有不同位置組合的探針或端子，因此可選擇性地與部分的特定導電貫穿孔22電性相連，以進一步測試待測積體電路裝置50的不同電性測試功能。

上述附加電路板轉接器40，相對插座連接器30設置在積體測試電路板20的另一表面，並以最短距離電性連接特定之上述特定導電貫穿孔22，以減少附加電路板轉接器40與插座連接器30之間在傳輸過程中傳輸訊號衰減，且上述最短距離能確保上述傳輸過程係於低電阻、低電容及低電感的環境下進行傳輸，而可提供高電流及高速訊號等的電性能表現。

依據又一實施例，上述附加電路板轉接器40具有多個探針42(probe pins)，用以直接接觸特定導電貫穿孔22，以電性連接插座連接器30、待測積體電路裝置50及附加電路板轉接器40。亦即，在上述特定導電貫穿孔22至上述探針42之間，或上述探針42至上述附加電路板轉接器40之間，皆不需要再透過其他導線或訊號線使其相連而拉長距離，而能讓上述待測積體電路裝置50和附加電路板轉接器40之間係以最短距離相連接。

依據又一實施例，上述探針42可為彈簧針(pogo pins)、導電膠或垂直導通探針。其中，上述探針42的突出長度為可伸縮地調整，以緊密接觸特定導電貫穿孔22而電性連接插座連接器30及其上之待測積體電路裝置50。其中，上述彈簧針可包括單針(例如直立式、帶尾式、雙頭式或浮動式)以及連接器(例如直立式或側接式)。

依據又一實施例，上述待測積體電路裝置50可為積體電路元件，例如固態硬碟控制器(solid-state drive controller，簡稱為SSD controller)。亦即，依據一實施例，上述具有附加電路板轉接器之積體電路測試裝置10之用途，係用於測試固態硬碟控制器(SSD controller)或記憶體控制器(memory controller)之積體電路。

依據又一實施例，上述附加電路板轉接器40可包括高速(high speed)元件及低噪(low noise)元件。

具體而言，上述高速元件可包括固態繼電器(solid-state relay，簡稱為SSR)、高速連接器(high speed connector)、記憶體(memory)、射頻被動元件(radio-frequency[RF]passive device)、射頻主動元件(radio-frequency[RF]active device)以及同軸電纜(coaxial cable，例如RF cable assemblies或microwave cable assemblies)。

其中，上述高速元件之高速訊號包括SATA、PCIe、USB、MIPI、HDMI、記憶體及射頻。

另外，上述低噪元可件包括運算放大器(operational amplifier，簡稱為OP)、數位類比轉換器(digital to analog converter，簡稱為DAC)、類比數位轉換器(analog to digital converter，簡稱為ADC)以及光傳感器(optical sensor)。

依據又一實施例，上述待測積體電路裝置50的高密度(high density)封裝，可為任何可用的封裝，例如球柵陣列(ball grid array，簡稱為BGA)封裝或晶粒尺寸封裝(chip scale package簡稱為CSP)。

另外，在多個具有附加電路板轉接器之積體電路測試裝置10之間可透過例如堆疊式封裝層疊(stacked package on package，簡稱為PoP)的方式進行堆疊，以在大幅提升單一具有附加電路板轉接器之積體電路測試裝置10之單位面積測試效率的情況下，更能同時大幅提升多個具有附加電路板轉接器之積體電路測試裝置10之單位體積測試效率。

除此之外，本發明更提供一種具有附加電路板轉接器之積體電路測試方法，包括以下步驟：首先，相鄰設置至少二插座連接器30在積體測試電路板20之一表面。

接著，相對插座連接器30設置附加電路板轉接器40在積體測試電路板20之另一表面，以透過最短距離電性連接特定之插座連接器30及特定之附加電路板轉接器40。

接著，設置待測積體電路裝置50在插座連接器30上，即可針對待測積體電路裝置50進行積體電路測試。

依據又一實施例，其中附加電路板轉接器40具有複數個探針42，以透過最短距離電性連接特定之該些插座連接器30及特定之該些附加電路板轉接器40。詳細已如前述，在此不再贅述。

依據又一實施例，其中探針42為彈簧針(pogo pins)、導電膠或垂直導通探針。詳細已如前述，在此不再贅述。

綜合以上，本發明提供一種具有附加電路板轉接器之積體電路測試裝置，能充分利用PCB的上下雙面空間，亦即在PCB的一表面設置一個或多個待測積體電路裝置，並在PCB的另一表面以最短距離設置多個具有不同電性測試功能或用途的附加電路板轉接器。

更具體而言，上述待測積體電路裝置及附加電路板轉接器之間，係透過插座連接器、多個特定導電貫穿孔(甚至是探針)，直接地以最短距離相互電性連接。因此，不再是以傳統的拉線方式，來連接待測積體電路裝置及附加電路板轉接器，而拉長其間距離。據此，本發明因而能有效地利用PCB，使其單位面積所能容納的附加電路板轉接器(元件)或DUT 的數量增加，增加其單位面積的使用率。除此之外，本發明更因插座連接器、特定導電貫穿孔及探針的設置，而能確保各附加電路板轉接器相鄰待測積體電路裝置的距離，皆為固定且相同之最短距離，故能在減少訊號於傳輸過程中訊號衰減的同時，亦能提供更佳的電性能表現。

本發明在本文中僅以較佳實施例揭露，然任何熟習本技術領域者應能理解的是，上述實施例僅用於描述本發明，並非用以限定本發明所主張之專利權利範圍。舉凡與上述實施例均等或等效之變化或置換，皆應解讀為涵蓋於本發明之精神或範疇內。因此，本發明之保護範圍應以下述之申請專利範圍所界定者為準。