JP2011128159A - 信号測定方法及び装置 - Google Patents
信号測定方法及び装置 Download PDFInfo
- Publication number
- JP2011128159A JP2011128159A JP2010281329A JP2010281329A JP2011128159A JP 2011128159 A JP2011128159 A JP 2011128159A JP 2010281329 A JP2010281329 A JP 2010281329A JP 2010281329 A JP2010281329 A JP 2010281329A JP 2011128159 A JP2011128159 A JP 2011128159A
- Authority
- JP
- Japan
- Prior art keywords
- die
- electrode
- measuring device
- signal
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
- G01R31/318511—Wafer Test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
- G01R31/318513—Test of Multi-Chip-Moduls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06596—Structural arrangements for testing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【解決手段】絶縁基板16に少なくとも1つのダイ12,14と測定機器44を設け、ダイを測定機器に電気的に接続するための少なくとも1つの導電路と測定機器を絶縁基板の面上の電極に電気的に接続する他の導電路とを有する。絶縁基板の電極を回路基板18の電極20に電気的に接続して、測定機器が回路基板の電極に電気的に接続される。インタフェース・ポートが回路基板に設けられ、回路基板の電極に電気的に接続される。測定機器を介してダイ及びインタフェース・ポートの間で信号が伝送される。
【選択図】図3
Description
(1)パッケージ内に配置するダイの信号を測定する方法であって;上記ダイを上記測定機器に電気的に接続する少なくとも1つの導電路と上記測定機器を上記絶縁基板の面の電極に電気的に接続する他の導電路とを有する絶縁基板上に少なくとも1つのダイ及び測定機器を配置し;インタフェース・ポートに接続される回路基板の電極に上記絶縁基板の電極を電気的に接続して、上記測定機器を上記回路基板の電極に電気的に接続するように、上記回路基板上に上記絶縁基板を取り付け(マウントし);上記測定機器を介して上記ダイ及び上記インタフェース・ポートの間で信号を伝送する信号測定方法。
(2)パッケージ内に配置されたダイの信号を測定する装置であって;少なくとも1つのダイと測定機器が設けられ、上記ダイを上記測定機器に電気的に接続するための少なくとも1つの導電路と上記測定機器を絶縁基板の面上の電極に電気的に接続する他の導電路を有する上記絶縁基板と;上記絶縁基板の電極を回路基板の電極に電気的に接続するように上記絶縁基板が設けられて、上記測定機器が上記回路基板の電極に電気的に接続される上記回路基板と;上記回路基板に設けられ、上記回路基板の電極に電気的に接続されたインタフェース・ポートとを具え;上記測定機器を介して上記ダイ及び上記インタフェース・ポートの間で信号が伝送される信号測定装置。
(3)上記絶縁基板がセラミック基板であり、上記セラミック基板の導電路が導電金属によりビア・カバーされる概念2の信号測定装置。
(4)上記インタフェース・ポートがJTAGインタフェース・ポートである概念2の信号測定装置。
(5)パッケージ内に設けられたダイの信号を測定する方法であって;測定機器が埋め込まれた半導体基板に少なくとも1つのダイを設け、上記半導体基板が上記ダイを上記測定機器に電気的に接続する少なくとも1つの導電路と、上記測定機器を上記半導体基板の面の電極に電気的に接続する他の導電路を有し;上記半導体基板の電極を回路基板の電極に電気的に接続するように上記半導体基板を上記回路基板に設けて、上記測定機器が上記回路基板の電極に電気的に接続され、上記回路基板の電極がインタフェース・ポートに接続され;上記測定機器を介して上記ダイ及び上記インタフェース・ポートの間で信号を伝送する信号測定方法。
(6)パッケージ内に配置されるダイの信号を測定する装置であって;少なくとも1つのダイが設けられ、半導体基板に埋め込まれた測定機器、上記ダイを上記測定機器に電気的に接続する少なくとも1つの第1導電路、上記測定機器を上記半導体基板面上の電極に電気的に接続する少なくとも1つの第2導電路を有する上記半導体基板と;上記半導体基板の電極を回路基板の電極に電気的に接続するように上記半導体基板が設けられ、上記測定機器を回路基板の電極に電気的に接続する上記回路基板と;上記回路基板に設けられ、上記回路基板の電極に電気的に接続されたインタフェース・ポートとを具え;上記測定機器を介して上記ダイ及び上記インタフェース・ポートの間で信号を伝送する信号測定装置。
(7)上記半導体基板がシリコン・キャリア基板である概念6の信号測定装置。
(8)上記インタフェース・ポートがJTAGインタフェース・ポートである概念6の信号測定装置。
(9)上記半導体基板内に埋め込まれ、上記第1導電路を上記埋め込み測定機器に選択的に接続して、上記ダイからの信号を上記埋め込み測定機器に供給するクロスポイント・スイッチを更に具える概念6の信号測定装置。
(10)上記半導体基板内に埋め込まれ、上記第1導電路を上記埋め込み測定機器に選択的に接続して、上記埋め込み測定機器の信号を上記ダイに供給するクロスポイント・スイッチを更に具える概念6の信号測定装置。
(11)上記半導体基板内に埋め込まれ、上記第1導電路を上記埋め込み測定機器に選択的に接続して、上記ダイからの信号を上記埋め込み測定機器に供給すると共に上記埋め込み測定機器の信号を上記ダイに同時に供給するクロスポイント・スイッチを更に具える概念6の信号測定装置。
(12)上記半導体基板に埋め込まれたメモリ又はプログラマブル・ロジック回路を更に具える概念6の信号測定装置。
(13)ダイと;少なくとも1つの第1電極を有する回路基板と;上記ダイ及び上記回路基板の間に設けられ、上記回路基板の第1電極に電気的に接続された少なくとも1つの導電路を有する第1インターポーザと;測定機器が埋め込まれ、上記ダイ及び上記第1インターポーザの間に挿入され、上記ダイを上記第1インターポーザの第1導電路に電気的に接続する少なくとも1つの第1導電路を有し、上記第1導電路が上記埋め込み測定機器に電気的に接続された第2半導体インターポーザとを具え;上記回路基板は、インタフェース・ポートに電気的に接続された少なくとも1つの第2電極を有し;上記第1インターポーザは、上記埋め込み測定機器を上記回路基板の第2電極に電気的に接続する少なくとも1つの第2導電路を有し;上記測定機器を介して上記ダイ及び上記インタフェース・ポートの間で信号を伝送する装置。
(14)上記第2半導体インターポーザがシリコン・キャリア基板であり、上記シリコン・キャリア基板の導電路がスルー・シリコン・ビアである概念13の装置。
(15)上記測定機器が必要ないときに、上記第2インターポーザの導電路の物理的配置により、上記ダイを上記第1インターポーザに直接設けることができる概念13の装置。
(16)上記測定機器が複数であり、上記第2インターポーザの第1導電路の大多数が複数の上記測定機器に個別に電気的に接続される概念13の装置。
(17)上記第2半導体インターポーザに埋め込まれたメモリ又はプログラマブル・ロジック回路を更に具えた概念13の装置。
12、14 ダイ
16 モジュール基板
18 ECB(食刻回路基板)
20 電極(又はパッド)
22 バンプ
23 カバー
42 電極
44 測定機器
48 シリコン基板
50 測定機器
51 測定機器用制御器
52 クロスポイント・スイッチ
54 メモリ
56 プログラマブル・ロジック回路
60 第1インターポーザ
62 第2半導体インターポーザ
64、65、67 信号路
Claims (5)
- パッケージ内に配置するダイの信号を測定する方法であって、
上記ダイを上記測定機器に電気的に接続する少なくとも1つの導電路と上記測定機器を上記絶縁基板の面の電極に電気的に接続する他の導電路とを有する絶縁基板上に少なくとも1つのダイ及び測定機器を配置し、
インタフェース・ポートに接続される回路基板の電極に上記絶縁基板の電極を電気的に接続して、上記測定機器を上記回路基板の電極に電気的に接続するように、上記回路基板上に上記絶縁基板を取り付け、
上記測定機器を介して上記ダイ及び上記インタフェース・ポートの間で信号を伝送する信号測定方法。 - パッケージ内に配置されたダイの信号を測定する装置であって、
少なくとも1つのダイと測定機器が設けられ、上記ダイを上記測定機器に電気的に接続するための少なくとも1つの導電路と上記測定機器を絶縁基板の面上の電極に電気的に接続する他の導電路を有する上記絶縁基板と、
上記絶縁基板の電極を回路基板の電極に電気的に接続するように上記絶縁基板が設けられて、上記測定機器が上記回路基板の電極に電気的に接続される上記回路基板と、
上記回路基板に設けられ、上記回路基板の電極に電気的に接続されたインタフェース・ポートとを具え、
上記測定機器を介して上記ダイ及び上記インタフェース・ポートの間で信号が伝送される信号測定装置。 - パッケージ内に設けられたダイの信号を測定する方法であって、
測定機器が埋め込まれた半導体基板に少なくとも1つのダイを設け、上記半導体基板が上記ダイを上記測定機器に電気的に接続する少なくとも1つの導電路と、上記測定機器を上記半導体基板の面の電極に電気的に接続する他の導電路を有し、
上記半導体基板の電極を回路基板の電極に電気的に接続するように上記半導体基板を上記回路基板に設けて、上記測定機器が上記回路基板の電極に電気的に接続され、上記回路基板の電極がインタフェース・ポートに接続され、
上記測定機器を介して上記ダイ及び上記インタフェース・ポートの間で信号を伝送する信号測定方法。 - パッケージ内に配置されるダイの信号を測定する装置であって、
少なくとも1つのダイが設けられ、半導体基板に埋め込まれた測定機器、上記ダイを上記測定機器に電気的に接続する少なくとも1つの第1導電路、上記測定機器を上記半導体基板面上の電極に電気的に接続する少なくとも1つの第2導電路を有する上記半導体基板と、
上記半導体基板の電極を回路基板の電極に電気的に接続するように上記半導体基板が設けられ、上記測定機器を上記回路基板の電極に電気的に接続する上記回路基板と、
上記回路基板に設けられ、上記回路基板の電極に電気的に接続されたインタフェース・ポートとを具え、
上記測定機器を介して上記ダイ及び上記インタフェース・ポートの間で信号を伝送する信号測定装置。 - ダイと、
少なくとも1つの第1電極を有する回路基板と、
上記ダイ及び上記回路基板の間に設けられ、上記回路基板の第1電極に電気的に接続された少なくとも1つの導電路を有する第1インターポーザと、
測定機器が埋め込まれ、上記ダイ及び上記第1インターポーザの間に挿入され、上記ダイを上記第1インターポーザの第1導電路に電気的に接続する少なくとも1つの第1導電路を有し、上記第1導電路が上記埋め込み測定機器に電気的に接続された第2半導体インターポーザとを具え、
上記回路基板は、インタフェース・ポートに電気的に接続された少なくとも1つの第2電極を有し、
上記第1インターポーザは、上記埋め込み測定機器を上記回路基板の第2電極に電気的に接続する少なくとも1つの第2導電路を有し、
上記測定機器を介して上記ダイ及び上記インタフェース・ポートの間で信号を伝送する装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/642,278 US8384411B2 (en) | 2009-12-18 | 2009-12-18 | Method and device for measuring inter-chip signals |
US12/642,278 | 2009-12-18 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014005238A Division JP2014062925A (ja) | 2009-12-18 | 2014-01-15 | 信号測定装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011128159A true JP2011128159A (ja) | 2011-06-30 |
Family
ID=43629130
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010281329A Pending JP2011128159A (ja) | 2009-12-18 | 2010-12-17 | 信号測定方法及び装置 |
JP2014005238A Pending JP2014062925A (ja) | 2009-12-18 | 2014-01-15 | 信号測定装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014005238A Pending JP2014062925A (ja) | 2009-12-18 | 2014-01-15 | 信号測定装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8384411B2 (ja) |
EP (1) | EP2341356B1 (ja) |
JP (2) | JP2011128159A (ja) |
CN (1) | CN102103185A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015534729A (ja) * | 2012-10-05 | 2015-12-03 | マイクロン テクノロジー, インク. | 半導体デバイスにおける寄生通電の除去に関するデバイス、システム及び方法 |
KR20170016450A (ko) * | 2014-06-23 | 2017-02-13 | 지글루, 인크. | 모듈형 적층 집적 회로를 제조하기 위한 시스템 및 방법 |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9170901B2 (en) | 2009-08-18 | 2015-10-27 | Lexmark International, Inc. | System and method for analyzing an electronics device including a logic analyzer |
US8516304B2 (en) * | 2009-08-18 | 2013-08-20 | Lexmark International, Inc. | Integrated circuit including a programmable logic analyzer with enhanced analyzing and debugging capabilities and a method therefor |
US8914681B2 (en) * | 2009-08-18 | 2014-12-16 | Lexmark International, Inc. | Integrated circuit including a programmable logic analyzer with enhanced analyzing and debugging capabilities and a method therefor |
JP2011196934A (ja) * | 2010-03-23 | 2011-10-06 | Hitachi Ltd | 試験方法およびそれに用いられるインターポーザ |
EP2372379B1 (en) * | 2010-03-26 | 2013-01-23 | Imec | Test access architecture for TSV-based 3D stacked ICS |
US8347260B2 (en) * | 2010-09-13 | 2013-01-01 | International Business Machines Corporation | Method of designing an integrated circuit based on a combination of manufacturability, test coverage and, optionally, diagnostic coverage |
US8615694B2 (en) | 2011-02-07 | 2013-12-24 | Texas Instruments Incorporated | Interposer TAP boundary register coupling stacked die functional input/output data |
US8880968B2 (en) * | 2011-04-26 | 2014-11-04 | Texas Instruments Incorporated | Interposer having functional leads, TAP, trigger unit, and monitor circuitry |
WO2013004836A1 (en) * | 2011-07-06 | 2013-01-10 | Imec | Test access architecture for interposer-based 3d die stacks |
US8860448B2 (en) * | 2011-07-15 | 2014-10-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Test schemes and apparatus for passive interposers |
CN103018581A (zh) * | 2011-09-23 | 2013-04-03 | 丽台科技股份有限公司 | 模组电路板的测试治具 |
CN105977180B (zh) * | 2012-01-06 | 2020-05-08 | 日月光半导体制造股份有限公司 | 具有测试结构的半导体封装元件及其测试方法 |
US9910086B2 (en) | 2012-01-17 | 2018-03-06 | Allen Czamara | Test IP-based A.T.E. instrument architecture |
US8977919B2 (en) * | 2012-02-21 | 2015-03-10 | Texas Instruments Incorporated | Scan, test, and control circuits coupled to IC surfaces contacts |
US9026872B2 (en) * | 2012-08-16 | 2015-05-05 | Xilinx, Inc. | Flexible sized die for use in multi-die integrated circuit |
US10101381B2 (en) * | 2012-08-31 | 2018-10-16 | Intel Corporation | Space transformation methods |
TWI468704B (zh) | 2012-11-19 | 2015-01-11 | Ind Tech Res Inst | 中介層的測試方法 |
US9230682B2 (en) * | 2012-12-26 | 2016-01-05 | Broadcom Corporation | Method and system for automated device testing |
US9128148B2 (en) * | 2013-03-07 | 2015-09-08 | Xilinx, Inc. | Package integrity monitor with sacrificial bumps |
US9547034B2 (en) | 2013-07-03 | 2017-01-17 | Xilinx, Inc. | Monolithic integrated circuit die having modular die regions stitched together |
US9583426B2 (en) | 2014-11-05 | 2017-02-28 | Invensas Corporation | Multi-layer substrates suitable for interconnection between circuit modules |
US9515035B2 (en) | 2014-12-19 | 2016-12-06 | International Business Machines Corporation | Three-dimensional integrated circuit integration |
US10060966B2 (en) * | 2015-03-24 | 2018-08-28 | Intel Corporation | Method and apparatus for enhancing guardbands using “in-situ” silicon measurements |
US10283492B2 (en) * | 2015-06-23 | 2019-05-07 | Invensas Corporation | Laminated interposers and packages with embedded trace interconnects |
US9646952B2 (en) * | 2015-09-17 | 2017-05-09 | Intel Corporation | Microelectronic package debug access ports |
US10262911B1 (en) * | 2016-12-14 | 2019-04-16 | Xilinx, Inc. | Circuit for and method of testing bond connections between a first die and a second die |
EP3336564B1 (en) * | 2016-12-15 | 2019-11-13 | Nxp B.V. | Integrated circuit on chip instrument controller |
US10302694B2 (en) * | 2016-12-27 | 2019-05-28 | Texas Instruments Incorporated | Interposer based test program evaluation |
US10317459B2 (en) * | 2017-04-03 | 2019-06-11 | Nvidia Corporation | Multi-chip package with selection logic and debug ports for testing inter-chip communications |
US10866283B2 (en) | 2018-11-29 | 2020-12-15 | Nxp B.V. | Test system with embedded tester |
JP2024514321A (ja) | 2021-04-08 | 2024-04-01 | テクトロニクス・インコーポレイテッド | 高精度、高帯域幅スイッチング・アッテネータ関連アプリケーション |
CN118069434A (zh) * | 2022-11-24 | 2024-05-24 | 英业达科技有限公司 | 适用于SlimSAS插槽的检测系统及其方法 |
CN116699371B (zh) * | 2023-08-08 | 2023-11-21 | 北京燧原智能科技有限公司 | 一种多芯片封装的老化测试方法和老化测试电路 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08101255A (ja) * | 1994-09-29 | 1996-04-16 | Mitsubishi Electric Corp | マルチチップモジュール |
JP2001305189A (ja) * | 2000-04-24 | 2001-10-31 | Matsushita Electric Ind Co Ltd | 半導体装置 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5321277A (en) * | 1990-12-31 | 1994-06-14 | Texas Instruments Incorporated | Multi-chip module testing |
JPH07231021A (ja) * | 1994-02-21 | 1995-08-29 | Aging Tesuta Kaihatsu Kyodo Kumiai | ウエハーバーンイン装置 |
US5517515A (en) * | 1994-08-17 | 1996-05-14 | International Business Machines Corporation | Multichip module with integrated test circuitry disposed within interposer substrate |
JPH08129048A (ja) * | 1994-10-31 | 1996-05-21 | Ando Electric Co Ltd | 狭ピッチic用コンタクトボードの接地強化板 |
JP4022698B2 (ja) * | 1998-02-02 | 2007-12-19 | ソニー株式会社 | 検査回路基板 |
JP2002005999A (ja) * | 2000-06-20 | 2002-01-09 | Advantest Corp | 半導体試験装置 |
JP3830020B2 (ja) * | 2000-10-30 | 2006-10-04 | 株式会社日立製作所 | 半導体集積回路装置 |
JP2004028885A (ja) * | 2002-06-27 | 2004-01-29 | Fujitsu Ltd | 半導体装置、半導体パッケージ及び半導体装置の試験方法 |
JP2004069650A (ja) * | 2002-08-09 | 2004-03-04 | Oki Electric Ind Co Ltd | 変換装置 |
US20040073841A1 (en) * | 2002-10-11 | 2004-04-15 | Toros Zeynep M. | Command set for a software programmable verification tool having a built-in self test (BIST) for testing and debugging an embedded device under test (DUT) |
TWI278950B (en) * | 2003-07-10 | 2007-04-11 | Toshiba Corp | Contact sheet for testing of electronic parts, testing device for electronic parts, testing method for electronic parts, manufacturing method for electronic parts, and the electronic parts |
JP2007250561A (ja) * | 2004-04-12 | 2007-09-27 | Japan Science & Technology Agency | 半導体素子および半導体システム |
JP2005338033A (ja) * | 2004-05-31 | 2005-12-08 | Renesas Technology Corp | 半導体集積回路装置と周波数スペクトラム測定方法。 |
EP1763078B1 (en) | 2005-09-09 | 2013-04-10 | STMicroelectronics Srl | Alignment measurement system to determine alignment between chips |
JP4980232B2 (ja) * | 2005-11-02 | 2012-07-18 | 太陽誘電株式会社 | システムインパッケージ |
US7804177B2 (en) * | 2006-07-26 | 2010-09-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Silicon-based thin substrate and packaging schemes |
CN101542631B (zh) * | 2006-08-08 | 2012-06-20 | 南泰若股份有限公司 | 具有可缩放双端子纳米管开关的非易失性阻性存储器、闩锁电路和工作电路 |
US7439751B2 (en) * | 2006-09-27 | 2008-10-21 | Taiwan Semiconductor Manufacturing Co, Ltd. | Apparatus and method for testing conductive bumps |
WO2009144828A1 (ja) | 2008-05-30 | 2009-12-03 | 株式会社アドバンテスト | 試験用ウエハユニットおよび試験システム |
-
2009
- 2009-12-18 US US12/642,278 patent/US8384411B2/en not_active Expired - Fee Related
-
2010
- 2010-12-16 EP EP10252136A patent/EP2341356B1/en active Active
- 2010-12-17 CN CN2010105939785A patent/CN102103185A/zh active Pending
- 2010-12-17 JP JP2010281329A patent/JP2011128159A/ja active Pending
-
2014
- 2014-01-15 JP JP2014005238A patent/JP2014062925A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08101255A (ja) * | 1994-09-29 | 1996-04-16 | Mitsubishi Electric Corp | マルチチップモジュール |
JP2001305189A (ja) * | 2000-04-24 | 2001-10-31 | Matsushita Electric Ind Co Ltd | 半導体装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015534729A (ja) * | 2012-10-05 | 2015-12-03 | マイクロン テクノロジー, インク. | 半導体デバイスにおける寄生通電の除去に関するデバイス、システム及び方法 |
KR20170016450A (ko) * | 2014-06-23 | 2017-02-13 | 지글루, 인크. | 모듈형 적층 집적 회로를 제조하기 위한 시스템 및 방법 |
KR101949618B1 (ko) * | 2014-06-23 | 2019-02-18 | 지글루, 인크. | 모듈형 적층 집적 회로를 제조하기 위한 시스템 및 방법 |
Also Published As
Publication number | Publication date |
---|---|
EP2341356A1 (en) | 2011-07-06 |
US8384411B2 (en) | 2013-02-26 |
CN102103185A (zh) | 2011-06-22 |
EP2341356B1 (en) | 2012-08-29 |
US20110148456A1 (en) | 2011-06-23 |
JP2014062925A (ja) | 2014-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2341356B1 (en) | Method and device for measuring inter-chip signals | |
US8847615B2 (en) | Method, apparatus and system of parallel IC test | |
KR100295595B1 (ko) | 다중칩모듈및그와함께사용하는설비 | |
US4441075A (en) | Circuit arrangement which permits the testing of each individual chip and interchip connection in a high density packaging structure having a plurality of interconnected chips, without any physical disconnection | |
US8873320B2 (en) | DRAM repair architecture for wide I/O DRAM based 2.5D/3D system chips | |
TWI447408B (zh) | 具有主動電路元件之測試中介器及其方法 | |
US4504784A (en) | Method of electrically testing a packaging structure having N interconnected integrated circuit chips | |
US7456643B2 (en) | Methods for multi-modal wafer testing using edge-extended wafer translator | |
US4494066A (en) | Method of electrically testing a packaging structure having n interconnected integrated circuit chips | |
WO2010075815A1 (zh) | 集成电路并行测试方法、装置和系统 | |
US9786567B2 (en) | Chip-on-wafer process control monitoring for chip-on-wafer-on-substrate packages | |
JP2010540935A (ja) | シリアル制御インテリジェントスイッチを使用してデバイスをテストするための方法及び装置 | |
US7788552B2 (en) | Method to improve isolation of an open net fault in an interposer mounted module | |
JP2010537187A (ja) | マルチサイトプローブ | |
JPH1048298A (ja) | 半導体装置の高速試験方法 | |
US20070035321A1 (en) | Device and method for testing mixed-signal circuits | |
US6781218B1 (en) | Method and apparatus for accessing internal nodes of an integrated circuit using IC package substrate | |
US11293979B2 (en) | Method of and an arrangement for analyzing manufacturing defects of multi-chip modules made without known good die | |
Cron et al. | IEEE standard 1838 is on the move | |
Thacker et al. | Compliant probe substrates for testing high pin-count chip scale packages | |
Chen et al. | Fan-out wafer level chip scale package testing | |
JP4022698B2 (ja) | 検査回路基板 | |
JP2004156976A (ja) | 半導体集積回路のテスト方法、プローブカード、半導体集積回路装置と半導体集積回路装置の製造方法 | |
Kornegay et al. | Integrated test solutions and test economics for MCMs | |
Gorodetsky | Bridge for on-board and on-chip 1149.4-compliant testability |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20121221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130705 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130716 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131015 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131018 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131118 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131121 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131216 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131219 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140311 |