CN103018581A - 模组电路板的测试治具 - Google Patents
模组电路板的测试治具 Download PDFInfo
- Publication number
- CN103018581A CN103018581A CN2011102855871A CN201110285587A CN103018581A CN 103018581 A CN103018581 A CN 103018581A CN 2011102855871 A CN2011102855871 A CN 2011102855871A CN 201110285587 A CN201110285587 A CN 201110285587A CN 103018581 A CN103018581 A CN 103018581A
- Authority
- CN
- China
- Prior art keywords
- mould
- board
- those
- group circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
一种模组电路板的测试治具。模组电路板包括多个第一接脚及多个第二接脚。测试治具包括基板、多个第一焊垫、多个第二焊垫、多个第三焊垫、夹具及信号传送电路。第一焊垫、第二焊垫及第三焊垫沿多个平行线配置于基板上。第三焊垫分别电性连接至对应的第二焊垫。夹具包括多个第一连接部及多个第二连接部。第一连接部电性连接第一接脚与对应的第一焊垫。第二连接部电性连接第二接脚与对应的第二焊垫或对应的第三焊垫。信号传送电路依据对应模组电路板的传输协议传送测试信号至模组电路板。
Description
技术领域
本发明涉及一种测试治具,尤其涉及一种模组电路板的测试治具。
背景技术
在高度情报化社会的今日,为符合电子装置的积集化、小型化以及轻量化等各方面的要求,半导体封装技术也不断地朝向微型化及高密度化发展。举例而言,在芯片封装体的设计与制造方面,芯片封装体便是朝向提高线路的积集度以及缩短线路的线距等趋势演进。在这样的趋势下,如何对芯片封装体进行精确且快速的电性测试便成为了极需解决的问题。
若芯片以球栅阵列(Ball Grid Array,BGA)封装时,则可通过插座(socket)型测试结构连接测试装置与芯片,以对芯片进行烧录或测试。若芯片为模组电路板(module circuit board)型式时,则会通过探针式测试结构接电性连接测试装置与芯片,以对芯片进行烧录或测试。由于探针式测试结构通过探针接触模组电路板的焊垫,因此容易接触不良而使信号衰弱或信号中断。依据上述,模组电路板进行测试或烧录时,对测试平台的平稳度的要求会较高。另一方面,上述探针一般为焊接于电路板上,以致于每一探针式测试结构只能对特定尺寸的模组电路板进行测试,因此在开发不同尺寸的模组电路板时,则不同尺寸的模组电路板须通过对应的探针式测试结构进行烧录或测试,以致于硬件成本会增加。
发明内容
本发明提供一种模组电路板的测试治具,其基板上焊垫依据不同模组电路板来设计,并且通过夹具电性连接模组电路板的接脚与部分焊垫。并且,信号传送电路可依据选择以模组电路板的传输协议传送测试信号。藉此,可增加测试治具的通用性。
本发明提出一种模组电路板的测试治具。模组电路板包括多个第一接脚及多个第二接脚,这些第一接脚及这些第二接脚为双排排列。测试治具包括基板、多个第一焊垫、多个第二焊垫、多个第三焊垫、夹具及信号传送电路。第一焊垫配置于基板上,且沿第一直线排列。第二焊垫配置于基板上,且沿第二直线排列。第三焊垫配置于基板上,沿第三直线排列,并且分别电性连接至对应的第二焊垫,其中第一直线、第二直线与第三直线为平行配置。夹具,包括接触部、多个第一连接部及多个第二连接部。接触部用以接触及容纳模组电路板。第一连接部用以分别电性连接每一第一接脚与对应的第一焊垫。第二连接部用以分别电性连接每一第二接脚与对应的第二焊垫或对应的第三焊垫。信号传送电路配置于基板上,且电性连接模组电路板,用以依据选择信号选择多个传输协议的其中之一,并以选择的传输协议传送测试信号至模组电路板。
在本发明的一实施例中,这些第一焊垫的数量等于这些第二焊垫的数量,且这些第一焊垫分别对齐这些第二焊垫。
在本发明的一实施例中,这些第三焊垫配置于这些第一焊垫及这些第二焊垫之间,这些第三焊垫的数量小于等于这些第二焊垫的数量,且每一第三焊垫分别对齐所电性连接的第二焊垫。
在本发明的一实施例中,接触部具有凹陷,且凹陷的形状相同于模组电路板。
在本发明的一实施例中,信号传送电路包括多个信号转换单元及选择单元。信号转换单元分别电性连接模组电路板,并分别依据对应的传输协议传送测试信号。选择单元耦接这些信号转换单元,并接收选择信号,以依据选择信号输出使能信号至这些信号转换单元的其中之一。
在本发明的一实施例中,信号传送电路包括多个信号转换单元及选择单元。信号转换单元分别电性连接模组电路板,并分别依据对应的传输协议传送测试信号。选择单元耦接这些信号转换单元,并接收选择信号,以依据选择信号输出测试信号至这些信号转换单元的其中之一。
在本发明的一实施例中,这些传输协议包括通用非同步串行传输(UART)协议、串行周边接口(Serial Peripheral Interface,SPI)协议及内部整合电路(I2C)协议。
在本发明的一实施例中,信号传送电路通过通用串行总线(UniversalSerial Bus,USB)接口接收测试信号,并通过通用输入输出(GPIO)接口输出测试信号至模组电路板。
在本发明的一实施例中,夹具通过多个固定件固定于基板上。
在本发明的一实施例中,这些固定件分别包括卡榫或螺丝。
在本发明的一实施例中,基板为印刷电路板。
基于上述,本发明实施例的测试治具,其基板上的第一焊垫、第二焊垫及第三焊垫依据整合后多种模组电路板的规格及其第一接脚与第二接脚的排列方式来设计,而模组电路板可通过对应的夹具电性连接第一接脚与对应的第一焊垫以及电性连接第二接脚与对应的第二焊垫或第二焊垫。并且,信号传送电路可依据选择信号选择对应模组电路板的传输协议,以通过选择的传输协议传送测试信号。藉此,可增加测试治具的通用性。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。
附图说明
图1为依据本发明一实施例的测试治具的立体示意图。
图2为图1依据本发明一实施例的测试治具的电路示意图。
图3为图2依据本发明一实施例的信号传送电路的电路示意图。
图4为图2依据本发明另一实施例的信号传送电路的电路示意图。
附图标记:
10:模组电路板
11:第一接脚
12:第二接脚
20:测试设备
100:测试治具
110:基板
120:第一焊垫
130:第二焊垫
140:第三焊垫
150:夹具
151:接触部
151a:凹陷
153:第一连接部
155:第二连接部
160、160a、160b:信号传送电路
161、163、165:信号转换单元
170:通用串行总线接口
180:通用输入输出接口
EN:使能信号
L1:第一直线
L2:第二直线
L3:第三直线
MX1、MX2:多工器
SL:选择信号
ST、ST’:测试信号
具体实施方式
图1为依据本发明一实施例的测试治具的立体示意图。请参照图1,在本实施例中,测试治具100适于承戴模组电路板10,以电性连接模组电路板10与测试设备20。其中,模组电路板10具有多个第一接脚11(在此以7只第一接脚11为例)及多个第二接脚12(在此以7只第二接脚12为例),并且这些第一接脚11及这些第二接脚12为双排排列。并且,测试设备20可以为计算机、伺服器或类似电子装置,本发明实施例不以此为限。
在本实施例中,测试治具100包括基板110、多个第一焊垫120(在此以14个第一焊垫120为例)、多个第二焊垫130(在此以14个第二焊垫130为例)、多个第三焊垫140(在此以7个第三焊垫140为例)、夹具150及信号传送电路160,其中基板110在此以印刷电路板(printedcircuit board,PCB)为例,但其他实施例不以此为限。第一焊垫120、第二焊垫130、第三焊垫140及信号传送电路160配置于基板110上,并且第一焊垫120、第二焊垫130可通过基板110上的线路(未显示)或信号传送电路160分别电性连接至测试设备20,其中第一焊垫120、第二焊垫130及第三焊垫140的排列方式可在整合多种模组电路板10的规格及其第一接脚11与第二接脚12的排列方式后来设计。
第一焊垫120沿第一直线L1排列。第二焊垫130沿第二直线L2排列,且第二焊垫130对齐对应的第一焊垫120。在本实施例中,由于第二焊垫130的数量等于第一焊垫120的数量,且这些第二焊垫130分别对齐这些第一焊垫120。第三焊垫140配置于第一焊垫120及第二焊垫130之间,且沿第三直线L3排列,其中每一第三焊垫140分别电性连接至且对齐对应的第二焊垫130。在本实施例中,由于第三焊垫140的数量小于第二焊垫130的数量,因此部分的第二焊垫130会电性连接至对应的第三焊垫140,而第三焊垫140会对齐部分的第二焊垫130。其中,第一直线L1、第二直线L2与第三直线L3在本实施例中为平行配置。
夹具150包括接触部151、多个第一连接部153及多个第二连接部155。接触部151用以接触模组电路板10,并且接触部151具有凹陷151a。其中,凹陷151a的形状会设计为相同于模组电路板10,以容纳模组电路板10并使模组电路板10固定于凹陷151a中。在本实施例中,假设第一接脚11为7只,因此第一连接部153会对应地设定为7个,而第一连接部153会电性连接每一第一接脚11与其对应的第一焊垫120。并且,由于第一接脚11的数量小于第一焊垫120的数量,因此部分的第一焊垫120会通过对应的第一连接部153电性连接至对应的第一接脚11。
另一方面,在本实施例中,假设第二接脚12为7只,因此第二连接部155会对应地设定为7个,而第二连接部155会电性连接每一第二接脚12与其对应的第二焊垫130或第三焊垫140。进一步来说,在本实施例中,第一连接部153与第二连接部155的间距设定为与第一接脚11与第二接脚12的间距相同。由于第一接脚11与第二接脚12的间距对应第一焊垫120与第三焊垫140,因此每一第二接脚12会通过对应的第二连接部155电性连接至对应的第三焊垫140。并且,由于第二接脚12的数量等于第三焊垫140的数量,因此每一第三焊垫140会通过对应的第二连接部155电性连接至对应的第二接脚12。
在其他实施例中,若第一接脚11与第二接脚12的间距对应第一焊垫120与第二焊垫130,则每一第二接脚12会通过对应的第二连接部155电性连接至对应的第二焊垫130。并且,由于第二接脚12的数量小于第二焊垫130的数量,因此部分的第二焊垫130会通过对应的第二连接部155电性连接至对应的第二接脚12。
依据上述,第一焊垫120、第二焊垫130及第三焊垫140为整合多种模组电路板10的规格及其第一接脚11与第二接脚12的排列方式来设计,并且在不同规格下,第一接脚11及第二接脚12可通过不同夹具150的第一连接部153及第二连接部155分别电性连接至对应的第一焊垫120以及第二焊垫130或第三焊垫140,因此可增加测试治具100的通用性。并且,由于第一焊垫120为单独配置,因此第一焊垫120的阻抗匹配会较佳,以致于第一接脚11可设计为接收较高频率或较高灵敏度的信号,或者较常用的信号接脚;另一方面,第二焊垫130可能会电性连接至对应的第三焊垫140,因此第二接脚12可设计为接收较低频率或较低灵敏度的信号,或者较特殊的信号接脚。
在本实施例中,夹具150的接触部151、第一连接部153及第二连接部155大致上由绝缘材质所构成,但第一连接部153及第二连接部155可包含金属线路或金属电极,以达成电性连接的功能。另一方面,在本实施例中,基板110上为形成三排焊垫(即第一焊垫120、第二焊垫130及第三焊垫140),但在其他实施例中,基板110上可形成四排、五排或更多排焊垫,此可依据所属领域普通技术人员所整合模组电路板10的规格及排列方式的整合结果而定。在本实施例中,第三焊垫140设计为小于第二焊垫130,在其他实施例中,第三焊垫140可设计为等于第二焊垫130,此可依据所属领域普通技术人员对照各种规格的整合结果而定,本发明实施例不以此为限。
信号传送电路160通过夹具150电性连接模组电路板10,并依据选择信号SL选择多个传输协议中对应的模组电路板10的传输协议,并以选择的传输协议传送测试信号ST(即测试信号ST’)至模组电路板10,亦即以选择的传输协议将测试信号ST转换为测试信号ST’后传送至模组电路板10。其中,上述传输协议可以为通用非同步串行传输(UniversalAsynchronous Receiver-Transmitter,UART)协议、串行周边接口(SerialPeripheral Interface,SPI)协议或内部整合电路(inter-integrated circuit,I2C)协议,并且可以依据模组电路板10所使用的传输协议而定。由于信号传送电路160可依据模组电路板10的传输协议传送测试信号ST,因此可提升测试治具100的通用性。
在本发明的一实施例中,夹具150可通过多个固定件固定于基板110上。其中,上述固定件可以为卡榫、螺丝或其他固定元件,此可依据所属领域普通技术人员自行变动。藉此,可使第一接脚11及第二接脚12稳定地通过夹具150的第一连接部153及第二连接部155分别电性连接至基板110上的焊垫(如第一焊垫120、第二焊垫130及第三焊垫140),以通过基板110上的焊垫接收来自测试设备20的信号或传送信号至测试设备20。
图2为图1依据本发明一实施例的测试治具的的电路示意图。请参照图2,在本实施例中,信号传送电路160通过通用串行总线(UniversalSerial Bus,USB)接口170接收选择信号SL及/或测试信号ST,并且通过通用输入输出(general purpose input/output,GPIO)接口180输出测试信号ST’至模组电路板10。
图3为图2依据本发明一实施例的信号传送电路的电路示意图。请参照图2及图3,在本实施例中,信号传送电路160a包括多个信号转换单元(在此以三个信号转换单元161、163、165为例)及选择单元(在此以多工器MX1为例)。信号转换单元161电性连接模组电路板10,并以通用非同步串行传输协议传送测试信号TS,亦即信号转换单元161会将测试信号TS转换为符合非同步串行传输协议的测试信号TS’后输出至模组电路板10。信号转换单元163电性连接模组电路板10,并以串行周边接口协议传送测试信号TS,亦即信号转换单元163会将测试信号TS转换为符合串行周边接口协议的测试信号TS’后输出至模组电路板10。信号转换单元165电性连接模组电路板10,并以内部整合电路协议传送测试信号TS,亦即信号转换单元163会将测试信号TS转换为符合内部整合电路协议的测试信号TS’后输出至模组电路板10。
多工器MX1的输出端分别电性连接信号转换单元161、163、165,多工器MX1的输入端接收使能信号EN。多工器MX1依据选择信号SL将使能信号EN输出至信号转换单元161、163、165的其中之一,而接收到使能信号EN的信号转换单元(如161、163、165)会开始运作,并依据对应的传输协议(如UART、SPI、I2C)传送测试信号TS至模组电路板10。其中,在本发明的一实施例中,使能信号EN可以为电源信号,但本发明的其他实施例不以此为限。
图4为图2依据本发明另一实施例的信号传送电路的电路示意图。请参照图2至图4,在本实施例中,信号传送电路160b与160a不同之处在于多工器MX2。多工器MX2的输出端分别电性连接信号转换单元161、163、165,多工器MX2的输入端接收测试信号TS。多工器MX2依据选择信号SL将测试信号TS输出至信号转换单元161、163、165的其中之一,而接收到测试信号TS的信号转换单元(如161、163、165)会依据对应的传输协议(如UART、SPI、I2C)传送测试信号TS至模组电路板I0。
综上所述,本发明实施例的测试治具,其基板上的焊垫排列方式为整合多种模组电路板的规格及其第一接脚与第二接脚的排列方式来设计,而不同规格的模组电路板可通过不同的夹具电性连接第一接脚与对应的第一焊垫以及电性连接第二接脚与对应的第二焊垫或第二焊垫。并且,信号传送电路可依据选择信号选择对应模组电路板的传输协议,以通过选择的传输协议传送测试信号。藉此,可增加测试治具的通用性。
虽然本发明已以实施例揭示如上,然其并非用以限定本发明,任何所属技术领域的普通技术人员,当可作些许更动与润饰,而不脱离本发明的精神和范围。
Claims (12)
1.一种模组电路板的测试治具,该模组电路板包括多个第一接脚及多个第二接脚,该些第一接脚及该些第二接脚为双排排列,测试治具包括:
一基板;
多个第一焊垫,配置于该基板上,沿一第一直线排列;
多个第二焊垫,配置于该基板上,沿一第二直线排列;
多个第三焊垫,配置于该基板上,沿一第三直线排列,并且分别电性连接至对应的第二焊垫,其中该第一直线、该第二直线与该第三直线为平行配置;
一夹具,包括:
一接触部,用以接触及容纳该模组电路板;
多个第一连接部,用以分别电性连接每一该些第一接脚与对应的第一焊垫;以及
多个第二连接部,用以分别电性连接每一该些第二接脚与对应的第二焊垫或对应的第三焊垫;
一信号传送电路,配置于该基板上,且电性连接该模组电路板,用以依据一选择信号选择多个传输协议的其中之一,并以选择的该传输协议传送一测试信号至该模组电路板。
2.根据权利要求1所述的模组电路板的测试治具,其中该些第一焊垫的数量等于该些第二焊垫的数量,且该些第一焊垫分别对齐该些第二焊垫。
3.根据权利要求2所述的模组电路板的测试治具,其中该些第三焊垫配置于该些第一焊垫及该些第二焊垫之间,该些第三焊垫的数量小于等于该些第二焊垫的数量,且每一该些第三焊垫分别对齐所电性连接的第二焊垫。
4.根据权利要求1所述的模组电路板的测试治具,其中该接触部具有一凹陷,该凹陷的形状相同于该模组电路板。
5.根据权利要求1所述的模组电路板的测试治具,其中该信号传送电路包括:
多个信号转换单元,分别电性连接该模组电路板,并分别依据对应的传输协议传送该测试信号;以及
一选择单元,耦接该些信号转换单元,并接收该选择信号,以依据该选择信号输出一使能信号至该些信号转换单元的其中之一。
6.根据权利要求1所述的模组电路板的测试治具,其中该信号传送电路包括:
多个信号转换单元,分别电性连接该模组电路板,并分别依据对应的传输协议传送该测试信号;以及
一选择单元,耦接该些信号转换单元,并接收该选择信号,以依据该选择信号输出该测试信号至该些信号转换单元的其中之一。
7.根据权利要求1所述的模组电路板的测试治具,其中该些传输协议包括一通用非同步串行传输协议、一串行周边接口协议及一内部整合电路协议。
8.根据权利要求1所述的模组电路板的测试治具,其中该信号传送电路通过一通用串行总线接口接收该测试信号,并通过一通用输入输出接口输出该测试信号至该模组电路板。
9.根据权利要求1所述的模组电路板的测试治具,其中该夹具通过多个固定件固定于该基板上。
10.根据权利要求9所述的模组电路板的测试治具,其中该些固定件分别包括一卡榫。
11.根据权利要求9所述的模组电路板的测试治具,其中该些固定件分别包括一螺丝。
12.根据权利要求1所述的模组电路板的测试治具,其中该基板为一印刷电路板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011102855871A CN103018581A (zh) | 2011-09-23 | 2011-09-23 | 模组电路板的测试治具 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011102855871A CN103018581A (zh) | 2011-09-23 | 2011-09-23 | 模组电路板的测试治具 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103018581A true CN103018581A (zh) | 2013-04-03 |
Family
ID=47967413
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011102855871A Pending CN103018581A (zh) | 2011-09-23 | 2011-09-23 | 模组电路板的测试治具 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103018581A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109634620A (zh) * | 2018-11-30 | 2019-04-16 | 英业达科技有限公司 | 一种兼容型板上固件烧录装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040264269A1 (en) * | 2003-06-24 | 2004-12-30 | Jeong-Hyeon Cho | Buffered memory module and method for testing same |
CN1601287A (zh) * | 2003-09-27 | 2005-03-30 | 统宝光电股份有限公司 | 平面显示器的测试装置及其操作方法 |
US6914259B2 (en) * | 2001-10-03 | 2005-07-05 | Matsushita Electric Industrial Co., Ltd. | Multi-chip module, semiconductor chip, and interchip connection test method for multi-chip module |
CN201477114U (zh) * | 2009-03-25 | 2010-05-19 | 亮发科技股份有限公司 | 电性测试模块 |
CN102103185A (zh) * | 2009-12-18 | 2011-06-22 | 特克特朗尼克公司 | 用于测量芯片间信号的方法和装置 |
US8564322B2 (en) * | 2009-12-21 | 2013-10-22 | International Business Machines Corporation | Receiver signal probing using a shared probe point |
-
2011
- 2011-09-23 CN CN2011102855871A patent/CN103018581A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6914259B2 (en) * | 2001-10-03 | 2005-07-05 | Matsushita Electric Industrial Co., Ltd. | Multi-chip module, semiconductor chip, and interchip connection test method for multi-chip module |
US20040264269A1 (en) * | 2003-06-24 | 2004-12-30 | Jeong-Hyeon Cho | Buffered memory module and method for testing same |
CN1601287A (zh) * | 2003-09-27 | 2005-03-30 | 统宝光电股份有限公司 | 平面显示器的测试装置及其操作方法 |
CN201477114U (zh) * | 2009-03-25 | 2010-05-19 | 亮发科技股份有限公司 | 电性测试模块 |
CN102103185A (zh) * | 2009-12-18 | 2011-06-22 | 特克特朗尼克公司 | 用于测量芯片间信号的方法和装置 |
US8564322B2 (en) * | 2009-12-21 | 2013-10-22 | International Business Machines Corporation | Receiver signal probing using a shared probe point |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109634620A (zh) * | 2018-11-30 | 2019-04-16 | 英业达科技有限公司 | 一种兼容型板上固件烧录装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106771987B (zh) | 一种基于子母板的集成电路芯片老化测试装置及测试方法 | |
US20110041317A1 (en) | Connection verification technique | |
CN207301294U (zh) | 一种负荷点电源通用测试装置 | |
CN103887193B (zh) | 用于三维集成电路测试的装置 | |
TWI499782B (zh) | 用於高速功能性測試的獨立多晶片單元探測卡 | |
CN101231322A (zh) | 集成电路开路/短路的测试连接方法及装置 | |
US20090108859A1 (en) | Testing circuit board | |
TWI752454B (zh) | 用於測試晶片或晶粒的設備 | |
CN206274329U (zh) | 测试辅助组件和测试辅助板 | |
CN202256409U (zh) | 一种探针卡和使用它的多芯片测试系统 | |
CN213068951U (zh) | 射频芯片控制板和射频芯片测试系统 | |
TW460703B (en) | Probe card applied for integrated circuit testing apparatus | |
JP2004053409A (ja) | プローブカード | |
CN103018581A (zh) | 模组电路板的测试治具 | |
JPWO2009099122A1 (ja) | 半導体検査装置及び半導体検査方法 | |
TW200413740A (en) | Adapter for testing one or more conductor assemblies | |
CN205067680U (zh) | Bga芯片测试系统 | |
TWI432738B (zh) | 模組電路板的測試治具 | |
US20100330830A1 (en) | Vertical probe intrface system | |
US10309987B2 (en) | Probe and probe card including the same | |
TW201310559A (zh) | 半導體元件堆疊結構測試方法 | |
US7898279B2 (en) | Circuit for multi-pads test | |
CN220961612U (zh) | 芯片测试用转接模组及芯片测试装置 | |
JP2008286773A (ja) | 混合信号処理回路を有するプローブカードおよび被試験カード | |
CN217643852U (zh) | 一种pcb板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130403 |