CN102103185A - 用于测量芯片间信号的方法和装置 - Google Patents

用于测量芯片间信号的方法和装置 Download PDF

Info

Publication number
CN102103185A
CN102103185A CN2010105939785A CN201010593978A CN102103185A CN 102103185 A CN102103185 A CN 102103185A CN 2010105939785 A CN2010105939785 A CN 2010105939785A CN 201010593978 A CN201010593978 A CN 201010593978A CN 102103185 A CN102103185 A CN 102103185A
Authority
CN
China
Prior art keywords
surveying instrument
tube core
electrode
circuit board
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010105939785A
Other languages
English (en)
Inventor
B·A·穆伊曼-贝克
R·J·乌尔海泽
K·E·科斯格罗夫
D·G·克尼林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Inc
Original Assignee
Tektronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tektronix Inc filed Critical Tektronix Inc
Publication of CN102103185A publication Critical patent/CN102103185A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G01R31/318511—Wafer Test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G01R31/318513—Test of Multi-Chip-Moduls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

一种用来测量设置于封装件内的管芯的信号的方法和装置。在衬底上安装至少一个管芯作为在测装置（DUT），并在衬底上安装芯片型测量仪器，或者将芯片型测量仪器嵌入衬底中，其中所述仪器分析和/或处理DUT的信号，并且可以向DUT提供激励信号。在电路板上安装具有DUT和测量仪器的衬底，该电路板有多个电极待连接到DUT和仪器的信号路径。电极耦连到标准接口端口，以将芯片型仪器的信号提供给外部仪器。

Description

用于测量芯片间信号的方法和装置
技术领域
本发明涉及用来测量设置于封装件如多芯片模块内部的管芯信号的测试测量领域，并且更具体涉及一种将信号从管芯提供给外部测试测量仪器、并将信号从外部测试测量仪器提供给管芯的方法和装置。
背景技术
随着深亚微米CMOS技术的兴起，集成电路设计由于要将越来越多的系统组合到单片芯片上，所以变得越来越复杂。以前标准测试测量设备，如示波器、频谱分析仪及类似仪器可用的系统互联（即信号线）现在不再是可观察的。需要用先进BIST（内建自测）和DFM（制造设计）/DFT（测试设计）方法来验证硅的设计和工作正常。有几家公司如LogicVision（隶属于美国奥勒冈州Wilsonville的Mentor Graphics公司）正在积极地通过提供嵌入测试IP（知识产权）尝试提供该问题的解决方案。不过，该方案不能解决下述问题：不能在芯片间信号线和外部测试测量仪器之间双方向提供信号。
同时，速度和信号密度驱动封装制造商采用先进的诸如带陶瓷衬底和硅载体衬底的MCM（多芯片模块）的技术。MCM可以组合几个管芯或者裸露IC（集成电路）作为DUT（在测装置）。图1显示传统MCM 10的放大透视图。应注意图1中元件的比例是不一样的。在由陶瓷制成的模块衬底16的上表面上安装两个管芯12和14作为DUT，并且这两个管芯通过模块衬底16中的一个或者更多导电路径（由虚线示出）连接在一起。导电路径可以是与通孔连接的表面迹线或者埋入迹线，以便传送用于DUT 12、14的信号。陶瓷衬底16的下表面安装在具有多个电极（或者衬垫）20的ECB（蚀刻电路板）18的上表面上，以便陶瓷衬底16的导电路径通过凸块22电连接到电路板18的相应电极20。这些电极20电连接到MCM封装的触点或者管脚。管芯12、14上的特定类型的覆盖物23可以是硬化液体，有时称作“小珠（glob）”。 其它标准类型的覆盖物可以是用环氧树脂粘到封装件的单个IC覆盖物，或者是用环氧树脂粘到模块、用螺栓或螺丝附连到模块的多芯片模块覆盖物。
图1中所示的上述配置可以使系统的重要部分集中到单个封装中。这带来了与先进CMOS设计相同的信号可接近性和可观察性的问题。至今还没能提供一种解决封装集成可观察性的方案。
IEEE标准1149.1-1990将JTAG架构标准化为标准测试接入端口和边界扫描架构。图2显示了使用JTAG架构的传统IC 30的简化框图。IC 30包括固有IC功能块32，每个插入到固有IC功能块32的端子和各触点“I/O管脚”之间的“管脚测试”块34，每个连接于触点“测试数据输入”和“测试数据输出”之间的测试逻辑块36、38，及与触点“测试时钟”、“测试重置”和“测试模式选择”连接的测试接入端口控制器40。触点“测试数据输入”和“测试数据输出”连接到两个最低的“管脚测试”块34。在IC 30的正常工作中，每个“管脚测试”块34将其各自的触点“I/O管脚”连接到固有IC功能块32，这样块36-40不工作。在BST（边界扫描测试）模式中，触点“测试数据输入”处的测试数据通过“管脚测试”块34施加给固有IC功能块32的所选端子，固有IC功能块32的所选端子的输出在测试接入端控制器40的控制下，通过“管脚测试”块34施加给触点“测试数据输出”，测试接入端控制器40由触点“测试模式选择”的信号控制。然而，该测试模式的编程困难，需要熟练的测试工程师。此外，作为DUT，在IC 30应包含诸如测试逻辑块和测试接入端口控制器之类的测试电路。近来，JTAG架构不仅使用边界扫描测试模式，还使用通信方法。因此，在“管脚测试”块34的控制下，可以将固有IC功能块32的所需端子的信号从触点“测试数据输出”提供给IC 30外部的电路。以这种方式，触点“测试数据输出”用作JTAG接口端。
在图1中示出的MCM 10应用JTAG架构，电路板18的多个特定电极42通过信号路径连接到管芯14的特定端子，并进一步连接到JTAG接口端口。在图中显示的是简单通用的接口，称作“JTAG或者其它接口端口”。JTAG实现方式采用超过一条物理连接路径。在图2所示的现有技术中，更为常用的是需另外5个管脚来实现JTAG。为了避免太复杂，图1是简化的。本领域技术人员会认识到可以用另外的适当接口端口来代替JTAG接口端口。因此，可以从JTAG接口端口读取管芯12、14的期望信号。由于实施的是JTAG架构，所以管芯12、14应包括测试电路。而且，将系统集成在单个管芯和多芯片模块上使系统信号的可观察性和可接近性变得困难。
需要一种用来测量芯片间信号的方法和装置，通过将芯片间信号引到模块外部，用传统测试测量仪器测量这类信号，承认这类方法和电路还适于将激励信号施加给DUT。
发明内容
因此，本发明提供一种用来测量设置于封装件内的管芯的信号的方法和装置。在绝缘衬底,如陶瓷衬底上安装芯片型测量仪器和DUT的至少一个管芯。所述绝缘衬底包括：至少一个导电路径，用来将所述管芯电连接到所述芯片型测量仪器；及另一导电路径，用来将所述芯片型测量仪器电连接到所述绝缘衬底表面的电极。在电路板上安装所述绝缘衬底，以便将所述绝缘衬底的电极电连接到所述电路板的电极，这样所述芯片型测量仪器就电连接到所述电路板的电极。在电路板处提供诸如JTAG接口端口之类的接口端口，并使该接口端口电连接到电路板的电极。通过所述芯片型测量仪器在所述管芯和所述接口端口之间传送信号。例如，能够通过用来测量与管芯信号相关的信号的外部测量仪器从接口端口读取芯片型测量仪器的输出信号。可以将激励信号从芯片型测量仪器施加到管芯，或者可以通过芯片型测量仪器给管芯施加激励信号。
本发明还提供一种用来测量设置于封装件内的管芯的信号的方法和装置。在半导体衬底，如硅载体衬底上安装至少一个管芯。所述半导体衬底包括：嵌入半导体衬底中的芯片型测量仪器；至少一个第一导电路径，用来将所述管芯电连接到所述测量仪器；及至少一个第二导电路径，用来将所述芯片型测量仪器电连接到所述半导体衬底表面的电极。在电路板上安装所述半导体衬底，以便将所述半导体衬底的电极电连接到所述电路板的电极，这样所述芯片型测量仪器就电连接到所述电路板的电极。在电路板处提供诸如JTAG接口端口之类的接口端口，并使该接口端口电连接到电路板的电极。通过所述芯片型测量仪器在所述管芯和所述接口端口之间传送信号。例如，能够通过用来测量与管芯信号相关的信号的外部测量仪器从接口端口读取芯片型测量仪器的输出信号。可以将激励信号从芯片型测量仪器施加到管芯，或者可以通过芯片型测量仪器从外部给管芯施加激励信号。可以将交叉点开关嵌入到所述半导体衬底中，用来将一个或更多个所述第一导电路径选择性地连接到所述嵌入的测量仪器。可以将存储器或者可编程逻辑电路，或者这两者嵌入到所述半导体衬底中。
本发明提供一种设置于封装件内的装置，其中该装置包括：管芯；电路板，其具有至少一个第一电极;及第一内插器，其设置在所述管芯和所述电路板之间。所述第一内插器包括至少一个第一导电路径，用来将管芯电连接到所述电路板的第一电极。在第二半导体内插器中嵌入测量仪器，所述第二半导体内插器被插入到所述管芯和所述第一内插器之间。所述第二半导体内插器包括至少一个第一导电路径，用来将所述管芯电连接到所述第一内插器的第一导电路径。所述第二内插器的所述第一导电路径电连接到所述嵌入的测量仪器。所述电路板包括电连接到接口端口，诸如JTAG接口端口的至少一个第二电极。所述第一内插器包括至少一个第二导电路径，用来将所述嵌入的测量仪器电连接到所述电路板的第二电极。通过所述嵌入的测量仪器在所述管芯和所述接口端口之间传送信号。例如，能够通过用来测量与管芯信号相关的信号的外部测量仪器从接口端口读取嵌入的测量仪器的输出信号。可以将激励信号从嵌入的测量仪器施加给管芯，或者可以通过嵌入的测量仪器从外部给管芯施加激励信号。在第二半导体内插器是硅载体衬底时，第二硅载体衬底的导电路径可包括硅通孔。可以将交叉点开关嵌入到所述半导体衬底中，用来将一个或更多个所述第一导电路径选择性地连接到所述嵌入的测量仪器。可以将存储器或者可编程逻辑电路，或者这两者嵌入到所述半导体衬底中。
通过结合所附权利要求和附图,参照下文的详细描述，可以明显看出本发明的目的、优点和其它新特征。
附图说明
图1是现有技术已知的传统多芯片模块的放大透视图。
图2是现有技术已知的采用JTAG架构的传统集成电路的简化框图。
图3是根据本发明的芯片间信号测量装置第一实施例的放大透视图。
图4是根据本发明的芯片间信号测量装置第二实施例的放大透视图。
图5是根据本发明的芯片间信号测量装置第三实施例的放大透视图。
图6是根据本发明的芯片间信号测量装置第四实施例的放大透视图。
图7是根据本发明的芯片间信号测量装置第五实施例的放大透视图。
图8是根据本发明的芯片间信号测量装置第六实施例的放大透视图。
图9是根据本发明的芯片间信号测量装置第七实施例的分解透视图。
具体实施方式
现在详细描述根据本发明的若干实施例，其中附图中用相同的附图标记来表示相似元件。图3是根据本发明的芯片间信号测量装置第一实施例的放大透视图，图中各元件的比例是不一样的。与图1所示的现有技术类似，在绝缘模块衬底16的上表面上安装作为DUT的两个管芯12、14，这两个管芯12、14通过绝缘衬底16中的一个或者更多个导电路径或者覆涂金属的通孔（由虚线示出）连接在一起。绝缘衬底16可以是陶瓷衬底，并且可以在陶瓷衬底16上安装任何所需数目的管芯。然而，根据本发明，在陶瓷衬底16上安装的是芯片型测量仪器44，并且该芯片型测量仪器44电连接到两个管芯12、14之间的信号路径，这样测量仪器44可以检测两个管芯12、14的信号，并将诸如激励信号之类的信号提供给两个管芯12、14。应注意，测量仪器44可具有测量功能和/或信号生成功能。由于陶瓷衬底16上安装了多个管芯，所以把它称为多芯片模块（MCM）。因此，可以把陶瓷衬底16上的芯片型测量仪器44称为“MCM上测量仪器”。
在ECB（饰刻电路板）18的上表面上安装陶瓷衬底16的下表面。电路板18包括多个电极（衬垫）20，以便陶瓷衬底16的导电路径通过凸块22电连接到电路板18的相应电极20。电极20在BGA封装的情况中可以是焊垫，在LGA封装的情况中也可以是触点。凸块22描述BGA情形中使用的焊球，在不同的封装互联技术中，凸块22可以是其它一些触点特征件。这些电极20电连接到MCM封装的触点或者管脚。此外，电路板18还包括多个特定电极42，这些电极电连接到在上文中参照图2描述的JTAG接口端口。图3中示出的是简单通用接口，称作“JTAG或者其它接口端口”。JTAG实现方式使用如上文解释的多于一个物理连接路径。这种情况也适用于图4-图9，这将在下文描述。芯片型测量仪器44通过陶瓷衬底16中的导电路径和相应凸块22电耦连到电极42。因此，芯片型测量仪器44电连接到JTAG接口端口。如上所述，可以用另一适当接口端口来代替JTAG接口端口。管芯12、14上的特定类型的覆盖物可以是硬化液体，有时称作“小珠（glob）”。其它标准类型的覆盖物可以是用环氧树脂粘到封装件的单个IC覆盖物，或者是用环氧树脂粘到模块、用螺栓或螺丝或以其它方式附连到模块的多芯片模块覆盖物。
由于芯片型测量仪器44安装在陶瓷衬底16上，所以可以从作为DUT的管芯12、14中读取管芯12、14的信号。因此，测量仪器44可依次或者同时获得信号和/或提供诸如激励信号之类的信号，从而进行分析和信息管理，之后将经过处理的数据从模块发送到外部标准测试测量系统（具有信号源功能）或者用于存储或者进行另外分析的计算机。外部系统或者计算机电耦连到JTAG接口端口。应注意，MCM上测量仪器44通过诸如JTAG端口之类的标准接口与外部或者MCM外分析系统对接。通过一组测量仪器控制器总线信号或使用标准接口，也可以实现对芯片型测量仪器44的控制。通过在陶瓷衬底16内直接连接到所关心的管芯信号或者DUT信号，可以将信号连到作为MCM上测量仪器44的逻辑分析器。可以关断MCM上测量仪器44或者生产前去掉MCM上测量仪器44，以便MCM能正常工作。由于DUT 12或者14和MCM上测量仪器44之间的连接长度特别短，所以可以获得高质量的信号测量。
图4是根据本发明的芯片间信号测量装置第二实施例的放大透视图，图中元件的比例是不一样的。该实施例与图3的实施例类似，因此用相同的附图标记来表示相似的元件，并且只描述不同之处。该实施例使用半导体衬底48，如硅载体衬底，而不是陶瓷衬底。因此，测量仪器50可以嵌入到硅衬底48中。与图3中的芯片型测量仪器44相似，嵌入的测量仪器50可具有测量功能和/或信号生成功能。硅载体衬底48中的信号路径（用虚线表示）以与图3所示的实施例一样的方式工作。在蚀刻电路板18上安装硅载体衬底48，使得硅载体衬底48中的导电路径电连接到电极（衬垫）20，包括连接到用于JTAG接口端口的电极（衬垫）42。
在图4所示的实施例中，利用了硅载体的独特能力，将有源电路设置在衬底48中。在这方面，可以将整个MCM上测量仪器（图3中所示）嵌入到硅载体衬底48中。这既节省空间，又可以更好地与所关心信号连接。
与陶瓷MCM上测量仪器一样，嵌入的测量仪器50可以通过标准端口，如JTAG接口端口与外部测试测量仪器，如MCM外逻辑分析系统对接。可以由仪器50或者外部测试测量仪器施加测试控制信号。
在此实施例中，可以将嵌入的测量仪器50提供给作为RTL（寄存器传输语言/级）的硅载体。可以把RTL合成并作为标准单元块向下放入硅载体中。可以通过直接路线，或者通过合并RTL，将MCM上仪器50连接到所关心的功能信号。如上所述，在测试模式中，测试控制信号可将测试点（或交叉点）连接到逻辑信号。在MCM正常工作期间，可关断嵌入的MCM测量仪器50，或者生产前，可去掉嵌入的MCM测量仪器50。
图5是根据本发明一实施例的放大透视图，图中元件的比例是不一样的，并且删掉了管芯14。该实施例与图4的实施例类似，因此用相同的附图标记来表示相似的元件，并且只描述不同之处。除了从管芯12探测信号，并给管芯12提供信号之外，硅载体衬底48提供了将整组管芯（DUT）衬垫连接到内置于衬底48内的交叉点开关（由矩阵线52表示）的机会，然后交叉点开关可以在激励点、感测点和嵌入仪器50之间来回路由，这将信号的可观察性提高了一个量级以上。换言之，交叉点开关52可用来将已测信号由管芯12发送至嵌入的测量仪器50。还可以反向工作；激励信号可以通过交叉点开关52从嵌入的测量仪器50路由至管芯12。可以单独或者组合使用这两个功能。可同时连接多个测量、激励信号路径。测量、激励路径可以是相同的，这有时可能是有用的。
图6是根据本发明的又一实施例的放大透视图。图中元件的比例是不一样的，并且删掉了管芯14。该实施例与图4的实施例类似，因此用相同的附图标记来表示相似的元件，并且只描述不同之处。可以将存储器54或者可编程逻辑电路56或者此两者附加到硅载体衬底48，作为附连到表面（未示出）的附加管芯，或者作为衬底本身的一部分（根据基本IC技术），以便可以使能专用用户或者第三方定义嵌入仪器的功能性。嵌入的测量仪器50、嵌入的存储器54和嵌入的可编程逻辑电路56电互联在一起，并在需要时进一步连接到电极42。总结该实施例，可以独立或互相配合使用存储器和可编程逻辑。此外，也可以嵌入仪器控制器。嵌入的测量仪器50或者嵌入的仪器控制器可以部分分布于可编程逻辑电路56内部。存储器54可以是任一嵌入仪器实施例的资源。存储器54对于存储一个或者更多个测量表示、或者一个或者更多个激励表示是有用的。
图7是根据本发明又一实施例的放大透视图，图中元件的比例是不一样的。该实施例与图3的实施例类似，因此用相同的附图标记来表示相似的元件，并且只描述不同之处。图3所示实施例和图7所示实施例的不同之处是前一实施例应用于多芯片模块，而后一实施例应用于单芯片模块。因此，在图7中，只显示了作为DUT的管芯12。
图8是根据本发明一附加实施例的放大透视图，图中元件的比例是不一样的。该实施例与图4的实施例类似，因此用相同的附图标记来表示相似的元件，并且只描述不同之处。图4所示实施例和图7所示实施例的不同之处是前一实施例应用于多芯片模块，而后一实施例应用于单芯片模块。因此，在图8中，只显示了作为DUT的管芯12。
在图7和图8所示的实施例中，在将安装了测试仪器（MCM上仪器44或者嵌入仪器50）的MCM（基于陶瓷或者硅载体的）提供给用户之后，用户可以将其自己的管芯，作为DUT安装在测试MCM上，以便分析内部信号。通过与仪器44或者50直接连接，或者通过DUT将内部信号泵送给仪器44或者50，用户的DUT可以向仪器44或者50提供内部信号状态或内部信号值，以用于分析或者数据管理。然后，仪器可以通过标准端口，如JTAG接口端口与外部标准测试测量系统（未显示）通信。
图9是根据本发明的芯片间信号测量装置实施例的分解透视图。该实施例与图8的实施例略微相似，因此用相同的附图标记来表示相似元件。由于在目标DUT的C4凸块的XY位置有预先设计的C4衬垫对，所以该实施例适于C4技术（可控坍塌芯片连接技术）。
作为DUT的管芯或者裸露IC 12在其底面的预定位置具有电极或者衬垫25、27。附加衬垫27用来与仪器控制器51通信，这将在下文描述。如有必要，管芯12用覆盖物23敷涂。第一内插器60是在预定位置具有信号路径67的封装衬底，在信号路径67的两端提供电极或者衬垫。因此，在封装内插器60的顶表面和底表面上提供这些衬垫。第二半导体内插器62是在预定位置具有信号路径64的硅载体衬底。信号路径64可包括TSV（硅通孔）。在TSV 64的两端提供电极或者衬垫，并且在第二硅内插器62的顶表面和底表面提供这些衬垫。与图4和图8所示的实施例类似，测量仪器50嵌入到硅衬底62中。在此实施例中，在每一TSV 64处提供测量仪器50，使得测量仪器50能检测TSV 64处的信号，或者将激励信号通过TSV 64提供给管芯12。此外，仪器控制器51嵌入到硅衬底62中，从而控制嵌入的测量仪器50，并从仪器50接收输出信号（只显示了仪器和控制器之间的一个信号路径，但控制器可控制其它仪器）。第一内插器60具有附加信号路径65，作为仪器控制器51的专用信号路径。蚀刻电路板18在预定位置具有衬垫或者电极20以与信号路径67匹配，并且具有用于嵌入仪器控制器51的信号路径65的特殊衬垫42。衬垫42电连接到JTAG接口端口或者其它适当接口端口。如果DUT 12本身包括JTAG端口（如衬垫27表示的），则可为嵌入仪器控制器51配置TSV，使得它可以选择将JTAG命令通过控制器51传送到DUT 12的JTAG端口。
在组装该芯片时，在第二内插器62上安装管芯12，以将管芯12的底表面的衬垫与第二内插器（硅载体衬底）62的顶表面的衬垫通过凸块22匹配。然后，在第一内插器60（封装衬底）上安装第二内插器62，以将内插器62底表面的衬垫与第一内插器60的顶表面的衬垫通过凸块22匹配。在电路板18上安装第一内插器60，以将内插器60的底表面的衬垫与电路板18的顶表面的衬垫通过凸块22匹配。如有必要，可以不同次序进行组装过程。以此方式，在嵌入仪器控制器51的控制下，由嵌入的测量仪器50分析或处理管芯或DUT 12的信号。来自仪器50的输出信号表示DUT 12的信号，并通过嵌入的仪器控制器51、测试信号路径65、衬垫42和JTAG接口端口施加到外部测试测量仪器或者计算机（未显示）。来自嵌入的测量仪器50的诸如激励信号之类的信号可以在嵌入的仪器控制器51的控制下施加给DUT 12。在不测试DUT 12时，不需要第二内插器62，DUT 12可直接安装在第一内插器60上。在测试模式中，在第二内插器62插入管芯12和第一内插器（封装衬底）60之间的地方只有封装高度产生变化。
在图9的实施例中，在产品开发和调试阶段，可以使用第二内插器62，在大批量生产中，如要需要，可以去掉第二内插器62，以节约制造成本。不需要重新设计DUT或其封装，就可以使用测试内插器62，或者在大批量生产中可以拿掉它以节约成本。根据C4功能，各种类型的预先设计的嵌入的测量仪器50和相应的衬垫对都是可用的。例如，功率衬垫对可包括硅通孔和高分辨率ADC，以使用已知的参考电流源监视压降。这可根据每个凸块测量电源电流，可以检验电迁徙电流仿真，并帮助跟踪DUT中的料想不到的功率牵引（power draw）（即使下面的封装包括将所有C4功率凸块短接在一起的功率平面）。
数字衬垫对可包括到逻辑分析器功能的硅通孔和高阻抗抽头。模拟衬垫对可包括到示波功能的硅通孔和高阻抗抽头（等时或者实时短记录）。JTAG衬垫对可截断至DUT的JTAG的通信量，并且可本地解释JTAG命令（与其它所有衬垫对的测试功能对接）或者将JTAG命令传送到DUT，以执行DUT的JTAG功能。当然，也可以把其它功能加入到这些衬垫对。例如，可以加入TDR能力，以调试封装件和电路板的互联问题。也可以加入其它功能，这些功能包括但不限于RF感测和/或生成，协议感知高速串行功能（带眼图能力）及其它。该方法的主要优点是DUT的设计和封装（除盖高以外）无需受加入测试能力的影响，并且能很快设计测试内插器本身（假设以前已经设计过衬垫对，并根据DUT需要来设置和互联衬垫对）。这可以将调试和测试功能加入到系统，而对系统架构或程序调度的影响最小。另一主要优点是无需在测试覆盖率和制造成本之间折衷。为DUT的每个管脚提供测试覆盖，但一旦进入生产，则可以拿掉测试内插器，所以在系统开发过程中，不存在提供该测试覆盖的制造成本代价。
尽管已经显示并在本文详细描述了包括本发明技术的数个实施例，但本领域技术人员容易理解，可以包括使用这些技术的其它许多变化实施例，所有这些实施例都旨在落入所附权利要求的范围内。例如，通过使用堆叠管芯技术，可容易地改变图9的拓扑以测试引线键合DUT。

Claims (17)

1. 一种用来测量设置于封装件内的管芯的信号的方法，包括步骤：
在绝缘衬底上安装至少一个管芯和测量仪器，所述绝缘衬底具有：至少一个导电路径，用来将所述管芯电连接到所述测量仪器；及另一导电路径，用来将所述测量仪器电连接到所述绝缘衬底表面的电极；
在电路板上安装所述绝缘衬底，以便将所述绝缘衬底的电极电连接到所述电路板的电极，这样所述测量仪器就电连接到所述电路板的电极，所述电路板的电极与接口端口连接；以及
通过所述测量仪器在所述管芯和所述接口端口之间传送信号。
2. 一种用来测量设置于封装件内的管芯的信号的装置，包括：
绝缘衬底，其上安装了至少一个管芯和测量仪器，所述绝缘衬底具有：至少一个导电路径，用来将所述管芯电连接到所述测量仪器；及另一导电路径，用来将所述测量仪器电连接到所述绝缘衬底表面的电极；
电路板，其上安装了所述绝缘衬底，以便将所述绝缘衬底的电极电连接到所述电路板的电极，这样所述测量仪器就电连接到所述电路板的电极；以及
接口端口，其设置在所述电路板处，并电连接到所述电路板的电极；
其中通过所述测量仪器在所述管芯和所述接口端口之间传送信号。
3. 根据权利要求2所述的装置，其中所述绝缘衬底是陶瓷衬底，所述陶瓷衬底的导电路径是由导电金属覆盖的过孔。
4. 根据权利要求2所述的装置，其中所述接口端口是JTAG接口端口。
5. 一种用来测量设置于封装件内的管芯的信号的方法，包括步骤：
在其中嵌入了测量仪器的半导体衬底上安装至少一个管芯，所述半导体衬底具有：至少一个导电路径，用来将所述管芯电连接到所述测量仪器；及另一导电路径，用来将所述测量仪器电连接到所述半导体衬底表面的电极；
在电路板上安装所述半导体衬底，以便将所述半导体衬底的电极电连接到所述电路板的电极，这样所述测量仪器就电连接到所述电路板的电极，所述电路板的电极与接口端口连接；以及
通过所述测量仪器在所述管芯和所述接口端口之间传送信号。
6. 一种用来测量设置于封装件内的管芯的信号的装置，包括：
半导体衬底，其上安装了至少一个管芯，所述半导体衬底具有：嵌入所述半导体衬底中的测试仪器；至少一个第一导电路径，用来将所述管芯电连接到所述测量仪器；及至少一个第二导电路径，用来将所述测量仪器电连接到所述半导体衬底表面上的电极；
电路板，其上安装了所述半导体衬底，以便将所述半导体衬底的电极电连接到所述电路板的电极，这样所述测量仪器就电连接到所述电路板的电极；以及
接口端口，其设置在所述电路板处，并电连接到所述电路板的电极；
其中通过所述测量仪器在所述管芯和所述接口端口之间传送信号。
7. 根据权利要求6所述的装置，其中所述半导体衬底是硅载体衬底。
8. 根据权利要求6所述的装置，其中所述接口端口是JTAG接口端口。
9. 根据权利要求6所述的装置，进一步包括嵌入所述半导体衬底中的交叉点开关，用来将所述第一导电路径选择性地连接到所述嵌入的测量仪器，以将来自所述管芯的信号施加到所述嵌入的测量仪器。
10. 根据权利要求6所述的装置，进一步包括嵌入所述半导体衬底中的交叉点开关，用来将所述第一导电路径选择性地连接到所述嵌入的测量仪器，以将来自所述嵌入的测量仪器的信号施加到所述管芯。
11. 根据权利要求6所述的装置，进一步包括嵌入所述半导体衬底中的交叉点开关，用来将所述第一导电路径选择性地连接到所述嵌入的测量仪器，以同时将来自所述管芯的信号施加到所述嵌入的测量仪器，并且将来自所述嵌入的测量仪器的信号施加到所述管芯。
12. 根据权利要求6所述的装置，进一步包括嵌入所述半导体衬底中的存储器或者可编程逻辑电路。
13. 一种装置，包括：
管芯；
电路板，其具有至少一个第一电极;
第一内插器，其设置在所述管芯和所述电路板之间，所述第一内插器具有至少一个第一导电路径，该导电路径被电连接到所述电路板的第一电极；
第二半导体内插器，其中嵌入了测量仪器，所述第二半导体内插器被插入到所述管芯和所述第一内插器之间，所述第二半导体内插器具有至少一个第一导电路径，用来将所述管芯电连接到所述第一内插器的第一导电路径，所述第二内插器的所述第一导电路径电连接到所述嵌入的测量仪器；
所述电路板具有电连接到接口端口的至少一个第二电极；以及
所述第一内插器具有至少一个第二导电路径，用来将所述嵌入的测量仪器电连接到所述电路板的第二电极；
其中通过所述测量仪器在所述管芯和所述接口端口之间传送信号。
14. 根据权利要求13所述的装置，其中所述第二半导体内插器是硅载体衬底，所述第二硅载体衬底的所述导电路径是硅通孔。
15. 根据权利要求13所述的装置，其中在不需要所述测量仪器时，所述第二内插器上的所述导电路径的物理布置使所述管芯直接安装在所述第一内插器上。
16. 根据权利要求13所述的装置，其中存在多个所述测量仪器，所述第二内插器的所述第一导电路径中的大多数电连接到所述多个所述测量仪器的单独的实例。
17. 根据权利要求13所述的装置，进一步包括嵌入所述第二半导体内插器中的存储器或者可编程逻辑电路。
CN2010105939785A 2009-12-18 2010-12-17 用于测量芯片间信号的方法和装置 Pending CN102103185A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/642,278 US8384411B2 (en) 2009-12-18 2009-12-18 Method and device for measuring inter-chip signals
US12/642278 2009-12-18

Publications (1)

Publication Number Publication Date
CN102103185A true CN102103185A (zh) 2011-06-22

Family

ID=43629130

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105939785A Pending CN102103185A (zh) 2009-12-18 2010-12-17 用于测量芯片间信号的方法和装置

Country Status (4)

Country Link
US (1) US8384411B2 (zh)
EP (1) EP2341356B1 (zh)
JP (2) JP2011128159A (zh)
CN (1) CN102103185A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102520340A (zh) * 2012-01-06 2012-06-27 日月光半导体制造股份有限公司 具有测试结构的半导体封装元件及其测试方法
CN103018581A (zh) * 2011-09-23 2013-04-03 丽台科技股份有限公司 模组电路板的测试治具
CN108028228A (zh) * 2015-06-23 2018-05-11 英帆萨斯公司 具有内嵌迹线互连的层叠中介层和封装
CN108254671A (zh) * 2016-12-27 2018-07-06 德克萨斯仪器股份有限公司 基于内插器的测试程序评估
CN116699371A (zh) * 2023-08-08 2023-09-05 北京燧原智能科技有限公司 一种多芯片封装的老化测试方法和老化测试电路

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8914681B2 (en) 2009-08-18 2014-12-16 Lexmark International, Inc. Integrated circuit including a programmable logic analyzer with enhanced analyzing and debugging capabilities and a method therefor
US9170901B2 (en) 2009-08-18 2015-10-27 Lexmark International, Inc. System and method for analyzing an electronics device including a logic analyzer
US8516304B2 (en) * 2009-08-18 2013-08-20 Lexmark International, Inc. Integrated circuit including a programmable logic analyzer with enhanced analyzing and debugging capabilities and a method therefor
JP2011196934A (ja) * 2010-03-23 2011-10-06 Hitachi Ltd 試験方法およびそれに用いられるインターポーザ
EP2372379B1 (en) * 2010-03-26 2013-01-23 Imec Test access architecture for TSV-based 3D stacked ICS
US8347260B2 (en) * 2010-09-13 2013-01-01 International Business Machines Corporation Method of designing an integrated circuit based on a combination of manufacturability, test coverage and, optionally, diagnostic coverage
US8615694B2 (en) 2011-02-07 2013-12-24 Texas Instruments Incorporated Interposer TAP boundary register coupling stacked die functional input/output data
US8880968B2 (en) 2011-04-26 2014-11-04 Texas Instruments Incorporated Interposer having functional leads, TAP, trigger unit, and monitor circuitry
WO2013004836A1 (en) * 2011-07-06 2013-01-10 Imec Test access architecture for interposer-based 3d die stacks
US8860448B2 (en) * 2011-07-15 2014-10-14 Taiwan Semiconductor Manufacturing Company, Ltd. Test schemes and apparatus for passive interposers
US9910086B2 (en) 2012-01-17 2018-03-06 Allen Czamara Test IP-based A.T.E. instrument architecture
US8977919B2 (en) * 2012-02-21 2015-03-10 Texas Instruments Incorporated Scan, test, and control circuits coupled to IC surfaces contacts
US9026872B2 (en) * 2012-08-16 2015-05-05 Xilinx, Inc. Flexible sized die for use in multi-die integrated circuit
US10101381B2 (en) * 2012-08-31 2018-10-16 Intel Corporation Space transformation methods
US9082748B2 (en) * 2012-10-05 2015-07-14 Micron Technology, Inc. Devices, systems, and methods related to removing parasitic conduction in semiconductor devices
TWI468704B (zh) 2012-11-19 2015-01-11 Ind Tech Res Inst 中介層的測試方法
US9230682B2 (en) * 2012-12-26 2016-01-05 Broadcom Corporation Method and system for automated device testing
US9128148B2 (en) 2013-03-07 2015-09-08 Xilinx, Inc. Package integrity monitor with sacrificial bumps
US9547034B2 (en) 2013-07-03 2017-01-17 Xilinx, Inc. Monolithic integrated circuit die having modular die regions stitched together
KR101949618B1 (ko) * 2014-06-23 2019-02-18 지글루, 인크. 모듈형 적층 집적 회로를 제조하기 위한 시스템 및 방법
US9583426B2 (en) 2014-11-05 2017-02-28 Invensas Corporation Multi-layer substrates suitable for interconnection between circuit modules
US9515035B2 (en) 2014-12-19 2016-12-06 International Business Machines Corporation Three-dimensional integrated circuit integration
US10060966B2 (en) * 2015-03-24 2018-08-28 Intel Corporation Method and apparatus for enhancing guardbands using “in-situ” silicon measurements
US9646952B2 (en) * 2015-09-17 2017-05-09 Intel Corporation Microelectronic package debug access ports
US10262911B1 (en) * 2016-12-14 2019-04-16 Xilinx, Inc. Circuit for and method of testing bond connections between a first die and a second die
EP3336564B1 (en) * 2016-12-15 2019-11-13 Nxp B.V. Integrated circuit on chip instrument controller
US10317459B2 (en) * 2017-04-03 2019-06-11 Nvidia Corporation Multi-chip package with selection logic and debug ports for testing inter-chip communications
US10866283B2 (en) * 2018-11-29 2020-12-15 Nxp B.V. Test system with embedded tester
DE112022002039T5 (de) * 2021-04-08 2024-01-18 Tektronix, Inc. Präzisions-schaltdämpfungsglied mit hoher bandbreite
CN118069434A (zh) * 2022-11-24 2024-05-24 英业达科技有限公司 适用于SlimSAS插槽的检测系统及其方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5321277A (en) * 1990-12-31 1994-06-14 Texas Instruments Incorporated Multi-chip module testing
JPH08101255A (ja) * 1994-09-29 1996-04-16 Mitsubishi Electric Corp マルチチップモジュール
JP2001305189A (ja) * 2000-04-24 2001-10-31 Matsushita Electric Ind Co Ltd 半導体装置
CN1467836A (zh) * 2002-06-27 2004-01-14 富士通株式会社 半导体器件、半导体封装以及用于测试半导体器件的方法
US20050024067A1 (en) * 2003-07-10 2005-02-03 Naoko Yamaguchi Contact sheet for testing electronic parts, apparatus for testing electronic parts, method for testing electronic parts, method for manufacturing electronic parts and electronic parts
CN101154609A (zh) * 2006-09-27 2008-04-02 台湾积体电路制造股份有限公司 凸块测试单元、装置及测试方法
CN101256995A (zh) * 2006-07-26 2008-09-03 台湾积体电路制造股份有限公司 半导体封装体及硅基封装基板
CN101541489A (zh) * 2006-08-08 2009-09-23 南泰若股份有限公司 使用非易失性纳米管块的存储元件和交叉点开关及其阵列
TW200952107A (en) * 2008-05-30 2009-12-16 Advantest Corp Testing unit and test system

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07231021A (ja) * 1994-02-21 1995-08-29 Aging Tesuta Kaihatsu Kyodo Kumiai ウエハーバーンイン装置
US5517515A (en) * 1994-08-17 1996-05-14 International Business Machines Corporation Multichip module with integrated test circuitry disposed within interposer substrate
JPH08129048A (ja) * 1994-10-31 1996-05-21 Ando Electric Co Ltd 狭ピッチｉｃ用コンタクトボードの接地強化板
JP4022698B2 (ja) * 1998-02-02 2007-12-19 ソニー株式会社 検査回路基板
JP2002005999A (ja) * 2000-06-20 2002-01-09 Advantest Corp 半導体試験装置
JP3830020B2 (ja) * 2000-10-30 2006-10-04 株式会社日立製作所 半導体集積回路装置
JP2004069650A (ja) * 2002-08-09 2004-03-04 Oki Electric Ind Co Ltd 変換装置
US20040073841A1 (en) * 2002-10-11 2004-04-15 Toros Zeynep M. Command set for a software programmable verification tool having a built-in self test (BIST) for testing and debugging an embedded device under test (DUT)
JP2007250561A (ja) * 2004-04-12 2007-09-27 Japan Science & Technology Agency 半導体素子および半導体システム
JP2005338033A (ja) * 2004-05-31 2005-12-08 Renesas Technology Corp 半導体集積回路装置と周波数スペクトラム測定方法。
EP1763078B1 (en) * 2005-09-09 2013-04-10 STMicroelectronics Srl Alignment measurement system to determine alignment between chips
WO2007052344A1 (ja) * 2005-11-02 2007-05-10 Taiyo Yuden Co., Ltd. システムインパッケージおよびソケット

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5321277A (en) * 1990-12-31 1994-06-14 Texas Instruments Incorporated Multi-chip module testing
JPH08101255A (ja) * 1994-09-29 1996-04-16 Mitsubishi Electric Corp マルチチップモジュール
JP2001305189A (ja) * 2000-04-24 2001-10-31 Matsushita Electric Ind Co Ltd 半導体装置
CN1467836A (zh) * 2002-06-27 2004-01-14 富士通株式会社 半导体器件、半导体封装以及用于测试半导体器件的方法
US20050024067A1 (en) * 2003-07-10 2005-02-03 Naoko Yamaguchi Contact sheet for testing electronic parts, apparatus for testing electronic parts, method for testing electronic parts, method for manufacturing electronic parts and electronic parts
CN101256995A (zh) * 2006-07-26 2008-09-03 台湾积体电路制造股份有限公司 半导体封装体及硅基封装基板
CN101541489A (zh) * 2006-08-08 2009-09-23 南泰若股份有限公司 使用非易失性纳米管块的存储元件和交叉点开关及其阵列
CN101154609A (zh) * 2006-09-27 2008-04-02 台湾积体电路制造股份有限公司 凸块测试单元、装置及测试方法
TW200952107A (en) * 2008-05-30 2009-12-16 Advantest Corp Testing unit and test system

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103018581A (zh) * 2011-09-23 2013-04-03 丽台科技股份有限公司 模组电路板的测试治具
CN102520340A (zh) * 2012-01-06 2012-06-27 日月光半导体制造股份有限公司 具有测试结构的半导体封装元件及其测试方法
CN102520340B (zh) * 2012-01-06 2016-08-03 日月光半导体制造股份有限公司 具有测试结构的半导体封装元件及其测试方法
CN105977180A (zh) * 2012-01-06 2016-09-28 日月光半导体制造股份有限公司 具有测试结构的半导体封装元件及其测试方法
CN105977180B (zh) * 2012-01-06 2020-05-08 日月光半导体制造股份有限公司 具有测试结构的半导体封装元件及其测试方法
CN108028228A (zh) * 2015-06-23 2018-05-11 英帆萨斯公司 具有内嵌迹线互连的层叠中介层和封装
CN108254671A (zh) * 2016-12-27 2018-07-06 德克萨斯仪器股份有限公司 基于内插器的测试程序评估
CN108254671B (zh) * 2016-12-27 2022-01-11 德克萨斯仪器股份有限公司 基于内插器的测试程序评估
CN116699371A (zh) * 2023-08-08 2023-09-05 北京燧原智能科技有限公司 一种多芯片封装的老化测试方法和老化测试电路
CN116699371B (zh) * 2023-08-08 2023-11-21 北京燧原智能科技有限公司 一种多芯片封装的老化测试方法和老化测试电路

Also Published As

Publication number Publication date
EP2341356B1 (en) 2012-08-29
JP2011128159A (ja) 2011-06-30
US8384411B2 (en) 2013-02-26
JP2014062925A (ja) 2014-04-10
EP2341356A1 (en) 2011-07-06
US20110148456A1 (en) 2011-06-23

Similar Documents

Publication Publication Date Title
CN102103185A (zh) 用于测量芯片间信号的方法和装置
US6400173B1 (en) Test system and manufacturing of semiconductor device
US5777383A (en) Semiconductor chip package with interconnect layers and routing and testing methods
Marinissen et al. A structured and scalable test access architecture for TSV-based 3D stacked ICs
US6734549B2 (en) Semiconductor device having a device for testing the semiconductor
Marinissen et al. 3D DfT architecture for pre-bond and post-bond testing
US8873320B2 (en) DRAM repair architecture for wide I/O DRAM based 2.5D/3D system chips
Hagge et al. High-yield assembly of multichip modules through known-good IC's and effective test strategies
CN107431061A (zh) 用于多裸片封装中通信的方法和电路
CN102313870B (zh) 集成电路并行测试方法、装置和系统
KR20090015895A (ko) 전자 구성요소에 질의하기 위한 방법 및 장치
JP2010223960A (ja) 集積回路の並行検査の方法、装置及びシステム
KR20080107305A (ko) 반도체 장치와 반도체 장치의 제조 방법 및 테스트 방법
TW200822250A (en) Method of chip manufacturing
US20190273073A1 (en) Service module for sip devices
CN112345925A (zh) 扫描链控制电路
US6661248B2 (en) Tester for semiconductor integrated circuits
JP2010537187A (ja) マルチサイトプローブ
CN109581197A (zh) 一种基于JTAG接口的SiP封装用测试系统
JPH1048298A (ja) 半導体装置の高速試験方法
US7036058B1 (en) Semiconductor device having integrally sealed integrated circuit chips arranged for improved testing
CN219590419U (zh) 用于测试的电子装置
US6781218B1 (en) Method and apparatus for accessing internal nodes of an integrated circuit using IC package substrate
US20080197872A1 (en) Semiconductor chip, multi-chip semiconductor device, inspection method of the same, and electric appliance integrating the same
CN112345924A (zh) 扫描链控制电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110622