CN118069434A - 适用于SlimSAS插槽的检测系统及其方法 - Google Patents
适用于SlimSAS插槽的检测系统及其方法 Download PDFInfo
- Publication number
- CN118069434A CN118069434A CN202211481618.5A CN202211481618A CN118069434A CN 118069434 A CN118069434 A CN 118069434A CN 202211481618 A CN202211481618 A CN 202211481618A CN 118069434 A CN118069434 A CN 118069434A
- Authority
- CN
- China
- Prior art keywords
- pin
- chip
- slimsas
- pins
- differential signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 16
- 238000001514 detection method Methods 0.000 title claims description 106
- 238000012360 testing method Methods 0.000 claims description 55
- 238000007689 inspection Methods 0.000 claims description 9
- 230000008054 signal transmission Effects 0.000 claims description 2
- 230000011664 signaling Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318544—Scanning methods, algorithms and patterns
- G01R31/31855—Interconnection testing, e.g. crosstalk, shortcircuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318552—Clock circuits details
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
一种适用于SlimSAS插槽的检测系统及其方法，检测装置生成检测信号并传送至TAP控制器，TAP控制器将检测信号转换为JTAG格式的检测信号再传送至检测卡的CPLD芯片以及可控电源模块芯片以及/或是电路板的边界扫描芯片，通过边界扫描芯片、HCSL转LVDS模块芯片、IIC芯片以及CPLD芯片以对SlimSAS连接接口中SMBus脚位、差分信号接收脚位、差分信号传送脚位、CLK脚位、SIDEBAND脚位以及接地脚位进行检测，由此可以达到提高检测SlimSAS插槽稳定性与检测覆盖性的技术效果。
Description
技术领域
一种检测系统及其方法，尤其是指一种分别通过电路板的边界扫描芯片以及/或是检测卡的HCSL转LVDS模块芯片、IIC芯片以及CPLD芯片以对SlimSAS插槽进行检测的系统及其方法。
背景技术
现有边界扫描检测用于主机板上的SlimSAS插槽时，先要定制脚位转换的转接卡、定制脚位转接的连接线以及定制SlimSAS的转接卡以通过虚拟的PCIE进行测试。
现有检测方案由于使用的检测元件数量较多，使得检测元件彼此之间的连接方式相对复杂造成检测结果不稳定，并且在检测产生异常时除错较为耗时，除此之外，现有的检测方案并无法提供SlimSAS插槽中CLK脚位信号、SMBus脚位信号以及SIDEBAND脚位信号的检测覆盖，以及无法提供SlimSAS插槽差分信号脚位短路故障异常类型的检测覆盖，当多个SlimSAS插槽需要进行解测时，则需要使用多个虚拟PCIE，对于虚拟PCIE的通讯进一步需要使用JTAG形成串接，更进一步使得检测元件彼此之间的连接方式相对复杂造成检测结果不稳定。
综上所述，可知现有技术中长期以来一直存在现有边界扫描检测于SlimSAS插槽检测不稳定、除错耗时以及检测覆盖不全的问题，因此有必要提出改进的技术手段，来解决此问题。
发明内容
有鉴于现有技术存在现有边界扫描检测于SlimSAS插槽检测不稳定、除错耗时以及检测覆盖不全的问题，本发明遂公开一种适用于SlimSAS插槽的检测系统及其方法，其中：
本发明所公开的适用于SlimSAS插槽的检测系统，其包含：电路板、检测卡、测试存取端口(Test Access Port，TAP)控制器以及检测装置，检测卡更包含：SlimSAS连接接口、HCSL转LVDS模块芯片、集成总线电路(Inter-Integrated Circuit，IIC)芯片、可控电源模块芯片、复杂可编程逻辑装置(Complex Programmable Logic Device，CPLD)芯片以及联合测试工作群组(Joint Test Action Group，JTAG)连接端口。
电路板具有至少一SlimSAS插槽以及边界扫描芯片；
检测卡的SlimSAS连接接口还包含两组系统管理总线(System Management Bus，SMBus)脚位、多个差分信号接收脚位、多个差分信号传送脚位、两组时钟(Clock，CLK)脚位、多个边带(SIDEBAND)脚位以及多个接地(GND)脚位；检测卡的HCSL转LVDS模块芯片与两组CLK脚位形成电性连接；检测卡的IIC芯片与SMBus脚位形成电性连接；检测卡的CPLD芯片分别与HCSL转LVDS模块芯片、可控电源模块芯片、IIC芯片、SIDEBAND脚位以及GND脚位形成电性连接；及检测卡的JTAG连接端口分别与CPLD芯片以及可控电源模块芯片形成电性连接。
TAP控制器与JTAG连接端口形成电性连接；及检测装置与TAP控制器形成电性连接。
其中，检测装置生成检测信号并传送至TAP控制器，TAP控制器将检测信号转换为JTAG格式的检测信号再传送至检测卡的CPLD芯片以及可控电源模块芯片以及/或是电路板的边界扫描芯片，通过边界扫描芯片、HCSL转LVDS模块芯片、IIC芯片以及CPLD芯片以对SlimSAS连接接口中SMBus脚位、差分信号接收脚位、差分信号传送脚位、CLK脚位、SIDEBAND脚位以及接地脚位进行检测。
本发明所公开的适用于SlimSAS插槽的检测方法，其包含下列步骤：
首先，电路板具有至少一SlimSAS插槽以及边界扫描芯片；接着，检测卡具有SlimSAS连接接口、HCSL转LVDS模块芯片、IIC芯片、可控电源模块芯片、CPLD芯片以及JTAG连接端口；接着，SlimSAS连接接口插接于SlimSAS插槽，SlimSAS连接接口包含两组SMBus脚位、多个差分信号接收脚位、多个差分信号传送脚位、两组CLK脚位、多个SIDEBAND脚位以及多个GND脚位；接着，HCSL转LVDS模块芯片与两组CLK脚位形成电性连接；接着，IIC芯片与SMBus脚位形成电性连接；接着，CPLD芯片分别与HCSL转LVDS模块芯片、可控电源模块芯片、IIC芯片、SIDEBAND脚位以及GND脚位形成电性连接；接着，JTAG连接端口分别与CPLD芯片以及可控电源模块芯片形成电性连接；接着，TAP控制器与JTAG连接端口形成电性连接；接着，检测装置与TAP控制器形成电性连接；接着，检测装置生成检测信号并传送至TAP控制器；接着，TAP控制器将检测信号转换为JTAG格式的检测信号再传送至检测卡的CPLD芯片以及可控电源模块芯片以及/或是电路板的边界扫描芯片；最后，通过边界扫描芯片、HCSL转LVDS模块芯片、IIC芯片以及CPLD芯片以对SlimSAS连接接口中SMBus脚位、差分信号接收脚位、差分信号传送脚位、CLK脚位、SIDEBAND脚位以及接地脚位进行检测。
本发明所公开的系统及方法如上，与现有技术之间的差异在于检测装置生成检测信号并传送至TAP控制器，TAP控制器将检测信号转换为JTAG格式的检测信号再传送至检测卡的CPLD芯片以及可控电源模块芯片以及/或是电路板的边界扫描芯片，通过边界扫描芯片、HCSL转LVDS模块芯片、IIC芯片以及CPLD芯片以对SlimSAS连接接口中SMBus脚位、差分信号接收脚位、差分信号传送脚位、CLK脚位、SIDEBAND脚位以及接地脚位进行检测。
通过上述的技术手段，本发明可以达到提高检测SlimSAS插槽稳定性与检测覆盖性的技术效果。
附图说明
图1绘示为本发明适用于SlimSAS插槽的检测系统的系统方块图。
图2绘示为本发明适用于SlimSAS插槽的检测系统的检测卡方块图。
图3绘示为本发明适用于SlimSAS插槽的检测的差分信号接收脚位与差分信号传送脚位电性连接示意图。
图4A以及图4B绘示为本发明适用于SlimSAS插槽的检测方法的方法流程图。
附图标记说明如下：
10:电路板
11:SlimSAS插槽
12:边界扫描芯片
20:检测卡
21:SlimSAS连接接口
211:SMBus脚位
212:差分信号接收脚位
213:差分信号传送脚位
214:CLK脚位
215:SIDEBAND脚位
216:GND脚位
22:HCSL转LVDS模块芯片
23:IIC芯片
24:可控电源模块芯片
25:CPLD芯片
26:JTAG连接端口
30:TAP控制器
40:检测装置
步骤501:电路板具有至少一SlimSAS插槽以及边界扫描芯片
步骤502:检测卡具有SlimSAS连接接口、HCSL转LVDS模块芯片、IIC芯片、可控电源模块芯片、CPLD芯片以及JTAG连接端口
步骤503:SlimSAS连接接口插接于SlimSAS插槽，SlimSAS连接接口包含两组SMBus脚位、多个差分信号接收脚位、多个差分信号传送脚位、两组CLK脚位、多个SIDEBAND脚位以及多个GND脚位
步骤504:HCSL转LVDS模块芯片与两组CLK脚位形成电性连接
步骤505:IIC芯片与SMBus脚位形成电性连接
步骤506:CPLD芯片分别与HCSL转LVDS模块芯片、可控电源模块芯片、IIC芯片、SIDEBAND脚位以及GND脚位形成电性连接
步骤507:JTAG连接端口分别与CPLD芯片以及可控电源模块芯片形成电性连接
步骤508:TAP控制器与JTAG连接端口形成电性连接
步骤509:检测装置与TAP控制器形成电性连接；接着，检测装置生成检测信号并传送至TAP控制器
步骤510:TAP控制器将检测信号转换为JTAG格式的检测信号再传送至检测卡的CPLD芯片以及可控电源模块芯片以及/或是电路板的边界扫描芯片
步骤511:通过边界扫描芯片、HCSL转LVDS模块芯片、IIC芯片以及CPLD芯片以对SlimSAS连接接口中SMBus脚位、差分信号接收脚位、差分信号传送脚位、CLK脚位、SIDEBAND脚位以及接地脚位进行检测
具体实施方式
以下将配合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题并达到技术效果的实现过程能充分理解并据以实施。
以下首先要说明本发明所公开的适用于SlimSAS插槽的检测系统，并请参考图1所示，图1绘示为本发明适用于SlimSAS插槽的检测系统的系统方块图。
本发明所公开的适用于SlimSAS插槽的检测系统，其包含：电路板10、检测卡20、TAP控制器30以及检测装置40，检测卡20还包含：SlimSAS连接接口21、HCSL转LVDS模块芯片22、IIC芯片23、可控电源模块芯片24、CPLD芯片25以及JTAG连接端口26。
电路板10具有至少一SlimSAS插槽11以及边界扫描芯片12，检测卡20的SlimSAS连接接口21插接于电路板10的SlimSAS插槽11其中之一，TAP控制器30与JTAG连接端口26以及电路板10的边界扫描芯片12形成电性连接，检测装置40与TAP控制器30形成电性连接。
请参考图2所示，图2绘示为本发明适用于SlimSAS插槽的检测系统的检测卡方块图。
检测卡20的SlimSAS连接接口21还包含两组SMBus脚位211、多个差分信号接收脚位212、多个差分信号传送脚位213、两组CLK脚位214、多个SIDEBAND脚位215以及多个GND脚位216。
检测卡20的HCSL转LVDS模块芯片22与两组CLK脚位214形成电性连接，检测卡20的IIC芯片23与SMBus脚位211形成电性连接，检测卡20的CPLD芯片25分别与HCSL转LVDS模块芯片22、可控电源模块芯片24、IIC芯片23、SIDEBAND脚位215以及GND脚位216形成电性连接，以及检测卡20的JTAG连接端口26分别与CPLD芯片25以及可控电源模块芯片24形成电性连接。
在进行电路板10的SlimSAS插槽11检测时，检测装置40生成检测信号并传送至TAP控制器30，TAP控制器30将检测信号转换为JTAG格式的检测信号再传送至检测卡20的CPLD芯片25以及可控电源模块芯片24以及/或是电路板10的边界扫描芯片12，通过边界扫描芯片12、HCSL转LVDS模块芯片22、IIC芯片23以及CPLD芯片25以对SlimSAS连接接口21中SMBus脚位211、差分信号接收脚位212、差分信号传送脚位213、CLK脚位214、SIDEBAND脚位215以及接地脚位进行检测。
请参考图3所示，图3绘示为本发明适用于SlimSAS插槽的检测的差分信号接收脚位与差分信号传送脚位电性连接示意图。
检测卡20的SlimSAS连接接口21中的差分信号接收脚位212与指定的差分信号传送脚位213位移交错形成电性连接，值得注意的是，差分信号接收脚位212与差分信号传送脚位213是分别设置于SlimSAS连接接口21的不同面，SlimSAS连接接口21的一面称之为A面以及SlimSAS连接接口21的另一面称之为B面。
在实施例中，SlimSAS连接接口21中具有8组差分脚位，SlimSAS连接接口21中A面的2、5、14、17、20、23、32以及35为DIFF_RX_DP脚位(即差分信号接收脚位212)，SlimSAS连接接口21中A面的3、6、15、18、21、24、33以及36为DIFF_RX_DN脚位(即差分信号接收脚位212)。
SlimSAS连接接口21中B面的2、5、14、17、20、23、32以及35为DIFF_TX_DP脚位(即差分信号传送脚位213)，SlimSAS连接接口21中A面的3、6、15、18、21、24、33以及36为DIFF_TX_DN脚位(即差分信号传送脚位213)。
SlimSAS连接接口21中A面的2脚位与SlimSAS连接接口21中B面的20脚位形成电性连接，SlimSAS连接接口21中A面的3脚位与SlimSAS连接接口21中B面的21脚位形成电性连接；SlimSAS连接接口21中A面的5脚位与SlimSAS连接接口21中B面的23脚位形成电性连接，SlimSAS连接接口21中A面的6脚位与SlimSAS连接接口21中B面的24脚位形成电性连接；SlimSAS连接接口21中A面的14脚位与SlimSAS连接接口21中B面的32脚位形成电性连接，SlimSAS连接接口21中A面的15脚位与SlimSAS连接接口21中B面的33脚位形成电性连接；后续如图3所示，在此不再进行赘述。
电路板10的边界扫描芯片12自TAP控制器30接收到JTAG格式的检测信号是要进行差分信号的检测时，电路板10的边界扫描芯片12依据JTAG格式的检测信号以边界扫描方式推送至差分信号接收脚位212(即上述SlimSAS连接接口21中A面的2、5、14、17、20、23、32以及35脚位与SlimSAS连接接口21中A面的3、6、15、18、21、24、33以及36脚位)。
再自差分信号传送脚位213(即上述SlimSAS连接接口21中B面的20、23、32、35、2、5、14以及17脚位与SlimSAS连接接口21中B面的21、24、33、36、3、6、15以及18脚位)接收信号以实现差分信号接收脚位212与指定的差分信号传送脚位213的差分信号检测。
电路板10的边界扫描芯片12自TAP控制器30接收到JTAG格式的检测信号是要进行SMBus脚位的信号检测时，电路板10的边界扫描芯片12依据JTAG格式的检测信号模拟出IIC协议的检测信号，再将模拟出IIC协议的检测信号通过SMBus脚位211发送至检测卡20的IIC芯片23，以实现SMBus脚位的信号检测。
电路板10的边界扫描芯片12自TAP控制器30接收到JTAG格式的检测信号是要进行CLK脚位的信号检测时，电路板10的边界扫描芯片12通过CLK脚位214以及检测卡20的HCSL转LVDS模块芯片22传送HCSL信号至检测卡20的CPLD芯片25，以实现CLK脚位的信号检测。
检测卡20的CPLD芯片25自TAP控制器30接收到JTAG格式的检测信号是要进行SIDEBAND脚位或是GND脚位的信号检测时，检测卡20的CPLD芯片25对直接电性连接的SIDEBAND脚位215以及GND脚位216进行边界扫描检测以实现SIDEBAND脚位以及GND脚位的信号检测。
接着，以下将说明本发明的运作方法，并请同时参考图4A以及图4B所示，图4A以及图4B绘示为本发明适用于SlimSAS插槽的检测方法的方法流程图。
本发明所公开的适用于SlimSAS插槽的检测方法，其包含下列步骤：
首先，电路板具有至少一SlimSAS插槽以及边界扫描芯片(步骤501)；接着，检测卡具有SlimSAS连接接口、HCSL转LVDS模块芯片、IIC芯片、可控电源模块芯片、CPLD芯片以及JTAG连接端口(步骤502)；接着，SlimSAS连接接口插接于SlimSAS插槽，SlimSAS连接接口包含两组SMBus脚位、多个差分信号接收脚位、多个差分信号传送脚位、两组CLK脚位、多个SIDEBAND脚位以及多个GND脚位(步骤503)；接着，HCSL转LVDS模块芯片与两组CLK脚位形成电性连接(步骤504)；接着，IIC芯片与SMBus脚位形成电性连接(步骤505)；接着，CPLD芯片分别与HCSL转LVDS模块芯片、可控电源模块芯片、IIC芯片、SIDEBAND脚位以及GND脚位形成电性连接(步骤506)；接着，JTAG连接端口分别与CPLD芯片以及可控电源模块芯片形成电性连接(步骤507)；接着，TAP控制器与JTAG连接端口形成电性连接(步骤508)；接着，检测装置与TAP控制器形成电性连接；接着，检测装置生成检测信号并传送至TAP控制器(步骤509)；接着，TAP控制器将检测信号转换为JTAG格式的检测信号再传送至检测卡的CPLD芯片以及可控电源模块芯片以及/或是电路板的边界扫描芯片(步骤510)；最后，通过边界扫描芯片、HCSL转LVDS模块芯片、IIC芯片以及CPLD芯片以对SlimSAS连接接口中SMBus脚位、差分信号接收脚位、差分信号传送脚位、CLK脚位、SIDEBAND脚位以及接地脚位进行检测(步骤511)。
综上所述，可知本发明与现有技术之间的差异在于检测装置生成检测信号并传送至TAP控制器，TAP控制器将检测信号转换为JTAG格式的检测信号再传送至检测卡的CPLD芯片以及可控电源模块芯片以及/或是电路板的边界扫描芯片，通过边界扫描芯片、HCSL转LVDS模块芯片、IIC芯片以及CPLD芯片以对SlimSAS连接接口中SMBus脚位、差分信号接收脚位、差分信号传送脚位、CLK脚位、SIDEBAND脚位以及接地脚位进行检测。
通过这一技术手段可以来解决现有技术所存在现有边界扫描检测于SlimSAS插槽检测不稳定、除错耗时以及检测覆盖不全的问题，进而达到提高检测SlimSAS插槽稳定性与检测覆盖性的技术效果。
虽然本发明所公开的实施方式如上，但是所述的内容并非用以直接限定本发明的专利保护范围。任何本领域普通技术人员，在不脱离本发明所公开的精神和范围的前提下，可以在实施的形式上及细节上作些许的修改。本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。
Claims (10)
1.一种适用于SlimSAS插槽的检测系统，其包含：
电路板，具有至少一SlimSAS插槽以及边界扫描芯片；
检测卡，所述检测卡还包含：
SlimSAS连接接口，所述SlimSAS连接接口还包含两组系统管理总线SMBus脚位、多个差分信号接收脚位、多个差分信号传送脚位、两组时钟CLK脚位、多个边带SIDEBAND脚位以及多个接地GND脚位；
HCSL转LVDS模块芯片，与所述两组CLK脚位形成电性连接；
集成总线电路IIC芯片，与所述SMBus脚位形成电性连接；
可控电源模块芯片；
复杂可编程逻辑装置CPLD芯片，分别与所述HCSL转LVDS模块芯片、所述可控电源模块芯片、所述IIC芯片、所述SIDEBAND脚位以及所述GND脚位形成电性连接；及
联合测试工作群组JTAG连接端口，分别与所述CPLD芯片以及所述可控电源模块芯片形成电性连接；
测试存取端口TAP控制器，与所述JTAG连接端口形成电性连接；及
检测装置，与所述TAP控制器形成电性连接；
其中，所述检测装置生成检测信号并传送至所述TAP控制器，所述TAP控制器将所述检测信号转换为JTAG格式的所述检测信号再传送至所述检测卡的所述CPLD芯片以及所述可控电源模块芯片以及/或是所述电路板的所述边界扫描芯片，通过所述边界扫描芯片、所述HCSL转LVDS模块芯片、所述IIC芯片以及所述CPLD芯片以对所述SlimSAS连接接口中所述SMBus脚位、所述差分信号接收脚位、所述差分信号传送脚位、所述CLK脚位、所述SIDEBAND脚位以及所述接地脚位进行检测。
2.如权利要求1所述的适用于SlimSAS插槽的检测系统，其中所述差分信号接收脚位与指定的所述差分信号传送脚位位移交错形成电性连接，所述电路板的所述边界扫描芯片依据JTAG格式的所述检测信号进行的边界扫描检测以实现所述差分信号接收脚位与指定的所述差分信号传送脚位的差分信号检测。
3.如权利要求1所述的适用于SlimSAS插槽的检测系统，其中所述边界扫描芯片依据JTAG格式的所述检测信号模拟出IIC协议的所述检测信号，将模拟出IIC协议的所述检测信号通过所述SMBus脚位发送至所述IIC芯片，以实现所述SMBus脚位的信号检测。
4.如权利要求1所述的适用于SlimSAS插槽的检测系统，其中所述边界扫描芯片通过所述CLK脚位以及所述HCSL转LVDS模块芯片传送HCSL信号至所述CPLD芯片，以实现所述CLK脚位的信号检测。
5.如权利要求1所述的适用于SlimSAS插槽的检测系统，其中所述CPLD芯片对直接电性连接的所述SIDEBAND脚位以及所述GND脚位进行边界扫描检测以实现所述SIDEBAND脚位以及所述GND脚位的信号检测。
6.一种适用于SlimSAS插槽的检测方法，其包含下列步骤：
电路板具有至少一SlimSAS插槽以及边界扫描芯片；
检测卡具有SlimSAS连接接口、HCSL转LVDS模块芯片、IIC芯片、可控电源模块芯片、CPLD芯片以及JTAG连接端口；
所述SlimSAS连接接口插接于所述SlimSAS插槽，所述SlimSAS连接接口包含两组SMBus脚位、多个差分信号接收脚位、多个差分信号传送脚位、两组CLK脚位、多个SIDEBAND脚位以及多个GND脚位；
所述HCSL转LVDS模块芯片与所述两组CLK脚位形成电性连接；
所述IIC芯片与所述SMBus脚位形成电性连接；
所述CPLD芯片分别与所述HCSL转LVDS模块芯片、所述可控电源模块芯片、所述IIC芯片、所述SIDEBAND脚位以及所述GND脚位形成电性连接；
所述JTAG连接端口分别与所述CPLD芯片以及所述可控电源模块芯片形成电性连接；
TAP控制器与所述JTAG连接端口形成电性连接；
检测装置与所述TAP控制器形成电性连接；
所述检测装置生成检测信号并传送至所述TAP控制器；
所述TAP控制器将所述检测信号转换为JTAG格式的所述检测信号再传送至所述检测卡的所述CPLD芯片以及所述可控电源模块芯片以及/或是所述电路板的所述边界扫描芯片；及
通过所述边界扫描芯片、所述HCSL转LVDS模块芯片、所述IIC芯片以及所述CPLD芯片以对所述SlimSAS连接接口中所述SMBus脚位、所述差分信号接收脚位、所述差分信号传送脚位、所述CLK脚位、所述SIDEBAND脚位以及所述接地脚位进行检测。
7.如权利要求6所述的适用于SlimSAS插槽的检测方法，其中所述通过所述边界扫描芯片、所述HCSL转LVDS模块芯片、所述IIC芯片以及所述CPLD芯片以对所述SlimSAS连接接口中所述SMBus脚位、所述差分信号接收脚位、所述差分信号传送脚位、所述CLK脚位、所述SIDEBAND脚位以及所述接地脚位进行检测的步骤中，所述差分信号接收脚位与指定的所述差分信号传送脚位位移交错形成电性连接，所述电路板的所述边界扫描芯片依据JTAG格式的所述检测信号进行的边界扫描检测以实现所述差分信号接收脚位与指定的所述差分信号传送脚位的差分信号检测。
8.如权利要求6所述的适用于SlimSAS插槽的检测方法，其中所述通过所述边界扫描芯片、所述HCSL转LVDS模块芯片、所述IIC芯片以及所述CPLD芯片以对所述SlimSAS连接接口中所述SMBus脚位、所述差分信号接收脚位、所述差分信号传送脚位、所述CLK脚位、所述SIDEBAND脚位以及所述接地脚位进行检测的步骤中，所述边界扫描芯片依据JTAG格式的所述检测信号模拟出IIC协议的所述检测信号，将模拟出IIC协议的所述检测信号通过所述SMBus脚位发送至所述IIC芯片，以实现所述SMBus脚位的信号检测。
9.如权利要求6所述的适用于SlimSAS插槽的检测方法，其中所述通过所述边界扫描芯片、所述HCSL转LVDS模块芯片、所述IIC芯片以及所述CPLD芯片以对所述SlimSAS连接接口中所述SMBus脚位、所述差分信号接收脚位、所述差分信号传送脚位、所述CLK脚位、所述SIDEBAND脚位以及所述接地脚位进行检测的步骤中，所述边界扫描芯片通过所述CLK脚位以及所述HCSL转LVDS模块芯片传送HCSL信号至所述CPLD芯片，以实现所述CLK脚位的信号检测。
10.如权利要求6所述的适用于SlimSAS插槽的检测方法，其中所述通过所述边界扫描芯片、所述HCSL转LVDS模块芯片、所述IIC芯片以及所述CPLD芯片以对所述SlimSAS连接接口中所述SMBus脚位、所述差分信号接收脚位、所述差分信号传送脚位、所述CLK脚位、所述SIDEBAND脚位以及所述接地脚位进行检测的步骤中，所述CPLD芯片对直接电性连接的所述SIDEBAND脚位以及所述GND脚位进行边界扫描检测以实现所述SIDEBAND脚位以及所述GND脚位的信号检测。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211481618.5A CN118069434A (zh) | 2022-11-24 | 2022-11-24 | 适用于SlimSAS插槽的检测系统及其方法 |
| US18/065,962 US11953549B1 (en) | 2022-11-24 | 2022-12-14 | Detection system for SlimSAS slot and method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211481618.5A CN118069434A (zh) | 2022-11-24 | 2022-11-24 | 适用于SlimSAS插槽的检测系统及其方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN118069434A true CN118069434A (zh) | 2024-05-24 |
Family
ID=90575729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211481618.5A Pending CN118069434A (zh) | 2022-11-24 | 2022-11-24 | 适用于SlimSAS插槽的检测系统及其方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US11953549B1 (zh) |
| CN (1) | CN118069434A (zh) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5841670A (en) * | 1994-03-09 | 1998-11-24 | Texas Instruments Incorporated | Emulation devices, systems and methods with distributed control of clock domains |
| US8384411B2 (en) * | 2009-12-18 | 2013-02-26 | Tektronix, Inc. | Method and device for measuring inter-chip signals |
| US9274174B2 (en) * | 2013-08-29 | 2016-03-01 | Lenovo (Singapore) Pte. Ltd. | Processor TAP support for remote services |
-
2022
- 2022-11-24 CN CN202211481618.5A patent/CN118069434A/zh active Pending
- 2022-12-14 US US18/065,962 patent/US11953549B1/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US11953549B1 (en) | 2024-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1266236A2 (en) | System and method for testing signal interconnections using built-in self test | |
| US7478298B2 (en) | Method and system for backplane testing using generic boundary-scan units | |
| CN111104278B (zh) | Sas连接器导通检测系统及其方法 | |
| CN101769986B (zh) | 测试装置及其测试方法 | |
| CN101437133A (zh) | 测试转接装置 | |
| CN111104279B (zh) | Sas连接器导通检测系统及其方法 | |
| CN112711504B (zh) | 测试系统和测试方法 | |
| CN213337968U (zh) | 一种用于USB Type-C接口的全功能自动检测设备 | |
| CN105677524A (zh) | 测试组件、连接器和测试主板 | |
| CN102411528A (zh) | Mxm接口测试连接卡及具有该测试连接卡的测试系统 | |
| CN118069434A (zh) | 适用于SlimSAS插槽的检测系统及其方法 | |
| CN105975368A (zh) | 一种db9串口自动测试回路治具及其测试方法 | |
| CN113949654A (zh) | 一种用于m.2接口的测试治具及其使用方法 | |
| CN102455972A (zh) | 编程装置 | |
| CN101752013B (zh) | 测试装置 | |
| CN211375588U (zh) | 一种多调试接口切换电路 | |
| CN110907857B (zh) | 一种基于fpga的连接器自动检测方法 | |
| TWI847391B (zh) | 適用於SlimSAS插槽的檢測系統及其方法 | |
| CN209946880U (zh) | 一种用于ai异构服务器的测试板卡 | |
| CN114578211A (zh) | 一种PCIe总线接口电路的自动测试方法和装置 | |
| CN205210211U (zh) | 航空电子通用测试平台 | |
| CN112462246A (zh) | 边界扫描测试系统及其方法 | |
| TW202422092A (zh) | 適用於SlimSAS插槽的檢測系統及其方法 | |
| CN209017053U (zh) | 一种通信模块测试的装置 | |
| US10050861B2 (en) | Assembly for debugging modem and method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |