CN114578211A - 一种PCIe总线接口电路的自动测试方法和装置 - Google Patents

Abstract

本发明公开了一种PCIe总线接口电路的自动测试方法和装置，通过在自动测试设备的载板上集成高速继电器、测试用PCIe根复合体或/和端点设备，利用机台控制信号控制高速继电器将被测电路的PCIe收发差分信号和机台高速测试通道连接，自动测试设备按照被测电路的测试激励和响应测试电路的无需PCIe接口工作即可测试的相关功能和电参数，通过机台控制信号控制所述继电器将被测电路的PCIe收发差分信号和所述测试用PCIe根复合体或端点设备连接，实现自动测试，大大提高了自动测试的效率，减少了电路生产测试的人力成本、设备成本和测试时间，本发明可实现电路生产环节中多轮自动测试，有效降低了电路在测试夹具中的多次插拔产生外观或外形受损等质量隐患的几率。

Description

一种PCIe总线接口电路的自动测试方法和装置

技术领域

本发明属于集成电路测试领域，具体涉及一种PCIe总线接口电路的自动测试方法和装置。

背景技术

测试是确保集成电路质量的必要环节，一般使用通用自动化测试设备(ATE，Automatic-Test-Equipment)进行电路的电参数和功能的生产和质量检验测试。自动化测试设备将被测电路放置于测试设备载板(Load Board)上的夹具中，通过测试机台施加测试激励并进行电路的输出检测。

自动化测试设备的优点是测试效率和测试精度高、高低温控制和测试方便，可以极大的减少测试人工费用。但是，对于具有PCIe(Peripheral Component InterconnectExpress)高速总线接口的电路，测试设备不能检测和解析被测电路的实时输出高速信号并按照总线协议的要求给出相应的高速激励信号。例如，单个PCIe通路的单向数据传输速率可以高达2.5Gbps、5Gbps、8Gbps、16Gbps和32Gbps。PCIe总线接口电路可以分为根复合体(Root Complex，RC)设备功能电路、交换开关(Switch)设备功能电路和端点设备(Endpoint)功能电路。对于PCIe根复合体功能电路，无法实现PCIe接口的功能测试会降低测试的覆盖率；对于PCIe交换开关和端点设备电路，如果无法实现PCIe接口的功能测试，整个电路的核心功能和动态功耗参数也就无法测试。因此，为确保测试的覆盖率，一般先采用自动化测试设备测试无需PCIe接口工作即可测试的电参数和功能，然后再采用为被测电路专门研制的功能测试工装补做功能测试和和动态功耗参数测试。

然而，电路的生产环节往往要进行多轮测试，每一轮测试分为两次不仅增加了测试的人力成本、设备成本和测试时间，还会因电路在测试夹具中的多次插拔产生外观或外形受损等质量隐患。

发明内容

本发明的目的在于提供一种PCIe总线接口电路的自动测试方法和装置，以克服现有技术的不足。

一种PCIe总线接口电路的自动测试方法，包括以下步骤：

S1，在自动测试设备的载板上集成高速继电器、测试用PCIe根复合体或/和端点设备；

S2，通过机台控制信号控制高速继电器将被测电路的PCIe收发差分信号和机台高速测试通道连接，自动测试设备按照被测电路的测试激励和响应测试电路的无需PCIe接口工作即可测试的相关功能和电参数；

S3，通过机台控制信号控制所述继电器将被测电路的PCIe收发差分信号和所述测试用PCIe根复合体或端点设备连接，实现自动测试。

进一步的，测试机台的测试通道对被测电路和所述测试用PCIe根复合体或/和端点设备提供时钟、复位和控制的激励信号，由所述测试用PCIe根复合体或端点设备与被测电路的PCIe接口自动进行功能测试。

进一步的，测试用PCIe根复合体或端点设备依据和被测电路间的PCIe接口功能测试状态提供调试信息接口供自动测试机台判断电路功能是否正常。

进一步的，测试机台根据被测电路的测试需求测试必须被测电路的PCIe接口工作后才可测试的电路其它功能。

进一步的，所述测试用PCIe根复合体或端点设备与被测电路之间的所有PCIe接口按照PCIe协议自动进行PCIe链路训练和建立，如果被测电路不能在预设的时间内成功建立链路即判断电路功能失效。

进一步的，测试用PCIe根复合体或端点设备与被测电路之间的PCIe接口按照PCIe协议成功进行PCIe链路训练和建立后，所述测试用PCIe根复合体或端点设备依据被测电路的设备功能类型、具体功能和被测电路之间通过PCIe链路接口进行特定的PCIe事务传输和相关的功能测试。

进一步的，当被测电路为PCIe根复合体设备功能时，由被测电路发起配置0事务、存储器访问事务与所述测试用PCIe端点设备进行PCIe接口的功能测试；

当被测电路为PCIe端点设备功能时，由所述测试用PCIe根复合体发起配置0事务、并按被测电路内部的存储器和/或IO资源进行PCIe接口及PCIe接口工作后测试的电路其它功能的测试。

进一步的，当被测电路为PCIe交换电路时，由所述测试用PCIe根复合体对被测电路及其连接的所述测试用PCIe端点设备进行枚举和配置测试；由所述测试用PCIe根复合体向被测电路的上游端口发送配置0事务、配置1事务、存储器访问事务，由所述测试用PCIe端点设备向被测电路的下游端口发送存储器事务、消息事务或响应完成包。

一种PCIe总线接口电路的自动测试装置，包括与被测器件的PCIe接口连接的测试用根复合体或/和端点设备功能和多路高速继电器；

被测电路的PCIe接口收发信号通过多路高速继电器在测试机的控制下和测试用根复合体或/和端点设备功能连接或者和测试机台的高速电参数测试通道连接；

测试用根复合体或端点设备与被测电路分别由自动测试机的电源通道独立供电；

测试用PCIe根复合体或端点设备提供调试信息接口与测试机测试通道连接。

进一步的，当被测电路为PCIe根复合体设备功能时，仅集成所述测试用PCIe端点设备功能，不集成其它PCIe功能设备；当被测电路为PCIe端点设备功能时，仅集成所述测试用PCIe根复合体功能，不集成其它PCIe功能设备；当被测电路为PCIe交换开关电路时，集成了一个所述测试用PCIe根复合体功能设备以及一个或多个所述测试用PCIe端点设备.

与现有技术相比，本发明具有以下有益的技术效果：

本发明一种PCIe总线接口电路的自动测试方法，通过在自动测试设备的载板上集成高速继电器、测试用PCIe根复合体或/和端点设备，利用机台控制信号控制高速继电器将被测电路的PCIe收发差分信号和机台高速测试通道连接，自动测试设备按照被测电路的测试激励和响应测试电路的无需PCIe接口工作即可测试的相关功能和电参数，通过机台控制信号控制所述继电器将被测电路的PCIe收发差分信号和所述测试用PCIe根复合体或端点设备连接，实现自动测试，大大提高了自动测试的效率，减少了电路生产测试的人力成本、设备成本和测试时间，本发明可实现电路生产环节中多轮自动测试，有效降低了电路在测试夹具中的多次插拔产生外观或外形受损等质量隐患的几率。

本发明一种PCIe总线接口电路的自动测试装置，采用通用集成电路自动测试设备实现根复合体设备、PCIe交换开关和端点设备电路的自动化测试，采用自动化测试设备测试结合专用功能测试工装补做功能测试和动态功耗参数测试两次测试的工作减少为一次，减少了电路生产测试的人力成本、设备成本和测试时间，有效降低了电路在测试夹具中的多次插拔产生外观或外形受损等质量隐患的几率。

附图说明

图1为本发明实施例一中PCIe交换开关电路的自动测试载板的原理示意图。

图2为本发明实施例二中PCIe转串口电路的自动测试载板原理示意图。

图3为本发明实施例三中PCIe根复合体设备功能电路的自动测试载板原理示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

本发明提供一种PCIe总线接口电路的自动测试方法，包括以下步骤：

S1，在自动测试设备的载板上集成高速继电器、测试用PCIe根复合体或/和端点设备；通过自动测试设备机台控制载板上的继电器将被测电路的PCIe收发差分信号和机台高速测试通道连接或者和测试用PCIe根复合体或/和端点设备连接；

S2，通过机台控制信号控制所述高速继电器将被测电路的PCIe收发差分信号和机台高速测试通道连接，自动测试设备按照被测电路的测试激励和响应测试电路的无需PCIe接口工作即可测试的相关功能和电参数；

如：测试电路的低速接口功能、静态电源电流参数、通过电路的JTAG测试引脚控制被测电路测试PCIe接口的接收端电参数和发送端电参数；

S3，通过所述机台控制信号控制所述继电器将被测电路的PCIe收发差分信号和所述测试用PCIe根复合体或端点设备连接。

通过测试机台的测试通道对被测电路和所述测试用PCIe根复合体或/和端点设备提供必需的时钟、复位和控制的激励信号，由所述测试用PCIe根复合体或端点设备与被测电路的PCIe接口自动进行功能测试；

所述测试用PCIe根复合体或端点设备依据和被测电路间的PCIe接口功能测试状态提供调试信息接口供自动测试机台判断电路功能是否正常；测试机台根据被测电路的测试需求测试必须被测电路的PCIe接口工作后才可测试的电路其它功能；

由所述测试用PCIe根复合体或/和端点设备与被测电路的PCIe接口自动进行功能测试包括以下部分：

所述测试用PCIe根复合体或端点设备与被测电路之间的所有PCIe接口按照PCIe协议自动进行PCIe链路训练和建立；

如果被测电路不能在预设的时间内成功建立链路即判断电路功能失效；

所述测试用PCIe根复合体或端点设备与被测电路之间的PCIe接口按照PCIe协议成功进行PCIe链路训练和建立后，所述测试用PCIe根复合体或端点设备依据被测电路的设备功能类型、具体功能和被测电路之间通过PCIe链路接口进行特定的PCIe事务传输和相关的功能测试；

当被测电路为PCIe根复合体设备功能时，由被测电路发起配置0事务、存储器访问事务与所述测试用PCIe端点设备进行PCIe接口的功能测试；

当被测电路为PCIe端点设备功能时，由所述测试用PCIe根复合体发起配置0事务、并按被测电路内部的存储器和/或IO资源进行PCIe接口及PCIe接口工作后测试的电路其它功能的测试；

当被测电路为PCIe交换电路时，由所述测试用PCIe根复合体对被测电路及其连接的所述测试用PCIe端点设备进行枚举和配置测试；由所述测试用PCIe根复合体向被测电路的上游端口发送配置0事务、配置1事务、存储器访问事务，由所述测试用PCIe端点设备向被测电路的下游端口发送存储器事务、消息事务或响应完成包；

当被测电路为PCIe交换电路时，所述测试用PCIe根复合体或端点设备检测被测电路是否按照预期正确执行了各个端口之间的事务交换；所述测试用PCIe根复合体还对自身不可纠正故障寄存器(Uncorrectable Error Status)进行检测，对被测电路各个端口的不可纠正故障寄存器和可纠正故障寄存器(Correctable Error Status)进行检测，对所述测试用PCIe端点设备内部的不可纠正故障寄存器进行检测，并通过所述调试信息接口输出检测结果；

当被测电路为PCIe交换电路时，所述测试用PCIe根复合体或端点设备可以接收自动测试设备机台输出的测试命令，对所述测试用PCIe根复合体和端点设备的链路宽度进行配置，使之与被测PCIe交换电路的端口链路宽度匹配，从而可以进行被测电路不同端口模式下的测试；

当被测电路为PCIe端点设备功能时，所述测试用PCIe根复合体检测从被测电路接收的事务是否符合预期并通过调试信息接口输出检测结果；所述测试用PCIe根复合体还对自身不可纠正故障寄存器、被测电路的不可纠正故障寄存器和可纠正故障寄存器进行检测，并通过所述调试信息接口输出检测结果；

所述自动测试设备机台在所述被测电路的PCIe接口工作过程中依据电路的动态功耗测试工况要求选取相应的时段进行电路的动态功耗测试。

一种PCIe总线接口电路的自动测试装置，依据被测器件的PCIe接口的设备类型，设置测试用根复合体或/和端点设备功能和多路高速继电器；被测电路的PCIe接口收发信号通过多路高速继电器在测试机的控制下和测试用根复合体或/和端点设备功能连接或者和测试机台的高速电参数测试通道连接；测试用根复合体或端点设备与被测电路分别由自动测试机的电源通道独立供电；测试用PCIe根复合体或端点设备提供调试信息接口与测试机测试通道连接；

测试用PCIe根复合体或端点设备用于提供命令接口与测试机测试通道连接。

当被测电路为PCIe根复合体设备功能时，仅集成了所述测试用PCIe端点设备功能，不集成其它PCIe功能设备；当被测电路为PCIe端点设备功能时，仅集成了所述测试用PCIe根复合体功能，不集成其它PCIe功能设备；当被测电路为PCIe交换开关电路时，不仅集成了一个所述测试用PCIe根复合体功能设备还集成了一个或多个所述测试用PCIe端点设备。

本发明采用通用集成电路自动测试设备可以实现根复合体设备、PCIe交换开关和端点设备电路的自动化测试，将现有技术方案先采用自动化测试设备测试再采用专用功能测试工装补做功能测试和动态功耗参数测试两次测试的工作减少为一次，减少了电路生产测试的人力成本、设备成本和测试时间，有效降低了电路在测试夹具中的多次插拔产生外观或外形受损等质量隐患的几率。

实施例一：一款PCIe 2.0交换开关电路的测试

实施例一基于V93K集成电路自动测试平台对一款8通路、8端口、最大链路宽度为x4的PCIe 2.0交换开关电路进行全自动测试。该实施例被测电路具有8条通路，包含了8对PCIe发送信号和8对PCIe接收信号，共计32路最高传输速率为5Gbps的高速信号。在现有技术条件下，无法在ATE自动测试平台进行该款电路的交换功能和最大动态功耗测试。图1为本发明实施例一一种PCIe交换开关电路的自动测试载板的原理示意图，采用该载板和本实施例所述的一种PCIe交换开关电路的自动测试方法可在ATE自动测试平台实现该款PCIe交换开关电路的电参数、交换功能和最大动态功耗等全面的电路测试。

该实施例的载板设计集成了两块FPGA及其附属加载PROM，FPGA1中集成了一个测试用根复合体和最大3个端点设备功能，FPGA2中集成了4个测试用端点设备功能；所述两块FPGA均具有4条PCIe 2.0x1通路，其中FPGA1既可以工作为一个测试用根复合体和3个端点设备功能模式也可以工作为一个x4通路的根复合体设备模式；该实施例载板还集成了32路高速继电器；在所述高速继电器组的切换控制信号控制下，被测电路的32个高速PCIe信号可以和所述测试用PCIe根复合体和最大7个PCIe端点设备功能的32个PCIe高速信号一一连接，也可以和测试机台的32个高速电参数测试通道一一连接；测试用根复合体或端点设备所在的FPGA及其附属加载PROM与被测电路分别由测试机V93K的电源通道独立供电；测试用根复合体或端点设备所在的FPGA由测试机V93K低速通道提供一个共用复位信号和8对100MHz的PCIe差分时钟信号refclk0_100M_p/n～refclk7_100M_p/n；测试用PCIe根复合体或端点设备提供调试信息接口fpga_out[15:0]与测试机低速测试通道连接；所述FPGA1中的测试用PCIe根复合体和端点设备提供命令接口fpga_ctrl_in[1:0]与测试机测试通道连接。

fpga_ctrl_in[1:0]信号用于控制FPGA1工作为一个测试用根复合体和3个端点设备功能模式还是工作为一个x4通路的根复合体设备模式；fpga_out[0]为指示被测电路功能是否正常的第一信息输出信号，fpga_out[8]为指示被测电路功能是否正常的第二信息输出信号；fpga_out[15:9,7:1]为测试程序调试信号。

本发明实施例一一种PCIe交换开关电路的自动测试方法具体步骤如下：

步骤1、通过自动测试设备机台控制信号控制所述高速继电器将被测电路的PCIe收发差分信号和机台高速测试通道连接，自动测试设备按照被测电路的测试激励和响应测试电路的无需PCIe接口工作即可测试的相关功能和电参数；

具体的测试包括：被测电路的边界扫描测试、扫描链测试和存储器内建自测试，被测电路的SPI接口功能测试，被测电路的输入输出电平、输入漏电流、三态漏电流、静态电源电流等低速参数测试，通过电路的JTAG等测试引脚控制被测电路进行PCIe高速接口的接收端电参数和发送端电参数测试；

步骤2、通过所述机台控制信号控制所述高速继电器将被测电路的PCIe收发差分信号和所述测试用PCIe根复合体和端点设备连接；通过测试机台的测试通道对被测电路和所述测试用PCIe根复合体或端点设备提供必需的时钟、复位和控制等激励信号；在fpga_ctrl_in[1:0]控制下使fpga1工作为一个测试用x1链路根复合体和3个x1链路的端点设备功能模式；

步骤3、所述测试用PCIe根复合体和端点设备与被测电路之间的所有8条PCIe链路在复位信号撤销后按照PCIe协议自动进行PCIe链路训练和建立；

所述测试用PCIe根复合体的FPGA内硬件逻辑在复位结束100ms后自动对被测电路及其连接的所述测试用PCIe端点设备进行枚举和配置测试；当测试用根复合体设备完成枚举和被测交换开关电路的配置后通过配置0事务或配置1事务读取被测电路的8个端口的链路状态寄存器；如果根复合体未枚举到8端口交换开关和7个被测端点设备表示链路未能建立，或者读取的被测交换开关电路的8个端口的任何一个链路不是5.0Gbps速率时FPGA内的硬件将第一信息输出信号fpga_out[0]置位，指示被测电路功能失效；

步骤4、当被测交换开关电路的8个端口均成功建立了5.0Gbps的x1链路后，根复合体和7个测试用端点设备按照128字节的载荷尺寸自动发送交换测试用存储器写事务；被测交换开关的端口0、端口1、端口2和端口3分别与端口4、端口5、端口6和端口7之间双向交换测试用存储器写事务；此时，电路处于最大功耗模式，自动测试设备同时测试被测电路的电源电流计算被测电路的最大动态功耗。

步骤5、测试用PCIe根复合体和7个端点设备由FPGA中的硬件在交换事务测试期间自动记录来自被测交换开关电路的测试用存储器写事务个数，并在测试100ms后停止测试事务的发送并检测接收的交换测试存储器事务个数是否正确；当FPGA1中的硬件检测到接收的交换测试存储器事务个数不符合预期时，将第一信息输出信号fpga_out[0]置位，指示被测电路功能失效；当FPGA2中的硬件检测到接收的交换测试存储器事务个数不符合预期时，将第二信息输出信号fpga_out[8]置位，指示被测电路功能失效；

步骤6、测试用根复合体设备自动读取被测PCIe交换电路各端口的不可纠正故障寄存器(Uncorrectable Error Status)和可纠正故障寄存器(Correctable ErrorStatus)，自动读取测试用端点设备的不可纠正故障寄存器，结合根复合体自身的不可纠正故障寄存器和读取的各不可纠正故障寄存器和可纠正故障寄存器的Data Link ProtocolError Status、Poisoned TLP Status、Malformed TLP Status、ECRC Error Status等故障报告位是否置位确定被测电路是否功能正常；当测试用根复合体设备依据上述各个故障寄存器判断被测电路功能异常时，将第一信息输出信号fpga_out[0]置位，指示被测电路功能失效；

步骤7、所述高速继电器连接状态保持不变，自动测试设备复位FPGA1和FPGA2，同时，通过改变fpga_ctrl_in[1:0]信号的值配置FPGA1工作为一个x4链路的根复合体设备模式；随后，类似步骤3～步骤6中的方法对被测电路进行一个x4上游端口和4个x1下游端口工作模式的测试，并通过第一信息输出信号fpga_out[0]和第二信息输出信号fpga_out[8]指示被测电路是否功能正常；此处不再进行详细步骤的说明。

实施例二：一款PCIe接口转串口电路的测试

实施例二基于V93K集成电路自动测试平台对一款PCIe接口转串口电路进行测试。被测电路主机接口为速率为2.5Gbps的PCIe 1.0x1高速接口，电路集成了完全独立的两个全双工异步串口，接口速率最高8Mbps，集成了收发独立的异步串口数据缓存，电路功能是实现和CPU连接的PCIe接口与外部串口之间的数据传输转换。该被测电路属于PCIe端点设备，具有4条PCIe高速信号。现有技术条件无法在ATE自动测试平台进行该款电路的数据传输转换功能测试和最大动态功耗测试。图2为本发明实施例二一款PCIe接口转串口电路的自动测试载板原理示意图。

该实施例的载板设计集成了一块FPGA及其附属程序加载PROM，集成了4路高速继电器；FPGA中设计集成了一个测试用x1根复合体设备，在所述高速继电器组的切换控制信号控制下，被测电路的4个高速PCIe信号可以和所述测试用PCIe根复合体设备功能的4个PCIe高速信号一一连接，也可以和测试机台的4个高速电参数测试通道一一连接；测试用根复合体设备所在的FPGA及其附属加载PROM与被测电路分别由测试机的电源通道独立供电；测试用根复合体所在的FPGA由测试机低速通道提供一个复位信号和一对100MHz的PCIe差分时钟信号refclk0_100M_p/n；测试用PCIe根复合体提供信息接口fpga_out[1:0]与测试机低速测试通道连接；所述测试用PCIe根复合体设备提供命令接口fpga_ctrl_in[1:0]与测试机测试通道连接；fpga_out[0]为指示被测电路功能是否正常的第一信息输出信号，fpga_out[1]为指示被测电路功能是否正常的第二信息输出信号。

本发明实施例二

一款PCIe接口转串口电路的自动测试方法具体步骤如下：

步骤1、通过自动测试设备机台切换控制通道控制所述高速继电器将被测电路的PCIe收发差分信号和机台高速测试通道连接，自动测试设备按照被测电路的测试激励和响应测试电路的无需PCIe接口工作即可测试的相关功能和电参数；

具体的测试包括：被测电路的边界扫描测试、扫描链测试和存储器内建自测试，被测电路的I²C接口功能测试，被测电路的输入输出电平、输入漏电流、三态漏电流、静态电源电流等低速参数测试，通过电路的JTAG等测试引脚控制被测电路进行PCIe高速接口的接收端电参数和发送端电参数测试；

步骤2、通过所述机台切换控制通道控制所述继电器将被测电路的PCIe收发差分信号和所述测试用PCIe根复合体设备连接；通过测试机台的测试通道对被测电路和所述测试用PCIe根复合体设备提供必需的时钟、复位和控制等激励信号。

步骤3、所述测试用PCIe根复合体设备与被测电路之间的PCIe链路在复位信号撤销后按照PCIe协议自动进行PCIe链路训练和建立；

所述测试用PCIe根复合体的FPGA内硬件逻辑在复位结束100ms后通过配置0事务和存储器事务自动对被测电路进行枚举和配置测试；由于被测电路为链路宽度为x1的2.5Gbps的PCIe接口，被测电路能够在枚举和配置测试期间对配置0事务和存储器事务成功作出响应即可证明链路成功建立；如果被测电路在枚举和配置测试期间对配置0事务和存储器事务未能成功响应，测试用根复合体硬件将第一信息输出信号fpga_out[0]置位，指示被测电路功能失效；

步骤4、当被测电路成功建立了链路后，测试用根复合体接收fpga_ctrl_in[1:0]的命令，通过PCIe接口向串口1、串口2的发送缓存写入发送数据并启动串口发送；同时，自动测试机启动串口1、串口2向PCIe接口的根复合体发送数据。此时，电路处于双串口和PCIe接口之间的全双工传输和数据转换，处于最大功耗模式，自动测试设备在此期间测试被测电路的电源电流，计算被测电路的最大动态功耗。

步骤5、测试期间，测试机检测串口1和串口2的输出，当测试机检测到串口1和串口2的输出与PCIe根复合体发送的数据不一致时，测试机判断被测电路的PCIe向串口传输转换功能失效；测试用PCIe根复合体在测试期间自动检测接收的被测电路的PCIe数据，当PCIe接口接收的数据和串口1和串口2的发送的数据不一致时，硬件自动将第一信息输出信号fpga_out[0]置位，指示被测电路串口向PCIe接口传输功能失效；

步骤6、设定的测试时间结束时测试用根复合体设备自动读取被测PCIe电路的不可纠正故障寄存器和可纠正故障寄存器，结合根复合体自身的不可纠正故障寄存器的DataLink Protocol Error Status、Poisoned TLP Status、Malformed TLP Status、ECRCError Status等故障报告位是否置位确定被测电路是否功能正常；当测试用根复合体设备依据上述各个故障寄存器判断被测电路功能异常时，将第二信息输出信号fpga_out[1]置位，指示被测电路功能失效。

实施例三：一款PCIe根复合体设备功能电路的自动测试

实施例三基于V93K集成电路自动测试平台对一款处理器电路进行测试。被测电路集成了一个处理器核和多种协议的总线接口，其中PCIe总线接口为最高速率为5Gbps的x2接口，为根复合体设备功能。图3为本发明实施例三一款PCIe根复合体设备功能电路的自动测试载板原理示意图。

该实施例的载板设计集成了一块FPGA及其附属程序加载PROM，集成了8路高速继电器；FPGA中设计集成了一个测试用x2端点设备，在所述高速继电器组的切换控制信号控制下，被测电路的8个高速PCIe信号可以和所述测试用PCIe端点设备功能的4个PCIe高速信号一一连接，也可以和测试机台的8个高速电参数测试通道一一连接；测试用端点设备所在的FPGA及其附属加载PROM与被测电路分别由测试机的电源通道独立供电；测试用端点所在的FPGA由测试机低速通道提供一个复位信号和一对PCIe差分时钟信号refclk0_100M_p/n；测试用PCIe端点提供信息接口ep_out与测试机低速测试通道连接；当被测电路和测试用端点设备之间成功建立了宽度为x2的5Gbps速率的链路后，测试用端点设备所在的FPGA自动置位ep_out，否则ep_out输出低电平；

本发明实施例三PCIe根复合体设备功能电路的自动测试方法具体测试步骤如下：

步骤1、通过所述机台切换控制通道控制所述继电器将被测电路的PCIe收发差分信号和所述测试用PCIe端点设备连接；通过测试机台的测试通道对被测电路和所述测试用PCIe端点设备提供时钟、复位和控制等激励信号；

步骤2、所述测试用PCIe端点设备与被测电路之间的PCIe链路在复位信号撤销后按照PCIe协议自动进行PCIe链路训练和建立；

步骤3、自动测试设备按照被测电路的测试激励和响应测试电路的无需PCIe接口工作即可测试的串口等低速IO功能和输入输出电平、输入漏电流、三态漏电流等电参数；

步骤4、完成上述步骤3测试后，测试机通过判断ep_out是否置位，判断被测电路和测试用端点设备之间是否成功建立了5Gbps x2链路；如果ep_out为低电平判断被测电路的PCIe接口功能失效；

步骤5、如果被测电路和测试用端点设备之间成功建立了链路后，被测根复合体设备电路通过配置0事务、存储器读写事务和测试用端点设备进行配置和通信测试，如果被测根复合体电路读取的测试用端点设备特定存储器区域的值和写入的值不相同时置位被测电路的GPIO[31]输出，测试机检测到GPIO[31]为高电平时判断被测电路的PCIe接口功能失效；在此期间，自动测试设备测试被测电路的PCIe接口电源供电电流计算PCIe接口的最大动态功耗；

步骤6、完成设定数量的事务测试后，被测根复合体PCIe电路读取其不可纠正故障寄存器和可纠正故障寄存器的Data Link Protocol Error Status、Poisoned TLPStatus、Malformed TLP Status、ECRC Error Status等故障报告位是否置位确定被测电路是否功能正常；当依据上述故障寄存器判断被测电路功能异常时置位被测电路的GPIO[31]输出，测试机检测到GPIO[31]为高电平时判断被测电路的PCIe接口功能失效。

步骤7、完成PCIe接口功能和动态功耗测试后，通过自动测试设备机台切换控制通道控制所述高速继电器将被测电路的PCIe收发差分信号和机台高速测试通道连接，自动测试设备按照被测电路的测试激励和响应测试电路的无需PCIe接口工作的PCIe收发端电参数测试和电路的静态电源电流电参数。

Claims (10)

1.一种PCIe总线接口电路的自动测试方法，其特征在于，包括以下步骤：

S1，在自动测试设备的载板上集成高速继电器、测试用PCIe根复合体或/和端点设备；

S2，通过机台控制信号控制高速继电器将被测电路的PCIe收发差分信号和机台高速测试通道连接，自动测试设备按照被测电路的测试激励和响应测试电路的无需PCIe接口工作即可测试的相关功能和电参数；

S3，通过机台控制信号控制所述继电器将被测电路的PCIe收发差分信号和所述测试用PCIe根复合体或端点设备连接，实现自动测试。

2.根据权利要求1所述的一种PCIe总线接口电路的自动测试方法，其特征在于，测试机台的测试通道对被测电路和所述测试用PCIe根复合体或/和端点设备提供时钟、复位和控制的激励信号，由所述测试用PCIe根复合体或端点设备与被测电路的PCIe接口自动进行功能测试。

3.根据权利要求1所述的一种PCIe总线接口电路的自动测试方法，其特征在于，测试用PCIe根复合体或端点设备依据和被测电路间的PCIe接口功能测试状态提供调试信息接口供自动测试机台判断电路功能是否正常。

4.根据权利要求1所述的一种PCIe总线接口电路的自动测试方法，其特征在于，测试机台根据被测电路的测试需求测试必须被测电路的PCIe接口工作后才可测试的电路其它功能。

5.根据权利要求1所述的一种PCIe总线接口电路的自动测试方法，其特征在于，所述测试用PCIe根复合体或端点设备与被测电路之间的所有PCIe接口按照PCIe协议自动进行PCIe链路训练和建立，如果被测电路不能在预设的时间内成功建立链路即判断电路功能失效。

6.根据权利要求1所述的一种PCIe总线接口电路的自动测试方法，其特征在于，测试用PCIe根复合体或端点设备与被测电路之间的PCIe接口按照PCIe协议成功进行PCIe链路训练和建立后，所述测试用PCIe根复合体或端点设备依据被测电路的设备功能类型、具体功能和被测电路之间通过PCIe链路接口进行特定的PCIe事务传输和相关的功能测试。

7.根据权利要求1所述的一种PCIe总线接口电路的自动测试方法，其特征在于，当被测电路为PCIe根复合体设备功能时，由被测电路发起配置0事务、存储器访问事务与所述测试用PCIe端点设备进行PCIe接口的功能测试；

当被测电路为PCIe端点设备功能时，由所述测试用PCIe根复合体发起配置0事务、并按被测电路内部的存储器和/或IO资源进行PCIe接口及PCIe接口工作后测试的电路其它功能的测试。

8.根据权利要求1所述的一种PCIe总线接口电路的自动测试方法，其特征在于，当被测电路为PCIe交换电路时，由所述测试用PCIe根复合体对被测电路及其连接的所述测试用PCIe端点设备进行枚举和配置测试；由所述测试用PCIe根复合体向被测电路的上游端口发送配置0事务、配置1事务、存储器访问事务，由所述测试用PCIe端点设备向被测电路的下游端口发送存储器事务、消息事务或响应完成包。

9.一种PCIe总线接口电路的自动测试装置，其特征在于，包括与被测器件的PCIe接口连接的测试用根复合体或/和端点设备功能和多路高速继电器；

被测电路的PCIe接口收发信号通过多路高速继电器在测试机的控制下和测试用根复合体或/和端点设备功能连接或者和测试机台的高速电参数测试通道连接；

测试用根复合体或端点设备与被测电路分别由自动测试机的电源通道独立供电；

测试用PCIe根复合体或端点设备提供调试信息接口与测试机测试通道连接。

10.根据权利要求9所述的一种PCIe总线接口电路的自动测试装置，其特征在于，当被测电路为PCIe根复合体设备功能时，仅集成所述测试用PCIe端点设备功能，不集成其它PCIe功能设备；当被测电路为PCIe端点设备功能时，仅集成所述测试用PCIe根复合体功能，不集成其它PCIe功能设备；当被测电路为PCIe交换开关电路时，集成了一个所述测试用PCIe根复合体功能设备以及一个或多个所述测试用PCIe端点设备。

Images