JP3761562B1 - 集積回路の診断回路用通信インターフェイス - Google Patents
集積回路の診断回路用通信インターフェイス Download PDFInfo
- Publication number
- JP3761562B1 JP3761562B1 JP2004571048A JP2004571048A JP3761562B1 JP 3761562 B1 JP3761562 B1 JP 3761562B1 JP 2004571048 A JP2004571048 A JP 2004571048A JP 2004571048 A JP2004571048 A JP 2004571048A JP 3761562 B1 JP3761562 B1 JP 3761562B1
- Authority
- JP
- Japan
- Prior art keywords
- signal
- diagnostic
- circuit
- serial signal
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000002457 bidirectional effect Effects 0.000 claims abstract description 63
- 238000012549 training Methods 0.000 claims abstract description 54
- 238000005070 sampling Methods 0.000 claims abstract description 27
- 230000005540 biological transmission Effects 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 30
- 230000009471 action Effects 0.000 claims description 14
- 238000012360 testing method Methods 0.000 claims description 13
- 238000012545 processing Methods 0.000 claims description 9
- 230000006870 function Effects 0.000 claims description 5
- 238000012546 transfer Methods 0.000 claims description 5
- 230000008569 process Effects 0.000 claims description 3
- 230000007704 transition Effects 0.000 claims 6
- 230000003111 delayed effect Effects 0.000 claims 3
- 238000003745 diagnosis Methods 0.000 claims 1
- 230000009286 beneficial effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 10
- 230000008859 change Effects 0.000 description 5
- LHMQDVIHBXWNII-UHFFFAOYSA-N 3-amino-4-methoxy-n-phenylbenzamide Chemical compound C1=C(N)C(OC)=CC=C1C(=O)NC1=CC=CC=C1 LHMQDVIHBXWNII-UHFFFAOYSA-N 0.000 description 3
- 238000013481 data capture Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000006266 hibernation Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318572—Input/Output interfaces
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31712—Input or output aspects
- G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
- Information Transfer Systems (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
US−A−5734660は、単一ビット双方向スキャンメッセージ信号がスキャンモード設定を実行すると共にスキャンイン及びスキャンアウトの入力/出力を実行する集積回路を開示している。また、個別のスキャンテストクロック信号が供給されると共に使用されている。
データ処理動作を実行する働きをする機能回路と、
前記機能回路に関する診断動作を実行する働きをする診断回路と、
前記診断回路と外部診断装置との間の伝送を提供する働きをするインターフェイス回路とを備え、前記インターフェイス回路は、双方向シリアル信号を使用して、
(i)前記診断回路の前記診断動作を制御するために、前記外部診断装置から前記診断回路に制御信号を転送すると共に、
(ii)前記外部診断装置と前記診断回路との間で診断データを転送し、且つ、
前記インターフェイス回路は、前記双方向シリアル信号をサンプリングするためのサンプリングポイントタイミングを決定するために前記双方向シリアル信号を用いて前記外部診断装置から送られた所定形式のトレーニング信号に応答する働きをトレーニングモードにおいて行う。
また、シリアルデータのフレームのエンドにはストップ信号が提供されてもよく、動作またはフレームのアボート(abort)の信号を送るために使用される。もしストップ信号が所定のレベルに保持されれば、これは強制的に休止状態(idle state)とされる。
前記診断装置と前記集積回路内の診断回路との間の伝送を提供する働きをするインターフェイス回路を備え、
前記インターフェイス回路は、双方向シリアル信号を使用して、
(i)前記集積回路によって実行される診断動作を制御するために、前記診断装置から前記集積回路に制御信号を転送すると共に、
(ii)前記診断装置と前記集積回路との間で診断データを転送し、且つ、
前記インターフェイス回路は、前記双方向シリアル信号をサンプリングするためのサンプリングポイントタイミングを決定するために前記双方向シリアル信号を用いて前記外部診断装置から送られた所定形式のトレーニング信号に応答する働きをトレーニングモードにおいて行う。
双方向シリアル信号を使用して、
(i)前記診断回路の前記診断動作を制御するために、外部診断装置から前記診断回路に制御信号を転送すると共に、
(ii)前記外部診断装置と前記診断回路との間で診断データを転送し、
トレーニングモードにおいて、所定形式のトレーニング信号が、前記双方向シリアル信号をサンプリングするためのサンプリングポイントタイミングを決定するために前記双方向シリアル信号を用いて前記外部診断装置から送られる。
図1は、外部装置に接続されたオンボード診断システムを備えた集積回路を図式的に示す図である。
図2は、外部診断装置と集積回路の診断回路との間での伝送に使用するためのシリアルデータフレームを図式的に示す図である。
図3は、集積回路インターフェイストレーニング動作を図式的に示すフロー図である。
図4は、集積回路データキャプチャ動作を図式的に示す図である。
図5は、集積回路について診断動作を実行するためのバストランザクションを発行するために非クロックモードでの診断バスマスター回路を備えた集積回路を図式的に示す図である。
図6は、集積回路について診断動作を実行するためのバストランザクションを発行するためにクロックモードでの診断バスマスター回路(diagnostic bus-master circuit)を備えた集積回路を図式的に示す図である。
図7および8は、外部診断装置と集積回路との間で使用される伝送技術(communication technique)の態様を示す図である。
上述の双方向シリアル伝送の更なる説明は以下で与えられる。
以下の説明では、次の用語および略語を使用する。
用語;意味
SWO;単一ワイヤ出力。特定用途向けトレースコンポーネント(一般的なトレースと混同すべきではない。それはプロセッサ特有である)。
DBT;これは、システムバスへのアクセスのためのAMBA(AHBまたはAHB−Lite)マスターとして作用するTAPブロックである。それは、また、任意的にスキャンチェーンアクセスを提供する。
AMBA;チップ内部のARMバス標準。
JTAG;スキャンチェーンに対するシリアルインターフェイスを制御するための4−6−ワイヤインターフェイス用のIEEE Joint Test Access Group 規格。JTAGは、テストと同様にデバッグのために使用される。SWJは、根本的なデバッグJTAGモデルに基づいている。スキャンTAPは、JTAGのテスト部分に基づいている。
エミュレータ;誤称(misnomer)。デバッグ用のチップに付随するランコントロールボックス(HWの一部)を参照するために使用される。通常のエミュレータは、JTAGベースである。SWJインターフェイスに接続されたボックスもまた歴史的な理由でエミュレータと呼ばれる。
OCRC;SWJのオンチップランコントロールコンポーネント(On-Chip Run-Control component)。これは、スキャンチェーン及びDBTへのインターフェイスと実際の処理プロトコルを提供する。
これは、小規模なシングルワイヤJTAGコンポーネントについての提案である。SWJコンポーネントは、一般的な4−6ワイヤインターフェイスの代わりに、シングルワイヤインターフェイスを用いたARMベースのプロセッサ(マルチコアを備える)をデバッグしテストするために使用される。シングルワイヤインターフェイスは、文字どおり、双方向における伝送のために一つのワイヤを使用する。高速SWJサポートは、追加的な信号/ピンへの認知度(visibility)を必要とし、それはクロックを含む(しかし、それは、SWJ専用のクロックである必要はない)。クロック(分割可能)は、サンプリングのための鮮明なエッジを提供することにより高速を可能にする。
図5は、非クロック接続(non-clocked connection)のブロック図を示す。図6は、クロック接続(clocked connection)のブロック図を示す。全てのエミュレータは、非クロックモードを支援するが、クロックモードはオプションである。これは、SWJは、常に、(リセットから)非クロックモードで立ち上がるためである。回路は、エミュレータとターゲットの両方について二つの間をスイッチングするように設計される。
ターゲット側の200Kのプルダウン抵抗(200K pull-doown resistr)は、チップの中にあってもよいし、ボード上にあってもよいことに注意されたい。
エミュレータにおける非クロックモード信号調整器は、信号を即座にロウからハイにするために使用される。10Kの抵抗は、単に信号をハイに持ち上げる(float)が、信号調整器(バスホールド型フィードバック回路)は、電流の流れの変化を検出し、そしてRMSを過ぎるまで信号をハイに駆動する。そのポイントで、それは消えて、そして10Kの抵抗が信号ハイを維持することを可能にする。エッジの形状は、低速(3MHz以下)の非クロックモードでは十分に鮮明であろう。
極めてロウエンドのパーツについては、そのパーツのSWJデバッグエンドにパワーを供給するために非クロックのプルアップモデル(pull-up model)を使用することが可能である。これは、通常のモデルではないが、キャパシタンスドレイン(capacitance drain)を用いて実現可能である。
通常、ターゲットはクロックモードのためのクロックを供給する。クロックは、チップ(出力)からでもよいが、ターゲットボードからチップ(入力)に向けたものであってもよい。クリスタルまたはPLLを介してクロックを生成するポッド(pod)(エミュレータコネクション)を構成することも可能であるが、エミュレータは、絶対にクロックを直接的に生成しない。いずれにしても、それはSWJのための専用クロックである必要はない(他の用途に共用され得る)が、鮮明でなければならない。
SWJワイヤインターフェイスは、概略的にRS−232モデル(クロックか否か)に基づいている。各8ビットデータパケットは、1個のスタートビットと2個のストップビットでフレーム構成される。しかし、2番目のストップビットは、以下に述べられるように、真に特別な応答マーカー(special reply marker)である。フォーマットは次のようである。
非クロックモードでは、もし継続(CONTINUE)であれば、ターゲットは、単にラインをハイ(アクティブプルアップ)にし、その他の場合にはロウに引き下げることに注意されたい。クロックモードでは、ターゲットは、継続についてハイを保持し、その他の場合にはロウに引き下げなければならない。
一般に、4つのワイヤプロトコルモードと状態(state)が存在する。
1.リセット(Reset)。これは、8個以上のパケットについてワイヤがロウに保持されたときに発生する。ストップビットが欠落しているので、ターゲットはこれを検出する。これは、アラート(alert)と呼ばれる。もし8個よりも多くのアラートが検出されれば、ターゲットは、インターフェイスのリセットがアサートされたと推測することができる(これはSWJを除いてどれにも影響を与えない)。SWJインターフェイスは、非クロックモードに戻る。エミュレータを接続することは、プルダウン抵抗によるリセットを引き起こすことに注意されたい。
リセットモード(Reset mode)は、デアサートストップビット(deaserted stop bit)を有する8個以上のパケットとして規定される(ストップは1に代えて0である)。換言すると、アボートに匹敵する8パケットはリセットを起こさせる。
リセットで何の働きをするかの定義はSWJおよびOCRCに特有である。主な意図は、ラインを明らかにすることのみであり、従って、任意のペンディング中のOCRCモード/命令をアボートすることは、SWJブロックの内部状態を明らかにすることと同様に主目的である。
トレーニングモード(Trainning mode)は、リセット後に開始される。トレーニング命令(trainning command)はデータとして0x55である。トレーニングモードは、ターゲットが2番目のストップビットをロウに駆動するときにのみ終了される。これは、ターゲットがデータに関してトレーニングすることができることを保証することのみならず、伝送速度(baud rate)(非クロックモードにおけるデータクロックの速度)を自動検出するための目標時間を可能にする。もしデータクロックが速すぎると、2番目のストップビットは、ハイ状態に引き上げられたままである。これは、ターゲットがトレーニングできないことをエミュレータが検出することを可能にする(そしてより遅い速度で試みることができる)。
データモード(Data mode)は、非継続ビット(0)を介してトレーニングモードが終了された後に即座に開始される。データモードは、クロックであろうが非クロックであろうが、SWJのための通常の動作モードである。データモードは、SWJワイヤプロトコルよりも上のレベルで命令の発行を可能にする。データモード命令は、オンチップランコントロール(OCRC)ブロック部分にルーティングされたもののみならず、SWJインターフェイスに向けられた命令を含む。主なSWJデータモードコマンドは次のものを含む。
・セットクロックモード分周カウンタ。この命令は、カウンタの設定を可能とし、そして、スイッチをクロックモードに切り替える。クロックモードへの切り替え後には、8パケットに匹敵する休止状態が続き、そしてクロックモードでGetID命令が行われる。もしGetID命令が失敗すれば、エミュレータは、非クロックモードに戻るためにリセットを使用してもよい。
・ゲットID(Get ID)−SWJおよびOCRC情報を読み戻す。この情報は、システム設計パラメータに関する情報のみならず、ブロックのバージョンを含む(DBTスキャンTAPが支援されているか、JTAGアクセスが支援されているか、DBT MemTAPが支援されているか、クロックモードが支援されているかどうかを含む)。
・セレクトDBTスキャンTAP。これは、命令供給(command feed)のためのスキャンTAPを選択する。これはMemTAP命令供給と同じように動作する。
・他の命令選択(Select Other command)。これは他のOCRC命令供給を選択する−保留。
データモード命令の例は次のようなものである。
・OCRCクロックレートが遅すぎて、一般に次のバイトを受け入れることができない(OCRCのクロックレートがシステムと同じであるが、SWJのクロックレートは異なる)。
・OCRCまたはサブシステムが依然として以前のバイトを処理している(ランニングTCK、バス動作、またはスキャンのような)。
・OCRCが繰り返しテストを行っている(スキャンチェーンの読み出し、および所望値に対する比較のような)。
休止状態は、データモード内の状態である。休止状態は、データパケット間のフィラー(filler)またはギャップ(gap)を形成する。エミュレータは、単に、次のパケットを導入する前に必要な限り長い間、ストップ状態(ハイ)を保持する(ロウのスタートビットによって示されるように)。
図7および図8は、SWJおよびOCRCがシステムに適合できる方法を示す。図7は、JTAG TAPを有するシステムのための標準的SWJモデルを示す(ARM EICEを含む)。図8は、新規な複合SWJモデルを示し、それは、既存のJTAGシステムが同一チップと動作することを可能にする。SWJエミュレータは、固定シーケンスを用いてJTAGからSWJにターゲットを切り替えることができる。
図7の構成は、DBT(MemTAPあるいはスキャンTAP)およびJTAGスキャンチェーン(他の装置と同様にARM EICEブロックのためのような)をアクセスするためにSWJを使用する。
Claims (60)
- データを処理するための集積回路であって、前記集積回路は、
データ処理動作を実行する働きをする機能回路と、
前記機能回路に関する診断動作を実行する働きをする診断回路と、
前記診断回路と外部診断装置との間の伝送を提供する働きをするインターフェイス回路とを備え、前記インターフェイス回路は、双方向シリアル信号を使用して、
(i)前記診断回路の前記診断動作を制御するために、前記外部診断装置から前記診断回路に制御信号を転送すると共に、
(ii)前記外部診断装置と前記診断回路との間で診断データを転送し、且つ、
前記インターフェイス回路は、前記双方向シリアル信号をサンプリングするためのサンプリングポイントタイミングを決定するために前記双方向シリアル信号を用いて前記外部診断装置から送られた所定形式のトレーニング信号に応答する働きをトレーニングモードにおいて行う集積回路。 - 前記診断回路は、
動作のデバッグ、
テスト動作の作成、
プログラミング動作の作成、
構成動作の作成、
のうちの1または2以上を実行する働きをする請求項1記載の集積回路。 - 前記双方向シリアル信号は、前記外部診断装置から前記診断回路にリセット信号を伝送する働きをし、前記リセット信号は、前記診断回路をリセットする働きをする請求項1または2の何れか1項記載の集積回路。
- 前記リセット信号は、前記外部診断装置が所定のリセット期間中に前記双方向シリアル信号を所定のリセットレベルに保持したものであることを含む請求項3記載の集積回路。
- 前記双方向シリアル信号は、前記診断回路から前記外部診断装置にペーシング信号を伝送する働きをし、前記ペーシング信号は、前記診断回路が伝送の準備ができているかどうかを示す働きをする請求項1ないし4の何れか1項記載の集積回路。
- 前記双方向シリアル信号は、前記診断回路から前記外部診断装置にペーシング信号を伝送する働きをし、前記ペーシング信号は、前記診断回路が動作を完了したかどうかを示す働きをする請求項1ないし5の何れか1項記載の集積回路。
- 前記双方向シリアル信号は、別の信号を伝送するための別のタイムスロットから成るシリアル信号プロトコルを備え、前記診断回路は、ペーシング信号タイムスロットの期間中、前記双方向シリアル信号を所定のペーシングレベルにする請求項5または6の何れか1項記載の集積回路。
- 前記双方向シリアル信号は、別の信号を伝送するための別のタイムスロットから成るシリアル信号プロトコルを備え、前記双方向シリアル信号は、シリアルデータのフレームのスタートを示すスタート信号を伝送する働きをし、前記スタート信号は、スタート信号タイムスロットを規定するための所定のスタートレベルに駆動される前記双方向シリアル信号である請求項1ないし7の何れか1項記載の集積回路。
- 前記伝送は、前記外部診断装置が前記所定のスタートレベルと異なるレベルに前記双方向シリアル信号を保持することによって休止状態に保持され、これにより、前記双方向シリアル信号が、伝送されているデータの次のフレームが続く前記所定のスタートレベルに変化するまで、前記スタート信号タイムスロットを遅延させる請求項8記載の集積回路。
- 前記双方向シリアル信号は、別の信号を伝送するための別のタイムスロットから成るシリアル信号プロトコルを備え、前記双方向シリアル信号は、シリアルデータのフレームのエンドを示すストップ信号を伝送する働きをし、前記ストップ信号は、ストップ信号タイムスロット中に所定のストップレベルに駆動される前記双方向シリアル信号である請求項1ないし9の何れか1項記載の集積回路。
- 前記インターフェイス回路は、前記伝送が、前記双方向シリアル信号内で検出される遷移に基づいてクロックされる非クロックモードで動作する請求項1ないし10の何れか1項記載の集積回路。
- 前記診断回路は、前記ストップ信号の第1部分の受信を使用して診断動作のアボートを示す請求項10または11の何れか1項記載の集積回路。
- 前記診断回路は、前記ストップビットの第2部分の受信を使用して、前記診断回路によるシリアルデータの前記フレームの受信を確認する請求項10,11,12の何れか1項記載の集積回路。
- 前記インターフェイス回路は前記トレーニングモードに初期化する請求項1記載の集積回路。
- 前記初期化は、前記インターフェイス回路のリセットの後に行われる請求項14記載の集積回路。
- 前記インターフェイス回路は、トレーニングモードで動作して、トレーニングが正常に完了したことを示す前記ペーシング信号と前記双方向シリアル信号とをサンプリングするためのサンプルポイントタイミングを決定するために前記外部診断装置から送られた所定形式のトレーニング信号に応答する請求項5または15の何れか1項記載の集積回路。
- 前記診断回路は、
(i)前記機能回路から診断データをキャプチャする働きをする1又は2以上のスキャンチェーンと、
(ii)前記機能回路に診断データを供給する働きをする1又は2以上のスキャンチェーンと、
(iii)前記機能回路内のバスを介して伝送を提供する働きをする1又は2以上のデバッグバスアクセス回路と
のうちの1又は2以上を備えた請求項1ないし16の何れか1項記載の集積回路。 - 前記インターフェイス回路は、
(i)前記伝送が、前記集積回路によって使用される個別クロック信号によってクロックされるクロックモードと
(ii)前記伝送が、前記双方向シリアル信号内で検出された遷移に基づいてクロックされる非クロックモードと
で動作する請求項1ないし17の何れか1項記載の集積回路。 - 前記クロックモードにおいて、前記伝送は、前記集積回路によって使用される複数のクロック信号であるクロック信号によってクロックされる請求項18記載の集積回路。
- 前記インターフェイス回路は、前記非クロックモードで初期化する働きをすると共に、前記クロックモードに切り替わることが可能である請求項18または19の何れか1項記載の集積回路。
- 集積回路に関して診断動作を実行するための診断装置であって、前記診断装置は、
前記診断装置と前記集積回路内の診断回路との間の伝送を提供する働きをするインターフェイス回路を備え、
前記インターフェイス回路は双方向シリアル信号を使用して、
(i)前記集積回路によって実行される診断動作を制御するために、前記診断装置から前記集積回路に制御信号を転送すると共に、
(ii)前記診断装置と前記集積回路との間で診断データを転送し、且つ、
前記インターフェイス回路は、前記双方向シリアル信号をサンプリングするためのサンプリングポイントタイミングを決定するために前記双方向シリアル信号を用いて前記外部診断装置から送られた所定形式のトレーニング信号に応答する働きをトレーニングモードにおいて行う診断装置。 - 前記診断装置は、
動作のデバッグ、
テスト動作の作成、
プログラミング動作の作成、
構成動作の作成、
のうちの1または2以上を実行する働きをする請求項21記載の診断装置。 - 前記双方向シリアル信号は、前記診断装置から前記診断回路にリセット信号を伝送する働きをし、前記リセット信号は、前記診断回路をリセットする働きをする請求項21または22の何れか1項記載の新装置回路。
- 前記リセット信号は、前記診断装置が所定のリセット期間中に前記双方向シリアル信号を所定のリセットレベルに保持したものであることを含む請求項23記載の診断装置。
- 前記双方向シリアル信号は、前記診断回路から前記診断装置にペーシング信号を伝送する働きをし、前記ペーシング信号は、前記診断回路が伝送の準備ができているかどうかを示す働きをする請求項21ないし24の何れか1項記載の診断装置。
- 前記双方向シリアル信号は、前記診断回路から前記外部診断装置にペーシング信号を伝送する働きをし、前記ペーシング信号は、前記診断回路が動作を完了したかどうかを示す働きをする請求項21ないし25の何れか1項記載の診断装置。
- 前記双方向シリアル信号は、別の信号を伝送するための別のタイムスロットから成るシリアル信号プロトコルを備え、前記診断回路は、ペーシング信号タイムスロットの期間中、前記双方向シリアル信号を所定のペーシングレベルにする請求項25または26の何れか1項記載の診断装置。
- 前記双方向シリアル信号は、別の信号を伝送するための別のタイムスロットから成るシリアル信号プロトコルを備え、前記双方向シリアル信号は、シリアルデータのフレームのスタートを示すスタート信号を伝送する働きをし、前記スタート信号は、スタート信号タイムスロットを規定するための所定のスタートレベルに駆動される前記双方向シリアル信号である請求項21ないし27の何れか1項記載の診断装置。
- 前記伝送は、前記外部診断装置が前記所定のスタートレベルと異なるレベルに前記双方向シリアル信号を保持することによって休止状態に保持され、これにより、前記双方向シリアル信号が、伝送されているデータの次のフレームが続く前記所定のスタートレベルに変化するまで、前記スタート信号タイムスロットを遅延させる請求項28記載の診断装置。
- 前記双方向シリアル信号は、別の信号を伝送するための別のタイムスロットから成るシリアル信号プロトコルを備え、前記双方向シリアル信号は、シリアルデータのフレームのエンドを示すストップ信号を伝送する働きをし、前記ストップ信号は、ストップ信号タイムスロット中に所定のストップレベルに駆動される前記双方向シリアル信号である請求項21ないし29の何れか1項記載の診断装置。
- 前記インターフェイス回路は、前記伝送が、前記双方向シリアル信号内で検出される遷移に基づいてクロックされる非クロックモードで動作する請求項21ないし30の何れか1項記載の診断装置。
- 前記診断回路は、前記ストップ信号の第1部分の受信を使用して診断動作のアボートを示す請求項30または31の何れか1項記載の診断装置。
- 前記診断回路は、前記ストップビットの第2部分の受信を使用して、前記診断回路によるシリアルデータの前記フレームの受信を確認する請求項30ないし32の何れか1項記載の診断装置。
- 前記インターフェイス回路は前記トレーニングモードに初期化する請求項21記載の診断装置。
- 前記初期化は、前記インターフェイス回路のリセットの後に行われる請求項34記載の診断装置。
- 前記インターフェイス回路は、トレーニングモードで動作して、トレーニングが正常に完了したことを示す前記ペーシング信号と前記双方向シリアル信号とをサンプリングするためのサンプルポイントタイミングを決定するために前記外部診断装置から送られた所定形式のトレーニング信号に応答する請求項25または35の何れか1項記載の診断装置。
- 前記診断回路は、
(i)前記機能回路から診断データをキャプチャする働きをする1又は2以上のスキャンチェーンと、
(ii)前記機能回路に診断データを供給する働きをする1又は2以上のスキャンチェーンと、
(iii)前記機能回路内のバスを介して伝送を提供する働きをする働く1又は2以上のデバッグバスアクセス回路と
のうちの1又は2以上を備えた請求項21ないし36の何れか1項記載の診断装置。 - 前記インターフェイス回路は、
(i)前記伝送が、前記集積回路によって使用される個別クロック信号によってクロックされるクロックモードと
(ii)前記伝送が、前記双方向シリアル信号内で検出された遷移に基づいてクロックされる非クロックモードと
で動作する請求項21ないし37の何れか1項記載の診断装置。 - 前記クロックモードにおいて、前記伝送は、前記集積回路によって使用される複数のクロック信号であるクロック信号によってクロックされる請求項38記載の診断装置。
- 前記インターフェイス回路は、前記非クロックモードで初期化する働きをすると共に、前記クロックモードに切り替わることが可能である請求項38または39の何れか1項記載の診断装置。
- 集積回路内の機能回路に関する診断動作を実行する働きをする診断回路と通信する方法であって、前記方法は、
双方向シリアル信号を使用して、
(i)前記診断回路の前記診断動作を制御するために、外部診断装置から前記診断回路に制御信号を転送すると共に、
(ii)前記外部診断装置と前記診断回路との間で診断データを転送し、
トレーニングモードにおいて、所定形式のトレーニング信号が、前記双方向シリアル信号をサンプリングするためのサンプリングポイントタイミングを決定するために前記双方向シリアル信号を用いて前記外部診断装置から送られる方法。 - 前記診断回路は、
動作のデバッグ、
テスト動作の作成、
プログラミング動作の作成、
構成動作の作成、
のうちの1または2以上を実行する働きをする請求項41記載の方法。 - 前記双方向シリアル信号は、前記外部診断装置から前記診断回路にリセット信号を伝送する働きをし、前記リセット信号は、前記診断回路をリセットする働きをする請求項41または42の何れか1項記載の方法。
- 前記リセット信号は、前記外部診断装置が所定のリセット期間中に前記双方向シリアル信号を所定のリセットレベルに保持したものであることを含む請求項43記載の方法。
- 前記双方向シリアル信号は、前記診断回路から前記外部診断装置にペーシング信号を伝送する働きをし、前記ペーシング信号は、前記診断回路が伝送の準備ができているかどうかを示す働きをする請求項41ないし44の何れか1項記載の方法。
- 前記双方向シリアル信号は、前記診断回路から前記外部診断装置にペーシング信号を伝送する働きをし、前記ペーシング信号は、前記診断回路が動作を完了したかどうかを示す働きをする請求項41ないし45の何れか1項記載の方法。
- 前記双方向シリアル信号は、別の信号を伝送するための別のタイムスロットから成るシリアル信号プロトコルを備え、前記診断回路は、ペーシング信号タイムスロットの期間中、前記双方向シリアル信号を所定のペーシングレベルにする請求項45または46の何れか1項記載の方法。
- 前記双方向シリアル信号は、別の信号を伝送するための別のタイムスロットから成るシリアル信号プロトコルを備え、前記双方向シリアル信号は、シリアルデータのフレームのスタートを示すスタート信号を伝送する働きをし、前記スタート信号は、スタート信号タイムスロットを規定するための所定のスタートレベルに駆動される前記双方向シリアル信号である請求項41ないし47の何れか1項記載の方法。
- 前記伝送は、前記外部診断装置が前記所定のスタートレベルと異なるレベルに前記双方向シリアル信号を保持することによって休止状態に保持され、これにより、前記双方向シリアル信号が、伝送されているデータの次のフレームが続く前記所定のスタートレベルに変化するまで、前記スタート信号タイムスロットを遅延させる請求項48記載の方法。
- 前記双方向シリアル信号は、別の信号を伝送するための別のタイムスロットから成るシリアル信号プロトコルを備え、前記双方向シリアル信号は、シリアルデータのフレームのエンドを示すストップ信号を伝送する働きをし、前記ストップ信号は、ストップ信号タイムスロット中に所定のストップレベルに駆動される前記双方向シリアル信号である請求項41ないし49の何れか1項記載の方法。
- 非クロックモードにおいて、前記伝送が、前記双方向シリアル信号内で検出される遷移に基づいてクロックされる請求項41ないし50の何れか1項記載の方法。
- 前記診断回路は、前記ストップ信号の第1部分の受信を使用して診断動作のアボートを示す請求項50または51の何れか1項記載の方法。
- 前記診断回路は、前記ストップビットの第2部分の受信を使用して、前記診断回路によるシリアルデータの前記フレームの受信を確認する請求項50ないし52の何れか1項記載の方法。
- 前記インターフェイス回路は前記トレーニングモードに初期化する請求項41記載の方法。
- 前記初期化は、前記インターフェイス回路のリセットの後に行われる請求項54記載の方法。
- トレーニングモードにおいて、所定形式のトレーニング信号が、トレーニングが正常に完了したことを示す前記ペーシング信号と前記双方向シリアル信号とをサンプリングするためのサンプルポイントタイミングを決定するために前記外部診断装置から送られる請求項45または55の何れか1項記載の方法。
- 前記診断回路は、
(i)前記機能回路から診断データをキャプチャする働きをする1又は2以上のスキャンチェーンと、
(ii)前記機能回路に診断データを供給する働きをする1又は2以上のスキャンチェーンと、
(iii)前記機能回路内のバスを介して伝送を提供する働きをする1又は2以上のデバッグバスアクセス回路と
のうちの1又は2以上を備えた請求項41ないし56の何れか1項記載の方法。 - (i)クロックモードにおいて、前記伝送が、前記集積回路によって使用される個別クロック信号によってクロックされ、
(ii)非クロックモードにおいて、前記伝送が、前記双方向シリアル信号内で検出された遷移に基づいてクロックされる請求項41ないし57の何れか1項記載の方法。 - 前記クロックモードにおいて、前記伝送は、前記集積回路によって使用される複数のクロック信号であるクロック信号によってクロックされる請求項58記載の方法。
- 前記初期化は、前記非クロックモードで行われると共に、前記クロックモードに切り替わることが可能である請求項58または59の何れか1項記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/417,330 US7197680B2 (en) | 2003-04-17 | 2003-04-17 | Communication interface for diagnostic circuits of an integrated circuit |
PCT/GB2003/004007 WO2004095041A1 (en) | 2003-04-17 | 2003-09-17 | Communication interface for diagnostic circuits of an integrated circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP3761562B1 true JP3761562B1 (ja) | 2006-03-29 |
JP2006514296A JP2006514296A (ja) | 2006-04-27 |
Family
ID=33158877
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004571048A Expired - Lifetime JP3761562B1 (ja) | 2003-04-17 | 2003-09-17 | 集積回路の診断回路用通信インターフェイス |
Country Status (12)
Country | Link |
---|---|
US (2) | US7197680B2 (ja) |
EP (1) | EP1613971B1 (ja) |
JP (1) | JP3761562B1 (ja) |
KR (1) | KR100981997B1 (ja) |
CN (1) | CN100487472C (ja) |
AU (1) | AU2003267574A1 (ja) |
DE (1) | DE60314915T2 (ja) |
IL (1) | IL167671A (ja) |
MY (1) | MY138464A (ja) |
RU (1) | RU2005132166A (ja) |
TW (1) | TWI285303B (ja) |
WO (1) | WO2004095041A1 (ja) |
Families Citing this family (78)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7444571B1 (en) | 2003-02-27 | 2008-10-28 | Marvell International Ltd. | Apparatus and method for testing and debugging an integrated circuit |
US7496818B1 (en) | 2003-02-27 | 2009-02-24 | Marvell International Ltd. | Apparatus and method for testing and debugging an integrated circuit |
US7216276B1 (en) | 2003-02-27 | 2007-05-08 | Marvell International Ltd. | Apparatus and method for testing and debugging an integrated circuit |
US20040221312A1 (en) * | 2003-05-01 | 2004-11-04 | Genesis Microchip Inc. | Techniques for reducing multimedia data packet overhead |
US8204076B2 (en) | 2003-05-01 | 2012-06-19 | Genesis Microchip Inc. | Compact packet based multimedia interface |
US7839860B2 (en) | 2003-05-01 | 2010-11-23 | Genesis Microchip Inc. | Packet based video display interface |
US7424558B2 (en) * | 2003-05-01 | 2008-09-09 | Genesis Microchip Inc. | Method of adaptively connecting a video source and a video display |
US7405719B2 (en) * | 2003-05-01 | 2008-07-29 | Genesis Microchip Inc. | Using packet transfer for driving LCD panel driver electronics |
US7068686B2 (en) | 2003-05-01 | 2006-06-27 | Genesis Microchip Inc. | Method and apparatus for efficient transmission of multimedia data packets |
US8068485B2 (en) | 2003-05-01 | 2011-11-29 | Genesis Microchip Inc. | Multimedia interface |
US7620062B2 (en) * | 2003-05-01 | 2009-11-17 | Genesis Microchips Inc. | Method of real time optimizing multimedia packet transmission rate |
US6992987B2 (en) * | 2003-05-01 | 2006-01-31 | Genesis Microchip Inc. | Enumeration method for the link clock rate and the pixel/audio clock rate |
US8059673B2 (en) | 2003-05-01 | 2011-11-15 | Genesis Microchip Inc. | Dynamic resource re-allocation in a packet based video display interface |
US7733915B2 (en) | 2003-05-01 | 2010-06-08 | Genesis Microchip Inc. | Minimizing buffer requirements in a digital video system |
US7567592B2 (en) * | 2003-05-01 | 2009-07-28 | Genesis Microchip Inc. | Packet based video display interface enumeration method |
US7088741B2 (en) * | 2003-05-01 | 2006-08-08 | Genesis Microchip Inc. | Using an auxilary channel for video monitor training |
US7800623B2 (en) | 2003-09-18 | 2010-09-21 | Genesis Microchip Inc. | Bypassing pixel clock generation and CRTC circuits in a graphics controller chip |
US7487273B2 (en) * | 2003-09-18 | 2009-02-03 | Genesis Microchip Inc. | Data packet based stream transport scheduler wherein transport data link does not include a clock line |
US7634090B2 (en) | 2003-09-26 | 2009-12-15 | Genesis Microchip Inc. | Packet based high definition high-bandwidth digital content protection |
US20050204221A1 (en) * | 2004-03-15 | 2005-09-15 | Swoboda Gary L. | Apparatus and method for exchanging non-JTAG signals with a core processor during selected JTAG modes |
DE102004016387A1 (de) * | 2004-04-02 | 2005-10-27 | Texas Instruments Deutschland Gmbh | Schnittstellenschaltung für einen einzelnen Logik-Eingangspin eines elektronischen Systems |
US8219863B2 (en) * | 2004-12-02 | 2012-07-10 | Texas Instruments Incorporated | TAP state count specifying advanced mode command and command data |
US7552360B2 (en) | 2005-03-21 | 2009-06-23 | Texas Instruments Incorporated | Debug and test system with format select register circuitry |
US7809987B2 (en) * | 2004-12-02 | 2010-10-05 | Texas Instruments Incorporated | Accepting link ID upon supplied and sampled bits matching |
KR100688516B1 (ko) * | 2005-01-11 | 2007-03-02 | 삼성전자주식회사 | 단일 라인을 이용한 직렬 데이터 통신 방법 및 그 장치 |
US7701240B2 (en) * | 2005-03-04 | 2010-04-20 | Arm Limited | Integrated circuit with error correction mechanisms to offset narrow tolerancing |
US7536597B2 (en) * | 2005-04-27 | 2009-05-19 | Texas Instruments Incorporated | Apparatus and method for controlling power, clock, and reset during test and debug procedures for a plurality of processor/cores |
US7558984B2 (en) | 2005-04-27 | 2009-07-07 | Texas Instruments Incorporated | Apparatus and method for test and debug of a processor/core having advanced power management |
US7676698B2 (en) * | 2005-04-27 | 2010-03-09 | Texas Instruments Incorporated | Apparatus and method for coupling a plurality of test access ports to external test and debug facility |
WO2007099479A2 (en) * | 2006-03-01 | 2007-09-07 | Koninklijke Philips Electronics N. V. | Ic circuit with test access control circuit using a jtag interface |
US7533315B2 (en) * | 2006-03-06 | 2009-05-12 | Mediatek Inc. | Integrated circuit with scan-based debugging and debugging method thereof |
US7526693B1 (en) * | 2006-03-09 | 2009-04-28 | Semiconductor Components Industries, Llc | Initial decision-point circuit operation mode |
US7650546B2 (en) * | 2006-03-17 | 2010-01-19 | Alcatel Lucent | Flexible JTAG architecture |
KR100817031B1 (ko) * | 2006-08-25 | 2008-03-26 | 주식회사 케이이씨 | 단선 직렬 통신 모듈 |
US7818641B2 (en) | 2006-10-18 | 2010-10-19 | Texas Instruments Incorporated | Interface to full and reduce pin JTAG devices |
US7870455B2 (en) | 2007-12-12 | 2011-01-11 | Infineon Technologies Ag | System-on-chip with master/slave debug interface |
US8046650B2 (en) | 2008-03-14 | 2011-10-25 | Texas Instruments Incorporated | TAP with control circuitry connected to device address port |
DE502008002380D1 (de) * | 2008-03-28 | 2011-03-03 | Micronas Gmbh | Schaltungsanordnung, Vorrichtung bzw. Verfahren zum seriellen Senden von Daten über einen Anschlusskontakt |
US8464098B2 (en) * | 2008-04-15 | 2013-06-11 | Freescale Semiconductor, Inc. | Microcontroller device, microcontroller debugging device, method of debugging a microcontroller device, microcontroller kit |
US20090262667A1 (en) * | 2008-04-21 | 2009-10-22 | Stmicroelectronics, Inc. | System and method for enabling topology mapping and communication between devices in a network |
US20100183004A1 (en) * | 2009-01-16 | 2010-07-22 | Stmicroelectronics, Inc. | System and method for dual mode communication between devices in a network |
US8332641B2 (en) | 2009-01-30 | 2012-12-11 | Freescale Semiconductor, Inc. | Authenticated debug access for field returns |
US8375250B2 (en) * | 2009-03-04 | 2013-02-12 | Infineon Technologies Ag | System and method for testing a module |
US8429440B2 (en) | 2009-05-13 | 2013-04-23 | Stmicroelectronics, Inc. | Flat panel display driver method and system |
US8156238B2 (en) | 2009-05-13 | 2012-04-10 | Stmicroelectronics, Inc. | Wireless multimedia transport method and apparatus |
US8760461B2 (en) * | 2009-05-13 | 2014-06-24 | Stmicroelectronics, Inc. | Device, system, and method for wide gamut color space support |
US8860888B2 (en) | 2009-05-13 | 2014-10-14 | Stmicroelectronics, Inc. | Method and apparatus for power saving during video blanking periods |
US8582452B2 (en) | 2009-05-18 | 2013-11-12 | Stmicroelectronics, Inc. | Data link configuration by a receiver in the absence of link training data |
US8291207B2 (en) | 2009-05-18 | 2012-10-16 | Stmicroelectronics, Inc. | Frequency and symbol locking using signal generated clock frequency and symbol identification |
US8468285B2 (en) | 2009-05-18 | 2013-06-18 | Stmicroelectronics, Inc. | Operation of video source and sink with toggled hot plug detection |
US8370554B2 (en) | 2009-05-18 | 2013-02-05 | Stmicroelectronics, Inc. | Operation of video source and sink with hot plug detection not asserted |
US8397195B2 (en) * | 2010-01-22 | 2013-03-12 | Synopsys, Inc. | Method and system for packet switch based logic replication |
US8638792B2 (en) | 2010-01-22 | 2014-01-28 | Synopsys, Inc. | Packet switch based logic replication |
TWI476422B (zh) * | 2010-02-12 | 2015-03-11 | Synopsys Shanghai Co Ltd | Scanning Chain Reconfiguration Method and Device Based on Bidirectional Optimization Selection in Entity Design |
US8671234B2 (en) | 2010-05-27 | 2014-03-11 | Stmicroelectronics, Inc. | Level shifting cable adaptor and chip system for use with dual-mode multi-media device |
US8949756B2 (en) | 2010-12-10 | 2015-02-03 | Apple Inc. | Debug access with programmable return clock |
US8781807B2 (en) * | 2011-01-28 | 2014-07-15 | Raymond E. Floyd | Downhole sensor MODBUS data emulator |
US10642709B2 (en) * | 2011-04-19 | 2020-05-05 | Microsoft Technology Licensing, Llc | Processor cache tracing |
US8732526B1 (en) * | 2011-06-24 | 2014-05-20 | Maxim Integrated Products, Inc. | Single-wire data interface for programming, debugging and testing a programmable element |
CN102662782B (zh) * | 2012-04-17 | 2014-09-03 | 华为技术有限公司 | 一种监控系统总线的方法及装置 |
KR101910972B1 (ko) * | 2012-10-24 | 2018-10-23 | 삼성전자주식회사 | 연료 전지 시스템 및 그것을 제어하는 전자 기기 |
US20150019775A1 (en) * | 2013-03-14 | 2015-01-15 | Microchip Technology Incorporated | Single Wire Programming and Debugging Interface |
DE102016109387A1 (de) | 2015-05-26 | 2016-12-01 | Samsung Electronics Co., Ltd. | Ein-Chip-System mit Taktverwaltungseinheit und Verfahren zum Betreiben des Ein-Chip-Systems |
KR102384347B1 (ko) * | 2015-05-26 | 2022-04-07 | 삼성전자주식회사 | 클록 관리 유닛을 포함하는 시스템 온 칩 및 그 동작방법 |
DE102015218959A1 (de) | 2015-09-30 | 2017-03-30 | Zf Friedrichshafen Ag | Diagnose eines Steuergeräts |
TWI625534B (zh) * | 2015-12-21 | 2018-06-01 | 瑞昱半導體股份有限公司 | 透過掃描測試的掃描鏈所執行的除錯方法及相關電路系統 |
US10067814B2 (en) | 2016-04-28 | 2018-09-04 | International Business Machines Corporation | Method and system to decrease measured usage license charges for diagnostic data collection |
US20180052203A1 (en) * | 2016-08-22 | 2018-02-22 | Prateek Sikka | Method for enabling cpu-jtag debugger connection or improving its performance for multi-clock designs running on fpga or emulation systems |
JP6342028B1 (ja) | 2017-03-13 | 2018-06-13 | 三菱電機株式会社 | 車両用交流発電機の発電制御装置 |
TWI639847B (zh) * | 2017-06-27 | 2018-11-01 | Powerchip Technology Corporation | 積體電路晶片及其檢查方法 |
US10361838B2 (en) * | 2017-07-27 | 2019-07-23 | Texas Instruments Incorporated | Two-wire communication interface system |
US11681843B2 (en) * | 2018-01-17 | 2023-06-20 | Siemens Industry Software Inc. | Input data compression for machine learning-based chain diagnosis |
US10963328B2 (en) | 2018-09-05 | 2021-03-30 | Mikroelektronika D.O.O. | WiFi programmer and debugger for microcontroller and method thereof |
US11119966B2 (en) * | 2018-09-07 | 2021-09-14 | Qualcomm Incorporated | Mixed-mode radio frequency front-end interface |
CN109857082B (zh) * | 2018-12-29 | 2021-12-07 | 盛瑞传动股份有限公司 | 自动变速器诊断方法及装置 |
CN110032482A (zh) * | 2019-04-11 | 2019-07-19 | 盛科网络(苏州)有限公司 | 片上调试装置和方法 |
CN113010344B (zh) * | 2019-12-19 | 2022-10-11 | 瑞昱半导体股份有限公司 | 联合测试工作组存取接口装置、主机端以及目标系统 |
CN112527710B (zh) * | 2020-12-17 | 2023-07-25 | 西安邮电大学 | 一种jtag数据捕获分析系统 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2768910B2 (ja) * | 1995-02-27 | 1998-06-25 | 日本モトローラ株式会社 | 半導体集積装置におけるスキャンテスト回路 |
GB9622682D0 (en) | 1996-10-31 | 1997-01-08 | Sgs Thomson Microelectronics | An integrated circuit device and method of communication therewith |
GB9622683D0 (en) * | 1996-10-31 | 1997-01-08 | Sgs Thomson Microelectronics | Message protocol |
US5842007A (en) * | 1996-12-26 | 1998-11-24 | Northern Telecom Limited | Method and system for transferring high level control messaging framing and payload data in a serial stream in a communications system |
US6041406A (en) * | 1997-04-08 | 2000-03-21 | Advanced Micro Devices, Inc. | Parallel and serial debug port on a processor |
US20020108011A1 (en) | 2000-12-11 | 2002-08-08 | Reza Tanha | Dual interface serial bus |
US6968472B2 (en) * | 2002-04-22 | 2005-11-22 | Silicon Labs Cp. Inc. | Serial data interface |
-
2003
- 2003-04-17 US US10/417,330 patent/US7197680B2/en not_active Expired - Lifetime
- 2003-09-17 EP EP03748266A patent/EP1613971B1/en not_active Expired - Lifetime
- 2003-09-17 DE DE60314915T patent/DE60314915T2/de not_active Expired - Lifetime
- 2003-09-17 AU AU2003267574A patent/AU2003267574A1/en not_active Abandoned
- 2003-09-17 WO PCT/GB2003/004007 patent/WO2004095041A1/en active IP Right Grant
- 2003-09-17 KR KR1020057019744A patent/KR100981997B1/ko active IP Right Grant
- 2003-09-17 JP JP2004571048A patent/JP3761562B1/ja not_active Expired - Lifetime
- 2003-09-17 RU RU2005132166/28A patent/RU2005132166A/ru not_active Application Discontinuation
- 2003-09-17 CN CNB038263254A patent/CN100487472C/zh not_active Expired - Lifetime
- 2003-10-20 MY MYPI20033988A patent/MY138464A/en unknown
- 2003-11-04 TW TW092130867A patent/TWI285303B/zh not_active IP Right Cessation
-
2005
- 2005-03-24 IL IL167671A patent/IL167671A/en active IP Right Grant
-
2006
- 2006-01-31 US US11/343,210 patent/US7412633B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
TWI285303B (en) | 2007-08-11 |
WO2004095041A1 (en) | 2004-11-04 |
DE60314915D1 (de) | 2007-08-23 |
CN100487472C (zh) | 2009-05-13 |
MY138464A (en) | 2009-06-30 |
EP1613971B1 (en) | 2007-07-11 |
TW200422811A (en) | 2004-11-01 |
US20040210805A1 (en) | 2004-10-21 |
RU2005132166A (ru) | 2006-02-10 |
US7412633B2 (en) | 2008-08-12 |
KR20060009260A (ko) | 2006-01-31 |
IL167671A (en) | 2009-09-22 |
DE60314915T2 (de) | 2008-03-13 |
US20060242501A1 (en) | 2006-10-26 |
CN1764847A (zh) | 2006-04-26 |
KR100981997B1 (ko) | 2010-09-13 |
JP2006514296A (ja) | 2006-04-27 |
US7197680B2 (en) | 2007-03-27 |
AU2003267574A1 (en) | 2004-11-19 |
EP1613971A1 (en) | 2006-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3761562B1 (ja) | 集積回路の診断回路用通信インターフェイス | |
US11519959B2 (en) | Reduced signaling interface circuit | |
US11854654B2 (en) | Two pin serial bus communication interface and process | |
JP5732464B2 (ja) | プログラム可能なプロトコル生成器 | |
US7231560B2 (en) | Apparatus and method for testing motherboard having PCI express devices | |
US7725791B2 (en) | Single lead alternating TDI/TMS DDR JTAG input | |
JP3998303B2 (ja) | Tapコントローラを有する集積回路 | |
JPH10187477A (ja) | テストアクセスポート制御器及びそれを用いた有効な通信方法 | |
JP2013507610A5 (ja) | ||
WO2006060805A2 (en) | Multiple test access port protocols sharing common signals | |
US20050097403A1 (en) | USB interface and testing method thereof | |
US6282592B1 (en) | Method and apparatus for high-speed data transmission bus entrainment | |
US20130042142A1 (en) | Debug carrier transactions | |
US7103703B1 (en) | Back to back connection of PCI host bridges on a single PCI bus | |
CN111796977B (zh) | 一种基于测试台的多端口uart功能测试方法 | |
GB2443541A (en) | Serializer/De-serializer bus and controller for a ASIC with a method for testing the ASIC. | |
US6587965B1 (en) | System and method for single point observability of a dual-mode control interface | |
CN111813616B (zh) | 一种基于测试台的多端口uart通用功能测试方法 | |
JP3574103B2 (ja) | 集積回路およびそのテスト方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060110 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3761562 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100120 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100120 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110120 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110120 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120120 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130120 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130120 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |