CN1764847A - 用于集成电路诊断电路的通信接口 - Google Patents

用于集成电路诊断电路的通信接口 Download PDF

Info

Publication number
CN1764847A
CN1764847A CNA038263254A CN03826325A CN1764847A CN 1764847 A CN1764847 A CN 1764847A CN A038263254 A CNA038263254 A CN A038263254A CN 03826325 A CN03826325 A CN 03826325A CN 1764847 A CN1764847 A CN 1764847A
Authority
CN
China
Prior art keywords
signal
diagnostic
circuit
linked list
bidirectional linked
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA038263254A
Other languages
English (en)
Other versions
CN100487472C (zh
Inventor
P·基梅尔曼
I·菲尔德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ARM Ltd
Original Assignee
Advanced Risc Machines Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Risc Machines Ltd filed Critical Advanced Risc Machines Ltd
Publication of CN1764847A publication Critical patent/CN1764847A/zh
Application granted granted Critical
Publication of CN100487472C publication Critical patent/CN100487472C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318572—Input/Output interfaces
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Information Transfer Systems (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种集成电路提供有诊断电路，例如串行扫描链或调试总线访问电路，利用耦合有到外部诊断装置的双向串行链接的集成电路建立与诊断电路的通信。双向串行链接携带数据和控制信号。串行协议可以包括提供调步信号，借此诊断电路可以表明外部诊断装置何时准备接收更多数据和/或何时已经完成了具体的诊断操作。这种自协调能力非常有利。可以通过处于初始化的接口电路检测由外部诊断装置产生的训练信号并将其用于得出采样点时序。由此，在这种情况中可以避免需要提供单独的时钟信号。

Description

用于集成电路诊断电路的通信接口
技术领域
本发明涉及集成电路领域。更具体地，本发明涉及具有通过诊断接口与其通信的板上诊断电路系统的集成电路。
背景技术
提供具有板上诊断系统的集成电路是已知的。这种系统的例子是用于测试芯片上存储器的BIST控制器、边界扫描单元链和更普通的扫描单元链。对集成电路提供专用诊断电路接口是已知的，例如这种接口被用于根据IEEE标准1149建立的JTAG诊断系统的TAP控制器。JTAG接口通常需要专用于集成电路封装的四个到六个外部管脚。
由于集成电路在复杂性、尺寸和性能方面的提高，因此一般要求提高能够对集成电路制造的外部管脚连接的数目以支撑其功能(非诊断)操作。所希望的是集成电路的板上诊断系统应对集成电路的功能特性和性能具有小的影响。
发明内容
从一个方面考虑本发明提供一种用于处理数据的集成电路，所述集成电路包括：
可操作进行数据处理操作的功能电路；
可操作对所述功能电路进行诊断操作的诊断电路；和
可操作的在所述诊断电路和外部诊断装置之间提供通信的接口电路；其中
所述接口电路使用双向串行信号以传输：
(i)从所述外部诊断装置到所述诊断电路的控制信号，以控制所述诊断电路的所述诊断操作；和
(ii)所述外部诊断装置和所述诊断电路之间的诊断数据。
本发明认识到，用于板上诊断系统的多个外部管脚在这种板上诊断系统的提供中表现出不利的制造成本。本技术利用双向串行信号传输控制信号和板上诊断系统与外部诊断装置之间所需的诊断数据，该外部诊断装置例如是具有接口卡的计算机。这可以有利地减少支持诊断功能所需的管脚数目，并且在一些实施例中可以将其降低到单个外部管脚的规格。
诊断电路可以完成各种诊断任务，例如调试操作和制作测试操作。诊断电路还可以重复使用以提供诸如制作程序或制作构造的功能，这通常不是诊断操作所考虑的，但可以通过启动其诊断领域之外的用途由诊断电路来支持。
由双向串行信号传递的控制信号可以采取各种不同的形式。控制信号的一种优选类型是起复位诊断电路作用的复位信号。通过在预定的复位电平下将双向串行信号保持一个预定的复位周期可以有利地提供该复位信号。
控制信号的另一个非常有利的形式是由诊断电路到外部诊断装置的调步信号(pacing signal)。当准备好接收更多数据并且已经完成诊断操作时，例如一个长持续时间的复杂操作，诊断电路可以以这种方式自协调，在某种意义上它可以显示在外部诊断装置上。
通过在专用于调步信号的串行信号协议内设定时间间隙可以有利地提供调步信号，并且在该时间中诊断电路可以在双向串行信号上施加信号电平，该信号电平在某种意义上可以被外部诊断装置检测并用于通信协调信息。
控制信号的又一种形式是由外部诊断装置产生的起始信号，其可以用来指示一帧串行数据的开始。
还可以在一帧串行数据的末端提供停止信号并将其用来发出该操作或该帧的中断信号。如果在预定电平下保持停止信号，则其强制为静止状态。
在本发明的优选实施例中，通过使用训练模式可以从双向串行信号本身得到用于通过集成电路对双向串行信号采样的采样点的定时，在该训练模式中从外部诊断装置发送训练信号且集成电路采样所接收的信号。集成电路可以找到时钟比(IC时钟对训练时钟脉冲的比值)或者外部诊断装置可以向下调整定时直到稳定地接受到正确地训练信号。这样，可以使集成电路与外部诊断装置同步，这种同步必须通过检测正在进行的主要成分上的串行数据的信号边沿等来维持，以便避免丧失该同步。
有利地是集成电路在训练模式中初始化，例如伴随接口电路的复位。调步信号可以用于表示集成电路已经成功地接收了训练信号并自身同步了。
可以理解，诊断电路可以采取多种不同的形式，通过接口电路和双向串行信号与该诊断电路进行通信。优选的例子是用于从功能电路捕捉数据或向功能电路提供数据的一个或更多扫描链以及一个或更多与功能电路的总线提供通信的调试总线存取电路。诊断电路的其它形式也是可能的。
既能在上述非定时模式中操作，接口电路还可方便地在定时模式中操作，其中通过单独的时钟信号将通信定时，该时钟信号还可以用于集成电路。这样，由于同步比依赖随后校验采样点更可靠，因此使用单独的时钟信号能够实现更高的数据速率，该单独的时钟信号由集成电路产生，施加于集成电路，或得自于这些可能性中的任何一个。
集成电路优选地在定时与非定时模式之间转换，但将在非定时模式中初始化，因为这通常较慢并且该模式需要最少的支持。
从本发明的另一方面考虑，提供一种用于对集成电路进行诊断操作的诊断装置，所述诊断装置包括：
用于在所述诊断装置和所述集成电路中的诊断电路之间提供通信的接口电路；其中
所述接口电路使用双向串行信号以传输：
(i)从所述诊断装置到所述集成电路的控制信号，以控制由所述集成电路进行的诊断操作；和
(ii)所述诊断装置和所述集成电路之间的诊断数据。
从本发明的再一方面考虑，提供一种与诊断电路通信的方法用于对集成电路中的功能电路进行诊断操作，所述方法包括步骤：
使用双向串行信号以传输：
(i)从外部诊断装置到所述诊断电路的控制信号，以控制所述诊断电路的诊断操作；和
(ii)所述外部诊断装置和所述诊断电路之间的诊断数据。
现在将参考附图仅以示例方式描述本发明的实施例，其中：
附图说明
图1示意性地示出了包括连接于外部诊断装置的板上诊断系统的集成电路；
图2示出了用于在外部诊断装置和集成电路的接口电路之间通信的串行数据帧；
图3是示意性说明接口电路的接口训练操作的流程图；
图4是示意性说明集成电路的数据捕捉操作的流程图；
图5是示意性说明在非定时模式中结合了诊断总线主控电路的集成电路，用于发出总线事务处理以便对集成电路进行诊断操作的示意图；
图6是示意性说明在定时模式中结合了诊断总线主控电路的集成电路，用于发出总线事务处理以便对集成电路进行诊断操作的示意图；
图7和8示出了在外部诊断装置和集成电路之间使用通信技术的方式。
具体实施方式
图1示出了连接于外部诊断装置4的集成电路2。外部诊断装置4和集成电路2之间的连接是通过双向串行接口的，例如SWJ。在集成电路2内部，接口电路6接收双向信号。将从该串行信号解码的数据和从该串行信号解码的控制信号传递到诊断电路8，该诊断电路根据这些控制信号和数据对集成电路2的其它元件进行诊断操作。数据和控制信号还可以通过双向串行信号从集成电路2传回外部诊断装置4。集成电路2通常是片上系统(SoC)集成电路。
集成电路2内的功能电路包括处理器内核10、协处理器12、存储器14和串行UART装置16。这些功能电路通过功能总线18(例如，AMBA、AHB或其它用于连接功能电路的总线)连接。诊断电路8示意性地图示为集成电路2内的方框。可以理解，该诊断电路可以采用多种不同的形式，例如，包括环绕集成电路2外围延伸的串行扫描链、某种功能元件或某种功能元件内，如所需要的。诊断电路8还可以具有其它形式，例如BIST装置等。
在使用中，使用外部诊断装置的技术人员将响应于沿双向串行接口并通过接口电路6传递到集成电路2的控制信号和数据，命令要对集成电路2进行的某种诊断操作。结果数据将通过接口电路6沿双向接口传回到外部诊断装置4。
图2示出了一帧串行数据。这包括起始位，跟随有八个数据位、停止位和继续位。可以认为停止位和继续位是使串行帧终止的停止信号的一部分。将在下面描述使用该串行数据帧协议来将8位的数据值传递到诊断电路8以及由起始位、停止位和继续位提供的控制功能，该8位数据值可以是纯数据值或包含嵌入的控制指令。可以理解，在不同实施例中，一帧中的位数可以不同，包括不同数目的数据、起始和/或停止位。
图3是说明接口电路6的训练的流程图。接口电路6在非定时模式中是可操作的，以便从串行数据信号本身提取关于所使用的采样点的时序信息。这通过训练接口电路6来实现。该训练采用这种形式：外部诊断装置4发送已知的串行数据流(例如交替的数值0和1)，同时接口电路以适当接收正确序列的方式设法采样该训练图案。接口电路6在其寻找接收训练图案期间，在上电或跟着复位时初始化为训练模式。当其接收该训练图案时，发出继续信号，该继续信号表示外部诊断装置4可以认为已经成功地接收了训练图案，因此现在接口电路6正使用适于串行数据流的采样点。外部诊断装置可以改变(例如降低)串行数据的数据速率，直到接口电路6可以正确地接收它并发出其训练的合适的指示为止。
图3示出在步骤20中接口电路6等待至其脱离复位。在步骤22进入训练模式。在步骤24，接口电路6在设法识别0和1的交替数值的训练图案的一系列点处采样双向串行信号。采样点一般通过集成电路2内使用的时钟信号来确定，该采样点一般是该时钟频率的固定倍数或其它导数。
在步骤26，在接口电路6已经采样其确信的整帧串行数据之后，测试接收的图形以便查看它是否与训练数据图形匹配。如果未找到匹配，则处理返回到步骤24并继续采样。可以理解在本实施例中，改变双向串行信号的数据速率直到其可以被集成电路2正确地接收是外部诊断装置4的职责。这通常符合将诊断操作提供的复杂性卸载(offloading)到外部装置4中，而不是必须在集成电路2中提供这些的原则。
当步骤26识别已经成功地接收了训练图案时，接着步骤28用于在继续位周期期间将串行数据值下拉到零电平。继续位通常在与一相应的电平浮动，除非其主动地被集成电路2本身下拉。在训练模式期间，即在初始化之后，继续位的下拉发信号给外部诊断装置4说明已经将集成电路2成功训练到外部装置4的双向串行信号数据速率，并且现在能够通过接口电路6通信。在步骤30退出训练模式并在步骤32进入数据模式。
图4示意性示出在标准的数据捕捉模式期间接口电路6的操作的流程图。在步骤34，电路6的接口等待接收串行数据帧开头的起始位。在本例中，起始位始终为零值。因此，如果外部诊断装置4将双向串行信号电平保持在一，则接口电路6将继续等待起始位并实际上保持闲置(idle)。
一旦检测到起始位，处理进行到步骤36，在该步骤中使用在关于图3描述的训练模式中建立的采样时钟来采样八个数据位。接着，进行步骤38以检测是否存在停止位，在本例中，停止位始终具有一值。停止位的存在可以用于校验该帧被正确地接收，并且还可以被外部诊断装置使用以便有效地放弃该停止位之前的串行数据。
如果成功地检测到停止位，则进行步骤40以将八个数据位传递到诊断电路8。这八个数据位可以是提供给集成电路2作为激励的数据值，或者是用于诊断电路8的控制指令以便配置它的动作，或者可以具有其它用途。可以理解，当诊断电路8的状态是这样的，即所需的诊断操作是数据从集成电路2传递出至外部诊断装置4时，则代替步骤36中采样八个数据位值，接口电路可以转而断言其希望送出至外部诊断装置4的适当的数据位值，然后将通过外部诊断装置4检测并记录它们。
在步骤40之后，步骤42确定接口电路是否准备继续。也许诊断电路正忙于进行诊断操作，该操作可能是一个复杂的操作，需要相对长的时间来完成，不适于从外部诊断装置传送更多的数据，直到该操作完成为止。来自外部诊断装置4的更多数据可以是用于后面的诊断操作的指令，其不可能启动直到前面的操作已经停止为止。如果接口电路6没有准备继续，则处理进行到步骤44，在该步骤中接口电路6在继续位周期期间将串行信号电平强制到零。这对外部诊断装置4表示串行通信不应继续。然后，处理返回到步骤42，直到接口电路6准备继续为止。
如果在步骤38的确定是没有正确地检测到停止位，则处理进行到步骤46。步骤46确定是否已经发生七个紧接连续的在先放弃(没有停止位的断言)，在该情况下这将是第八个，并在步骤50触发复位。如果步骤46的确定不满足，则步骤48将放弃传递到外部诊断电路。
可以理解，在体现本技术的同时，可以改变具有串行数据协议的具体含义和其它特征的训练图案信号电平。
下面给出符合上述的双向串行通信的其它描述。
术语和缩略语
    术语    含义
    SWO     单线输出。应用特定追踪元件(不要与一般的追
            踪混淆，其是处理器特有的)
    DBT     这是一个TAP程序，其用作用于访问系统总线的
            AMBA(AHB或AHB-Lite)所有者(master)。它
            可选地提供扫描链访问。
    AMBA    芯片内的ARM总线标准。
    JTAG    用于控制到扫描链的串行接口的4-6导线接口
            的IEEE联合测试存取组说明书。JTAG用于调试
            和测试。SWJ基于底层的调试JTAG模型。ScanTAP
            基于JTAG的测试部分。
    仿真器  一个误称(misnomer)，用于访问贴附在用于调
            试的芯片的运行控制盒(一片HW)。一般的
            仿真器基于JTAG。由于历史原因连接到SWJ接口
            的盒还被称为仿真器。
    OCRC    SWJ的片上运行控制部件。它向DBT和扫描链提
            供有效的协议处理和接口。
介绍
这是一种用于小型单线JTAG部件的方案。使用SWJ部件以便使用单线接口代替典型的4-6线JTAG接口调试并测试基于处理器(包括多内核的)ARM。字面上讲，单线接口使用一条用于在两个方向上通信的导线。高速SWJ载体支持明显需要额外的信号/管脚，其包含时钟(但它不需要专用SWJ的时钟)。该时钟(相反其可以被分开)通过提供用于采样的清除边沿(clean edge)达到高的速度。
非定时模式允许达到约3MHz的速度(数据速率是该速度的8/11th)。定时模式允许达到约40MHz速率(数据速率是该速度的8/11th)。常用的线路协议由每8个数据位具有1个起始位、1个停止位、一个继续位串行构成。一个持续的停止位允许无限的闲置时间。一个持续的0是总线复位。当通过目标提供返回数据时，仿真器驱动具有继续位指示的接口。这使仿真器挂起直到目标显示操作完成。所以，与JTAG不同，可以正确地协调仿真器。
SWJ的其它部分是片上运行控制(OCRC)。OCRC支持用于DBT存取、JTAG存取和任意直接扫描链存取(通过DBT)的协议。OCRC具有专用ROM恒定字符串的修正值以提高系统(内核、装置，等等)中任何TAP的性能。通常，为了确保可能的最高速度，OCRC协议对SWJ是非常优选的。通常，这大致意味着在相同的速度等级下SWJ比单纯的JTAG快很多。
在SWJ电接口的检查中，重要的是注意小心地选择设计以使目标的成本最小化并允许非常低成本的仿真器。通常，SWJ允许选择仿真器种类以使成本和速度保持平衡。所以，低端无管脚(pin-starved)MCU将能够使用非常低成本的仿真器，而高端快速部件将能够使用更加大功率的仿真器。但是，将接口设计得支持低速和高速形式(非定时和定时)，以便可以将任何仿真器用于这两种部件。
SWJ的电气设计
图5示出了非定时连接的方框图。图6示出了定时连接的方框图。所有仿真器必须支持非定时模式，但定时模式是可选的。这是因为SWJ始终发生在非定时模式(自复位起)中。将电路设计得能够在两种用于仿真器和目标的普通模式(trivial)之间转换。
注意，在目标侧上的200K下拉电阻可以在芯片中或在板上。
非定时模式的电气细节
在仿真器中使用非定时模式的信号调节器以便使信号从LOW到HIGH很快地迅速完成(snap)。10K电阻只将信号浮动到HIGH，但信号调节器(总线保持类型的反馈电路)将检测电流变化并将信号驱动到HIGH直到经过RMS。在该点处，它将下降并允许10K电阻保持信号HIGH。边沿的形状对非定时模式的较低速度(3MHz或更低)来说将是整齐的。
对于非常低端的部件，使用非定时上拉模式激励部件的SWJ调试端是可能的。这不是正常模型，但使用电容汲取(capacitancedrain)是可行的。
定时模式的电气细节
通常，目标将提供用于定时模式的时钟。时钟可以来自芯片(输出)，或来自芯片中的目标板(输入)。还可以构造通过晶体或PLL产生时钟的pod(仿真器连接)，但仿真器从不直接产生时钟。在任何情况下，它不一定是用于SWJ(可分配给其它用途)的专用时钟，但它必须是整洁的。
假设在大多数情况下时钟将被分频；建议将时钟保持在10MHz到100MHz范围内。在仍处于使用命令协议的非定时模式时允许任何分频。使用分频器的原因在于，可以将相同的时钟用于需要更高时钟源的高速SWO(或其它目的)。SWJ的协议限定了怎样完全使用已分频的时钟。注意，SWJ必须使用时钟作为它的时钟源(虽然这可以在定时和非定时模式之间进行时转变)。这种模型的原因在于使用时钟边沿以便支持信号管脚上的双向接口。
用于SWJ的线路协议
SWJ的布线接口大致基于RS-232模型(无论定时与否)。每个8位数据包由1个起始位和2个停止位构成。但是，第2停止位实际上是如下所阐述的专用应答标记。格式是：
 0＝开始  数据的8个位(任意方向)  1＝停止 1＝继续，0＝不继续
显著的不同是第2停止位。当数据包被接收且仿真器应继续时，使第2位保持为高。当应重发数据包时将它驱动为低。该机制使得目标将仿真器协调到它能处理的速度。该协调可以用于逐字节管理(例如当SWJ的时钟速度大于内核(在32KHz)时)和操作完成(例如DBT存储处理)中。
注意，对于非定时模式，如果继续，目标只使线路为高(有源上拉)，其它下拉。对于时钟模式，为了继续目标必须保持高，其它下拉。
线路协议模式和状态
通常，有4种线路协议模式或状态：
1.复位。这发生在线路对8个或更多数据包保持为低时。因为停止位丢失，所以目标检测它。这称为报警信号。如果检测到多于8个报警信号，则目标可以假设已经断言了接口的复位(除SWJ外对任何事都没有影响)。SWJ接口恢复到非定时模式。注意，还未连接的仿真器将由于下拉电阻而发生复位。
2.训练—仅在非定时模式中。复位后，仿真器发送具有0x55(0b01010101)的数据包。目标将用于非定时序列上的自动波特或用于校验定时系统上的分频器。当第2停止位设置为继续(1)时将继续发送训练包。当第2停止位设置为不继续(0)时将退出训练模式。如果通过仿真器检测到多于8个继续位，则它可以选择试着重新复位，且然后运行用于训练模式的减速器。这将适应非常低的芯片(其不能在非定时模式的3MHz下足够地过采样)的情况。
3.数据。数据模式是标准数据包模式。在离开训练模式后进入该模式。每个数据包之间可以是闲置状态(如果停止持续1个时钟以上)。所以，起始位的引入总是恢复到标准数据模式和数据状态。
4.闲置。闲置状态是线路保持在停止状态(没有开始发送)。这意味着管脚保持为高。闲置状态可以保持所需要的长时间。通过引入起始位退出该模式。在非定时模式中，起始位出现在下一个固有时钟点(对于仿真器)处。在定时模式中，起始位出现在时钟边沿上。
复位模式
将复位模式限定为具有未断言的(deasserted)停止位(停止是0而不是1)的8个和更多数据包。换言之，相当于中断的8个数据包引起一个复位。
限定什么动作发生复位是SWJ和OCRC程序(block)所特有的。主要意图是只清除线路，所以中断任何待处理的OCRC模式/命令以及清除SWJ程序(block)的任何内部状态是主要目标。
训练模式
训练模式只在复位后进入。训练命令以0x55作为数据。只在目标将第2停止位驱动未低是退出训练模式。这允许目标时间自动检测波特率(非定时模式中数据时钟的速度)并确保目标可以在数据上训练。如果数据时钟太快，则第2停止位将被保留在浮动的高状态—这使仿真器检测到目标不能训练(并因此尝试更低的速度)。
  开始＝0   停止   继续(1/0)
数据模式
在通过不继续位(0)退出训练模式后立即进入数据模式。不论定时还是非定时，数据模式是用于SWJ的标准操作模式。数据模式允许在SWJ线路协议之上的电平下发布命令。数据模式命令包括针对SWJ接口的命令以及发送到部分片上运行控制(OCRC)程序的命令。
主要的SWJ数据模式命令包括：
■得到ID—读回SWJ模块的ID。这可以改变成OCRC命令。该命令还将表示定时模式是否可能。
■设置定时模式分频计数器。该命令可以设置计数器然后提交向定时模式的转换。向定时模式的转换后面有8个数据包相当的闲置状态(见下)，然后是定时模式中的GetID命令。
■中断OCRC电流动作。如果从SWJ接口的数据命令上发生连续的不继续响应，仿真器可以使用中断命令请求OCRC中断它的电流动作(如果可能)并返回到已知的状态。注意，中断在所有子系统中与其在SWJ中是相同的命令。
主要的OCRC命令包括：
■捕获ID—读回SWJ和OCRC的ID信息。该信息包括程序的文本以及关于系统设计参数(包括是否支持定时模式，是否支持DBT Scan TAP，是否支持JTAG存取，和是否支持DBT MemTAP)的信息。
■选择DBT Mem TAP。这选择用于命令供给的Mem TAP。直到退出(通过Mem TAP退出请求或中断)为止，将跟随的命令供给MemTAP部件。注意，中断在所有子系统中与在SWJ中是相同的命令。此后，供给34位数据和优选命令(例如具有相同的2位扩展、重发等的多个32位数据)。
■选择DBT Scan TAP。其选择用于命令供给的Scan TAP。其以与Mem TAP命令供给相同的方式操作。
■选择JTAG命令。其选择OCRC中的JTAG包装(wrapper)。其允许用于系统的供给JTAG操作，在系统中使JTAG链。设计发送到该单元的命令以优化JTAG的运输，包括驱动TCK序列、优选的移位，并对适用于系统中TAP的公共操作供给ROM常量(通过系统设计者控制)。
■选择其它命令。其选择其它OCRC命令的供给—保留。
数据模式命令的一个例子见下：
  开始＝0  停止＝1   继续(1/0)
其具有0x23的值。如果字节被接收且被驱动为低，如果需要重复，则将继续位保留为1。也就是说，不继续位状态表示目标没有接收该字节(0x23)且应该重新发送(如果仍未接收则再发)。这形成协调机构。
注意，继续或不继续指示可以由于3个原因的任何一个而发生：
●OCRC时钟速率太低一般不能接收下一个字节(OCRC的时钟速率与系统相同，而SWJ的时钟速率可以不同)。
●OCRC或子系统仍在处理前面的字节(例如运行TCK、总线操作或扫描)。
●OCRC正在做反复的测试(例如读出扫描链并与预期值对比)。
这三个原因允许协调原始数据速率(仿真器一般可以多快提供字节)、命令完成速率(子系统可以多快执行其命令)和复杂操作的速率。该协调可以根据内部时钟速率的改变以及操作类型(例如，一些形式的存储器可以比其他的更慢)的改变而动态地改变。这形成了SWJ策略的大功率部分，并帮助SWJ使其比许多情况(其中轮询和协调问题引起许多问题)中的单纯的JTAG快很多。
闲置状态
闲置状态是数据模式中的一种状态。闲置状态在数据包之间形成间隔或填充数(filler)。在引入下一个包(通过为低的起始位表示)之前仿真器只将停止状态(高)保持想要的时间。
 停止＝1  开始＝0   命令...
适合系统的SWJ和OCRC
图7和8示出了SWJ和OCRC如何适合于系统。图7示出了用于系统的具有JTAG TAP(包括ARM EICE)的标准SWJ模型。图8示出了新颖的混合SWJ模型，其允许现有的JTAG系统通过相同的芯片工作。SWJ仿真器可以将目标从使用固定序列的JTAG转换翻转到SWJ。
图7的装置使用SWJ以便存取DBT(MemTAP和可能的ScanTAP)和JTAG扫描链(例如用于ARM EICE块的以及其它装置)。
图8的装置使用用于必须具有传统JTAG载体的卖主(vendor)的混合方式。3rd方卖主可以继续连接JTAG仿真器且照常支持TAP。新一代仿真器发送特有的JTAG序列(对一个TAP未用的IR)以转换为SWJ。由于TCK未用(为了防止问题)且nTRST也未用(如果完全是有线的)，所以重新使用相同的管脚(它们中的3个)。用于这个的模型是这样的：TMS是SWJ数据信号，TDO是SWO信号(如果使用)，且TDI是时钟源(如果支持定时模式)。SWJ仿真器通过保持TCK为低并通过复位驱动TMS可以检测是否处于JTAG或SWJ模式，然后是训练模式。如果在8个数据包后不将第2停止位驱动为低，则仿真器可以假设它由于某种原因回到JTAG模式(由于TCK保持为低，因此如果你改变TMS，JTAG也不注意)中。如果它处于JTAG模式中，仿真器驱动一个基于图形的1以检测IR长度然后将固定的图形发送到具有未用ARM EICE IR序列的扫描链中的1stTAP—这则将目标转换为SWJ模式。在它处于非定时的SWJ之后，仿真器可以转换到定时的SWJ模式(如果支持)。它还可以支持TDO上的SWO输出。注意，仿真器不一定是完整的JTAG仿真器以便进行操作的极小集。

Claims (63)

1、一种用于处理数据的集成电路，所述集成电路包括：
可操作用于进行数据处理操作的功能电路；
可操作用于对所述功能电路进行诊断操作的诊断电路；和
可操作用于在所述诊断电路和外部诊断装置之间提供通信的接口电路；其中
所述接口电路使用双向串行信号以传输：
(i)从所述外部诊断装置到所述诊断电路的控制信号，以控制所述诊断电路的所述诊断操作；和
(ii)所述外部诊断装置和所述诊断电路之间的诊断数据。
2、权利要求1所要求的集成电路，其中所述诊断电路可操作用于进行下列操作中的一个或多个：
调试操作；
制造测试操作；
制造编程操作；和
制造配置操作。
3、权利要求1和2中任何一项所要求的集成电路，其中所述双向串行信号可操作用于将复位信号从所述外部诊断装置通信到所述诊断电路，所述复位信号可操作用来复位所述诊断电路。
4、权利要求3所要求的集成电路，其中所述复位信号包括所述外部诊断装置将所述双向串行信号保持在预定的复位电平下预定的复位周期。
5、前述权利要求的任何一项所要求的集成电路，其中所述双向串行信号可操作用于将调步信号从所述诊断电路通信到所述外部诊断装置，所述调步信号可操作用于表示所述诊断电路是否准备好进行通信。
6、前述权利要求的任何一项所要求的集成电路，其中所述双向串行信号可操作用于将调步信号从所述诊断电路通信到所述外部诊断装置，所述调步信号可操作用于表示所述诊断电路是否已经完成操作。
7、权利要求5和6的任何一项所要求的集成电路，其中双向串行信号具有包括用于通信不同信号的不同时隙的串行信号协议，所述诊断电路在调步信号时隙期间将所述双向串行信号强制到预定的调步电平。
8、前述权利要求的任何一项所要求的集成电路，其中双向串行信号具有包括用于通信不同信号的不同时隙的串行信号协议，所述双向串行信号可操作用于通信表示一帧串行数据开始的起始信号，所述起始信号为被驱动到预定起始电平以限定起始信号时隙的所述双向串行信号。
9、权利要求8所要求的集成电路，其中通过所述外部诊断装置将所述双向串行信号保持在不同于所述预定起始电平的电平而将所述通信保持闲置，并从而延迟所述起始信号的时隙直到所述双向串行信号改变到所述预定的起始电平为止，接着下一帧数据被通信。
10、前述权利要求的任何一项所要求的集成电路，其中双向串行信号具有包括用于通信不同信号的不同时隙的串行信号协议，所述双向串行信号可操作用于通信表示一帧串行数据结束的停止信号，所述停止信号为在停止信号时隙期间被驱动到预定停止电平的所述双向串行信号。
11、前述权利要求的任何一项所要求的集成电路，其中所述接口电路在非定时模式中是可操作的，在该模式中根据在所述双向串行信号中检测到的转变来定时所述通信。
12、权利要求10和11的任一项所要求的集成电路，其中所述诊断电路利用接收所述停止信号的第一部分来表示诊断操作的放弃。
13、权利要求10、11和12的任一项所要求的集成电路，其中所述诊断电路利用接收所述停止信号的第二部分来确认通过所述诊断电路的所述串行数据帧的接收。
14、前述权利要求的任一项所要求的集成电路，其中所述接口电路在训练模式中是可操作的，以响应从所述外部诊断装置发送的预定形式的训练信号，来确定用于采样所述双向串行信号的采样点时序。
15、权利要求14所要求的集成电路，其中所述接口电路初始化为所述训练模式。
16、权利要求15所要求的集成电路，其中所述初始化跟随所述接口电路的复位。
17、权利要求5至16的任一项所要求的集成电路，其中所述接口电路在训练模式中是可操作的，以响应从所述外部诊断装置发送的预定形式的训练信号，来确定用于采样所述双向串行信号的采样点时序，并且所述调步信号表示训练已经成功地完成。
18、前述权利要求的任一项所要求的集成电路，其中所述诊断电路包括下列中的一个或多个：
(i)一个或多个扫描链，可操作用于从所述功能电路捕获诊断数据；
(ii)一个或多个扫描链，可操作用于向所述功能电路施加诊断数据；和
(iii)一个或多个调试总线访问电路，可操作用于通过所述功能电路中的总线提供通信。
19、前述权利要求的任一项所要求的集成电路，其中所述接口电路可操作用于：
(i)在定时模式中，在该模式中通过所述集成电路使用的分离的时钟信号来定时所述通信；且
(ii)在非定时模式中，在该模式中根据在所述双向串行信号检测到的转变来定时所述通信。
20、权利要求19所要求的集成电路，其中在所述定时模式中，通过作为所述集成电路使用的时钟信号的倍数的时钟信号来定时所述通信。
21、权利要求19和20所要求的集成电路，其中所述接口电路可操作用来在所述非定时模式中初始化，并可转换为所述定时模式。
22、一种用于对集成电路进行诊断操作的诊断装置，所述诊断装置包括：
可操作用于在所述诊断装置和所述集成电路中的诊断电路之间提供通信的接口电路；其中
所述接口电路使用双向串行信号以传输：
(i)从所述诊断装置到所述集成电路的控制信号，以控制由所述集成电路进行的诊断操作；和
(ii)所述诊断装置和所述集成电路之间的诊断数据。
23、权利要求22所要求的诊断装置，其中所述诊断装置可操作用来控制下列操作中的一个或多个：
调试操作；
制造测试操作；
制造编程操作；和
制造配置操作。
24、权利要求22和23所要求的诊断装置，其中所述双向串行信号可操作用于将复位信号从所述诊断装置通信到所述诊断电路，所述复位信号可操作用来复位所述诊断电路。
25、权利要求24所要求的诊断装置，其中所述复位信号包括所述诊断装置将所述双向串行信号保持在预定的复位电平下预定的复位周期。
26、权利要求22至25的任何一项所要求的诊断装置，其中所述双向串行信号可操作用于将调步信号从所述诊断电路通信到所述诊断装置，所述调步信号可操作用于表示所述诊断电路是否准备好进行通信。
27、权利要求22至26的任何一项所要求的诊断装置，其中所述双向串行信号可操作用于将调步信号从所述诊断电路通信到所述外部诊断装置，所述调步信号可操作用于表示所述诊断电路是否已经完成操作。
28、权利要求26和27所要求的诊断装置，其中双向串行信号具有包括用于通信不同信号的不同时隙的串行信号协议，所述诊断电路在调步信号时隙期间将所述双向串行信号强制到预定的调步电平。
29、权利要求22至28的任何一项所要求的诊断装置，其中双向串行信号具有包括用于通信不同信号的不同时隙的串行信号协议，所述双向串行信号可操作用于通信表示一帧串行数据开始的起始信号，所述起始信号为被驱动到预定起始电平以限定起始信号时隙的所述双向串行信号。
30、权利要求29所要求的诊断装置，其中通过所述外部诊断装置将所述双向串行信号保持在不同于所述预定起始电平的电平而将所述通信保持闲置，并从而延迟所述起始信号时隙直到所述双向串行信号改变到所述预定的起始电平，接着下一帧数据被通信。
31、权利要求22至30的任何一项所要求的诊断装置，其中双向串行信号具有包括用于通信不同信号的不同时隙的串行信号协议，所述双向串行信号可操作用于通信表示一帧串行数据结束的停止信号，所述停止信号为在停止信号时隙期间被驱动到预定停止电平的所述双向串行信号。
32、权利要求22至31的任何一项所要求的诊断装置，其中所述接口电路在非定时模式中是可操作的，在该模式中根据在所述双向串行信号中检测到的转变来定时所述通信。
33、权利要求31和32所要求的诊断装置，其中所述诊断电路利用接收所述停止信号的第一部分来表示诊断操作的放弃。
34、权利要求31至33所要求的诊断装置，其中所述诊断电路利用接收所述停止信号的第二部分来确认通过所述诊断电路的所述串行数据帧的接收。
35、权利要求22至34的任一项所要求的诊断装置，其中所述接口电路在训练模式中是可操作的，以响应由所述外部诊断装置发送的预定形式的训练信号，来确定用于采样所述双向串行信号的采样点时序。
36、权利要求35所要求的诊断装置，其中所述接口电路初始化为所述训练模式。
37、权利要求36所要求的诊断装置，其中所述初始化跟随所述接口电路的复位。
38、权利要求26至37的任一项所要求的诊断装置，其中所述接口电路在训练模式中是可操作的，以响应由所述外部诊断装置发送的预定形式的训练信号，来确定用于采样所述双向串行信号的采样点时序，并且所述调步信号表示训练已经成功地完成。
39、权利要求22至38的任一项所要求的诊断装置，其中所述诊断电路包括下列中的一个或多个：
(i)一个或多个扫描链，可操作用于从所述功能电路捕获诊断数据；
(ii)一个或多个扫描链，可操作用于向所述功能电路提供诊断数据；和
(iii)一个或多个调试总线访问电路，可操作用于通过所述功能电路中的总线提供通信。
40、权利要求22至39的任一项所要求的诊断装置，其中所述接口电路可操作用于：
(i)在定时模式中，在该模式中通过所述集成电路使用的分离的时钟信号来定时所述通信；且
(ii)在非定时模式中，在该模式中根据在所述双向串行信号内检测到的转变来定时所述通信。
41、权利要求40所要求的诊断装置，其中在所述定时模式中，通过作为所述集成电路使用的时钟信号倍数的时钟信号来定时所述通信。
42、权利要求40和41所要求的集成电路，其中所述接口电路可操作用于在所述非定时模式中初始化，并可转换为所述定时模式。
43、一种与可操作用于对集成电路中的功能电路进行诊断操作的诊断电路进行通信的方法，所述方法包括步骤：
使用双向串行信号以传输：
(i)从外部诊断装置到所述诊断电路的控制信号，以控制所述诊断电路的所述诊断操作；和
(ii)所述外部诊断装置和所述诊断电路之间的诊断数据。
44、权利要求43所要求的方法，其中所述诊断电路可操作用于进行下列一个或多个操作：
调试操作；
制造测试操作；
制造编程操作；和
制造配置操作。
45、权利要求43和44所要求的方法，其中所述双向串行信号可操作用于将复位信号从所述外部诊断装置通信到所述诊断电路，所述复位信号可操作用来复位所述诊断电路。
46、权利要求45所要求的方法，其中所述复位信号包括所述外部诊断装置将所述双向串行信号保持在预定的复位电平下预定的复位周期。
47、权利要求43至46所要求的方法，其中所述双向串行信号可操作用于将调步信号从所述诊断电路通信到所述外部诊断装置，所述调步信号可操作用于表示所述诊断电路是否准备好进行通信。
48、权利要求43至47所要求的方法，其中所述双向串行信号可操作用于将调步信号从所述诊断电路通信到所述外部诊断装置，所述调步信号可操作用于表示所述诊断电路是否已经完成操作。
49、权利要求47和48所要求的方法，其中双向串行信号具有包括用于通信不同信号的不同时隙的串行信号协议，所述诊断电路在调步信号时隙期间将所述双向串行信号强制到预定的调步电平。
50、权利要求43至49的任何一项所要求的方法，其中双向串行信号具有包括用于通信不同信号的不同时隙的串行信号协议，所述双向串行信号可操作用于通信表示一帧串行数据开始的起始信号，所述起始信号为被驱动到预定起始电平以限定起始信号时隙的所述双向串行信号。
51、权利要求50所要求的方法，其中通过所述外部诊断装置将所述双向串行信号保持在不同于所述预定起始电平的电平上来将所述通信保持闲置，并从而延迟所述起始信号时隙直到所述双向串行信号改变到所述预定的起始电平，接着下一帧数据被通信。
52、权利要求43至51的任何一项所要求的方法，其中双向串行信号具有包括用于通信不同信号的不同时隙的串行信号协议，所述双向串行信号可操作用于通信表示一帧串行数据结束的停止信号，所述停止信号为在停止信号时隙期间被驱动到预定停止电平的所述双向串行信号。
53、权利要求43至52的任何一项所要求的方法，其中所述接口电路在非定时模式中是可操作的，在该模式中根据在所述双向串行信号中检测到的转变来定时所述通信。
54、权利要求52和53所要求的方法，其中所述诊断电路利用接收所述停止信号的第一部分来表示诊断操作的放弃。
55、权利要求52至54所要求的方法，其中所述诊断电路利用接收所述停止信号的第二部分来确认通过所述诊断电路的所述串行数据帧的接收。
56、权利要求43至55的任一项所要求的方法，其中所述接口电路在训练模式中是可操作的，以响应由所述外部诊断装置发送的预定形式的训练信号来确定用于采样所述双向串行信号的采样点时序。
57、权利要求56所要求的方法，其中所述接口电路初始化为所述训练模式。
58、权利要求57所要求的方法，其中所述初始化跟随所述接口电路的复位。
59、权利要求47至58的任一项所要求的方法，其中所述接口电路在训练模式中是可操作的，以响应由所述外部诊断装置发送的预定形式的训练信号来确定用于采样所述双向串行信号的采样点时序，并且所述调步信号表示训练已经成功地完成。
60、权利要求43至59的任一项所要求的方法，其中所述诊断电路包括下列其中一个或多个：
(i)一个或多个扫描链，可操作用于从所述功能电路捕获诊断数据；
(ii)一个或多个扫描链，可操作用于向所述功能电路提供诊断数据；和
(iii)一个或多个调试总线访问电路，可操作用于通过所述功能电路中的总线提供通信。
61、权利要求43至60的任一项所要求的方法，其中所述接口电路可操作用于：
(i)在定时模式中，在该模式中通过所述集成电路使用的分离的时钟信号来定时所述通信；且
(ii)在非定时模式中，在该模式中根据在所述双向串行信号中检测到的转变来定时所述通信。
62、权利要求61所要求的方法，其中在所述定时模式中，通过作为所述集成电路使用的时钟信号倍数的时钟信号定时所述通信。
63、权利要求61和62所要求的方法，其中所述接口电路可操作用于在所述非定时模式中初始化，并可转换为所述定时模式。
CNB038263254A 2003-04-17 2003-09-17 用于集成电路诊断电路的通信接口 Expired - Lifetime CN100487472C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/417,330 2003-04-17
US10/417,330 US7197680B2 (en) 2003-04-17 2003-04-17 Communication interface for diagnostic circuits of an integrated circuit

Publications (2)

Publication Number Publication Date
CN1764847A true CN1764847A (zh) 2006-04-26
CN100487472C CN100487472C (zh) 2009-05-13

Family

ID=33158877

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038263254A Expired - Lifetime CN100487472C (zh) 2003-04-17 2003-09-17 用于集成电路诊断电路的通信接口

Country Status (12)

Country Link
US (2) US7197680B2 (zh)
EP (1) EP1613971B1 (zh)
JP (1) JP3761562B1 (zh)
KR (1) KR100981997B1 (zh)
CN (1) CN100487472C (zh)
AU (1) AU2003267574A1 (zh)
DE (1) DE60314915T2 (zh)
IL (1) IL167671A (zh)
MY (1) MY138464A (zh)
RU (1) RU2005132166A (zh)
TW (1) TWI285303B (zh)
WO (1) WO2004095041A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109857082A (zh) * 2018-12-29 2019-06-07 盛瑞传动股份有限公司 自动变速器诊断方法及装置
CN112639756A (zh) * 2018-09-07 2021-04-09 高通股份有限公司 混合模式射频前端接口

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7444571B1 (en) * 2003-02-27 2008-10-28 Marvell International Ltd. Apparatus and method for testing and debugging an integrated circuit
US7496818B1 (en) 2003-02-27 2009-02-24 Marvell International Ltd. Apparatus and method for testing and debugging an integrated circuit
US7216276B1 (en) 2003-02-27 2007-05-08 Marvell International Ltd. Apparatus and method for testing and debugging an integrated circuit
US7620062B2 (en) * 2003-05-01 2009-11-17 Genesis Microchips Inc. Method of real time optimizing multimedia packet transmission rate
US8059673B2 (en) 2003-05-01 2011-11-15 Genesis Microchip Inc. Dynamic resource re-allocation in a packet based video display interface
US7733915B2 (en) 2003-05-01 2010-06-08 Genesis Microchip Inc. Minimizing buffer requirements in a digital video system
US7567592B2 (en) * 2003-05-01 2009-07-28 Genesis Microchip Inc. Packet based video display interface enumeration method
US7088741B2 (en) * 2003-05-01 2006-08-08 Genesis Microchip Inc. Using an auxilary channel for video monitor training
US7068686B2 (en) * 2003-05-01 2006-06-27 Genesis Microchip Inc. Method and apparatus for efficient transmission of multimedia data packets
US7405719B2 (en) * 2003-05-01 2008-07-29 Genesis Microchip Inc. Using packet transfer for driving LCD panel driver electronics
US7839860B2 (en) 2003-05-01 2010-11-23 Genesis Microchip Inc. Packet based video display interface
US7424558B2 (en) * 2003-05-01 2008-09-09 Genesis Microchip Inc. Method of adaptively connecting a video source and a video display
US8204076B2 (en) 2003-05-01 2012-06-19 Genesis Microchip Inc. Compact packet based multimedia interface
US8068485B2 (en) 2003-05-01 2011-11-29 Genesis Microchip Inc. Multimedia interface
US20040221312A1 (en) * 2003-05-01 2004-11-04 Genesis Microchip Inc. Techniques for reducing multimedia data packet overhead
US6992987B2 (en) * 2003-05-01 2006-01-31 Genesis Microchip Inc. Enumeration method for the link clock rate and the pixel/audio clock rate
US7487273B2 (en) * 2003-09-18 2009-02-03 Genesis Microchip Inc. Data packet based stream transport scheduler wherein transport data link does not include a clock line
US7800623B2 (en) 2003-09-18 2010-09-21 Genesis Microchip Inc. Bypassing pixel clock generation and CRTC circuits in a graphics controller chip
US7634090B2 (en) 2003-09-26 2009-12-15 Genesis Microchip Inc. Packet based high definition high-bandwidth digital content protection
US20050204221A1 (en) * 2004-03-15 2005-09-15 Swoboda Gary L. Apparatus and method for exchanging non-JTAG signals with a core processor during selected JTAG modes
DE102004016387A1 (de) * 2004-04-02 2005-10-27 Texas Instruments Deutschland Gmbh Schnittstellenschaltung für einen einzelnen Logik-Eingangspin eines elektronischen Systems
US7552360B2 (en) 2005-03-21 2009-06-23 Texas Instruments Incorporated Debug and test system with format select register circuitry
US7761762B2 (en) * 2004-12-02 2010-07-20 Texas Instruments Incorporated Adapter implemented background data transfers while tap in non-scan state
US8219863B2 (en) * 2004-12-02 2012-07-10 Texas Instruments Incorporated TAP state count specifying advanced mode command and command data
KR100688516B1 (ko) * 2005-01-11 2007-03-02 삼성전자주식회사 단일 라인을 이용한 직렬 데이터 통신 방법 및 그 장치
US7701240B2 (en) * 2005-03-04 2010-04-20 Arm Limited Integrated circuit with error correction mechanisms to offset narrow tolerancing
US7676698B2 (en) * 2005-04-27 2010-03-09 Texas Instruments Incorporated Apparatus and method for coupling a plurality of test access ports to external test and debug facility
US7558984B2 (en) * 2005-04-27 2009-07-07 Texas Instruments Incorporated Apparatus and method for test and debug of a processor/core having advanced power management
US7536597B2 (en) * 2005-04-27 2009-05-19 Texas Instruments Incorporated Apparatus and method for controlling power, clock, and reset during test and debug procedures for a plurality of processor/cores
EP1994421A2 (en) * 2006-03-01 2008-11-26 Koninklijke Philips Electronics N.V. Ic circuit with test access control circuit using a jtag interface
US7533315B2 (en) * 2006-03-06 2009-05-12 Mediatek Inc. Integrated circuit with scan-based debugging and debugging method thereof
US7526693B1 (en) * 2006-03-09 2009-04-28 Semiconductor Components Industries, Llc Initial decision-point circuit operation mode
US7650546B2 (en) * 2006-03-17 2010-01-19 Alcatel Lucent Flexible JTAG architecture
KR100817031B1 (ko) * 2006-08-25 2008-03-26 주식회사 케이이씨 단선 직렬 통신 모듈
US7818641B2 (en) 2006-10-18 2010-10-19 Texas Instruments Incorporated Interface to full and reduce pin JTAG devices
US7870455B2 (en) 2007-12-12 2011-01-11 Infineon Technologies Ag System-on-chip with master/slave debug interface
US8046650B2 (en) 2008-03-14 2011-10-25 Texas Instruments Incorporated TAP with control circuitry connected to device address port
DE502008002380D1 (de) * 2008-03-28 2011-03-03 Micronas Gmbh Schaltungsanordnung, Vorrichtung bzw. Verfahren zum seriellen Senden von Daten über einen Anschlusskontakt
US8464098B2 (en) * 2008-04-15 2013-06-11 Freescale Semiconductor, Inc. Microcontroller device, microcontroller debugging device, method of debugging a microcontroller device, microcontroller kit
US20090262667A1 (en) * 2008-04-21 2009-10-22 Stmicroelectronics, Inc. System and method for enabling topology mapping and communication between devices in a network
US20100183004A1 (en) * 2009-01-16 2010-07-22 Stmicroelectronics, Inc. System and method for dual mode communication between devices in a network
US8332641B2 (en) 2009-01-30 2012-12-11 Freescale Semiconductor, Inc. Authenticated debug access for field returns
US8375250B2 (en) * 2009-03-04 2013-02-12 Infineon Technologies Ag System and method for testing a module
US8429440B2 (en) 2009-05-13 2013-04-23 Stmicroelectronics, Inc. Flat panel display driver method and system
US8760461B2 (en) * 2009-05-13 2014-06-24 Stmicroelectronics, Inc. Device, system, and method for wide gamut color space support
US8156238B2 (en) 2009-05-13 2012-04-10 Stmicroelectronics, Inc. Wireless multimedia transport method and apparatus
US8860888B2 (en) 2009-05-13 2014-10-14 Stmicroelectronics, Inc. Method and apparatus for power saving during video blanking periods
US8468285B2 (en) 2009-05-18 2013-06-18 Stmicroelectronics, Inc. Operation of video source and sink with toggled hot plug detection
US8370554B2 (en) 2009-05-18 2013-02-05 Stmicroelectronics, Inc. Operation of video source and sink with hot plug detection not asserted
US8291207B2 (en) 2009-05-18 2012-10-16 Stmicroelectronics, Inc. Frequency and symbol locking using signal generated clock frequency and symbol identification
US8582452B2 (en) 2009-05-18 2013-11-12 Stmicroelectronics, Inc. Data link configuration by a receiver in the absence of link training data
US8638792B2 (en) 2010-01-22 2014-01-28 Synopsys, Inc. Packet switch based logic replication
US8397195B2 (en) * 2010-01-22 2013-03-12 Synopsys, Inc. Method and system for packet switch based logic replication
TWI476422B (zh) * 2010-02-12 2015-03-11 Synopsys Shanghai Co Ltd Scanning Chain Reconfiguration Method and Device Based on Bidirectional Optimization Selection in Entity Design
US8671234B2 (en) 2010-05-27 2014-03-11 Stmicroelectronics, Inc. Level shifting cable adaptor and chip system for use with dual-mode multi-media device
US8949756B2 (en) 2010-12-10 2015-02-03 Apple Inc. Debug access with programmable return clock
US8781807B2 (en) * 2011-01-28 2014-07-15 Raymond E. Floyd Downhole sensor MODBUS data emulator
US10642709B2 (en) * 2011-04-19 2020-05-05 Microsoft Technology Licensing, Llc Processor cache tracing
US8732526B1 (en) * 2011-06-24 2014-05-20 Maxim Integrated Products, Inc. Single-wire data interface for programming, debugging and testing a programmable element
CN102662782B (zh) * 2012-04-17 2014-09-03 华为技术有限公司 一种监控系统总线的方法及装置
KR101910972B1 (ko) * 2012-10-24 2018-10-23 삼성전자주식회사 연료 전지 시스템 및 그것을 제어하는 전자 기기
US20150019775A1 (en) * 2013-03-14 2015-01-15 Microchip Technology Incorporated Single Wire Programming and Debugging Interface
DE102016109387A1 (de) 2015-05-26 2016-12-01 Samsung Electronics Co., Ltd. Ein-Chip-System mit Taktverwaltungseinheit und Verfahren zum Betreiben des Ein-Chip-Systems
KR102384347B1 (ko) * 2015-05-26 2022-04-07 삼성전자주식회사 클록 관리 유닛을 포함하는 시스템 온 칩 및 그 동작방법
DE102015218959A1 (de) 2015-09-30 2017-03-30 Zf Friedrichshafen Ag Diagnose eines Steuergeräts
TWI625534B (zh) * 2015-12-21 2018-06-01 瑞昱半導體股份有限公司 透過掃描測試的掃描鏈所執行的除錯方法及相關電路系統
US10067814B2 (en) 2016-04-28 2018-09-04 International Business Machines Corporation Method and system to decrease measured usage license charges for diagnostic data collection
US20180052203A1 (en) * 2016-08-22 2018-02-22 Prateek Sikka Method for enabling cpu-jtag debugger connection or improving its performance for multi-clock designs running on fpga or emulation systems
JP6342028B1 (ja) 2017-03-13 2018-06-13 三菱電機株式会社 車両用交流発電機の発電制御装置
TWI639847B (zh) * 2017-06-27 2018-11-01 Powerchip Technology Corporation 積體電路晶片及其檢查方法
US10361838B2 (en) * 2017-07-27 2019-07-23 Texas Instruments Incorporated Two-wire communication interface system
US11681843B2 (en) * 2018-01-17 2023-06-20 Siemens Industry Software Inc. Input data compression for machine learning-based chain diagnosis
US10963328B2 (en) 2018-09-05 2021-03-30 Mikroelektronika D.O.O. WiFi programmer and debugger for microcontroller and method thereof
CN110032482A (zh) * 2019-04-11 2019-07-19 盛科网络（苏州）有限公司 片上调试装置和方法
CN113010344B (zh) * 2019-12-19 2022-10-11 瑞昱半导体股份有限公司 联合测试工作组存取接口装置、主机端以及目标系统
CN112527710B (zh) * 2020-12-17 2023-07-25 西安邮电大学 一种jtag数据捕获分析系统

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2768910B2 (ja) 1995-02-27 1998-06-25 日本モトローラ株式会社 半導体集積装置におけるスキャンテスト回路
GB9622682D0 (en) 1996-10-31 1997-01-08 Sgs Thomson Microelectronics An integrated circuit device and method of communication therewith
GB9622683D0 (en) * 1996-10-31 1997-01-08 Sgs Thomson Microelectronics Message protocol
US5842007A (en) * 1996-12-26 1998-11-24 Northern Telecom Limited Method and system for transferring high level control messaging framing and payload data in a serial stream in a communications system
US6041406A (en) * 1997-04-08 2000-03-21 Advanced Micro Devices, Inc. Parallel and serial debug port on a processor
US20020108011A1 (en) 2000-12-11 2002-08-08 Reza Tanha Dual interface serial bus
US6968472B2 (en) * 2002-04-22 2005-11-22 Silicon Labs Cp. Inc. Serial data interface

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112639756A (zh) * 2018-09-07 2021-04-09 高通股份有限公司 混合模式射频前端接口
CN112639756B (zh) * 2018-09-07 2024-02-09 高通股份有限公司 混合模式射频前端接口
CN109857082A (zh) * 2018-12-29 2019-06-07 盛瑞传动股份有限公司 自动变速器诊断方法及装置
CN109857082B (zh) * 2018-12-29 2021-12-07 盛瑞传动股份有限公司 自动变速器诊断方法及装置

Also Published As

Publication number Publication date
DE60314915D1 (de) 2007-08-23
KR20060009260A (ko) 2006-01-31
US20040210805A1 (en) 2004-10-21
MY138464A (en) 2009-06-30
EP1613971A1 (en) 2006-01-11
IL167671A (en) 2009-09-22
US7197680B2 (en) 2007-03-27
RU2005132166A (ru) 2006-02-10
KR100981997B1 (ko) 2010-09-13
TW200422811A (en) 2004-11-01
DE60314915T2 (de) 2008-03-13
WO2004095041A1 (en) 2004-11-04
TWI285303B (en) 2007-08-11
AU2003267574A1 (en) 2004-11-19
EP1613971B1 (en) 2007-07-11
CN100487472C (zh) 2009-05-13
JP3761562B1 (ja) 2006-03-29
US7412633B2 (en) 2008-08-12
JP2006514296A (ja) 2006-04-27
US20060242501A1 (en) 2006-10-26

Similar Documents

Publication Publication Date Title
CN1764847A (zh) 用于集成电路诊断电路的通信接口
CN1282100C (zh) 通用串行总线单元控制方法和通用串行总线单元控制器
CN1251105C (zh) 数据处理系统和数据处理器
CN101053954A (zh) 一种基于can总线的模块化机器人控制系统
CN1804799A (zh) 单片机在线加载升级方法及系统
CN1851682A (zh) 一种串行外设接口的实现方法
CN1292360C (zh) 一种实现自动读写内部集成电路设备的装置和方法
CN1828573A (zh) 一种多cpu系统及其控制方法
CN101030186A (zh) 接口电路、使用该接口电路的系统装置、数据接口方法
CN103995254B (zh) 一种可快速定位探头id的泊车雷达数字探头模组及其id定位方法
CN1904864A (zh) 一种使hid设备能提供智能卡接口的装置及方法
EP2290497A1 (en) Computer including a carrier board and methods of assembly
CN1311353C (zh) 接口扩展模块与可编程逻辑控制器的系统及方法
CN1855083A (zh) 主设备及其控制方法和具有主设备的电子设备
CN103279776B (zh) 一种适用于二维条码解码芯片的芯片架构
CN1667964A (zh) 数据传输控制装置及电子设备
CN1220943C (zh) 通用串行总线连接检测电路系统及其操作方法
CN1374592A (zh) 使时钟/日历信息和高信息读出速度能保持的终端设备及其实时时钟控制方法
CN1862266A (zh) 产品容错性测试方法及其故障插入装置
CN1540534A (zh) 集成电路、使用它的图像输入输出装置及其方法
CN2479547Y (zh) 带usb插头的微型存储器
CN101033579A (zh) 双板结构的洗衣机电脑控制板
CN1438582A (zh) 适用于电脑对电脑传输的usb控制电路及其作业方法
CN107835108B (zh) 基于OpenWrt的MAC层协议栈验证平台
CN1118752C (zh) Vxi数字i/o模块模拟isa总线的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20090513