CN1493022A - 当中央处理器操作被挂起时仍保持可操作的计算机外围设备 - Google Patents
当中央处理器操作被挂起时仍保持可操作的计算机外围设备 Download PDFInfo
- Publication number
- CN1493022A CN1493022A CNA018229565A CN01822956A CN1493022A CN 1493022 A CN1493022 A CN 1493022A CN A018229565 A CNA018229565 A CN A018229565A CN 01822956 A CN01822956 A CN 01822956A CN 1493022 A CN1493022 A CN 1493022A
- Authority
- CN
- China
- Prior art keywords
- peripherals
- processing unit
- central processing
- power management
- management states
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002093 peripheral effect Effects 0.000 title claims abstract description 191
- 238000012546 transfer Methods 0.000 claims abstract description 17
- 238000012545 processing Methods 0.000 claims description 57
- 230000005540 biological transmission Effects 0.000 claims description 14
- 230000015654 memory Effects 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 14
- 238000004891 communication Methods 0.000 claims description 12
- 230000003111 delayed effect Effects 0.000 claims 8
- 230000009466 transformation Effects 0.000 claims 3
- 230000005055 memory storage Effects 0.000 claims 1
- 238000007726 management method Methods 0.000 description 30
- 230000000694 effects Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000002618 waking effect Effects 0.000 description 3
- 238000013500 data storage Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3215—Monitoring of peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
Abstract
一种外围设备，具有用于检测中央处理器的电源管理状态的电路、用于接收数据的第一接口、以及用于将该外围设备耦合于中央处理器的第二接口。如果中央处理器处于第二电源管理状态，则所述外围设备防止将导致中央处理器从第二电源管理状态变到第一电源管理状态的数据传递。
Description
领域
本发明通常涉及一种允许计算机系统在CPU处于睡眠状态时接收信息的方法和设备，更具体而言，涉及一种有多个操作模式的外围设备，所述操作模式便于在计算机的CPU处于睡眠或挂起状态时接收和缓冲数据。
发明背景
随着可移动计算设备设法延长电池充电之间的操作时间，电源管理已变得日益重要。实现电源管理的一种方式是当计算机不执行操作时，完全或部分地关闭计算机部件，如中央处理单元(CPU)、硬盘驱动器、显示器和其它输入/输出(I/O)设备。
在亦已知为睡眠状态的这些电源管理模式的一些期间，计算机的CPU可停止与其外围资源包括I/O部件的通信和对其的控制，并且那些资源可能不能由任何其它计算机部件来访问。这样的电源管理技术对任何一个计算机系统架构都不是唯一的。
由Intel、Microsoft和Toshiba提出的一种硬件系统规范，高级配置和电源接口(ACPI)规范，修订版1.0b，1999年2月2日，提供了个人计算机(PC)系统架构中的增强的电源管理。ACPI规范描述了将电源管理功能从基本输入/输出系统(BIOS)转移到操作系统，由此使能基于要求的外围和电源管理。PC计算机通过该规范的应用来管理外围设备如CD-ROM、网卡、硬盘驱动器、编解码器和打印机，以及被连接于PC的消费者电子设备，如录像机、电视机、电话和立体声系统的电源使用。
ACPI提供了几种低功率睡眠状态S1-S5，其通过限制平台可能执行的操作来减小其所消耗的功率。这些睡眠状态被描述于以下的表中；S0已被添加为“运行中”或“无睡眠状态”的标记。这些各种操作状态在此被称为电源管理状态。如在以下的表中所使用的“背景(context)”指的是由CPU和其它计算机设备所保持的可变数据。它通常是易失性的并且当进入或离开特定睡眠状态时可被丢失。
睡眠状态 描述
S0 正常操作，运行中状态(无睡眠状态)。
S1 S1睡眠状态是低唤醒等待时间睡眠状态。在该状态中，没
有系统背景被丢失(CPU或芯片集)并且硬件维持所有的
系统背景。
S2 S2睡眠状态是低唤醒等待时间睡眠状态。该状态类似于S1
睡眠状态，除了CPU和系统高速缓存背景被丢失(OS负责
维持高速缓存和CPU背景)。控制从唤醒事件之后的处理
器的复位矢量(reset vector)开始。
S3 S3睡眠状态是低唤醒等待时间睡眠状态，其中所有系统背
景被丢失，除了系统存储器。CPU、高速缓存和芯片集背景
在该状态中被丢失。硬件维持存储器背景并恢复一些CPU
和L2配置背景。控制从唤醒事件之后的处理器的复位矢量
开始。
S4 S4睡眠状态是ACPI所支持的最低功率、最长唤醒等待时
间的睡眠状态。为了减小功率到最小值，假定硬件平台已
断开所有设备的电源。该平台背景的副本被写给硬盘。
S5 S5状态类似于S4状态，除了OS不保存任何背景，也不使
任何设备能唤醒系统。系统处于“软”关状态并当被唤醒
时需要完全的引导。
在包括PC计算架构的许多计算架构中，数据可仅在两个外围设备之间被传递，这是通过使主操作系统管理这种传递而进行的。就是说，处理系统或CPU通过其辅助部件之一起到“主控器(master)”的作用，该主控器控制到外围设备、来自外围设备或在外围设备之间的数据流，所述外围设备起到“从属器(slave)”的作用。该“主控器”一般也被称为“总线主控器”。
图1A是常规计算架构的系统级的图。一般来说，通过直接或间接控制到外围设备116、118和134，来自它们或在它们之间的通信，处理系统100用作“主控器”。用作“主控器”以管理数据流的部件，如处理系统100，常常亦被称为“默认总线主控器”。处理系统100典型地通过总线112在通信上耦合于外围设备116、118和134。I/O集线器130常常被用于给总线112耦合一个或多个外围设备116、118和134，并如双向虚线所示在其之间传送数据。I/O集线器130和外围设备116、118和134通常由次级总线114、120和132在通信上耦合。
在大多数计算架构中，外围设备116、118和134不能没有处理系统100的管理而操作。这样，在处理系统100处于特定电源管理状态，如睡眠或挂起状态时，外围设备116、118和134可能不发送数据给处理系统100或其它外围设备，或者不从它们接收数据。
在另一个实例中，图1B是PC计算架构的有关部件的现有技术、系统级的图。在该架构中，I/O控制器集线器(ICH)180通过控制到存储器控制器集线器(MCH)150的数据流来管理到外围设备166、168、184和来自它们的通信。ICH 180和MCH 150之间的总线已知为集线器链路总线162。MCH 150可将从ICH 180接收的数据存储于存储器(RAM)160中，并且CPU 152可通过MCH 150来访问这样的数据。
ICH 180通过标准总线或接口与各个外围设备166、168、184和I/O部件通信。例如，计算机的硬盘驱动器(HDD)168可通过集成器件电子技术(IDE)或扩展IDE(EIDE)接口170耦合于ICH 180。在此所使用的“耦合”包括电耦合两个或多个部件。ICH 180亦可通过AC’97链路164与音频编解码器(AC’97)166通信。其它外围设备亦可通过诸如外围部件互连(PCI)、通用串行总线(USB)、RS-232串行端口或并行端口的接口与ICH 130对接。
不管接口或外围设备，如图1B中所示，ICH 180在所述接口或设备和MCH 150之间如双向虚线所示而传送数据。当CPU 152不处于睡眠状态时，主计算机的操作系统(OS)用作默认集线器链路总线主控器。许多设备能成为总线主控器，但只有主CPU 152可用作默认总线主控器。当CPU 152处于睡眠状态S3-S5时，集线器链路总线162通常是不可操作的。就是说，在CPU 152处于这些睡眠状态时，如果不唤醒CPU 152，其资源常常是不可用的，并且与计算机及其外围设备的通信通常是不可能的。典型的是，ICH 180被设计有单个的集线器链路接口并可处理仅一个总线主控器。
可移动计算机中一个日益常见的外围部件是与蓝牙规范v1.0B，1999年12月1日兼容的可移动通信设备。蓝牙规范是一种用于可移动PC、可移动电话和其它便携设备之间的无线通信的通信标准。该标准使特别是通过短程无线电链路进行的计算和电信设备宽范围的互连成为可能。
目前，大多数计算机利用外部I/O设备来用作遵循蓝牙的收发器。这些设备常常通过通用串行总线(USB)端口或一些其它标准I/O接口连接于计算机。它们亦依赖于计算机的CPU来处理所接收的消息并将其存储在存储器中。因此，这些遵循蓝牙的收发器将不能在计算机的CPU处于睡眠状态时进行操作。然而，保持CPU被供电仅仅是为了使能遵循蓝牙的设备的连接性，这是对可用于可移动计算机的有限功率的浪费。
因此，需要一种外围设备以允许主系统在处理系统或CPU处于睡眠状态时接收信息，而不干扰处理系统或CPU的睡眠或挂起状态。
附图简述
图1A是常规计算架构的系统级的图。
图1B是常规PC架构的系统级的图。
图2A是说明本发明第一操作状态下计算机系统部件之间的数据流的系统级的图。
图2B是说明本发明第二操作状态下计算机系统部件之间的数据流的系统级的图。
图3A是说明在正常操作期间PC计算机部件之间的数据流的系统级的图。
图3B是说明当PC计算机处于睡眠状态时外围设备和计算机部件之间的数据流的系统级的图。
图4是本发明的外围设备的一个实施例的系统级的图。
图5是所述外围设备的操作的高级流程图。
发明详述
图2A示出本发明第一操作状态下计算机系统部件之间的数据流。在该实施例中，本发明为外围设备234提供了两个或多个操作状态，其可根据处理系统200的状态而变化。
在本发明的一个实施例中，处理系统200通过集线器总线212在通信上耦合于I/O集线器230，并且起到用于I/O集线器230和外围设备216、218和234的默认总线主控器的作用。
在处理系统200用作默认总线主控器时，外围设备234用作“从属器”。“从属器”模式在此被定义为一种操作模式，在其中外围设备234依赖于处理系统200的监督(oversight)而接收和/或发送信息。在从属模式下，外围设备234表现为常规外围设备，而处理系统200管理通过I/O集线器230对计算机和其它外围设备的通信和/或消息传送。链路232可起到将外围设备234耦合于处理系统200的任何常规链路或总线的作用。在一个实施例中，在第一访问级中，链路232可被配置成以不同于I/O集线器总线212的传递速率来操作。
图2B示出本发明第二操作状态下计算机系统部件之间的数据流。典型的是，当处理系统200处于特定电源管理状态或睡眠状态时，外围设备不能与计算机通信或相互通信，这是因为没有主控器来管理通信或路由数据。然而，在第二操作状态下，外围设备234能以主控模式起作用，由此管理I/O集线器230上的通信。就是说，外围设备234可被重新配置成用作自主的子系统。
作为自主的子系统，即使当其它外围设备被使得睡眠或被置于挂起状态时，外围设备234仍可保持被供电。在第二访问级中，链路232可允许外围设备234管理通过I/O集线器230到其它外围设备216和218、来自它们或在它们之间的通信。外围设备234亦可接收、发送和/或缓存数据，而无需借助或依赖于处理系统200。
为了使外围设备234用作默认总线主控器，链路232可为此而被重新配置。第一和第二访问级之间的转换可能需要重新配置外围设备234和链路232之间的接口、链路232、链路232和I/O集线器230之间的接口、和/或I/O集线器230。该重新配置可导致链路232以不同于第一访问级中的第二访问级中的传输速率进行操作。
典型的是，I/O集线器不被设计成与两个默认总线主控器一起操作。然而，在本发明的一个实施例中，I/O集线器230能与两个可替换的默认总线主控器一起操作。为实现这样的操作，I/O集线器230可包括两个总线接口，其能耦合可用作默认总线主控器的设备或部件。至少一个接口能被动态配置于第一和第二访问级或操作状态之间。I/O集线器230亦可被修改成使能可替换的默认总线主控器的操作。
依照本发明的一个实施例，通过监视处理系统的睡眠状态或电源管理状态，外围设备234能将其操作状态从常规外围设备(从属)变到用作默认总线主控器。作为默认总线主控器，外围设备234能与其它外围设备216和218直接通信。
图3A说明PC计算机系统架构的一部分。在该实施例中，本发明提供了ICH 322和外围设备326之间的可配置链路324，其根据CPU 302的状态而允许两个或多个访问级。
在本发明的一个实施例中，计算机的CPU 302用作用于集线器链路总线312的默认总线主控器，而外围设备326处于从属模式。“从属模式”在此被定义为一种操作模式，在其中外围设备326依赖于CPU302的监督而接收和/或发送信息。在从属模式下，外围设备326通过与计算机通信而表现为常规外围设备或者通过使ICH 322传送消息给MCH 306而表现为其它外围设备。ICH 322和MCH 306又依赖于CPU 302而管理数据流。
依照本发明的一个实施例，如果CPU 302处于如在ACPI规范中所定义的电源管理状态S0-S2，则外围设备326处于从属模式。
从主计算机的观点来看，外围设备326可表现为一般的输入/输出(I/O)设备。然而，外围设备326不局限于是I/O部件或外围设备，它可以是能如在此所述而操作的任何内部或外部部件。在本发明的一个实施例中，外围设备326可以是在与CPU 302相同的主板上安装的部件。
在本发明的一个实施例中，外围设备326是无线通信部件，其通过无线电链路与遵循蓝牙的设备通信并通过ICH 322与主计算机对接。
图3B说明当CPU 302已进入睡眠状态并且不能用于管理ICH 322上的通信时的本发明。典型的是，当CPU 302处于特定睡眠状态时，外围设备不能与计算机或相互通信，这是因为没有用于第一集线器链路总线312的主控器以使ICH 322传送数据。当ICH 322本身由CPU 302置于特定睡眠状态时，它不再能起作用。
通过监视CPU 302的睡眠状态或电源管理状态，当CPU 302进入特定睡眠状态时，外围设备326能以主控模式来操作并成为默认的集线器链路总线主控器。在主控模式下，外围设备326可接收、发送和/或缓存数据，而无需借助或依赖于CPU 302。外围设备326可以是自主的子系统，即使当其它外围设备由CPU 302使得睡眠或置于挂起状态时，其仍可保持被供电。
依照本发明的一个实施例，当CPU 302处于睡眠状态时外围设备326是否保持开或以主控模式操作，这是一个可配置的特征。这可通过以下来实现：CPU 302在仍醒着时配置外围设备326以防止它进入主控模式。
在本发明的另一个实施例中，在其期间外围设备326是主控模式或从属模式的电源管理状态是可以变化的。例如，在一个实施例中，外围设备326可在如ACPI规范中所定义的电源管理状态S0-S2期间处于从属模式，而在电源管理状态S3-S5期间处于主控模式。在另一个实施例中，外围设备326可在如ACPI规范中所定义的电源管理状态S0-S1期间处于从属模式，而在电源管理状态S2-S5期间处于主控模式。
外围设备326能以许多方式来检测系统302何时进入电源管理状态。在本发明的一个实施例中，外围设备326测试CPU 302的控制线或硬件管脚(hardware pin)以确定何时发生操作状态的变化。在本发明的另一个实施例中，外围设备326可获悉CPU 302的状态变化，这是通过从CPU 302本身或从次级部件接收这种变化的通知而进行的。依照另一个实施例，外围设备326可通过测试辅助部件如芯片集部件的硬件或控制线来确定操作状态的变化是何时发生的。
图4是依照本发明的外围设备234(图2A和2B)和326(图3A和3B)的一个实施例的系统级视图。外围设备234(图2A和2B)和326(图3A和3B)可包括外围处理器404、I/O接口402和存储器406。外围处理器204能做其本身的操作系统的主机。
在主控模式下，外围设备234和326能在其I/O接口402上接收或发送数据并存储数据到存储器406或从其读取数据。以这种方式，外围设备234和326能缓存去往计算机的数据并在以后当处理系统230(图2A和2B)或CPU 322(图3A和3B)醒来时将其递送给计算机。存储器部件406可以是对外围设备234和326为内部或对外围设备234和326为外部。在本发明的实施例中，外围设备234和326可使能I/O接口402和在本地被附着的存储器406之间的直接存储器存取(DMA)总线主控。在本发明的一个实施例中，I/O接口402可具有被耦合于其的遵循蓝牙的无线部件。
在处于主控模式时，外围设备234和326可具有处理它所接收的一些消息的能力。例如，它可识别消息的发送者，并且当被配置成这样做时，通过经由外围设备的I/O接口402发送警告消息给另一个设备，如遵循蓝牙的蜂窝电话，可警告用户。这样的配置可由用户通过在主计算机醒着时在其上运行的软件来进行。
外围设备234和326能将其链路408重新配置为第二集线器链路总线。则外围设备234和326能用作用于第二集线器链路总线408的默认总线主控器，由此使I/O集线器能传送数据。然后在处理系统200(图2A和2B)或CPU 302(图3A和3B)处于特定睡眠状态，如电源管理状态S3-S5时，外围设备234和326可直接与被连接于I/O集线器230(图2A和2B)或ICH 322(图3A和3B)的其它外围设备通信。
在处理系统200或CPU 302处于睡眠状态时，外围设备234和326亦可与其它外围设备216和218(图2A和2B)如HDD 318或音频编解码器(AC’97)316(图3A和3B)通信。为了使外围设备234和326与其它外围设备通信，它可通过第二总线232或324接口于I/O集线器234或ICH 322。以这种方式，外围设备234和326可用作默认总线主控器，从而允许与外围设备216和218(图2A和2B)如AC’97 316和HDD 318(图3A和3B)以及存储器406的DMA总线主控。这可能需要将现有I/O集线器230或ICH 322修改成能处理第二默认总线主控器。然而，I/O集线器230或ICH 322不需要能同时适应(accommodate)两个默认总线主控器。
在本发明的一个实施例中，外围设备326亦能通过MCH 306(图3A和3B)与主存储器(RAM)310通信。这可能需要将MCH 306修改成当CPU 302处于特定睡眠状态时能够工作。以这种方式，外围设备326可将数据存储在RAM 310上。
在本发明的一个实施例中，在CPU 302(图3A和3B)仍处于睡眠状态时，外围设备234和326可在其I/O接口402上接收数据并将其传递给音频编解码器(AC’97)316(图3A和3B)以便于处理。在本发明的另一个实施例中，在CPU 302处于睡眠状态时，外围设备326可接收数据并将其存储在硬盘驱动器(HDD)318(图3A和3B)中。
外围设备234和326亦能唤醒其它外围设备216和218(图2A和2B)，如硬盘驱动器(HDD)318或AC’97 316(图3A和3B)，其可以已由主计算机的CPU 302预先设置到睡眠状态。这样的操作可能需要已被添加了功能性的I/O集线器230(图2A和2B)或ICH 322(图3A和3B)以使外围设备234和326成为默认总线主控器。
外围设备234和326可进一步识别处理系统200(图2A和2B)或CPU 302(图3A和3B)何时处于睡眠状态，或者返回、退出或试图退出睡眠状态。这可以以许多方式来实现。在本发明的一个实施例中，外围设备234和326监视处理系统200或CPU 302以检测其操作状态。如果当处理系统200或CPU 302试图从睡眠状态退出时外围设备234和326正处于操作中间，它可防止处理系统200或CPU 302与外围设备通信，直到外围设备234和326已完成其操作。这可通过以下来实现：延迟处理系统200或CPU 302从其睡眠状态退出和/或返回，直到操作已被完成。在本发明的一个实施例中，通过直接对处理系统200或CPU 302的控制线进行操作，外围设备234和326可防止处理系统200或CPU 302醒来或成为默认总线主控器，直到它已完成其操作。在本发明的另一个实施例中，外围设备234和326可延迟处理系统200或CPU 302醒来是通过借助次级部件起作用以导致这样的延迟而进行的。
外围设备234和326亦可具有电源管理状态，从而允许其在处于主控模式时通过将处理系统200或CPU 302在不操作时设置到挂起或睡眠状态而保存功率。另外，外围设备234和326能将其它外围设备置于睡眠状态。在本发明的另一个实施例中，在被附着于I/O接口202的I/O部件不进行接收或发送时，外围设备234和326可将该I/O部件置于睡眠状态。
图5是如已在此所述的本发明的高级流程图。该流程图旨在说明本发明起作用的方式。在这些步骤之上的变化是可能的，并且一些已在以上被描述，如外围设备234和326上的电源管理功能。
在处于从属模式时，外围设备234和326检测处理系统或CPU的操作状态402。在本发明的一个实施例中，外围设备监视处理系统或CPU以确定其电源管理状态。在本发明的可替换实施例中，电源管理状态信息可由处理系统或CPU或者另一个硬件或软件部件发送给外围设备。
外围设备然后将使用该状态信息来确定处理系统或CPU是否处于睡眠状态404。注意，“睡眠状态”不是包括每个可能的睡眠状态。相反，该术语可被用于表示可能的睡眠状态的子集，如，例如ACPI睡眠状态S2-S5。这样，如果处理系统或CPU处于非睡眠状态，如，例如S0-S2，则外围设备将继续用作一般的I/O设备，直到诸如处理系统或CPU进入睡眠状态如S3-S5时。
当处理系统进入睡眠状态时，外围设备可改变到主控模式408。在主控模式下，外围设备可如以上所述接收和/或发送数据并将其存储或缓存在存储器中。外围设备亦能如以上所述直接访问其它外围设备。
在外围设备以主控模式操作时，它可继续监视或检测处理系统或CPU的操作状态。在一个实施例中，它可确定处理系统或CPU是否试图退出睡眠状态410。在另一个实施例中，它可确定处理系统或CPU是否继续处于睡眠状态。如果处理系统或CPU保持在睡眠状态，则外围设备可继续以主控模式进行操作。
如果处理系统要从其睡眠状态醒来，则外围设备可确定它是否正处于操作中间412，如正对另一个外围设备进行读或写。如果它不是正处于操作中间，则它可返回从属模式416，而处理系统或CPU可醒来。然而，如果外围设备正处于操作中，则它可延迟处理系统或CPU醒来414，直到它有时间完成其操作。当外围设备已完成时，它然后可返回从属模式416，而处理系统或CPU可醒来。
本邻域的技术人员将认识到，本发明可被实施于除了在此所述的以外的计算机架构上。另外，在此所述的本发明可采取外围设备内的机器可读指令的形式。该指令可被存储于任何数量的存储器存储部件或程序存储如只读存储器模块中。
尽管优选实施例将外围设备描述为可在与主计算机的处理系统或CPU相同的主板上安装的设备，外围设备亦可以是不在主板上安装的外部部件。
在此所采用的ACPI电源管理状态S0-S5不是对本发明的限制。不局限于在此所述的电源管理状态的其它操作状态可被用于限定用于外围设备的操作的主控器和从属模式，而无需改变本发明的本质。
尽管已详细描述和说明了本发明，应清楚地理解，这仅仅为了说明和举例而不应被看作是为了限制，本发明的精神和范围仅根据以下权利要求来限制。
Claims (43)
1.一种外围设备，包括：
第一接口，用于接收数据；
第二接口，用于将外围设备耦合于中央处理器；以及
电路，用于检测中央处理器的电源管理状态并且如果中央处理器处于第二电源管理状态，则防止外围设备开始数据传递，该数据传递将导致中央处理器从第二电源管理状态变到第一电源管理状态。
2.权利要求1的外围设备，其中如果中央处理器处于第一电源管理状态，则所述外围设备可开始对中央处理器的数据传递。
3.权利要求1的外围设备，其中第二电源管理状态包括如在高级配置和电源接口(ACPI)规范中所定义的电源模式S3-S5。
4.权利要求1的外围设备，其中如果中央处理器处于第二电源管理状态，则所述外围设备缓存所接收的数据。
5.权利要求4的外围设备，进一步包括：
存储器存储设备，被耦合于所述外围设备以缓存所接收的数据。
6.权利要求1的外围设备，其中第一电源管理状态和第二电源管理状态每个都包括一组电源管理状态。
7.一种计算机系统，包括：
中央处理器；以及
第一外围设备，具有
第一接口，用于接收数据；
第二接口，用于将第一外围设备耦合于中央处理器；以及
电路，用于检测中央处理器的电源管理状态并且如果中央处理器处于第二电源管理状态，则防止第一外围设备开始数据传递，该数据传递将导致中央处理器从第二电源管理状态变到第一电源管理状态。
8.权利要求7的计算机系统，其中如果中央处理器处于第一电源管理状态，则第一外围设备开始数据传递。
9.权利要求7的计算机系统，其中第二电源管理状态包括如在高级配置和电源接口(ACPI)规范中所定义的电源功率状态S3-S5。
10.权利要求7的计算机系统，进一步包括：
存储器控制器集线器，被耦合于中央处理器；以及
输入/输出控制器集线器，被耦合于存储器控制器集线器和第一外围设备的第二接口。
11.权利要求10的计算机系统，其中如果中央处理器处于第二电源管理状态，则第一外围设备成为用于输入/输出控制器集线器的默认总线主控器。
12.权利要求10的计算机系统，进一步包括：
第二外围设备，被耦合于输入/输出控制器集线器，如果中央处理器处于第二电源管理状态，则第一外围设备通过输入/输出控制器集线器直接与第二外围设备通信。
13.权利要求12的计算机系统，其中第一外围设备可延迟中央处理器从第一电源管理状态到第二电源管理状态的转变。
14.权利要求7的计算机系统，其中第一外围设备可延迟中央处理器从第二电源管理状态到第一电源管理状态的转变。
15.一种系统，包括：
用于检测中央处理器的电源管理状态的子系统；
用于确定中央处理器处于第一电源管理状态或第二电源管理状态的子系统；
用于接收数据的子系统；以及
用于在中央处理器处于第二电源管理状态时防止将导致中央处理器从第二电源管理状态变到第一电源管理状态的数据传递的子系统。
16.权利要求15的系统，进一步包括：
如果中央处理器处于第一电源管理状态，则用于开始数据传递的子系统。
17.权利要求15的系统，进一步包括：
如果中央处理器处于第二电源管理状态，则用于缓存数据的子系统。
18.权利要求15的系统，进一步包括：
用于直接访问并通信于第二外围设备而无需借助于中央处理器的子系统。
19.权利要求15的系统，进一步包括：
用于延迟中央处理器从第二电源管理状态到第一电源管理状态的转变的子系统。
20.一种方法，包括：
检测中央处理器的电源管理状态；
确定中央处理器处于第一电源管理状态或第二电源管理状态；
接收数据；以及
如果中央处理器处于第二电源管理状态，则防止将导致中央处理器从第二电源管理状态变到第一电源管理状态的数据传递。
21.权利要求20的方法，进一步包括：
如果中央处理器处于第一电源管理状态，则将数据传递给中央处理器。
22.权利要求20的方法，其中确定中央处理器处于第一电源管理状态或第二电源管理状态在接收数据之前进行。
23.权利要求20的方法，其中确定中央处理器处于第一电源管理状态或第二电源管理状态紧接着在开始或延迟数据传递之前进行。
24.权利要求20的方法，其中延迟数据传递进一步包括在第一外围设备的本地存储器中缓存所接收的数据。
25.权利要求24的方法，进一步包括：
如果第一外围设备正在缓存数据，则延迟中央处理器退出第二电源管理状态。
26.权利要求20的方法，其中延迟数据传递进一步包括将所接收的数据从第一外围设备传递到第二外围设备。
27.权利要求26的方法，进一步包括：
如果第一外围设备正在与第二外围设备通信，则延迟中央处理器退出第二电源管理状态。
28.权利要求20的方法，其中第一电源管理状态和第二电源管理状态每个都包括一组电源管理状态。
29.一种提供指令的机器可读介质，当所述指令由处理器执行时，导致处理器进行以下操作，包括：
检测中央处理器的电源管理状态；
确定中央处理器处于第一电源管理状态或第二电源管理状态；
接收数据；以及
如果中央处理器处于第二电源管理状态，则防止将导致中央处理器从第二电源管理状态变到第一电源管理状态的数据传递。
30.权利要求29的机器可读介质，进一步包括：
如果中央处理器处于第一电源管理状态，则开始数据传递。
31.权利要求29的机器可读介质，其中确定中央处理器处于第一电源管理状态或第二电源管理状态紧接着在开始或延迟数据传递之前进行。
32.权利要求29的机器可读介质，其中延迟数据传递进一步包括在第一外围设备的本地存储器中缓存所接收的数据。
33.权利要求29的机器可读介质，进一步提供包括以下的指令：
如果第一外围设备正在缓存数据，则延迟中央处理器退出第二电源管理状态。
34.权利要求29的机器可读介质，其中延迟数据传递进一步包括将所接收的数据从第一外围设备传递到第二外围设备。
35.权利要求29的机器可读介质，进一步提供以下指令，包括：
如果第一外围设备正在与第二外围设备通信，则延迟中央处理器退出第二电源管理状态。
36.一种第一外围设备，包括：
第一接口，用于接收数据；
第二接口，用于将第一外围设备耦合于中央处理器；以及
外围处理器，被耦合于包含机器可读指令的程序存储，当所述指令由外围处理器执行时，导致该处理器
检测中央处理器的电源管理状态；
确定中央处理器处于第一电源管理状态或第二电源管理状态；以及
如果中央处理器处于第二电源管理状态，则防止将导致中央处理器从第二电源管理状态变到第一电源管理状态的数据传递。
37.权利要求36的第一外围设备，其中如果中央处理器处于第一电源管理状态，则机器可读指令开始数据传递。
38.权利要求36的第一外围设备，其中机器可读指令被发现于只读存储器部件内。
39.权利要求36的第一外围设备，其中机器可读指令通过在第一外围设备的本地存储器中缓存所接收的数据来延迟数据传递。
40.权利要求36的第一外围设备，其中如果第一外围设备正在缓存数据，则机器可读指令延迟中央处理器退出第二电源管理状态。
41.权利要求36的第一外围设备，其中机器可读指令配置第一外围设备以用作默认总线主控器。
42.权利要求36的第一外围设备，其中机器可读指令通过将所接收的数据从第一外围设备传递到第二外围设备来延迟数据传递。
43.权利要求36的第一外围设备，其中如果第一外围设备正在与第二外围设备通信，则机器可读指令延迟中央处理器退出第二电源管理状态。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/752,627 | 2000-12-29 | ||
| US09/752,627 US6748548B2 (en) | 2000-12-29 | 2000-12-29 | Computer peripheral device that remains operable when central processor operations are suspended |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1493022A true CN1493022A (zh) | 2004-04-28 |
| CN100483302C CN100483302C (zh) | 2009-04-29 |
Family
ID=25027103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB018229565A Expired - Lifetime CN100483302C (zh) | 2000-12-29 | 2001-11-27 | 当中央处理器操作被挂起时仍保持可操作的外围设备 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6748548B2 (zh) |
| EP (1) | EP1356366B9 (zh) |
| CN (1) | CN100483302C (zh) |
| AT (1) | ATE362130T1 (zh) |
| AU (1) | AU2002217916A1 (zh) |
| DE (1) | DE60128396T9 (zh) |
| HK (1) | HK1058087A1 (zh) |
| WO (1) | WO2002054212A2 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1300661C (zh) * | 2004-12-09 | 2007-02-14 | 威盛电子股份有限公司 | 计算机系统及电源管理状态切换方法 |
| CN104424135A (zh) * | 2013-08-30 | 2015-03-18 | 索尼电脑娱乐公司 | 外围设备控制装置和信息处理装置 |
| CN110765044A (zh) * | 2018-07-26 | 2020-02-07 | 展讯通信（上海）有限公司 | 数据包传输装置及系统 |
Families Citing this family (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6720983B1 (en) * | 2000-01-05 | 2004-04-13 | Hewlett-Packard Development Company, L.P. | Digital feedback display panel for communicating computer status information |
| US6976181B2 (en) * | 2001-12-20 | 2005-12-13 | Intel Corporation | Method and apparatus for enabling a low power mode for a processor |
| US7450963B2 (en) * | 2002-08-27 | 2008-11-11 | Qualcomm Incorporated | Low power dual processor architecture for multi mode devices |
| US7293118B1 (en) * | 2002-09-27 | 2007-11-06 | Cypress Semiconductor Corporation | Apparatus and method for dynamically providing hub or host operations |
| US20040073824A1 (en) * | 2002-10-09 | 2004-04-15 | Toshiba Tec Kabushiki Kaisha | Information processing device with sleep mode function |
| US20040229663A1 (en) * | 2003-05-16 | 2004-11-18 | Tosey Joseph P. R. | Mobile electronic device with tactile keyboard |
| US20040250035A1 (en) * | 2003-06-06 | 2004-12-09 | Atkinson Lee W. | Method and apparatus for affecting computer system |
| KR100563691B1 (ko) * | 2003-06-09 | 2006-03-28 | 엘지전자 주식회사 | 컴퓨터 시스템에서의 전원 관리장치 및 방법 |
| US7228446B2 (en) * | 2004-12-21 | 2007-06-05 | Packet Digital | Method and apparatus for on-demand power management |
| US7523327B2 (en) * | 2005-03-05 | 2009-04-21 | Intel Corporation | System and method of coherent data transfer during processor idle states |
| US8171268B2 (en) * | 2005-09-19 | 2012-05-01 | Intel Corporation | Technique for context state management to reduce save and restore operations between a memory and a processor using in-use vectors |
| US20070238437A1 (en) * | 2006-04-10 | 2007-10-11 | Nokia Corporation | Delayed host wakeup for wireless communications device |
| JPWO2008084541A1 (ja) * | 2007-01-11 | 2010-04-30 | パナソニック株式会社 | 受信装置及び受信装置の起動制御方法 |
| US7827352B2 (en) * | 2007-09-18 | 2010-11-02 | Intel Corporation | Loading data from a memory card |
| US8762692B2 (en) | 2007-09-27 | 2014-06-24 | Intel Corporation | Single instruction for specifying and saving a subset of registers, specifying a pointer to a work-monitoring function to be executed after waking, and entering a low-power mode |
| US8149747B2 (en) | 2007-09-28 | 2012-04-03 | Intel Corporation | Power saving operation of always-connected wireless roaming |
| US8312299B2 (en) * | 2008-03-28 | 2012-11-13 | Packet Digital | Method and apparatus for dynamic power management control using serial bus management protocols |
| US8533506B2 (en) * | 2010-06-04 | 2013-09-10 | Lenovo (Singapore) Pte. Ltd. | System wakeup on wireless network messages |
| US8549334B2 (en) * | 2009-06-25 | 2013-10-01 | Panasonic Corporation | Electric power control support device and electric power control support method |
| US20100332877A1 (en) * | 2009-06-30 | 2010-12-30 | Yarch Mark A | Method and apparatus for reducing power consumption |
| ES2663745T3 (es) | 2011-08-23 | 2018-04-16 | Philips Lighting Holding B.V. | Sistema de iluminación que comprende una unidad maestra y unidades esclavas en donde la unidad maestra puede moverse a un modo de reposo con una unidad esclava como maestra |
| GB2497528B (en) * | 2011-12-12 | 2020-04-22 | Nordic Semiconductor Asa | Peripheral communication |
| US10834820B2 (en) | 2013-08-06 | 2020-11-10 | Bedrock Automation Platforms Inc. | Industrial control system cable |
| US9437967B2 (en) | 2011-12-30 | 2016-09-06 | Bedrock Automation Platforms, Inc. | Electromagnetic connector for an industrial control system |
| US11967839B2 (en) | 2011-12-30 | 2024-04-23 | Analog Devices, Inc. | Electromagnetic connector for an industrial control system |
| US11144630B2 (en) | 2011-12-30 | 2021-10-12 | Bedrock Automation Platforms Inc. | Image capture devices for a secure industrial control system |
| US9191203B2 (en) | 2013-08-06 | 2015-11-17 | Bedrock Automation Platforms Inc. | Secure industrial control system |
| US9600434B1 (en) | 2011-12-30 | 2017-03-21 | Bedrock Automation Platforms, Inc. | Switch fabric having a serial communications interface and a parallel communications interface |
| US10834094B2 (en) | 2013-08-06 | 2020-11-10 | Bedrock Automation Platforms Inc. | Operator action authentication in an industrial control system |
| US9467297B2 (en) | 2013-08-06 | 2016-10-11 | Bedrock Automation Platforms Inc. | Industrial control system redundant communications/control modules authentication |
| US8971072B2 (en) | 2011-12-30 | 2015-03-03 | Bedrock Automation Platforms Inc. | Electromagnetic connector for an industrial control system |
| US9727511B2 (en) | 2011-12-30 | 2017-08-08 | Bedrock Automation Platforms Inc. | Input/output module with multi-channel switching capability |
| US11314854B2 (en) | 2011-12-30 | 2022-04-26 | Bedrock Automation Platforms Inc. | Image capture devices for a secure industrial control system |
| US8862802B2 (en) | 2011-12-30 | 2014-10-14 | Bedrock Automation Platforms Inc. | Switch fabric having a serial communications interface and a parallel communications interface |
| US9411396B2 (en) | 2012-12-21 | 2016-08-09 | Apple Inc. | Adaptive data collection practices in a multi-processor device |
| US10613567B2 (en) | 2013-08-06 | 2020-04-07 | Bedrock Automation Platforms Inc. | Secure power supply for an industrial control system |
| US10079019B2 (en) | 2013-11-12 | 2018-09-18 | Apple Inc. | Always-on audio control for mobile device |
| US10031000B2 (en) | 2014-05-29 | 2018-07-24 | Apple Inc. | System on a chip with always-on processor |
| US9778728B2 (en) | 2014-05-29 | 2017-10-03 | Apple Inc. | System on a chip with fast wake from sleep |
| US9619377B2 (en) | 2014-05-29 | 2017-04-11 | Apple Inc. | System on a chip with always-on processor which reconfigures SOC and supports memory-only communication mode |
| US9479331B2 (en) | 2014-08-20 | 2016-10-25 | Apple Inc. | Managing security in a system on a chip (SOC) that powers down a secure processor |
| US9875202B2 (en) | 2015-03-09 | 2018-01-23 | Nordic Semiconductor Asa | Peripheral communication system with shortcut path |
| GB2541133B (en) | 2015-06-16 | 2018-01-03 | Nordic Semiconductor Asa | Interrupt generating unit |
| GB2539455A (en) | 2015-06-16 | 2016-12-21 | Nordic Semiconductor Asa | Memory watch unit |
| US11301406B2 (en) | 2016-08-16 | 2022-04-12 | Intel Corporation | Method, apparatus and system for role transfer functionality for a bus master |
| WO2019100186A1 (en) * | 2017-11-21 | 2019-05-31 | Intel Corporation | Power management for partial cache line sparing |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3090767B2 (ja) * | 1992-04-02 | 2000-09-25 | ダイヤセミコンシステムズ株式会社 | コンピュータシステムの節電制御装置 |
| JP3058986B2 (ja) * | 1992-04-02 | 2000-07-04 | ダイヤセミコンシステムズ株式会社 | コンピュータシステムの節電制御装置 |
| US6163848A (en) * | 1993-09-22 | 2000-12-19 | Advanced Micro Devices, Inc. | System and method for re-starting a peripheral bus clock signal and requesting mastership of a peripheral bus |
| US5761725A (en) * | 1994-01-31 | 1998-06-02 | Dell Usa, L.P. | Cache-based computer system employing a peripheral bus interface unit with cache write-back suppression and processor-peripheral communication suppression for data coherency |
| US5511203A (en) * | 1994-02-02 | 1996-04-23 | Advanced Micro Devices | Power management system distinguishing between primary and secondary system activity |
| US5513361A (en) * | 1994-07-25 | 1996-04-30 | Intel Corporation | Method and apparatus for reducing power consumption of a fan in a computer system |
| US5649233A (en) * | 1995-08-18 | 1997-07-15 | United Microelectronics Corporation | Apparatus for flexibly selecting primary and secondary connectors and master and slave cascaded disk drives of an IDE interface |
| JP2974950B2 (ja) * | 1995-10-26 | 1999-11-10 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 情報処理システム |
| US5671368A (en) | 1996-02-22 | 1997-09-23 | O2 Micro, Inc. | PC card controller circuit to detect exchange of PC cards while in suspend mode |
| US5784581A (en) * | 1996-05-03 | 1998-07-21 | Intel Corporation | Apparatus and method for operating a peripheral device as either a master device or a slave device |
| JP3689549B2 (ja) * | 1997-02-17 | 2005-08-31 | キヤノン株式会社 | 情報処理装置及びその状態管理方法 |
| US5938771A (en) * | 1997-10-30 | 1999-08-17 | Advanced Micro Devices, Inc. | Apparatus and method in a network interface for enabling power up of a host computer using magic packet and on-now power up management schemes |
| US6560712B1 (en) * | 1999-11-16 | 2003-05-06 | Motorola, Inc. | Bus arbitration in low power system |
| US6499102B1 (en) * | 1999-12-29 | 2002-12-24 | Intel Corporation | Method of dynamically changing the lowest sleeping state in ACPI |
-
2000
- 2000-12-29 US US09/752,627 patent/US6748548B2/en not_active Expired - Lifetime
-
2001
- 2001-11-27 DE DE60128396T patent/DE60128396T9/de active Active
- 2001-11-27 AT AT01273025T patent/ATE362130T1/de not_active IP Right Cessation
- 2001-11-27 CN CNB018229565A patent/CN100483302C/zh not_active Expired - Lifetime
- 2001-11-27 EP EP01273025A patent/EP1356366B9/en not_active Expired - Lifetime
- 2001-11-27 AU AU2002217916A patent/AU2002217916A1/en not_active Abandoned
- 2001-11-27 WO PCT/US2001/044514 patent/WO2002054212A2/en active IP Right Grant
-
2004
- 2004-02-06 HK HK04100814A patent/HK1058087A1/xx not_active IP Right Cessation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1300661C (zh) * | 2004-12-09 | 2007-02-14 | 威盛电子股份有限公司 | 计算机系统及电源管理状态切换方法 |
| CN104424135A (zh) * | 2013-08-30 | 2015-03-18 | 索尼电脑娱乐公司 | 外围设备控制装置和信息处理装置 |
| CN104424135B (zh) * | 2013-08-30 | 2018-04-20 | 索尼电脑娱乐公司 | 外围设备控制装置和信息处理装置 |
| CN110765044A (zh) * | 2018-07-26 | 2020-02-07 | 展讯通信（上海）有限公司 | 数据包传输装置及系统 |
| CN110765044B (zh) * | 2018-07-26 | 2021-02-23 | 展讯通信（上海）有限公司 | 数据包传输装置及系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2002054212A2 (en) | 2002-07-11 |
| EP1356366B9 (en) | 2008-02-13 |
| ATE362130T1 (de) | 2007-06-15 |
| US6748548B2 (en) | 2004-06-08 |
| CN100483302C (zh) | 2009-04-29 |
| DE60128396T2 (de) | 2008-01-24 |
| WO2002054212A3 (en) | 2003-01-30 |
| EP1356366B1 (en) | 2007-05-09 |
| EP1356366A2 (en) | 2003-10-29 |
| AU2002217916A1 (en) | 2002-07-16 |
| DE60128396T9 (de) | 2008-05-08 |
| DE60128396D1 (de) | 2007-06-21 |
| HK1058087A1 (en) | 2004-04-30 |
| US20020124198A1 (en) | 2002-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1493022A (zh) | 当中央处理器操作被挂起时仍保持可操作的计算机外围设备 | |
| KR101281354B1 (ko) | 유니버설 시리얼 버스 (ｕｓｂ) 원격 웨이크업 | |
| US8572420B2 (en) | Power managed USB for computing applications using a controller | |
| CN1194281C (zh) | 用于监视和控制电源管理资源的系统和方法 | |
| TWI439863B (zh) | 報告服務潛時作電源管理的方法與裝置及其設備 | |
| CN100346311C (zh) | 计算机设备，系统操作模式转换控制方法和电源控制方法 | |
| CN1818828A (zh) | 信息处理设备及其控制方法 | |
| CN1873585A (zh) | 信息处理设备及其控制方法 | |
| CN1694086A (zh) | 作为主要计算环境的辅助的面向任务处理 | |
| CN1394310A (zh) | 处理器间通信系统 | |
| CN1748198A (zh) | 存储装置和信息处理系统 | |
| US20060212734A1 (en) | Method for transmitting a power-saving command between a computer system and system chips thereof | |
| US7502635B1 (en) | Method and computer for remote communication while operating in a power-saving mode | |
| US7469349B2 (en) | Computer system and method of signal transmission via a PCI-Express bus | |
| CN101051242A (zh) | 用于一计算机系统的电源供应控制方法及装置 | |
| US8074232B2 (en) | Method for improving the communication of the human interface device | |
| CN1374592A (zh) | 使时钟/日历信息和高信息读出速度能保持的终端设备及其实时时钟控制方法 | |
| CN1313558A (zh) | 在数据处理系统中基于所需电池寿命的计算机电源管理 | |
| CN1310163C (zh) | 通用串行总线主机控制器 | |
| US20020124125A1 (en) | Method and apparatus to permit a peripheral device to become the default system bus master | |
| CN115776416A (zh) | 总线互连的每通道功率管理 | |
| CN1278204C (zh) | 电源管理状态控制方法 | |
| CN1912822A (zh) | 一种使海量存储类设备能提供智能卡接口的装置及方法 | |
| CN101364183B (zh) | 虚拟机监视器、虚拟机系统及真实物理设备访问方法 | |
| US20230099399A1 (en) | Method and apparatus for managing a controller in a power down state |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SONY CORP. AMERICA Free format text: FORMER OWNER: INTEL CORP . Effective date: 20150302 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20150302 Address after: American New York Patentee after: Sony Corp America Address before: American California Patentee before: Intel Corporation |
|
| CX01 | Expiry of patent term |
Granted publication date: 20090429 |
|
| CX01 | Expiry of patent term |