CN1961303A - 总线连接设备 - Google Patents

总线连接设备 Download PDF

Info

Publication number
CN1961303A
CN1961303A CNA2005800172609A CN200580017260A CN1961303A CN 1961303 A CN1961303 A CN 1961303A CN A2005800172609 A CNA2005800172609 A CN A2005800172609A CN 200580017260 A CN200580017260 A CN 200580017260A CN 1961303 A CN1961303 A CN 1961303A
Authority
CN
China
Prior art keywords
electronic equipment
connection device
bus connection
data
equipment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800172609A
Other languages
English (en)
Other versions
CN100481054C (zh
Inventor
J·蒂亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1961303A publication Critical patent/CN1961303A/zh
Application granted granted Critical
Publication of CN100481054C publication Critical patent/CN100481054C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4027Coupling between buses using bus bridges
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042Universal serial bus [USB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)
  • Small-Scale Networks (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Connections Arranged To Contact A Plurality Of Conductors (AREA)

Abstract

以硬件加密狗形式的总线连接设备能连接到以USB外围设备的形式的第一电子设备,以及第二电子设备能连接到其上。加密狗能确定该第二所连设备是USB主机设备还是USB外围设备,如果该第二电子设备是USB主机设备,直接连接到第一电子设备。如果该第二电子设备是USB外围设备,总线连接设备操作以允许该第一电子设备操作为主机设备。当总线连接设备正操作来允许该设备时,所述总线连接设备将令牌定期发送到该第一电子设备和第二电子设备,第一电子设备能通过传送用于第二电子设备的数据来响应,以及该第二电子设备能通过传送用于该第一电子设备的数据来响应。

Description

总线连接设备
技术领域
本发明涉及总线连接设备,以及更具体地说,涉及能与总线通信系统中的电子设备一起使用的设备,以允许该装置充当该系统中的主机。
背景技术
通用串行总线(USB)通信系统正变得非常普遍。在USB系统中,可以互连许多项(item)的电子装置,诸如个人计算机、扫描仪、移动电话、打印机等等。在任一系统中,总是将其中一项装置指定为USB主机,控制与指定为USB设备或外围设备的所有其他项的连接。个人计算机通常具有允许它们充当USB主机所需的硬件和软件,但其他项通常不具有所需硬件和软件,从而仅能充当USB设备。
然而,存在不要求装置大的改变的情况下,一项装置能充当USB主机将是有用的。文献WO2004/029817描述了一种硬件加密狗(dongle)的形式的设备,能连接到设备的USB端口,使得它能充当USB系统中的主机。结合USB设备中的适当软件,硬件加密狗检索和存储例如从加密狗所连接并充当该系统中的主机设备传送到另一设备的数据。
这表示硬件加密狗必须能存储相对大量的数据,例如诸如在一毫秒中传送的数据量,因此,加密狗必须包含相对大量的部件。
发明内容
根据本发明的第一方面,提供一种总线连接设备,具有第一和第二连接端口,能被控制以便将令牌发送到连接到第一和第二端口的各个设备,以及在接收从所述设备之一传送的数据后,用来将所述数据传递到其他所述设备。
这具有设备不要求大的缓冲存储器的优点。
附图说明
为更好理解本发明,以及表示如何实施,将通过实例的方式参考附图,其中:
图1是表示利用根据本发明的第一方面的设备的总线通信系统的示意框图。
图2-9表示在图1的总线通信系统的部件间传递的信号的时间关系曲线图。
具体实施方式
图1表示包括根据本发明的第一方面的设备的系统。设备10采用硬件加密狗的形式,能连接到USB设备14中的USB端口12。
在通过USB总线连接所连接的系统中,将一个装置指定为主机,而其他装置指定为外围设备。必须使一个装置能够充当主机,以便控制与其他设备的通信。装置充当USB主机,或充当USB外围设备的能力由其具有适当的功能性而定。
在这种情况下,装置14是USB设备,即,它不具有允许它充当USB主机的功能性。然而,硬件加密狗10的目的是允许设备14充当主机,从而在此将设备14描述为伪主机。
通过传统的USB D+/D-线路18,设备10,在此也称为主桥(hostbridge),通过端口16连接到伪主机14的USB端口12。
主桥设备10包括控制器20和存储器22,它们的功能将在下文中更详细地描述。主桥设备10还具有传统的小型AB插口形式的USB端口24,所述小型AB插口能容纳传统的USB插头。
主桥设备10能由插入插口24的插头的类型,确定何种设备连接到它上。
即,如果小型B插头插入插口24中,主桥设备10能确定插入它中的设备是能操作为USB主机的装置。例如,这可以是个人计算机(PC)或类似的装置。
另一方面,在本发明的该示例性实施例中,插入插口24中的插头26是小型A插头,向主桥设备10表示该设备28是USB外围设备,即,不能充当USB主机。如前所述,插头26和USB外围设备28间的连接是通过本领域的技术人员非常公知的传统的USB D+/D-线路30,以及在此不再描述。
在插入插口24中的设备是USB主机的情况下,主桥10充当透明集线器。即,将数据从插口24直接传送到端口16,允许外围设备14以就象直接连接USB主机和设备14一样的方式起作用。
这与具有设备引擎、意指所连USB主机不能直接与USB设备中的设备控制器直接相互作用,而仅与主桥设备中的设备控制器相互作用的其他公知主桥设备形成对比。
在插入插口24中的设备28是USB外围设备的情况下,主桥10用来允许伪主机设备14就象它是传统的USB主机设备一样起作用。现在,参考剩余的图,将更详细地描述该操作。
在该操作模式中,主桥10在其控制器20的控制下起作用,但也在D+/D-线路18上,从伪主机设备14接收控制信息。特别地,定义调度方法。作为时间表的一部分,为伪主机14预留D+/D-线路18上的定期(regular)时隙,以便将控制信息发送到主桥10的控制器20。另外,在不同的连接设备间定义循环调度形式。即,尽管图1仅示出连接到主桥10的单一USB外围设备28,但将意识到如在传统的USB总线系统中,能将多个外围设备连接到主机。
在传统的USB总线系统中,响应于令牌传送数据,且通常从主机传送到所连设备。
在本发明的这个实施例中,主桥10将令牌发送到伪主机14和外围设备28。因此,现在将更详细地描述根据本发明的系统的操作。
众所周知,USB事务采用四种形式。在传送所有数据重要的情况下,批处理(Bulk)和中断事务用于传送数据,因此,通过接收设备应答每一传送数据包。
当快速传送数据更重要时,使用同步事务,在这种情况下没有应答发送。
使用控制事务以便根据需要设置系统。
图2表示当将执行批处理事务时执行的过程,以便将数据从伪主机14通过主桥10传送到所连外围设备28。
如上所述,定义时间表,意指每隔一定时间,主桥10发送IN令牌到伪主机14。
响应一个这种令牌201,伪主机14返回第一数据包202。该第一数据包存储在先入先出存储器(FIFO)32中,所述先入先出存储器32构成主桥10的存储器22的一部分。
然后,主桥10将应答(ACK)203发送到伪主机14,同时,将OUT令牌204发送到所连外围设备28,以便表示那一数据将继之而来。然后,从FIFO 32检索缓存的第一数据包,在205,发送到所连外围设备28。
在所示的情况下,所连外围设备28未准备好接收所传送的数据205,因此,将无应答(NAK)206发送回主桥10。
主桥10通过发送另一OUT令牌207,响应NAK206,以及在208重传第一数据包。
在所示的情况下,由所连外围设备28正确地接收第一数据包208,因此,发送ACK 209。
当主桥10接收已经由所连外围设备28正确地接收第一数据包的应答时,将另一IN令牌210发送到伪主机14。在所示的情况下,伪主机14未准备好发送数据,因此,发送NAK消息211作为应答。主桥10通过重新发送IN令牌212来响应。
在所示的情况下,然后,伪主机14准备发送数据,因此,它通过发送第二数据包213来响应。
如前所述,该第二数据包213存储在FIFO 32中,以及主桥10将ACK消息214发送到伪主机14。同时,将OUT令牌215发送到所连外围设备28,表示另一数据包将继之而来。然后,将该数据包216发送到所连外围设备28,它在这种情况下能正确地接收数据包,以及发送ACK消息217。
同样地,如前所述,主桥通过将另一IN令牌218发送到伪主机14,要求其发送另一数据来响应。伪主机14通过发送第三数据包219来响应。因此,如前所述,第三数据包219存储在FIFO 32中,而将ACK消息220发送到伪主机14,同时,将OUT令牌221发送到所连外围设备28,在此之后,将第三数据包222发送到所连外围设备。
在所示的情况下,将停止(sta11)响应223从所连外围设备28发送到主桥10,尽管STALL响应也能从伪主机14发送。在任一情况下,那个传送的另外的调度将停止,直到重新启动为止。
因此,如从该描述所能看出的,仅要求FIFO 32每次缓冲一个数据包,尽管也能作为选择地使用双缓冲或环形FIFO,这可以在某些方面提高系统性能。然而,在任一情况下,大大地降低对主桥10存储数据的需求。
图3表示在批处理事务的情况下执行的过程,其中,通过主桥10,将数据从所连外围设备28传送到伪主机14。
该过程从主桥10发送到外围设备28的定期调度的IN令牌301的一个开始。由于外围设备28有数据要发送,其发送第一数据包302,所述第一数据包302存储在同样形成主桥10的存储器22的一部分的FIFO 34中。FIFO 34,以及在此提及的其他FIFO,可以是与图2所示的FIFO 32相同的物理设备的一部分,或可以是单独的。
然后,主桥10将应答ACK 303发送到所连外围设备28,同时,将OUT令牌304发送到伪主机14,表示它有数据要发送。
然后,主桥10将第一数据包305发送到伪主机14。在所示的情况下,伪主机14未准备好接收第一数据包305,因此,其将无应答(NAK)306发送到主桥10。主桥10通过重新发送OUT令牌307来响应,此后,重新发送第一数据包308。
在这种情况下,正确地接收第一数据包308,因此,伪主机14将ACK309发送到主桥10。然后,主桥10将另一IN令牌310发送到所连外围设备28,要求它发送另一数据。在这种情况下,所连外围设备28未准备好接收数据,因此,发送NAK 311。主桥10通过重新发送IN令牌312来响应,在这种情况下,所连外围设备28准备接收数据,因此,它通过第二数据包313来响应。
同样地,该数据包存储在FIFO 34中,以及主桥10将ACK 314发送到所连外围设备28,同时,将OUT令牌315发送到伪主机14。这之后为已经从FIFO 34检索出的第二数据包316。由伪主机14正确地接收第二数据包316,向主桥10发送ACK 317。
然后,主桥10将另一IN令牌318发送到所连外围设备28。
在这种情况下,所连外围设备28发送STALL响应319,如上参考图2所述起作用,而且没有另外的数据传送。
同样,因此大大地降低对主桥10缓存传送数据的需求。
图2和3表示用于批处理事务的过程。在本发明的所示实施例中,中断事务遵循相同的协议,差别在于不同地调度由主桥10发送到伪主机14和所连外围设备28的IN令牌。
图4表示用于执行同步事务的过程。在第一所示同步事务中,将数据从所连外围设备传送到伪主机14。
通过表示它是用于批处理还是同步事务的“类型”,在USB系统中局部定义所连外围设备27中的每一端点。因此,一些类型的设备非常适合于数据传送,其中实际上传送所有数据,以及其他类型的设备非常适合于快速传送数据的传送。
因此,当主桥10将IN令牌401发送到所连外围设备28时,图4所示的过程开始。由于已知所连外围设备28是使用同步事务的类型,主桥10还同时将OUT令牌402发送给伪主机14,以表示它打算接收数据。
在所示的情况下,所连外围设备28有数据要发送,因此,将第一数据包403返回给主桥10。在这种情况下,通过主桥10,直接路由所接收的数据包,而没有任何FIFO缓存,以及作为数据包404通过伪主机14直接传递。其结果是在通过主桥10传送数据中,存在最小延迟,例如,可以是仅几纳秒的门延迟。由于这是同步事务,不存在应答消息,以及该过程通过主桥10将另一IN令牌405发送到所连外围设备28,以及将另一OUT令牌406发送到伪主机14来继续。由于所连外围设备28有更多数据要发送,将第二数据包407返回给主桥10,其再次直接传递它到伪主机14作为数据包408,而没有缓存。
图4的下面部分表示逆过程,其中,在同步事务中,将数据从伪主机14传送到所连外围设备28。
同样地,该过程以从主桥10发送到伪主机14的定期调度的IN令牌409开始,同时,将OUT令牌410发送到已知为参与同步事务的类型的所连外围设备28。由于伪主机14将数据发送到那个特定所连外围设备,其返回第一数据包411,通过主桥10,作为数据包412直接传递到所连外围设备28。如上所述,通过主桥10,直接传递数据包,而没有FIFO缓存,因此,具有最小延迟。
同样地,没有应答,以及该过程经从主机10发送到伪主机14的另一IN令牌413,以及将另一OUT令牌414从主桥10发送到所连外围设备28继续。
伪主机14具有另一数据要发送,因此,返回第二数据包415,同样地,通过主桥10直接传递,而没有FIFO缓存,并传递到所连外围设备28作为数据包416。
如前所述,该过程能持续,只要伪主机14具有数据要发送到所连外围设备28。
图5表示执行从伪主机14到所连外围设备28的“无数据控制”的过程。这等效于无数据阶段的控制写入。
该过程从主桥10发送到伪主机14的SETUP消息501开始,这之后为用于控制写入的厂商专用命令(VSC-CW)502。
伪主机14发送ACK 503以表示它已经正确地接收VSC-CW 502,以及主桥10通过IN令牌504响应。
在该所示情况下,伪主机14发送STALL响应,表示它不希望执行控制传送。这会暂时终止该过程。此时的NAK响应表示尽管伪主机希望执行控制写入传送,但此时未准备好(即它忙)。
根据预定时间表,将出现用于控制传送的另一机会,以及SETUP、VSC-CW和ACK消息,如上所述,均由传送506表示。同样地,该阶段之后为从主桥10发送到伪主机14的IN令牌507,以及在这种情况下,伪主机14希望执行控制传送,以及返回设置数据508。在由主桥10接收时,将设置数据包存储在FIFO 36中。主桥10将ACK消息509发送到伪主机14,同时,将SETUP消息510发送到所连外围设备28。主桥10通过从FIFO 36检索的设置数据包511追随。
应答设置数据508后,主桥10将另一IN令牌512发送到伪主机14,请求它传送另外的数据。
在接收设置数据511后,所连外围设备28将ACK消息513发送回主桥10,以及主桥10通过将IN令牌514发送到所连外围设备28来响应。
在这种情况下,伪主机14没有要发送的另外的数据,因此,将零数据消息515发送到主桥10,以及作为回应,主桥10发送ACK消息516。另外,在该实施例中,所连外围设备不具有要传送的数据,因此,发送零数据消息517。主桥10通过ACK消息518应答此,以及还将OUT令牌519发送到伪主机,以表示它具有用于它的消息。在这种情况下,简单地传递从所连外围设备28接收的零数据消息520。伪主机通过发送ACK消息521响应。
因此,可以看出零数据响应515表示控制传送结束,以及主桥10进行结束两端的控制传送。
图6表示用于执行从伪主机14至所连外围设备28的控制写入的过程。
如参考图5所述,该过程从将SETUP VSC-CW消息从主桥10发送到伪主机14,以及将ACK从伪主机14发送到主桥10开始。在图6中将这些消息示为单个块601。如前所述,这之后为从主桥10发送到伪主机14的IN令牌602。当伪主机希望执行控制传送时,返回设置数据603。如前所述,在由主桥10接收后,将设置数据存储在设置数据FIFO 36中,以及主桥10将ACK消息604发送到伪主机14,同时,将SETUP消息605发送到所连外围设备28。主桥通过从FIFO 36检索的设置数据来追随。所连外围设备28通过ACK 607响应设置数据606。
在应答设置数据603后,主桥10将另一IN令牌608发送到伪主机14,要求它传送另外的数据。
在这种情况下,与图5所示的情形不同,伪主机14不通过零数据消息响应,而是响应以表示它希望执行与数据阶段的控制写入传送。具体地,伪主机14通过第一CW数据包609响应。这由主桥10通过ACK消息610来应答,以及将数据包存储在与设置数据FIFO 36分开的数据FIFO 38中。
主桥10还将OUT消息611发送到所连外围设备28,表示它打算发送数据,然后,从FIFO 38发送第一CW数据包612。所连外围设备28通过ACK消息613应答接收该数据包。
主桥10将另外的IN令牌发送到伪主机14,以便允许它发送另外的数据,以及在图6中示出了一个这种IN令牌614,伪主机14通过发送最后一个CW数据包615来响应它。如上所述,主桥10发送ACK消息616来应答该数据,所述数据也存储在FIFO 38中。主桥10还将OUT令牌617发送到所连外围设备28,然后,将最后一个CW数据包618发送到所连外围设备28。所连外围设备28通过ACK消息619对此进行响应。
然后,主桥10将另外的IN令牌620发送到伪主机14,其通过零数据消息621响应,以及主桥10通过ACK消息622应答。主桥10还将IN令牌623发送到所连外围设备28,以便给它提供发送数据的机会,但所连外围设备28没有要传送的数据,因此,它发送零数据消息624。主桥10通过ACK消息625应答,以及还将OUT令牌626发送到伪主机14,以表示它具有用于它的消息。在这种情况下,它简单地传递从所连外围设备28接收的零数据消息627。伪主机14通过发送ACK消息628来响应。
图7表示用于执行从所连外围设备28到伪主机14的“控制读取”的过程。首先,执行设置过程,如前所述,除所发送的消息是用于控制读取的厂商专用命令(VSC-CR)外,如块701所示。存在两种形式的VSC-CR消息,即,在设置阶段期间使用的VSC-CR1消息,以及在数据阶段期间发送的VSC-CR2消息。
接着,主桥10将IN令牌702发送到伪主机14,其通过设置数据703响应。如前所述,这通过ACK消息704应答,该设置数据存储在FIFO 36中,以及主桥10将SETUP消息705发送到所连外围设备28,其之后为设置数据706。所连外围设备28通过ACK消息707来应答。
主桥10然后将OUT/0-数据消息708发送到伪主机14,以及执行数据设置阶段709。然后,主桥10将IN令牌710发送到所连外围设备28,其通过第一控制数据包711应答。这通过ACK消息712来应答,以及在主桥10中将该数据存储在适当的FIFO 40中。
然后,主桥10将OUT令牌713发送到伪主机14,以及紧随之后为所检索的第一控制数据包714。伪主机14通过ACK消息715来应答,以及主桥10将另外的IN令牌716发送到所连外围设备28。在这种情况下,所连外围设备28通过最后一个控制数据包717响应该IN令牌716。这由主桥10通过ACK消息718来应答,以及该数据存储在FIFO 40中。主桥10还将OUT令牌719发送到伪主机14,然后,发送最后一个控制数据包720。伪主机14通过ACK消息721应答,以及主桥10将另外的IN令牌722发送到所连外围设备28。即,主桥10不需要知道将接收的控制数据包的数量,或应当发出的IN令牌的数量,相反,它继续发出IN令牌,直到如在此所述,所连外围设备28通过STALL消息723响应为止。该过程通过来自所连外围设备28的零数据响应类似地终止。
响应于STALL消息723,主桥10和伪主机14执行状态阶段724。图7还表示在主桥10和所连外围设备28间执行的状态阶段725,尽管仅当在前事务为IN/0-数据时要求。
因此,如上所述,伪主机14能与所连外围设备28执行控制事务。另外,伪主机14能与主桥10执行控制事务,现在,将更详细地描述。
因此,图8表示用于执行到主桥的控制寄存器写入过程的进程。块801表示设置进程,包括用于寄存器写入的厂商专用命令(CSC-RegW),其使用与参考图5所述的相同的协议。在这种情况下,主桥10将IN令牌802发送到伪主机14,以及在这种情况下,伪主机14不希望执行寄存器写入控制传送,因此,通过STALL消息803响应。此时的NAK响应表示尽管伪主机14希望执行寄存器写入控制传送,但此时未准备好(即它忙)。
因此,在稍后时间,重复804该设置进程,以及主桥10发送另外的IN令牌805。此时,伪主机希望执行该传送,以及它通过第一数据包806响应。这由主桥10,通过ACK消息807来响应,然后,发送另外的IN令牌808,伪主机14通过第二数据包809来响应。同样地,这通过ACK消息810应答,以及该过程继续,直到当没有待传送的另外的数据时执行的阶段811、812为止。
图9表示用于执行从伪主机14到主桥10的控制寄存器读取的过程。同样地,使用类似的设置过程901,包含厂商专用命令寄存器读取(VSC-RegR)。在这种情况下,主桥10将OUT令牌902发送到伪主机14,通过发送第一数据包903来紧跟此。伪主机14通过ACK消息904来应答。然后将另外的OUT令牌905和第二数据包906从主桥10发送到伪主机14,通过ACK消息907来应答这些。同样地,该过程继续,直到表示没有待传送的另外的数据的阶段908为止。
因此,公开了这样一种设备,它能连接到USB设备,当将另外的USB外围设备连接到它上时,它允许USB设备充当USB主机。

Claims (26)

1.一种总线连接设备,用于连接到第一电子设备,以及具有这样的装置,通过该装置,能连接第二电子设备,
其特征在于,该总线连接设备适用来确定该第二所连设备是主机设备还是外围设备,如果该第二电子设备是主机设备,将其直接连接到该第一电子设备,而如果该第二电子设备是外围设备,该总线连接设备操作以允许该第一电子设备操作为主机设备,
其中,当该总线连接设备正操作来允许第一电子设备充当主机设备时,所述总线连接设备定期发送令牌到该第一电子设备和第二电子设备,第一电子设备可以通过传送预定用于该第二电子设备的数据来响应,以及该第二电子设备可以通过传送预定用于该第一电子设备的数据来响应。
2.如权利要求1所述的总线连接设备,其中,该总线连接设备适用来确定该第二所连设备是USB主机设备还是USB外围设备,如果该第二电子设备是USB主机设备,将其直接连接到该第一电子设备,而如果该第二电子设备是USB外围设备,该总线连接设备操作以允许该第一电子设备操作为USB主机设备。
3.如权利要求2所述的总线连接设备,其中,可以通过它来连接该第二电子设备的装置包括USB小型AB插口,其中,该总线连接设备适用来基于插入迷你AB插口中的插头的类型,确定该第二所连设备是USB主机设备还是USB外围设备。
4.如权利要求2所述的总线连接设备,其中,如果该第二电子设备是USB外围设备,该总线连接设备适用来确定该第二电子设备中的端点用于批处理还是同步事务。
5.如权利要求4所述的总线连接设备,其中,如果该第二电子设备是USB外围设备,以及该第二电子设备中的端点用于同步事务,那么,当所述总线连接设备发送令牌到该第一电子设备或第二电子设备时,所述第一电子设备或所述第二电子设备能通过传送数据来响应,所述总线连接设备还发送令牌到该第二电子设备或第一电子设备,以向所述第二电子设备或所述第一电子设备表示它可以接收所传送的数据。
6.如权利要求4所述的总线连接设备,其中,如果确定所述第二电子设备是USB外围设备以及所述第二电子设备中的端点用于同步事务,所述总线连接设备适用来将从所述第一电子设备接收的任何数据直接传递到所述第二电子设备,而不缓冲,以及将从所述第二电子设备接收的任何数据直接传递到所述第一电子设备而不缓冲。
7.如权利要求4所述的总线连接设备,其中,如果确定所述第二电子设备是USB外围设备以及所述第二电子设备中的端点用于批处理事务,所述总线连接设备适用来将从所述第一电子设备接收的每一数据包存储在FIFO中,以及在接收另外的数据包前,将所述数据包传递到所述第二电子设备,以及将从所述第二电子设备接收的每一数据包存储在FIFO中,以及在接收另外的数据包前,将所述数据包传递到所述第一电子设备。
8.如在前任何一个权利要求所述的总线连接设备,其中,当该总线连接设备操作来允许该第一电子设备充当主机设备时,根据预定时间表,所述总线连接设备发送令牌到该第一电子设备,该第一电子设备能通过传送预定用于该第二电子设备的数据来响应,以及发送令牌到该第二电子设备,该第二电子设备能通过传送预定用于该第一电子设备的数据来响应。
9.如在前任何一个权利要求所述的总线连接设备,其中,该总线连接设备适用来通过USB D+/D-线路连接到第一电子设备,以及其中,该总线连接设备适用来在所述USB D+/D-线路上接收数据和控制信息。
10.如权利要求9所述的总线连接设备,其中,该总线连接设备适用来根据预定时间表,发送令牌到第一电子设备和第二电子设备,以及从该第一电子设备接收控制信息。
11.如权利要求1所述的总线连接设备,其中,当该第一电子设备或该第二电子设备通过传送数据响应所述令牌中的一个时,总线连接设备适用来在逐个包的基础上,将所述数据传递到该第二电子设备或该第一电子设备。
12.如权利要求1所述的总线连接设备,其中,该总线连接设备适用来从该第一电子设备接收第一控制信息,用于该总线连接设备本身,以及进一步适用来从该第一电子设备接收第二控制信息,用于该第二电子设备,以及适用来将所述第二控制信息传递到该第二电子设备。
13.如权利要求12所述的总线连接设备,其中,该总线连接设备适用来将与该第二电子设备有关的厂商专用命令发送到该第一电子设备,以及适用来基于所述厂商专用命令,从该第一电子设备接收该第二控制信息,用于该第二电子设备。
14.一种总线连接设备的操作方法,该总线连接设备连接到第一电子设备,以及具有与之相连的第二电子设备,
其特征在于,该总线连接设备确定该第二电子设备是主机设备还是外围设备,如果该第二电子设备是主机设备,将其直接连接到该第一电子设备,而如果该第二电子设备是外围设备,该总线连接设备操作以允许该第一电子设备操作为主机设备,
其中,当该总线连接设备正操作来允许第一电子设备充当主机设备时,所述总线连接设备定期发送令牌到该第一电子设备和第二电子设备,第一电子设备可以通过传送预定用于该第二电子设备的数据来响应,以及该第二电子设备可以通过传送预定用于该第一电子设备的数据来响应。
15.如权利要求14所述的方法,其中,该总线连接设备确定该第二所连设备是USB主机设备还是USB外围设备,如果该第二电子设备是USB主机设备,将其直接连接到该第一电子设备,而如果该第二电子设备是USB外围设备,该总线连接设备操作以允许该第一电子设备操作为USB主机设备。
16.如权利要求15所述的方法,其中,该总线连接设备包括USB小型AB插口,且其中该总线连接设备基于插入迷你AB插口中的插头的类型,确定该第二所连设备是USB主机设备还是USB外围设备。
17.如权利要求15所述的方法,其中,如果该第二电子设备是USB外围设备,该总线连接设备确定该第二电子设备中的端点用于批处理还是同步事务。
18.如权利要求17所述的方法,其中,如果该第二电子设备是USB外围设备,以及该第二电子设备中的端点用于同步事务,那么,当所述总线连接设备发送令牌到该第一电子设备或第二电子设备时,所述第一电子设备或所述第二电子设备能通过传送数据来响应,所述总线连接设备还发送令牌到该第二电子设备或第一电子设备,以向所述第二电子设备或所述第一电子设备表示它可以接收所传送的数据。
19.如权利要求17所述的方法,其中,如果确定所述第二电子设备是USB外围设备以及所述第二电子设备中的端点用于同步事务,所述总线连接设备将从所述第一电子设备接收的任何数据直接传递到所述第二电子设备,而不缓冲,以及将从所述第二电子设备接收的任何数据直接传递到所述第一电子设备而不缓冲。
20.如权利要求17所述的方法,其中,如果确定所述第二电子设备是USB外围设备以及所述第二电子设备中的端点用于批处理事务,所述总线连接设备将从所述第一电子设备接收的每一数据包存储在FIFO中,以及在接收另外的数据包前,将所述数据包传递到所述第二电子设备,以及将从所述第二电子设备接收的每一数据包存储在FIFO中,以及在接收另外的数据包前,将所述数据包传递到所述第一电子设备。
21.如权利要求14-20的任何一个所述的方法,其中,当该总线连接设备操作来允许该第一电子设备充当主机设备时,根据预定时间表,所述总线连接设备发送令牌到该第一电子设备,该第一电子设备能通过传送预定用于该第二电子设备的数据来响应,以及发送令牌到该第二电子设备,该第二电子设备能通过传送预定用于该第一电子设备的数据来响应。
22.如权利要求14-21的任何一个所述的方法,其中,该总线连接设备适用来通过USB D+/D-线路连接到第一电子设备,以及其中,该总线连接设备在所述USB D+/D-线路上接收数据和控制信息。
23.如权利要求22所述的方法,其中,该总线连接设备根据预定时间表,将令牌发送到第一电子设备和第二电子设备,以及从该第一电子设备接收控制信息。
24.如权利要求14所述的方法,其中,当该第一电子设备或该第二电子设备通过传送数据,响应所述令牌中的一个时,总线连接设备在逐个包的基础上,将所述数据传递到该第二电子设备或该第一电子设备。
25.如权利要求14所述的方法,其中,该总线连接设备从该第一电子设备接收第一控制信息,用于该总线连接设备本身,以及从该第一电子设备接收第二控制信息,用于该第二电子设备,以及将所述第二控制信息传递到该第二电子设备。
26.如权利要求25所述的方法,其中,该总线连接设备将与该第二电子设备有关的厂商专用命令发送到该第一电子设备,以及基于所述厂商专用命令从该第一电子设备接收该第二控制信息,用于该第二电子设备。
CNB2005800172609A 2004-05-28 2005-05-24 总线连接设备 Expired - Fee Related CN100481054C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP04102368 2004-05-28
EP04102368.0 2004-05-28

Publications (2)

Publication Number Publication Date
CN1961303A true CN1961303A (zh) 2007-05-09
CN100481054C CN100481054C (zh) 2009-04-22

Family

ID=34968359

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800172609A Expired - Fee Related CN100481054C (zh) 2004-05-28 2005-05-24 总线连接设备

Country Status (8)

Country Link
US (1) US7484031B2 (zh)
EP (1) EP1754160B1 (zh)
JP (1) JP2008501178A (zh)
KR (1) KR101121288B1 (zh)
CN (1) CN100481054C (zh)
AT (1) ATE467183T1 (zh)
DE (1) DE602005021098D1 (zh)
WO (1) WO2005116848A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108733608A (zh) * 2017-04-13 2018-11-02 恩智浦有限公司 Usb链路桥接器

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7597592B2 (en) * 2006-12-27 2009-10-06 Intel Corporation Automatic configuration of an interface to a host or client
US8315269B1 (en) 2007-04-18 2012-11-20 Cypress Semiconductor Corporation Device, method, and protocol for data transfer between host device and device having storage interface
KR101421054B1 (ko) * 2007-08-06 2014-07-18 삼성전자주식회사 버퍼를 이용한 연산 분산 방법 및 이를 이용한 연산 분산시스템
TWI448902B (zh) 2007-08-24 2014-08-11 Cypress Semiconductor Corp 具頁存取基礎處理器介面之橋接裝置
US8090894B1 (en) * 2007-09-21 2012-01-03 Cypress Semiconductor Corporation Architectures for supporting communication and access between multiple host devices and one or more common functions
US7970976B2 (en) * 2009-03-01 2011-06-28 Qualcomm Incorporated Remote memory access using reversible host/client interface
WO2014008280A1 (en) * 2012-07-05 2014-01-09 Omron Network Products, Llc A method and apparatus for usb signaling via intermediate transports
US10437763B2 (en) 2017-04-07 2019-10-08 Nxp B.V. Method and device for universal serial bus (USB) communication
US10379979B2 (en) * 2017-05-31 2019-08-13 Western Digital Technologies, Inc. Power fail handling using stop commands
US10452593B1 (en) * 2018-05-03 2019-10-22 Arm Limited High-performance streaming of ordered write stashes to enable optimized data sharing between I/O masters and CPUs

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5784581A (en) * 1996-05-03 1998-07-21 Intel Corporation Apparatus and method for operating a peripheral device as either a master device or a slave device
JP2000196986A (ja) * 1998-12-25 2000-07-14 Olympus Optical Co Ltd 電子的撮像装置
JP2001282701A (ja) * 2000-03-31 2001-10-12 Aiwa Co Ltd 情報処理装置及び情報処理方法
US7000057B1 (en) * 2002-02-11 2006-02-14 Cypress Semiconductor Corp. Method and apparatus for adding OTG dual role device capability to a USB peripheral
JP3685150B2 (ja) * 2002-04-26 2005-08-17 セイコーエプソン株式会社 クロック制御回路、データ転送制御装置及び電子機器
US20030212841A1 (en) * 2002-05-12 2003-11-13 Ju-Yung Lin Method and apparatus of controlling an operational mode of a USB device
US6732218B2 (en) * 2002-07-26 2004-05-04 Motorola, Inc. Dual-role compatible USB hub device and method
DE60310586T2 (de) * 2002-09-24 2007-10-11 Koninklijke Philips Electronics N.V. Busanschluss-system
GB2394080A (en) * 2002-10-10 2004-04-14 Nokia Corp USB host device which relinquishes host status upon detection of elevated bus voltage
JP2004157604A (ja) * 2002-11-01 2004-06-03 Matsushita Electric Ind Co Ltd Usb機器制御方法および装置
JP3649227B2 (ja) * 2003-06-06 2005-05-18 セイコーエプソン株式会社 データ転送制御装置、電子機器及びデータ転送制御方法
US20060053238A1 (en) * 2003-09-17 2006-03-09 Ching-Fu Hung Data exchangeable usb device and method therewith
US7193442B2 (en) * 2004-09-20 2007-03-20 Texas Instruments Incorporated USB 1.1 for USB OTG implementation
US20060106962A1 (en) * 2004-11-17 2006-05-18 Woodbridge Nancy G USB On-The-Go implementation
WO2006095326A2 (en) * 2005-03-11 2006-09-14 Koninklijke Philips Electronics N.V. Universal serial bus bridge

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108733608A (zh) * 2017-04-13 2018-11-02 恩智浦有限公司 Usb链路桥接器
CN108733608B (zh) * 2017-04-13 2024-03-26 恩智浦有限公司 Usb链路桥接器

Also Published As

Publication number Publication date
DE602005021098D1 (de) 2010-06-17
KR20070020092A (ko) 2007-02-16
JP2008501178A (ja) 2008-01-17
ATE467183T1 (de) 2010-05-15
US7484031B2 (en) 2009-01-27
KR101121288B1 (ko) 2012-03-26
US20070245059A1 (en) 2007-10-18
WO2005116848A1 (en) 2005-12-08
EP1754160A1 (en) 2007-02-21
EP1754160B1 (en) 2010-05-05
CN100481054C (zh) 2009-04-22

Similar Documents

Publication Publication Date Title
CN1961303A (zh) 总线连接设备
CN1137445C (zh) 外围设备及其控制方法
CN1205562C (zh) 总线系统的分隔事务协议
EP2676204B1 (en) Serial interface
CN1685326A (zh) 总线连接系统
CN1146804C (zh) 快速16位分离事务i/o总线
CN1324856C (zh) 一种基于多网卡的网络设备的数据传输方法和装置
CN1647054A (zh) 网络设备驱动体系结构
EP1833221A3 (en) Storage system having a channel control function using a plurality of processors
CN1520122A (zh) 数据通信的方法和数据通信的输入/输入装置
CN102541793A (zh) 一种基于usb的高速双机数据交换方法及数据交换装置
CN100351824C (zh) 总线系统和用于连接到总线的总线接口
JP4444101B2 (ja) バスシステム、バスシステム内で用いるためのステーション、及びバスインタフェース
CN101122894A (zh) 一种异步串行通讯控制器件
CN111045817B (zh) 一种PCIe传输管理方法、系统和装置
CN103019975A (zh) 通用串行总线传输控制方法及主机设备
CN115022424B (zh) 水电lcu控制器网卡虚拟控制方法、系统、设备及其介质
CN104850518A (zh) 远程登入电脑的方法
CN1561491A (zh) 总线系统和总线接口
CN111400230A (zh) 数据传输方法、系统、控制设备及存储介质
CN1761954A (zh) 处理器阵列
CN107302522B (zh) 基于USB的SpaceWire网络即插即用基础协议
CN103744816B (zh) 通用串行总线设备以及其数据传输方法
CN101867510A (zh) 板级双系统互联方法
CN1020810C (zh) 双微处理机控制系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20070824

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20070824

Address after: Holland Ian Deho Finn

Applicant after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090422

Termination date: 20140524