DE102004016387A1 - Schnittstellenschaltung für einen einzelnen Logik-Eingangspin eines elektronischen Systems - Google Patents

Schnittstellenschaltung für einen einzelnen Logik-Eingangspin eines elektronischen Systems Download PDF

Info

Publication number
DE102004016387A1
DE102004016387A1 DE102004016387A DE102004016387A DE102004016387A1 DE 102004016387 A1 DE102004016387 A1 DE 102004016387A1 DE 102004016387 A DE102004016387 A DE 102004016387A DE 102004016387 A DE102004016387 A DE 102004016387A DE 102004016387 A1 DE102004016387 A1 DE 102004016387A1
Authority
DE
Germany
Prior art keywords
pulse
interface circuit
electronic system
coded signal
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102004016387A
Other languages
English (en)
Inventor
Dieter Merk
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Deutschland GmbH
Original Assignee
Texas Instruments Deutschland GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Deutschland GmbH filed Critical Texas Instruments Deutschland GmbH
Priority to DE102004016387A priority Critical patent/DE102004016387A1/de
Priority to US11/095,283 priority patent/US7770081B2/en
Priority to EP20050102655 priority patent/EP1605334A3/de
Publication of DE102004016387A1 publication Critical patent/DE102004016387A1/de
Ceased legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31701Arrangements for setting the Unit Under Test [UUT] in a test mode
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3172Optimisation aspects, e.g. using functional pin as test pin, pin multiplexing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/22Means for limiting or controlling the pin/gate ratio

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

Eine Schnittstellenschaltung für einen einzelnen Logik-Eingangspin eines elektronischen Systems, die einen Dekodierer umfasst, der ein impulskodiertes Signal, das an den Pin angelegt wird, in eine Folge von niedrigen und hohen Logikwerten umwandelt, und eine Zustandsmaschine, die auf die Folge von Logikwerten so reagiert, dass sie das elektronische System zwischen verschiedenen Betriebsarten hin- und herschaltet.

Description

  • Die vorliegende Erfindung bezieht sich auf eine Schnittstellenschaltung für einen einzelnen Logik-Eingangspin eines elektronischen Systems.
  • Kleine elektronische Systeme können einen einzelnen Eingangspin für die Annahme von seriellen Daten aus der Umgebung aufweisen. Für das Programmieren und Testen solcher Systeme nach der Fertigung würden zusätzliche dedizierte Pins benötigt, ebenso, wie wenn der Bedarf bestünde, das System in einen energiesparenden, deaktivierten Modus, einen Testmodus oder einen Auswahlmodus zu schalten.
  • Die vorliegende Erfindung bietet eine Schnittstellenschaltung, die es erlaubt, einen einzelnen Eingangspin eines elektronischen Systems auf mehrfache Weise zu nutzen.
  • Im Speziellen bietet die Erfindung eine Schnittstellenschaltung für einen einzelnen Logik-Eingangspin eines elektronischen Systems. Die Schnittstellenschaltung umfasst einen Dekodierer, der ein impulskodiertes Signal, das an den Eingangspin angelegt wird, in eine Folge von niedrigen und hohen Logikwerten umwandelt. Die Schnittstellenschaltung umfasst auch eine Zustandsmaschine, die auf die Folge von Logikwerten so reagiert, dass sie das elektronische System zwischen verschiedenen Betriebsarten hin und her schaltet. Je nach ausgewählter Betriebsart fungiert der einzelne Eingangspin als einer von mehreren separaten (logischen) Eingangskanälen. Dementsprechend kann der einzelne Eingangspin eines kleinen elektronischen Systems auf verschiedene Arten eingesetzt werden. Da das impulskodierte Signal eine unbegrenzte Anzahl von verschiedenen logischen Hoch-/Niedrig-Folgen, d.h. Bitmustern, definieren kann, von denen jedes einem bestimmten Zustand des Zustandsautomaten entspricht, ist die Anzahl der Anwendungsmöglichkeiten des einzelnen Eingangspins praktisch unbegrenzt.
  • In einem bestimmten Ausführungsbeispiel besitzt das kleine elektronische System einen Aktivierungs-/Deaktivierungseingang, der selektiv als Programmiereingang verwendet werden kann. In einer Entwicklung dieses Konzepts kann der einzelne Eingangspin selektiv dazu verwendet werden, das elektronische System in einen Testmodus zu schalten. Alternativ dazu kann der Eingangspin mit Multifunktionalität ein Auswahleingang sein oder irgendein anderer Eingang, der keinen ununterbrochenen Einsatz erfordert.
  • Im bevorzugten Ausführungsbeispiel der Erfindung umfasst der Dekodierer Verzögerungsmittel, um das angelegte impulskodierte Signal um einen festen Bruchteil seiner Periodendauer zu verzögern, und Abtastmittel, um das nicht verzögerte impulskodierte Signal zu bestimmten Zeitpunkten abzutasten, die einem vorher festgelegten Zustandswechsel des verzögerten impulskodierten Signals entsprechen. So wird das impulskodierte Signal in ein Bit „0" dekodiert, wenn es zum Abtastzeitpunkt einen niedrigen Wert aufweist, und ein hoher Wert würde in ein Bit „1" dekodiert werden.
  • Weitere Vorteile und Merkmale der Erfindung ergeben sich aus der folgenden Beschreibung unter Bezugnahme auf die beigefügten Zeichnungen. In den Zeichnungen:
  • stellt 1 ein Blockdiagramm eines kleinen elektronischen Systems mit einem einzelnen Eingangspin dar;
  • 2 stellt ein Signaldiagramm dar, das die Dekodierung eines impulskodierten Signals veranschaulicht;
  • 3 ist eine schematische Darstellung von Zuständen, die die Zustandsmaschine annimmt; und
  • 4 stellt ein Signaldiagramm dar, das einen typischen Programmierzyklus veranschaulicht.
  • Unter Bezugnahme auf 1 ist ein kleines elektronisches System abgebildet, in dem die erfindungsgemäße Schnittstellenschaltung implementiert ist. Das System umfasst einen Dekodierer 10, der mit einem Eingangspin IN und eine Zustandsmaschine 12 verbunden ist, die eine Ausgabe vom Dekodierer 10 empfängt. Die Ausgabe vom Dekodierer 10 ist eine Folge von niedrigen und hohen Logikwerten. 1 zeigt auch andere Teile eines elektronischen Systems, die für das Verständnis der Erfindung wichtig sind. Im abgebildeten Ausführungsbeispiel umfassen diese einen Mikrocontroller 14. Natürlich könnten statt dessen auch andere Schaltungen vorhanden sein, wie zum Beispiel eine Vorrichtung zur Taktverarbeitung. In diesem Beispiel empfängt der Mikrocontroller 14 Befehle vom Zustandsautomaten 12; diese Befehle können zum Beispiel AKTIVIEREN, DEAKTIVIEREN oder TESTEN lauten. Der Mikrocontroller 14 hat beispielsweise zwei Ausgänge OUT 1 und OUT 2. Außerdem ist eine Stromversorgung 16 mit dem Mikrocontroller 14 verbunden, die auch Befehle von der Zustandsmaschine 12 empfängt. Diese Befehle können zum Beispiel AN und AUS lauten. Der Eingang einer Programmierlogik 18 ist mit der Zustandsmaschine 12 verbunden und sie gibt Daten an zwei Speicher aus, einen Register-RAM 20 (Direktzugriffsspeicher) und einen programmierbaren EEPROM 22 (elektrisch löschbarer programmierbarer Festspeicher). Der RAM 20 empfängt auch die dekodierten Signale vom Dekodierer 10.
  • Die Zustandsmaschine 12 nimmt unterschiedliche Zustände in Übereinstimmung mit vorher festgelegten Mustern von niedrigen und hohen Logikwerten an. In jedem der unterschiedlichen Zustände stellt die Zustandsmaschine 12 einen unterschiedlichen Befehl an seinen Ausgängen zur Verfügung.
  • In einer normalen Betriebsart eines elektronischen Systems empfängt der Eingangspin IN eine konstante logische „1" als Aktivierungssignal für den Mikrocontroller 14. Dementsprechend nimmt die Zustandsmaschine 12 den „Zustand1" an. Wenn ein vorher festgelegtes impulskodiertes Signal EN an den Eingangspin IN angelegt wird, schaltet die Zustandsmaschine 12 in einen anderen Zustand um, wodurch das elektronische System in verschiedene Betriebsarten geschaltet wird. Somit kann der Eingangspin IN gemäß dem Zustand der Zustandsmaschine 12 beispielsweise für das Programmieren des EEPROM 22, für das Deaktivieren aller Stromquellen oder für den Eintritt in einen Testmodus verwendet werden.
  • Unter Bezugnahme auf 2 wird die Funktion des Dekodierers 10 näher erläutert. Der Dekodierer 10 umfasst eine feste Verzögerungsschaltung D und einen Sampler S. Die im impulskodierten Signal EN enthaltenen binären Informationen werden bei einer logischen „1" in Impulse mit langer Dauer und bei einer logischen „0" in Impulse mit kurzer Dauer kodiert. Die Impulsfolge EN hat eine Periodendauer T und ist mit kurzen Impulsen mit einer Dauer t1 und langen Impulsen mit einer Dauer t3 impulskodiert. Die Zeitintervalle t2 und t4 geben die restliche Zeit der Periodendauer T ohne Impulse an. Die Verzögerungsschaltung D verzögert das impulskodierte Signal EN um einen festen Bruchteil der Periodendauer T, die Dauer der Verzögerung ist in 2 als Verzögerungszeit t5 eingetragen. Die Verzögerungszeit t5 muss länger als die Dauer t1 der kurzen Impulse und kürzer als die Dauer t3 der langen Impulse sein.
    t1 < t5 < t3
  • Das verzögerte Signal EN_VERZÖGERT wird vom Sampler S als Takt für das Abtasten des impulskodierten Signals EN verwendet. In 2 wird jede ansteigende Flanke des verzögerten impulskodierten Signals EN_VERZÖGERT für das Abtasten des Signals EN verwendet. Wie durch die gestrichelten Linien angegeben, wird bei kurzen Impulsen ein niedriger Wert ermittelt und bei langen Impulsen ein hoher Wert. Somit lauten die Beispieldaten, die vom in 2 dargestellten, impulskodierten Signal EN dekodiert wurden, „001100".
  • Die Funktion der Zustandsmaschine 12 wird nun unter Bezugnahme auf 3 näher erläutert. Es wird von einer Zustandsmaschine mit drei verschiedenen Zuständen ausgegangen, wobei jeder Zustand durch einen anderen Block symbolisiert ist. Pfeile zeigen den Wechsel von einem Zustand in einen anderen an. Beim „Einschalten" nimmt die Zustandsmaschine 12 den „Zustand1" an, der den normalen, üblichen Betrieb mit einem konstanten Ausgangsbefehl „1" bedeutet, mit dem die Zustandsmaschine 12 den Mikrocontroller 14 aktiviert.
  • Wenn ein impulskodiertes Signal EN, wie das in 2 gezeigte Signal mit zwei kurzen, zwei langen und wieder zwei kurzen Impulsen, die zu „001100" kodiert sind, an den Eingangspin IN angelegt wird, dann wechselt die Zustandsmaschine 12 in ihren „Zustand2". Natürlich könnte jedes andere beliebige Bitmuster definiert werden, um in den „Zustand2" zu wechseln.
  • Sobald die Zustandsmaschine 12 in „Zustand2" gewechselt hat, wartet sie auf vorher festgelegte Anweisungen oder ein vorher festgelegtes Bitmuster: die ersten beiden Bitpositionen stellen eine Speicheradresse im Register-RAM 20 dar: „00" bedeutet „schreibe in Wort 0", „01" bedeutet „schreibe in Wort 1" und „10" bedeutet „schreibe in Wort 2". Die folgenden acht Bitpositionen stellen Programmierdaten dar, sie sind die Nutzdaten oder die Informationen, die in die angegebene Adresse geschrieben werden sollen. Wenn in einem bestimmten Zeitraum keine Bits an die Zustandsmaschine 12 gesendet werden, oder diese nicht die festgelegte Reihenfolge aufweisen, führt dies zu einem Time-out.
  • Nachdem die Programmierdaten in den RAM 20 geschrieben wurden, wird durch eine Bitfolge „11" ein abschließender Schritt initialisiert, in dem die Programmierdaten vom Register-RAM 20 in den programmierbaren EEPROM 22 geschrieben werden. Ein Pfeil EN=11 zeigt in 3 die Änderung von „Zustand2" zu „Zustand3" an. Nachdem acht weitere Bits registriert wurden, kehrt die Zustandsmaschine 12 zu „Zustand1" zurück.
  • 4 versinnbildlicht die entsprechende Impulsfolge, die am Eingangspin IN eintritt. Die in der ersten Zeile von 4 abgebildeten Impulse 24 sind sechs Impulse, die vom Dekodierer 10 in ein Bitmuster „001100" kodiert werden, wodurch der Zustandsautomat 12 zu „Zustand2" wechselt. Auf diese sechs Impulse folgen zwei kurze Impulse, die die Adresse angeben. Auf die Pulsfolge 24 können zwei kurze Impulse folgen, die das Wort 0 angeben, oder ein langer und dann ein kurzer Impuls, um Wort 1 anzugeben, oder ein kurzer und dann ein langer Impuls, um die Adresse von Wort 2 anzugeben.
  • Da vom ersten empfangenen Impuls zuerst im Adressregister das niedrigstwertige Bit gelesen wird, hat die Darstellung als Impulsfolge eine andere Reihenfolge als das Bitmuster. Ein kurzer Impuls (dekodiert als „0"), auf den ein langer Impuls (dekodiert als „1") folgt, entspricht der Adresse „10" für Wort 2. Auf die zwei Impulse, die die zwei Adressbits darstellen, folgen acht Impulse, die die acht Bits der Nutzdaten 26 darstellen. Natürlich kann es sich hierbei entsprechend den Programmierdaten 26 um lange oder kurze Impulse handeln. Dies ist in 4 durch übereinander gesetzte lange und kurze Impulse symbolisiert. In der letzten Zeile der 4 wird die Impulsfolge mit zwei langen, als „11" dekodierten Impulsen (EN=11) fortgesetzt, wodurch die Zustandsmaschine 12 in „Zustand3" wechselt. Hierauf folgen acht Scheinimpulse 28, die das Timing für die Schreiboperation im programmierbaren EEPROM 22 bestimmen. Nachdem die Daten vom RAM 20 an den EEPROM 22 übertragen und in diesen geschrieben und die acht Scheinimpulse registriert wurden, kehrt der „Zustand3" zu „Zustand1" zurück.
  • Durch die Integration der erfindungsgemäßen Schnittstellenschaltung in kleine elektronische Systeme, wie offenbart wurde, kann derselbe Eingangspin IN für viele verschiedene Zwecke verwendet werden, indem ein impulskodiertes Signal angelegt wird, um eine bestimmte Funktionalität dieses Pins zu identifizieren, so dass beispielsweise eine Aktivierungseingabe oder eine Auswahleingabe alternativ für das interne Programmieren des elektronischen Systems verwendet werden kann. Die Multifunktionalität eines solchen Eingangspins kann von außerhalb eines beliebigen Produktes nicht erkannt werden, wodurch die erfindungsgemäße Multifunktionalität eines Eingangspins als Option zur Verfügung gestellt werden kann.

Claims (8)

  1. Schnittstellenschaltung für einen einzelnen Logik-Eingangspin eines elektronischen Systems, die einen Dekodierer umfasst, der ein impulskodiertes Signal, das an den Pin angelegt wird, in eine Folge von niedrigen und hohen Logikwerten umwandelt, und eine Zustandsmaschine, die auf die Folge von Logikwerten so reagiert, dass sie das elektronische System zwischen verschiedenen Betriebsarten hin und her schaltet.
  2. Schnittstellenschaltung gemäß Anspruch 1, bei der der Dekodierer Verzögerungsmittel umfasst, um das angelegte impulskodierte Signal um einen festen Bruchteil seiner Periodendauer zu verzögern, und Abtastmittel, um das nicht verzögerte impulskodierte Signal zu bestimmten Zeitpunkten abzutasten, die einem vorher festgelegten Zustandswechsel des verzögerten impulskodierten Signals entsprechen.
  3. Schnittstellenschaltung aus Anspruch 1 oder 2, bei der das impulskodierte Signal aus einem langen Impuls bei einer logischen „1" und aus einem kurzen Impuls bei einer logischen „0" besteht.
  4. Schnittstellenschaltung gemäß einem der Ansprüche 1 bis 3, bei der das nicht verzögerte impulskodierte Signal bei jeder ansteigenden Flanke des verzögerten impulskodierten Signals abgetastet wird.
  5. Schnittstellenschaltung gemäß einem der Ansprüche 1 bis 4, bei der die verschiedenen Betriebsarten mindestens zwei Modi aus der Gruppe, die aus aktiviertem Modus, deaktiviertem Modus, Programmiermodus, Auswahlmodus und Testmodus besteht, umfassen.
  6. Schnittstellenschaltung gemäß Anspruch 5, bei der der Programmiermodus das Umwandeln von niedrigen und hohen Logikwerten in Bitmuster umfasst, wobei vorher festgelegte Bitpositionen eine Speicheradresse darstellen und die restlichen Bitpositionen Programmierdaten darstellen.
  7. Schnittstellenschaltung gemäß Anspruch 5, bei der das elektronische System einen programmierbaren Speicher und ein Register umfasst, wobei der Programmiermodus das Umwandeln von niedrigen und hohen Logikwerten in Bitmuster beinhaltet, wobei vorher festgelegte Bitpositionen eine Registeradresse darstellen und die restlichen Bitpositionen Programmierdaten darstellen, und wobei der Programmiermodus einen abschließenden Schritt beinhaltet, in dem Programmierdaten vom Register in den programmierbaren Speicher geschrieben werden.
  8. Schnittstellenschaltung gemäß einem der Ansprüche 5 bis 7, bei der der deaktivierte Modus das Abschalten von zumindest einer Stromversorgung des elektronischen Systems umfasst.
DE102004016387A 2004-04-02 2004-04-02 Schnittstellenschaltung für einen einzelnen Logik-Eingangspin eines elektronischen Systems Ceased DE102004016387A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102004016387A DE102004016387A1 (de) 2004-04-02 2004-04-02 Schnittstellenschaltung für einen einzelnen Logik-Eingangspin eines elektronischen Systems
US11/095,283 US7770081B2 (en) 2004-04-02 2005-03-31 Interface circuit for a single logic input pin of an electronic system
EP20050102655 EP1605334A3 (de) 2004-04-02 2005-04-04 Schnittstellenschaltung für einen single-Logik Eingangsstift eines elektronischen Systems

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004016387A DE102004016387A1 (de) 2004-04-02 2004-04-02 Schnittstellenschaltung für einen einzelnen Logik-Eingangspin eines elektronischen Systems

Publications (1)

Publication Number Publication Date
DE102004016387A1 true DE102004016387A1 (de) 2005-10-27

Family

ID=34939135

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004016387A Ceased DE102004016387A1 (de) 2004-04-02 2004-04-02 Schnittstellenschaltung für einen einzelnen Logik-Eingangspin eines elektronischen Systems

Country Status (3)

Country Link
US (1) US7770081B2 (de)
EP (1) EP1605334A3 (de)
DE (1) DE102004016387A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7526693B1 (en) * 2006-03-09 2009-04-28 Semiconductor Components Industries, Llc Initial decision-point circuit operation mode
DE102006016543A1 (de) * 2006-04-07 2007-10-18 Lucas Automotive Gmbh Hydraulisch betätigbare Fahrzeugbremse mit Verriegelung
TW201227529A (en) * 2010-12-16 2012-07-01 Leadtrend Tech Corp Power management device of an sd card reader

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10102871A1 (de) * 2001-01-23 2002-08-14 Infineon Technologies Ag Halbleiterbauelement zum Anschluß an ein Testsystem

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5210846B1 (en) * 1989-05-15 1999-06-29 Dallas Semiconductor One-wire bus architecture
JP3319541B2 (ja) * 1994-03-29 2002-09-03 株式会社東芝 半導体集積回路装置
US5898186A (en) * 1996-09-13 1999-04-27 Micron Technology, Inc. Reduced terminal testing system
FR2762683B1 (fr) * 1997-04-29 1999-07-16 Sgs Thomson Microelectronics Circuit testable a faible nombre de broches
KR100321711B1 (ko) * 1998-10-28 2002-06-20 박종섭 입력신호변환기를갖는명령어발생장치
WO2001040816A1 (en) * 1999-11-29 2001-06-07 Koninklijke Philips Electronics N.V. A method and integrated circuit arranged for feeding a test forcing pattern on a single shared pin of the circuit
JP4263374B2 (ja) * 2001-01-22 2009-05-13 株式会社ルネサステクノロジ 半導体集積回路
US6888765B1 (en) * 2002-02-04 2005-05-03 National Semiconductor Corporation Integrated circuit and method for testing same using single pin to control test mode and normal mode operation
US7127631B2 (en) * 2002-03-28 2006-10-24 Advanced Analogic Technologies, Inc. Single wire serial interface utilizing count of encoded clock pulses with reset
US7080266B2 (en) * 2002-05-13 2006-07-18 Advanced Analogic Technologies, Inc Single wire network for sending data in predetermined periods and next register address immediately thereafter and storing data in register identified in last cycle
GB0214516D0 (en) * 2002-06-21 2002-08-07 Melexis Nv Single pin multilevel intergrated circuit test interface
US7197680B2 (en) * 2003-04-17 2007-03-27 Arm Limited Communication interface for diagnostic circuits of an integrated circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10102871A1 (de) * 2001-01-23 2002-08-14 Infineon Technologies Ag Halbleiterbauelement zum Anschluß an ein Testsystem

Also Published As

Publication number Publication date
EP1605334A3 (de) 2012-02-15
EP1605334A2 (de) 2005-12-14
US7770081B2 (en) 2010-08-03
US20050229055A1 (en) 2005-10-13

Similar Documents

Publication Publication Date Title
DE69428634T2 (de) Hardware-Anordnung und Verfahren zur Ausdehnung der Datenverarbeitungszeit in den Fliessbandstufen eines Mikrorechnersystems
DE60007702T2 (de) Schlafmoduseinschaltung in einem slave-gerät
DE69710515T2 (de) Verfahren und Vorrichtung zur Bestimmung von Wartezuständen auf einer Zyklusbasis in einem Datenverarbeitungssystem
DE2219918A1 (de) Programmierbares Steuergerät
EP0030007A2 (de) Integrierter Speicherbaustein mit wählbaren Betriebsfunktionen
DE3742514A1 (de) Variable verzoegerungsschaltung
DE69414960T2 (de) Halbleiterspeichergerät zur Ausführung einer Speicherprüfung
DE3711274A1 (de) Waehlschaltungsanordnung zum auswaehlen einer plattenvorrichtung fuer eine plattensteuerung
DE10136853B4 (de) Verfahren zur Datenkommunikation mehrerer Halbleiterspeicherbausteine mit einem Controllerbaustein und dafür eingerichteter Halbleiterspeicherbaustein
DE3024153A1 (de) Speicher-subsystem
DE102004016387A1 (de) Schnittstellenschaltung für einen einzelnen Logik-Eingangspin eines elektronischen Systems
DE19522335A1 (de) Verfahren zum Einstellen von Eingabe/Ausgabe-Basisadressen und Vorrichtung für jumperfreie Konfiguration
DE10110567B4 (de) Datenverarbeitungssystem mit einstellbaren Takten für unterteilte synchrone Schnittstellen
DE102005013237B4 (de) Einrichtung in einer Speicherschaltung zum Festlegen von Wartezeiten
DE10335012A1 (de) Halbleiterspeicherbauelement mit mehreren Speicherfeldern und zugehöriges Datenverarbeitungsverfahren
DE69500544T2 (de) Mikrocomputer mit integrierter Haltepunktanordnung zur Erkennung von zusammengesetzten Ereignissen
DE69611785T2 (de) Erweiterte chipauswahlrücksatzvorrichtung und verfahren
DE2938929A1 (de) Dv-system
DE69708752T2 (de) Datenverriegler für Hochgeschwindigkeitsperipherie
DE19727424B4 (de) Eingabepuffer für ein Halbleiterspeicherbauelement
DE2234982A1 (de) Expanderschaltung fuer ein programmierbares steuergeraet
EP0195284A2 (de) Vorrichtung, um die Anzahl der 1/0 Bits in einem n-Bit Binärwort zu zahlen
EP1594024B1 (de) Analysierung des Lastverhaltens einer Ausgangsschaltung
DE10256502A1 (de) Speichersystem mit mehreren Speichercontrollern und Verfahren zu deren Synchronisierung
DE3882248T2 (de) Vorrichtung zur Ermöglichung des Zugriffes zweier Signalverarbeitungsprozessoren auf eine gemeinsame Schaltung.

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection