KR20170016450A - 모듈형 적층 집적 회로를 제조하기 위한 시스템 및 방법 - Google Patents

모듈형 적층 집적 회로를 제조하기 위한 시스템 및 방법 Download PDF

Info

Publication number
KR20170016450A
KR20170016450A KR1020177000373A KR20177000373A KR20170016450A KR 20170016450 A KR20170016450 A KR 20170016450A KR 1020177000373 A KR1020177000373 A KR 1020177000373A KR 20177000373 A KR20177000373 A KR 20177000373A KR 20170016450 A KR20170016450 A KR 20170016450A
Authority
KR
South Korea
Prior art keywords
bumps
base chip
die
test
signal
Prior art date
Application number
KR1020177000373A
Other languages
English (en)
Other versions
KR101949618B1 (ko
Inventor
자와드 나스룰라
밍 장
Original Assignee
지글루, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 지글루, 인크. filed Critical 지글루, 인크.
Publication of KR20170016450A publication Critical patent/KR20170016450A/ko
Application granted granted Critical
Publication of KR101949618B1 publication Critical patent/KR101949618B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/1713—Square or rectangular array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/17177—Combinations of arrays with different layouts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81908—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

본 명세서의 일부 예들에 따른 시스템은, 다이를 부착하기 위한 복수의 부착 슬롯을 포함할 수 있는 베이스 칩을 포함한다. 부착 슬롯들 중 하나 이상은 프로그래밍가능 부착 슬롯들일 수 있다. 베이스 칩은 베이스 칩에 부착된 다이들을 상호 접속하기 위한 회로를 더 포함할 수 있다. 예를 들어, 베이스 칩은 복수의 크로스바 스위치를 포함할 수 있고, 각 크로스바 스위치는 복수의 부착 슬롯의 각 슬롯에 연관된다. 베이스 칩은 구성 블록을 더 포함할 수 있고, 구성 블록은, 하나 이상의 다이가 베이스 칩에 부착되는 경우 하나 이상의 부착 슬롯의 전기적으로 접속된 신호 라인들을 결정하기 위한 테스트 신호를 수신 및 송신하도록 적응되고, 또한, 크로스바 스위치들의 (전력과 접지를 포함한) 프로그래밍 신호의 채널들을 위한 구성 데이터를 수신하도록 적응된다.

Description

모듈형 적층 집적 회로를 제조하기 위한 시스템 및 방법{SYSTEM AND METHODS FOR PRODUCING MODULAR STACKED INTEGRATED CIRCUITS}
관련 출원에 대한 상호 참조
본 출원은, 2014년 6월 23일자로 출원한 미국 가특허출원 제62/015,530호 및 2014년 10월 1일자로 출원한 미국 가특허출원 제62/058,372호에 대한 우선권을 주장하며, 이들 가특허출원의 전문은 본 명세서에 모든 목적을 위하여 참고로 원용된다.
기술분야
본 개시 내용은, 집적 회로에 관한 것으로서, 더욱 구체적으로는, 예를 들어, 임베딩 연산 시스템(embedded computing system)으로서 사용하기 위한 모듈형 적층 집적 회로들(modular stacked integrated circuits)을 제공하는 시스템 및 방법에 관한 것이다.
전자 시스템 설계에서는 특별화된 제조 공정들에 의해 제조된 전자 부품들을 사용해야 한다. 전자 시스템은, 통상적으로, 다수의 전자 부품들을 함께 접속함으로써 인쇄 회로 기판 상에 구축된다. 극 소형화와 초 저전력 동작을 필요로 하는 응용 분야들에서는, 인쇄 회로 기판과 이산적 부품들로 구축된 시스템들이, 부피가 크고 에너지가 비효율적인 설계를 발생하게 한다. 특히 "사물 인터넷" 응용분야의 경우, 회로는, 연장된 기간 동안 버튼 전지 등의 작은 배터리로 동작할 필요가 있다. 현존하는 기술에 의해 사물 인터넷 및 임베딩을 위해 설계된 최신 디바이스들은, 더욱 긴 배터리 수명을 달성하도록 성능과 기능성을 희생하는 경향이 있다. 그 외에는, 현 기술의 소형화 및 전력 감소는 모노리식 반도체 편(piece) 상의 집적 회로들에 의해 달성될 수 있으며, 이는 나노스케일의 엔지니어링, 고가의 설계 도구, 및 긴 개발 사이클과 제조 소요 시간을 희생하여 이루어지는 것이다. 이처럼, 작은 폼 팩터와 저 전력 소모를 갖는 모듈형 적층 집적 회로들을 제공하기 위한 개선된 방법 및 시스템이 필요할 수 있다.
모듈형 적층 집적 회로들을 포함하는 임베딩 연산 시스템을 제조하기 위한 시스템 및 방법을 설명한다. 본 명세서의 일부 예들에 따른 시스템은, 다이를 부착하기 위한 복수의 부착 슬롯을 포함할 수 있는 베이스 칩을 포함한다. 부착 슬롯들 중 하나 이상은 프로그래밍가능 부착 슬롯들일 수 있다. 베이스 칩은, 베이스 칩에 부착된 다이들을 상호 접속하기 위한 회로를 더 포함할 수 있다. 예를 들어, 베이스 칩은 복수의 크로스바 스위치를 포함할 수 있고, 복수의 크로스바 스위치의 각각은 복수의 부착 슬롯의 각각과 연관된다. 베이스 칩은 구성 블록을 더 포함할 수 있고, 구성 블록은, 하나 이상의 다이가 베이스 칩에 부착되는 경우 하나 이상의 부착 슬롯의 전기적으로 접속된 신호 라인들을 결정하기 위한 테스트 신호들을 수신 및 송신하도록 적응되고, 또한, 크로스바 스위치들의 (전력과 접지를 포함하는) 프로그래밍 신호의 채널들을 위한 구성 데이터를 수신하도록 적응된다.
본 개시 내용에 따른 일부 예들에서, 시스템은 복수의 부착 슬롯을 갖는 베이스 칩을 포함할 수 있다. 시스템은, 복수의 부착 슬롯 각각에서 베이스 칩에 부착된 (모듈형 블록, 구성요소, 모듈형 구성요소, 또는 칩렛(chiplet)이라고도 칭하는) 복수의 다이를 더 포함한다. 베이스 칩의 부착 슬롯들 중 하나 이상은 프로그래밍가능할 수 있다. 베이스 칩은, 베이스 칩에 부착된 다이들을 상호 접속하기 위한 회로를 더 포함할 수 있다. 예를 들어, 베이스 칩은 복수의 크로스바 스위치를 포함할 수 있고, 복수의 크로스바 스위치의 각각은 복수의 부착 슬롯의 각각에 연관된다. 베이스 칩은 테스트 및 구성 블록을 더 포함하고, 테스트 및 구성 블록은, 하나 이상의 다이가 베이스 칩에 부착되는 경우 하나 이상의 부착 슬롯들의 핀들의 특성을 결정하기 위한 테스트 신호들을 수신 및 송신하도록 적응되고, 또한, 크로스바 스위치들의 신호 채널들을 프로그래밍하기 위한 구성 데이터를 수신하도록 적응된다.
모듈형 집적 회로들을 제조하는 방법들은, 제1 다이를 베이스 칩의 제1 부착 슬롯에 결합하고 제2 다이를 베이스 칩의 제2 부착 슬롯에 결합하는 단계로서, 베이스 칩은 제1 및 제2 부착 슬롯들에 각각 결합된 제1 프로그래밍가능 크로스바 스위치와 제2 프로그래밍가능 크로스바 스위치를 포함하는, 결합하는 단계; 베이스 칩의 금속 접촉부들의 제1어레이와 제1 다이 접촉부들 간의 접속성 및 베이스 칩의 금속 접촉부들의 제2어레이와 제2 다이 접촉부들 간의 접속성을 결정하여 정렬 데이터를 생성하는 단계; 제1 및 제2 프로그래밍가능 크로스바 스위치의 각 메모리 소자들에서, 제1 및 제2 프로그래밍가능 크로스바 스위치를 위한 구성 데이터를 수신하는 단계; 및 수신된 구성 데이터와 생성된 정렬 데이터에 기초하여 제1 및 제2 프로그래밍가능 크로스바 스위치의 신호 채널들을 프로그래밍하는 단계를 포함할 수 있다.
도 1은 본 개시 내용의 예들에 따라 베이스 칩을 포함하는 시스템의 블록도.
도 2는 본 개시 내용의 예들에 따라 베이스 칩 및 베이스 칩에 부착된 복수의 모듈형 다이를 포함하는 시스템의 간략화된 상면도.
도 3은 도 2의 3-3 선을 따라 절취한 도 2의 시스템의 간략화된 단면도.
도 4는 도 2의 시스템의 일부 구성요소들을 도시하는 간략화된 등측 분해도.
도 5는 본 개시 내용에 따른 시스템의 기능적 블록도.
도 6은 본 개시 내용에 따른 구성가능한 접속 박스의 기능적 블록도.
도 7a는 본 개시 내용에 따라 복수의 프로그래밍가능 크로스바 스위치를 갖는 베이스 칩의 일례를 도시하는 도면.
도 7b는 도 7a의 예의 크로스바 스위치들을 프로그래밍하기 위한 구성 데이터를 포함하는 구성 표.
도 8은 본 개시 내용의 일부 예에 따른 시스템의 블록도.
도 9a는 본 개시 내용의 일부 예들에 따른 도 8의 시스템의 일부 구성요소들의 블록도.
도 9b는 본 개시 내용의 추가 예들에 따른 도 8의 시스템의 일부 구성요소들의 블록도.
도 10은 본 개시 내용에 따라 전기적으로 접속된 범프들의 윤곽 맵(contour map)의 일례.
도 11은 본 개시 내용의 일부 예들에 따른 테스트 및 정렬을 위한 방법의 흐름도.
도 12는 본 개시 내용의 추가 예들에 따른 시스템의 블록도.
도 13은 본 개시 내용의 추가 예들에 따른 테스트 및 정렬을 위한 방법의 흐름도.
도 14는 본 개시 내용의 일부 예들에 따라 테스트 및 구성 블록을 포함하는 시스템의 블록도.
도 15는 본 개시 내용의 일부 예들에 따라 테스트 및 구성 블록을 포함하는 시스템의 블록도.
도 16은 본 개시 내용에 따라 적층 집적 회로를 제조하기 위한 방법의 흐름도.
도 17은 본 개시 내용에 따른 전자 시스템의 간략화된 등측도.
도 18은 도 17의 전자 시스템의 간략화된 단면도.
도 19는 본 개시 내용의 추가 예들에 따른 전자 시스템의 간략화된 등측도.
도 20은 본 개시 내용의 다른 추가 예들에 따른 전자 시스템의 간략화된 등측도.
이하에서는, 첨부 도면에 도시한 실시형태들을 충분히 이해하도록 일부 상세를 설명한다. 그러나, 일부 실시형태들은 설명되는 모든 상세를 포함하지 않을 수 있으며, 통상의 기술자에게는, 이러한 구체적인 상세 없이 본 개시 내용의 실시형태들을 실시할 수 있다는 점이 명백할 것이다. 일부 경우에, 공지되어 있는 구조는 본 개시 내용에서 설명하는 실시형태들이 불필요하게 모호해지지 않도록 도시되지 않을 수 있다. 또한, 본원에서 설명되는 구체적인 실시형태들은, 예로서 제공된 것이며, 본 발명의 범위를 이러한 구체적인 실시형태들로 한정하는 데 사용되지 않아야 한다.
이제, 도 1 내지 도 6을 참조하여, 본 개시 내용의 예들에 따라 베이스 칩을 포함하는 시스템들을 설명한다. 도 1은 시스템(10)의 블록도를 도시한다. 시스템(10)은 반도체 물질로 형성된 베이스 칩(100)을 포함한다. 베이스 칩(100)은, 복수의 부착 슬롯(110) 및 복수의 부착 슬롯(110)에 각각 연관된 복수의 구성가능 접속 박스(120)를 포함한다. 또한, 베이스 칩(100)은, 서로 다른 유형의 애플리케이션들에 대하여 공통일 수 있는 기능을 제공하도록 구성된 회로(132, 134, 136)(본원에서, 블록 또는 모듈이라고 상호 교환적으로 칭할 수 있음)를 포함하는 칩렛(130)의 형태로 부착된 또는 베이스 칩에 임베딩된 하나 이상의 기능 블록을 포함한다. 예를 들어, 베이스 칩(100)은, 전력 관리(예를 들어, 블록(132)), 입력/출력(예를 들어, 블록(134)), 전압 규제, 클록, 보안, 상호 접속 등의 기능을 제공하는 블록들을 포함할 수 있다. 베이스 칩(100)은, 베이스 칩(100)과 베이스 칩에 부착된 다이들 간의 접속의 테스트 및 정렬을 위해 구성될 수 있는 하나 이상의 테스트 및 구성 블록(예를 들어, 블록(136))을 포함할 수 있다. 본 개시 내용에 따른 테스트 및 구성 블록들은, 또한, 추가로 설명하듯이 구성가능 접속 박스들(예를 들어, 박스(120))을 프로그래밍하기 위한 기능을 제공할 수 있다. 베이스 칩(100)은 패키지(300)에 결합될 수 있다.
전술한 바와 같이, 베이스 칩(100)은, 다이들(200)(본원에서 구성요소(200) 또는 모듈형 구성요소(200)라고도 함)을 부착 슬롯에 결합하기 위한 복수의 부착 슬롯(110)을 포함한다. 베이스 칩(100)은 임의의 개수의 다이를 부착 슬롯에 부착하도록 임의의 개수의 부착 슬롯을 포함할 수 있다. 개별적인 다이는 사실상 임의의 원하는 기능을 수행하기 위한 회로(예를 들어, 블록들(210, 220, 230))를 포함할 수 있다. 부착 슬롯(110)은 베이스 칩(100)의 접촉면(140)의 영역(111)(예를 들어, 도 4 참조)에 관련된다. 개별적인 부착 슬롯들은, 베이스 칩(100)에 부착될 수 있는 구성요소들(200)과의 전기적 접속을 형성하기 위한 복수의 금속 접촉부(112)를 포함한다. 베이스 칩(100)의 금속 접촉부들(112)은, 필러, 패드, 범프, 또는 마이크로 범프 등의 임의의 기하학적 구조를 가질 수 있고, 금속 등의 도전성 물질로 형성될 수 있다. 예를 들어, 베이스 칩(100)의 금속 접촉부들(112)은, 금속 면 범프들 또는 마이크로 범프들, 금속 필러들, 금속 패드들, 또는 금속간 접촉부를 형성하기 위한 다른 수단을 포함할 수 있다. 면 범프들과 범프들은 본원에서 상호 교환적으로 사용될 수 있다.
유사하게, 개별적인 구성요소들(200)은, 접촉면(204)을 포함하고, 베이스 칩(100)의 금속 접촉부들(112)의 크기, 형상, 또는 배열로부터 크기, 형상, 또는 배열에 있어서 가변될 수 있는 금속 접촉부들(202)(예를 들어, 면 범프들)을 포함한다. 베이스 칩(100)의 금속 접촉부들(112)은 균일하게 이격될 수도 있지만, 균일하게 이격될 필요가 없다.
부착 슬롯들(110) 중 하나 이상은, 경로설정(routing) 요구 및 서로 다른 입력/출력 채널들(본원에서 신호 라인들의 신호 채널들이라고도 함)을 갖고 사실상 임의의 유형의 회로를 포함하는 다양한 다이들을 수용할 수 있도록 프로그래밍될 수 있다. 이러한 식으로, 적층 집적 회로들은, 본 개시 내용에 따른 베이스 칩을 사용하고 필요시 서로 다른 기능을 제공하도록 구성된 서로 다른 다이들을 적층함으로써 제조될 수 있다. 추가로 설명하듯이, 회로도가 베이스 칩(100) 상에 로딩될 수 있고, 부착 슬롯들(110)은 다이도(die schematic)에 기초하여 입력/출력 채널들을 제공하도록 프로그래밍될 수 있다. 주어진 부착 슬롯(110)에 연관된 금속 접촉부들(112)의 개수, 크기, 및/또는 피치는 특정 다이(200)의 금속 접촉부들(202)의 개수, 크기, 및/또는 피치에 대응할 필요가 없다. 베이스 칩의 금속 접촉부들과는 다른 금속 접촉부들을 갖는 다이들을 부착하는 능력은, 모듈성을 가능하게 할 수 있고, 또한, 본 개시 내용에 따른 임베딩 연산 시스템들의 제조 및 조립의 복잡성과 비용을 감소시킬 수 있다. 다이들과 베이스 칩 상의 금속 접촉부들의 크기, 형상, 및 배열의 차이로 인해 발생할 수 있는 개별적인 금속 접촉부들 간의 오정렬은, 본 개시 내용에 따른 테스트 및 구성 블록(들)（예를 들어, 블록(136))에 의해 해결될 수 있다.
도 2 내지 도 4는 본 개시 내용의 예들에 따른 시스템(20)의 서로 다른 도들을 도시한다. 시스템(20)은, 베이스 칩(100), 복수의 모듈형 다이(200), 및 패키지(300)를 포함한다. 도 2는 시스템(20)의 간략화된 상면도이고, 도 3은 도 2의 3-3 선을 따라 절취한 시스템(20)의 간략화된 단면도이고, 도 4는 시스템(20)의 간략화된 분해도이다. 도 2 내지 도 4의 예에서, 복수의 다이(200)는, 임베딩 연산 시스템(22)을 제조하도록 베이스 칩(100)에 결합된다. 도 2 내지 도 4에 도시한 개별적인 다이들의 특정 개수는 예시일 뿐이며, 임의의 유형의 기능을 갖는 것으로 프로그래밍된 임의의 개수의 다이를 포함하는 실시형태들이 본 개시 내용의 범위 내에 있음을 이해할 것이다.
일부 예들에서, 본 개시 내용에 따른 다이들(200)은, 프로세서, 메모리, 센서, 액추에이터, 수신기, 송신기, 특정 응용 다이, 또는 이들의 조합의 기능을 제공하도록 구성된 회로를 포함할 수 있다. 본 명세서의 예들에서, 시스템(20)은, 프로세서로서 구성된 제1 블록(210), 메모리로서 구성된 제2 블록(220), 라디오로서 구성된 제3 블록(230), 및 센서로서 구성된 제4 블록(240)을 포함하는 모듈형 구성요소(200) 또는 복수의 다이를 포함한다. 또한, 시스템(20)은, 예를 들어, 결정, 커패시터, 인덕터 등의 이산적 구성요소들(예를 들어, 구성요소들(250, 260))을 포함할 수 있다.
복수의 다이(200)는, 제1 다이 금속 접촉부들(212)(예를 들어, 제1 다이 면 범프들(212))을 포함할 수 있는 제1 블록(210)을 포함하는 제1 다이(200-1), 제2 다이 금속 접촉부들(222)(예를 들어, 제2 다이 면 범프들(222))을 포함할 수 있는 제2 블록(220)을 포함하는 제2 다이(200-2), 제3 다이 금속 접촉부들(232)(예를 들어, 제3 다이 면 범프들(232))을 포함할 수 있는 제3 블록(230)을 포함하는 제3 다이(200-3) 등을 포함할 수 있다. 다이들(200) 중 임의의 다이의 금속 접촉부들(212)은 균일하게 이격될 수 있지만, 균일하게 이격되지 않아도 된다. 다이들(200)은, 서로 다른 형상과 크기를 가질 수 있고, 피치와 크기가 서로 다른 금속 접촉부들(202)을 가질 수 있다. 이해되는 바와 같이, 제4 다이 면 범프들(242)의 개별적인 범프들은, 제2 다이 면 범프들(222)의 개별적인 범프들보다 크지만, 제3 다이 면 범프들(232)의 개별적인 범프들보다는 작다. 개별적인 다이들의 면 범프들은 규칙적 또는 불규칙적 어레이들(예를 들어, 제2 다이 면 범프들의 어레이(224), 제3 다이 면 범프들의 어레이(234), 제4 다이 면 범프들의 어레이(244))로 배열될 수 있다. 피치라고도 하는, 어레이들의 면 범프들 간의 간격은 가변될 수 있다. 예를 들어, 어레이들(244)의 면 범프들의 피치는, 어레이(234)의 면 범프들의 피치보다 미세할 수 있지만 어레이(224)의 면 범프들의 피치보다 거칠 수 있다. 도 2 내지 도 4에 도시한 다이 면 범프들의 특정 예들은 예시를 위해 제공된 것일 뿐이며, 금속 접촉부들(예를 들어, 면 범프, 스트립 등)의 형상, 크기, 및 배열의 임의의 조합을 본 개시 내용에 따른 실시형태들에서 사용할 수 있음을 이해할 것이다.
다이(200)는, 다이와 베이스 칩을 서로 대면하도록 배열함으로써 베이스 칩(100)에 장착될 수 있는데, 예를 들어, 다이와 베이스 칩의 각 접촉면(204, 140)이 서로 대면하게 배열하며, 이때, 베이스 칩의 금속 접촉부들(예를 들어, 면 범프들(112)) 중 적어도 일부는 다이의 금속 접촉부들(예를 들어, 면 범프들(202)) 중 적어도 일부와 물리적으로 접촉한다. 접촉 면 금속 범프들은, 베이스 칩(100) 상의 회로와 다이(200) 상의 회로 간의 전기적 접속부(본원에서 상호 접속부이라고도 함)를 형성하도록 퓨즈 결합될 수 있다. 이해되는 바와 같이, 솔더 범프를 사용하여 다이들 또는 칩들을 대면 방식으로 함께 결합하기 위한 알려져 있는 표면 장착 기술에는 일부 단점들이 있을 수 있다. 예를 들어, 정확한 또는 거의 정확한 피치를 갖는 솔더 범프 어레이를 구비하는 다이 또는 칩을 제조하려면 매우 높은 제조 정밀도를 필요로 할 수 있다. 또한, 하나의 다이의 일부 범프들이 정합 다이의 일부 범프들과 접촉하는 데 필요한 정확한 위치에 있음을 확실히 하도록 힘든 정렬을 필요로 할 수 있다. 본 개시 내용에 따라 적층 집적 회로(예를 들어, 임베딩 연산 시스템(22))를 제조하기 위한 시스템 및 방법은, 필요로 하는 제조 정밀도를 감소시킬 수 있고 임베딩 연산 시스템의 조립을 간략화할 수 있다.
임베딩 연산 시스템(22)은, 예를 들어, 시스템(22)의 민감한 구성요소들을 물리적 손상으로부터 보호하도록 패키지(300)에 결합될 수 있다. 패키지(300)는, 시스템(22)의 적어도 일부를 밀폐할 수 있고, 따라서 시스템(22)에 추가 세기와 강성도를 제공할 수 있다. 일부 예에서, 패키지(300)는 다이들(200) 및/또는 베이스 칩(100)을 부분적으로 또는 완전히 밀폐할 수 있다. 도 2 내지 도 4의 예에서, 패키지(300)는 캐비티 또는 오목부(310)를 포함한다. 베이스 칩(100)은, 베이스 칩(100)이 패키지(300)에 결합될 때 다이들(200)이 패키지(300)의 오목부(310) 내에 수용되게끔 베이스 칩(100)의 접촉면(140)이 캐비티(310)에 대면하도록 패키지(300)에 결합될 수 있다. 이러한 식으로, 패키지(300)는 다이와 금속 접촉부를 손상으로부터 보호할 수 있다. 캐비티(310)는, 시스템(20)의 전체 두께를 감소시킴으로써 저 프로파일 설계라는 추가 장점을 제공할 수 있다. 패키지(300)는, 임베딩 연산 시스템(22)을 외부 구성요소들(예를 들어, 큰 연산 시스템 및/또는 추가 전원의 회로 기판)에 전기적으로 결합하기 위한 금속 패드들(320)과 커넥터들(330)을 포함할 수 있다.
이제, 도 5 내지 도 7을 참조하여 베이스 칩(100)의 특징부들을 더욱 상세히 설명한다. 도 5는 베이스 칩(100)과 베이스 칩(100)에 결합된 복수의 모듈형 블록(200)을 포함하는 시스템(30)(예를 들어, 임베딩 연산 시스템(22))의 기능적 블록도를 도시한다. 베이스 칩(100)은 복수의 접속 박스(120)를 포함하고, 각 접속 박스는 베이스 칩(100)의 부착 슬롯(110)에 연관된다. 베이스 칩(100)은 복수의 버스(150)(예를 들어, 수평 버스와 수직 버스)를 포함한다. 수평 버스들(152)은 정보 전달에 사용된다. 수평 버스들은 데이터 채널, 제어 채널, 및 테스트/디버그 채널을 포함할 수 있다. 수직 버스들(154)(예를 들어, 베이스 칩(100)의 접촉면으로부터 접속 박스들로 진입되는 버스들)은, 모듈형 구성요소들(200)을 베이스 칩(100)에 접속하는 데 사용된다. 수직 버스들은, 데이터 채널, 제어 채널, 테스트/디버그 채널, 및 전력 공급 접속부를 포함할 수 있다. 채널과 신호 라인은 본원에서 상호 교환적으로 사용될 수 있다. 전술한 바와 같이, 베이스 칩(100)은, 또한, 전력 관리 회로(예를 들어, 전력 관리 모듈(132)), 입력/출력 회로(예를 들어, I/O 모듈(134)), 및 테스트 및 정렬 회로(예를 들어, 테스트 및 구성 모듈(136))를 포함할 수 있다. 또한, 베이스 칩(100)은, 예를 들어, 전기 노드들이 부유되는 것을 방지하기 위한 풀업/풀다운 기능을 제공하도록 그리고 전력 및 접지 접속부들을 제공하도록 구성된 회로(예를 들어, 도 7a의 블록들(138))를 포함할 수 있다.
접속 박스들(120)은, 제조 시 그리고 런타임 동안 현장에서 프로그래밍될 수 있다. 즉, 베이스 칩(100)은, 접속 박스들(120)의 프로그래밍성에 의해 현장 및/또는 공장에서 프로그래밍될 수 있다. 이처럼, 접속 박스들(120)은 본원에서 구성가능 접속 박스들(120)이라고 상호 교환적으로 칭할 수 있다. 일부 실시형태들에서, 접속 박스들(120) 중 하나 이상은, 도 6과 도 7에 도시한 바와 같이 프로그래밍가능 크로스바 스위치(122)를 사용하여 구현될 수 있다.
이제, 도 6 및 도 7을 참조해 보면, 접속 박스(120)는, 베이스 칩(100)의 특정한 부착 슬롯(110)에 연관될 수 있는 크로스바 스위치(122)를 포함할 수 있다. 도 7a에 도시한 바와 같이, 크로스바 스위치(122)는 매트릭스 구성으로 배열된 복수의 스위치(123)를 포함한다. 크로스바 스위치(122)는, 소정의 교차부에 위치하는 스위치를 폐쇄함으로써 접속이 이루어질 수 있는 상호 접속 라인들의 교차 패턴을 형성하는 복수의 입력/출력(I/O) 채널을 더 포함한다.
베이스 칩(100)의 크로스바 스위치들(122)은 베이스 칩(100)의 각 접속 박스(120)에 송신된 또는 온보드 저장된 구성 데이터에 기초하여 프로그래밍될 수 있다. 접속 박스(120)는, 크로스바 스위치(122)의 입력/출력 채널들을 프로그래밍하기 위한 구성 데이터를 저장하도록 구성될 수 있는 메모리 소자(124)(본원에서 필드 프로그래밍가능 구성 블록(124)이라고도 함)를 포함할 수 있다. 구성 데이터는, 구성 버스(156)를 통해 필드 프로그래밍가능 구성 블록(124)에 로딩될 수 있다. 일부 예들에서는, 원하는 회로도에 대응하는 구성 데이터가 베이스 칩(100)에 로딩될 수 있다. 구성 데이터는, 원하는 접속성을 제공하도록 크로스바 스위치들(122)의 개별적인 스위치들(123)의 온/오프 상태를 구성하도록 사용될 수 있다. 도 7b의 표(160)는, 도 7a에 도시한 접속 스킴(scheme)의 예를 제공하도록 베이스 칩(100)에 로딩된 구성 데이터에 의해 형성되는 상호 접속을 도시한다.
이해되는 바와 같이, 개별적인 부착 슬롯들(110)은, 특정 구성요소(200)가 필요로 할 수 있는 개수보다 많은 개수의 이용가능한 부착 신호 라인들(본원에서 핀이라고도 함)을 포함할 수 있다. 예를 들어, 개별적인 부착 슬롯(110)은 복수의 금속 접촉부(예를 들어, 베이스 칩 면 범프들)를 포함할 수 있고, 각각의 개별적인 범프는 부착 신호 라인으로서 기능할 수 있다. 베이스 칩(100)에 부착된 개별적인 다이는, 베이스 칩 면 범프들의 개수에 비해 동일한 개수 또는 적은 개수의 금속 접촉부들(예를 들어, 다이 면 범프들)을 포함할 수 있다. 즉, 베이스 칩에 부착된 개별적인 블록은, 복수의 신호 라인을 포함할 수 있고, 그 신호 라인들 중 일부 또는 전부를 모듈형 다이들과 베이스 칩의 다른 블록들의 신호 라인들에 전기적으로 결합시킬 수 있다. 일부 예들에서는, 소정의 부착 슬롯(110)에 연관된 금속 접촉부들 중 일부만이 활성일 수 있다(예를 들어, 베이스 칩(100) 상의 회로 및/또는 다른 금속 접촉부에 전기적으로 결합될 수 있다).
도 7a 및 도 7b의 예에서, 센서 블록(240)은 두 개의 신호 라인을 갖고, 센서 블록(240)의 두 개의 신호 라인(s1, s2)은, 크로스바 스위치들 중 하나 이상에 의해 베이스 칩과 부착 다이들의 다른 블록들에 전기적으로 접속된다. 특히, 센서 블록(240)의 신호 라인(s1)은 스위치들(x1 내지 x6)을 폐쇄함으로써 프로세서 블록(210)의 신호 라인(p4)에 결합될 수 있고, 센서 블록(240)의 신호 라인(s2)은, 스위치들(x7 내지 x13)을 폐쇄함으로써 베이스 칩 블록들(예를 들어, 베이스 칩(100)의 블록들(132, 134, 136))뿐만 아니라 라디오 블록(230)의 신호 라인(r3), 메모리 블록(220)의 신호 라인(m4) 및 프로세서 블록(210)의 신호 라인(p6)에도 결합될 수 있다. 라디오 블록(230)은 3개의 신호 라인을 갖고, 그 신호 라인들 중 2개는 베이스 칩을 통해 다이들 상의 블록에 및 베이스 칩(100)에 전기적으로 결합된다. 전술한 바와 같이, 라디오 블록(230)의 신호 라인(r3)은, 스위치들(x7 내지 x13)을 통해 베이스 칩 블록들(예를 들어, 베이스 칩(100)의 블록들(132, 134, 136))뿐만 아니라 센서 블록(240)의 신호 라인(s2), 메모리 블록(220)의 신호 라인(m4), 및 프로세서 블록(210)의 신호 라인(p6)에도 결합된다. 라디오 블록(230)의 신호 라인(r2)은 스위치들(x14 내지 x16)을 통해 프로세서 블록(210)의 신호 라인(p5)에 결합되고, 라디오 블록(230)의 신호 라인(r1)은 결합 해제된다. 메모리 블록(220)은 5개의 신호 라인을 포함하고, 그 중 4개가 결합되며, 프로세서 블록(210)에서는, 신호 라인들 모두가, 베이스 칩에 및 베이스 칩(100)을 통해 다른 구성요소 블록들에 접속된다. 이러한 식으로, 구성요소들(200)의 사실상 임의의 조합을 함께 결합하도록 전기적 접속부들의 사실상 임의의 원하는 조합을 각 접속 박스(120)의 크로스바 스위치들(122)에 프로그래밍할 수 있다.
전술한 바와 같이, 베이스 칩(100)은 테스트 및 구성 블록(예를 들어, 블록(136))을 포함할 수 있고, 이러한 테스트 및 구성 블록은, 소정의 테스트 및 정렬 기능을 제공할 수 있고 베이스 칩(100)의 구성가능 접속 박스들(120)의 프로그래밍성을 가능하게 할 수 있다. 예를 들어, 테스트 및 구성 블록은, 베이스 칩의 금속 접촉부들과 베이스 칩에 부착된 다이의 금속 접촉부들 간의 접속성을 결정하기 위한 테스트 신호를 발생시키도록 구성된 회로를 포함할 수 있다. 다른 예들에서, 테스트 및 구성 블록은, 베이스 칩(100)의 크로스바 스위치들 중 하나 이상을 프로그래밍하기 위한 구성 데이터를 수신하도록 구성될 수 있다. 이제, 도 8 내지 도 14를 참조하여, 본 개시 내용에 따른 베이스 칩의 테스트 및 정렬 기능을 더 설명한다.
도 8은 본 개시 내용의 일부 예들에 따른 시스템(40)을 도시한다. 시스템(40)은 본원에서 설명하는 시스템들(10, 20, 30)의 특징부들의 일부 또는 전부를 포함할 수 있다. 예를 들어, 시스템(40)은, 베이스 칩(400)의 부착 슬롯(410)에 연관된 면 범프들(412)의 어레이(414)를 포함하는 베이스 칩(400)을 포함할 수 있다. 베이스 칩(400)은, 또한, 테스트 및 구성 블록(436)을 포함할 수 있다. 어레이의 베이스 칩 면 범프들(412)의 각각은 테스트 버스들(420)을 통해 테스트 및 구성 블록(436)에 결합된다. 도 9a 및 도 9b는 본 개시 내용의 일부 예들에 따른 테스트 및 구성 블록들(436, 436')을 도시한다.
이제, 도 8 및 도 9를 참조해 보면, 다이(450)는 부착 슬롯(410)에 결합될 수 있다. 도시한 바와 같이, 다이(450)는, 복수의 다이 면 범프(452), 예를 들어, 범프(I-IX)를 포함한다. 베이스 칩 범프들(412)은, 다이 면 범프들(452)의 피치보다 미세한 피치를 포함하는 어레이로 배열된다. 이처럼, 다이(450)가 베이스 칩(400)에 결합되는 경우, 다이 면 범프들(452)과 베이스 칩 면 범프들(412)은 일대다(one-to-many) 구성에 있다고 한다. 베이스 칩(400)은 임의의 개수 및/또는 크기의 면 범프들을 갖는 임의의 다양한 다이들을 수용하도록 구성될 수 있다. 일부 예들에서, 다이 면 범프들은 베이스 칩 범프들과 동일한 크기 및/또는 피치를 가질 수 있다. 예를 들어, 다이 면 범프들과 베이스 칩 범프들이 동일한 크기 또는 거의 동일한 크기로 된 실시형태들에서, 베이스 칩과 다이 범프들은, 도 12와 도 13을 참조하여 더 설명하는 바와 같이 일대일 구성에 있을 수 있다.
베이스 칩(400)은, 베이스 칩 면 범프들(412)과 다이 면 범프들(452) 간의 접속성을 결정함으로써 베이스 칩(400)과 다이(450) 간의 오정렬을 해결하도록 구성된 테스트 및 구성 블록(436)을 포함한다. 도 8의 예에서, 부착 슬롯(410)은, 행 1 내지 15와 열 a 내지 p로 배열된 베이스 칩 면 범프들(412)의 15×16 어레이를 포함한다. 예시를 위해, 각 베이스 칩 면 범프(412)는 영숫자 문자에 의해 식별(예를 들어, 1a 내지 15a는 베이스 칩 면 범프들의 어레이의 제1 열에 있는 범프들에 해당)되지만, 도 8에 도시한 구체적인 배열과 범프들의 개수는 예시일 뿐이며 본 개시 내용의 범위를 한정하지 않는다는 점을 이해할 것이다. 유사하게, 다이 칩 면 범프들(452), 예를 들어 범프들(I 내지 IX)의 개수와 배열은 예시일 뿐이며 한정적인 것이 아니다.
다이가 본 개시 내용에 따른 베이스 칩 상에 위치하는 경우, 다이 면 범프들의 개별적인 범프들은, 베이스 칩 범프들 중 하나 이상과 물리적으로 접촉할 수 있고, 따라서 이러한 베이스 칩 범프들 중 하나 이상에 전기적으로 접속될 수 있다. 도 8의 예에서, 다이 면 범프(IV)는 베이스 칩 면 범프들(9c, 10c, 9d, 10d)과 접촉한다. 다이 면 범프(V)는, 적어도 베이스 칩 면 범들(9g, 9h)과 접촉하지만, 베이스 칩 면 범프(9i)와는 접촉하지 않는다.
테스트 및 구성 블록(436)은, 다이(450)가 베이스 칩(400)에 부착된 후 다이(450)와 베이스 칩(400) 간의 전기적 접속성을 결정하는 데 사용될 수 있는 테스트 신호들을 송신 및 수신하기 위한 회로를 포함한다. 테스트 및 구성 블록(436)은, 도 14와 도 15를 참조하여 더 설명하듯이, 더욱 상세히 후술하는 바와 같은 추가 기능을 수행하도록 구성된 추가 회로(440)를 포함할 수 있다.
일부 예들에서, 테스트 및 구성 블록(436)은 하나 이상의 테스트 헤드 블록(438)을 포함할 수 있다. 테스트 헤드 블록(438)은, 복수의 송신/수신 블록(439)을 포함할 수 있고, 각 송신/수신 블록은 베이스 칩 면 범프들(412)의 개별적인 각 범프에 결합된다. 송신/수신 블록들(439)은 이러한 블록들이 결합된 개별적인 범프들에 테스트 신호들을 송신하고 그 개별적인 범프들로부터 테스트 신호들을 수신하도록 구성될 수 있다. 정렬 테스트 동안, 송신/수신 블록들(439) 중 하나의 블록은, 특정한 송신/수신 블록이 결합된 베이스 칩 면 범프(412)에 테스트 신호를 송신하도록 구성된다. 송신/수신 블록들(439) 중 다른 블록들, 예를 들어 이웃하는 베이스 칩 면 범프들에 결합된 송신/수신 블록들은 리스너(listener) 블록들로서 기능하도록 구성된다(예를 들어, 이러한 송신/수신 블록들은 테스트 신호에 응답하여 응답 신호를 수신하도록 구성된다). 이해되는 바와 같이, 응답 신호는, 동일한 다이 면 범프에 접속됨으로 인해 전기적으로 함께 단락되는 베이스 칩 면 범프들로부터 수신되며, 분리되어 있는 베이스 칩 면 범프들로부터는 수신되지 않는다.
도 9a의 예에서, 베이스 칩 범프(9g)는 송신/수신 블록(439-9g)에 결합되고, 베이스 칩 범프(9h)는 송신/수신 블록(439-9h)에 결합되고, 베이스 칩 범프(9i)는 송신/수신 블록(439-9i)에 결합된다. 테스트 절차 동안, 블록(439-9h)은 수신 범프(예를 들어, 범프(9h))에 테스트 패턴을 송신하도록 구성될 수 있는 한편 리스너 블록들(예를 들어, 블록들(439-9g, 439-9i))은 이웃하는 범프들(9g, 9i)로부터 테스트 패턴을 수신하도록 구성된다. 테스트 패턴은, 수신 범프(9h)가 접속된 동일한 다이 면 범프(예를 들어, 범프 V)에 전기적으로 접속된 범프(9g)에 리스너 블록(439-9g)이 결합됨으로써, 리스너 블록(439-9g)에서 수신된다. 테스트 패턴은, 439-9h에 전기적으로 접속되어 있지 않으므로 439-9i에서 수신되지 않는다. 수신 범프와 모든 단락 범프들은 전기적으로 접속된 범프들(430)의 세트로 함께 그룹화된다. 이러한 테스트 절차는, 전기적으로 접속된 범프들의 추가 세트들을 식별하도록 베이스 칩 면 범프들(412) 모두에 대하여 반복된다. 전기적으로 접속된 범프들의 식별된 세트들에 관한 정보(예를 들어, 정렬 정보)는, 베이스 칩과 베이스 칩에 부착된 다이들 간의 신호들의 경로설정을 구성하도록 저장 및 후속 사용될 수 있다.
도 9b는 본 개시 내용의 추가 예들에 따른 테스트 및 구성 블록(436')을 도시한다. 도 9b의 예에서는, 테스트 패턴을 사용하는 것 대신에, 아날로그 전기 파라미터들을 측정하여 접속과 접속 품질을 결정한다. 테스트 및 구성 블록(436)과 유사하게, 테스트 및 구성 블록(436')은, 다이(450)를 베이스 칩(400)에 부착한 후 베이스 칩(400)과 다이(450) 간의 접속성을 결정하기 위한 테스트 신호들을 송신 및 수신하기 위한 회로를 포함한다. 예를 들어, 테스트 및 구성 블록(436')은 하나 이상의 테스트 헤드 블록(438')을 포함할 수 있다. 테스트 및 구성 블록(436')은, 회로(440)의 기능들 중 하나 이상을 포함할 수 있는 추가 회로(440')를 포함할 수 있다.
테스트 헤드 블록(438')은 복수의 테스트 블록(439')을 포함할 수 있고, 각 테스트 블록은 베이스 칩 면 범프들(412)의 개별적인 각 범프에 결합된다. 송신/수신 테스트 블록들(439')은 개별적인 범프들로부터의 테스트 신호를 송신 및 수신하도록 구성가능하다. 이 경우, 도 9a의 예에서와 같이 테스트 패턴을 송신하는 것 대신에, 테스트받는 베이스 칩 면 범프(예를 들어, 범프(9h))는 전압 신호 또는 전류 신호에 의해 구동되는 한편, 이웃하는 범프(들)(예를 들어, 범프들(9g, 9i))는 접지된다. 이웃하는 범프들에서의 전류 또는 전압의 변화를 측정하여 이웃하는 범프들 간의 전기적 접속성을 결정한다. 일부 예들에서, 범프 쌍 구성은 전기적 측정을 행하는 경우 사용된다. 즉, 쌍의 하나의 범프가 구동되는 한편 그 쌍의 제2 이웃 범프는 접지되고 이웃하는 쌍들의 나머지 범프들은 전기적으로 부유되어 있다. 다른 예들에서는, (예를 들어, 도 9b에 도시한 바와 같이) 구동되는 범프에 대한 다수의 이웃 범프들이 접지되는 멀티 범프 구성을 이용한다. 테스트 결과는, 정렬을 결정하고 범프 접속을 구성하도록 저장 및 후속 사용될 수 있다.
이해되는 바와 같이, 일대다 구성에 있어서, 하나 이상의 베이스 칩 면 범프들은 단일 다이 면 범프에 접속될 수 있다. 도 10은 테스트 및 구성 블록(436, 436')을 사용하여 발생할 수 있는 접속성 윤곽 맵(480)의 일례를 도시한다. 접속성 윤곽 맵(480)은 다이 면 범프들에 접속된 베이스 칩 면 범프들을 나타낸다. 접속성 윤곽 맵은, 도 8의 어레이에 대응하는 크기(예를 들어, 행 1 내지 15 및 열 a 내지 p)를 갖는 셀들(484)의 어레이(482)를 포함한다. 어레이(482)의 개별적인 셀들(484)은, 베이스 칩 면 범프들(412)의 개별적인 범프들에 대응하며, 이에 따라 대응하는 영숫자 문자로 라벨링된다. 접속성 윤곽 맵(480) 상에 음영 표시된 셀들은 다이 칩 면 범프들에 전기적으로 접속된 베이스 칩 면 범프들에 대응한다. 음영 표시된 셀들의 클러스터(486)는, 동일한 다이 면 범프에 접속된 베이스 칩 면 범프들의 그룹에 대응한다. 도 10의 예에서, 음영 표시된 셀들의 9개 클러스터(486)의 각각은, 다이 칩 범프와 접촉하는 접속된 베이스 칩 면 범프들의 그룹(본원에서 전기적으로 접속된 범프들의 그룹 또는 세트라고도 함)에 대응한다. 접속된 베이스 칩 면 범프들의 그룹의 개별적인 범프들은, 예를 들어, 접속된 베이스 칩 면 범프들의 그룹에 결합된 스위치들의 그룹을 필요에 따라 동일한 온 또는 오프 상태로 설정함으로써 함께 경로설정된다.
도 11은 본 개시 내용에 따른 테스트 및 정렬을 위한 방법(500)의 흐름도를 도시한다. 방법(500)을 이용하여 일대다 구성의 범프 접속을 결정할 수 있다. 테스트 절차(500)의 일부 단계들은 테스트 및 구성 블록(436, 436')에서 실시될 수 있다.
방법은, 박스(510)에 도시한 바와 같이, 테스트를 위한 베이스 칩 면 범프(예를 들어, 테스트 범프)를 선택함으로써 시작된다. 다음으로, 테스트 범프에 결합된 송신/수신 블록은, 박스(520)에 도시한 바와 같이, 테스트 신호를 테스트 범프에 송신하도록 구성된다. 본원에서 이웃 범프들이라고도 하는 인접하는 베이스 칩 면 범프들에 결합된 송신/수신 블록들은, 박스(530)에 도시한 바와 같이, 신호를 수신하도록 구성된다. 테스트 신호는 테스트 범프에 송신되고, 박스(540)에 도시한 바와 같이 이웃 범프들에 대한 응답들이 기록된다. 이웃 범프에 대한 응답이 기록되면, 이웃 범프는, 테스트받는 범프와의 전기적 접속을 갖고, 따라서, 테스트 받는 범프와 함께 경로설정된다. 다시 말하면, 응답 신호가 소정의 이웃 범프로부터 수신되면, 박스(550)에 도시한 바와 같이, 그 이웃 범프는 단락 범프로서 지정된다. 테스트 범프와 단락 범프는, 박스(560)에 도시한 바와 같이, 전기적으로 접속된 범프들의 세트로 그룹화된다. 이러한 단계들을 반복하여 전기적으로 접속된 범프들의 복수의 그룹 또는 세트를 결정한다. 전기적으로 접속된 범프들의 세트들이 식별된 후, 박스(570)에 도시한 바와 같이, 스위치들은 전기적으로 접속된 범프들을 함께 경로설정하도록 구성된다. 크로스바 스위치들의 입력/출력 채널들에 대한 경로설정은, 베이스 칩에 로딩된 구성 데이터에 기초하여 전기적으로 접속된 범프들의 세트들 중 하나 이상에 대하여 프로그래밍될 수 있다. 일부 예들에서, 모든 베이스 칩 면 범프들의 테스트는, 베이스 칩 면 범프들의 서브세트의 식별 후에 베이스 칩과 베이스 칩에 부착된 다이 간의 적절한 정렬과 접속성이 달성될 수 있으면 필요하지 않을 수 있다. 다시 말하면, 베이스 칩의 신호 라인들에 전기적으로 결합된 부착 다이의 적어도 하나의 범프를 식별하는 것은, 예를 들어, 베이스 칩에 대한 접속에 있어서 부착 다이만이 병진 오정렬(예를 들어, 측방향으로의 오정렬)을 갖고 회전 오정렬(예를 들어, 방사상 방향으로의 오정렬)이 없는 경우에 충분할 수 있다. 베이스 칩의 신호 라인들에 전기적으로 결합된 부착 다이의 적어도 두 개의 범프를 식별하는 것은, 예를 들어, 베이스 칩에 대한 접속에 있어서 부착 다이가 회전 오정렬을 갖는 경우에 충분할 수 있다. 베이스 칩(400)의 테스트 및 구성 블록(예를 들어, 블록(436 또는 436'))을 이용하여 (도 8에 도시한 바와 같은) 방사상 방향 및/또는 (도 12에 도시한 바와 같은) 측방향을 포함하는 임의의 방향으로의 오정렬을 해결할 수 있음을 이해할 것이다.
전술한 바와 같이, 다이 면 범프들은 베이스 칩 면 범프들과 동일한 크기 및/또는 피치를 가질 수 있다. 도 12는 본 개시 내용의 추가 예들에 따른 시스템(40')의 일례를 도시한다. 시스템(40')은, 본원에서 설명하는 시스템들(예를 들어, 시스템들(10, 20, 30))의 특징부들 중 일부 또는 전부를 포함할 수 있다. 시스템(40')은 베이스 칩(400')을 포함한다. 베이스 칩(400')은 본 개시 내용에 따른 베이스 칩들의 특징부들 중 일부 또는 전부를 포함할 수 있다. 예를 들어, 베이스 칩(400')은 적어도 하나의 부착 슬롯(410') 및 부착 슬롯(410')에 연관된 복수의 베이스 칩 면 범프들(412')을 포함할 수 있다. 베이스 칩 면 범프들(412')은 어레이(414')로 배열된다. 이 예에서는, 15×16 어레이가 도시되어 있지만, 베이스 칩 면 범프들(412')의 어레이는 사실상 임의의 크기를 가질 수 있다. 베이스 칩 면 범프들(412')은 행 1 내지 15 및 열 a 내지 p를 포함하는 어레이로 배열된다. 도 8의 예와 유사하게, 명료한 예시를 위해, 베이스 칩 면 범프들의 개별적인 범프들은 영숫자 문자에 의해 식별된다(예를 들어, 범프들(2a 내지 2p)은 어레이의 제2 열에 배열된 베이스 칩 면 범프들이다). 시스템(40')은 테스트 및 구성 블록(436")도 포함하고, 베이스 칩 면 범프들(412')의 각각은 테스트 버스들(420')을 통해 테스트 및 구성 블록(436")에 결합된다. 테스트 및 구성 블록(436")은 테스트 및 구성 블록들(436, 436')의 특징부들 중 일부 또는 전부를 포함할 수 있다.
다이(450')는 부착 슬롯(410')에서 베이스 칩(400')에 결합될 수 있다. 다이(450')는 복수의 다이 면 범프(452')(예를 들어, 범프들(I'-IX'))를 포함할 수 있다. 베이스 칩 면 범프들(412')은 다이 면 범프들(452')과 동일한 크기를 갖는다. 다이 면 범프들은, 다이 면 범프들의 개별적인 범프가 하나의 베이스 칩 면 범프하고만 접촉하도록 이격된다. 이처럼, 베이스 칩(400')과 다이(450')는 일대일 구성으로 된 것이라고 할 수 있다. 다이(450')는 동일한 개수의 범프 및 동일한 개수의 베이스 칩 범프를 가질 필요가 없다는 점을 인식할 것이다. 예를 들어, 다이(450')는, 도 12에 도시한 예에서와 같이, 더욱 적은 개수의 다이 면 범프들을 가질 수 있다. 그러나, 베이스 칩 범프들의 어레이와 동일한 또는 거의 동일한(예를 들어, 크기, 피치, 및 개수가 동일한) 범프들의 어레이를 갖는 다이가 본 개시 내용의 범위 내에 있다. 알 수 있듯이, 다이(450')는 부착 슬롯(410') 위에서 중심에 있지 않다. 베이스 칩(400')의 테스트 및 구성 블록(436")은 베이스 칩(400')에 부착된 다이의 이러한 측 방향 오정렬을 해결하도록 구성될 수 있다.
테스트 및 구성 블록(436")은, 다이(450')가 베이스 칩(400')에 부착된 후 다이(450')와 베이스 칩(400') 간의 접속성을 결정하는 데 사용될 수 있는 테스트 신호를 송신 및 수신하기 위한 회로를 포함한다. 테스트 및 구성 블록(436")은, 본원에서 설명하는 바와 같이 추가 기능을 수행하도록 구성된 추가 회로를 포함할 수 있다.
테스트 및 구성 블록(436")은 하나 이상의 테스트 헤드 블록(438')을 포함할 수 있고, 이러한 테스트 헤드 블록은 복수의 송신/수신 블록(439')을 포함하고, 각 송신/수신 블록은 베이스 칩 면 범프들(412')의 개별적인 범프에 결합된다. 송신/수신 블록들(439')은, 이러한 송신/수신 블록에 결합된 개별적인 범프들에 테스트 신호를 송신하고 개별적인 범프들로부터 테스트 신호를 수신하도록 구성가능하다. 정렬 테스트 동안, 송신/수신 블록들(439') 중 하나는, 특정한 송신/수신 블록에 결합된 베이스 칩 면 범프(412')에 테스트 신호를 송신하도록 구성된다. 다른 베이스 칩 면 범프들에 결합된 송신/수신 블록들(439')은 테스트 신호에 응답하는 응답 신호를 수신하도록 구성된다.
또한, 도 13을 참조하여, 이제, 일대일 구성의 범프 접속을 결정하기 위한 방법(600)을 설명한다. 방법(600)은, 박스(610)에 도시한 바와 같이, 전력(또는 접지 또는 신호) 범프로서 사용될 것으로 예상되는 베이스 칩 범프를 선택함으로써 시작된다. 선택된 범프에 결합된 송신/수신 블록은 테스트 신호를 송신하도록 구성된다. 부착된 다이 전력(또는 접지 또는 신호) 그리드를 통해 단락된 다른 예상 전력(또는 접지 또는 신호) 범프들이 있다는 유사한 예상에 기초하여, 방법은, 박스(630, 640)에 도시한 바와 같이, 전력 또는 접지 범프들로서 사용될 것으로 예상되는 추가 범프들을 리스너 범프들로서 선택하고 이러한 추가 범프들에 결합된 송신/수신 블록들(예를 들어, 리스너 블록들)을 신호를 수신하도록 구성함으로써 계속된다. 테스트 방법은, 테스트받는 범프에 테스트 신호를 주입하고 동일한 전력(또는 접지) 그리드에 접속된 나머지 예상 범프들에 대한 응답을 경청함으로써 이러한 예상을 검증하는 것에 기초한다. 이어서, 테스트 신호를 테스트받는 범프에 송신하고, 리스너 범프들이라고도 칭하는, 동일한 전력 또는 접지 그리드에 접속된 예상 범프들에 대한 응답을 경청한다. 테스트 신호들이 예상처럼 리스너 범프들에서 수신되면, 박스(650)에 도시한 바와 같이, 리스너 범프들의 위치(들)가, 검증된 다이 부착 위치(들)에 대응하는 것으로서 기록되고, 그러한 부착 위치를 통해 신호 라인들을 결합하도록 후속 사용될 수 있다. 예상 응답이 수신되지 않으면, 예상이 부정확한 것이며, 박스(660)에 도시한 바와 같이 예상 리스너 범프들의 다른 조합이 테스트받는다. 베이스 칩 상의 범프들 중 일부 또는 전부에 대한 이러한 시퀀스의 완료 후에, 박스(670)에 도시한 바와 같이, 경로설정 구성을 범프들 중 일부 또는 전부에 대하여 결정하고, 접속 박스들로 프로그래밍한다. 적절한 정렬과 접속성을 달성하도록, 몇 개의 범프만 식별해도 충분할 수 있다.
도 14와 도 15는, 본 개시 내용에 따라 테스트 및 구성 블록을 포함하는 시스템들의 블록도를 도시한다. 시스템(70, 70')은 테스트 및 구성 블록(700, 700')을 포함한다. 테스트 및 구성 블록(700, 700')은 초기화 제어기 블록(714)을 포함하는 구성 상태 기계(710, 710')를 포함한다. 초기화 제어기 블록(714)은 시스템을 위한 부트업과 전력 시퀀스에 연관된 기능을 수행하도록 구성될 수 있다. 테스트 및 구성 블록(710, 710')은 하나 이상의 메모리 유닛을 더 포함한다. 예를 들어, 테스트 및 구성 블록(710, 710')은 비휘발성 지속적 메모리(720, 720')를 포함할 수 있다. 메모리(720, 720')는, 베이스 칩(100)의 크로스바 스위치들(122)을 프로그래밍하기 위한 스위치 구성(820)을 산출하도록 개략적 접속성 및 다이 범프 맵(810)을 이용하는 외부 테스터 및 프로그래머(800, 800')를 통한 제조시 프로그래밍될 수 있다.
구성 상태 기계(710, 710')는, 전압 조정기를 제어하는 제어 채널들, 테스트 채널들, 및 스위치 구성 채널들을 구동하도록 구성될 수 있다. 시스템(70, 70')은, 또한, 베이스 칩 면 범프들에 테스트 벡터를 푸시하고 베이스 칩 면 범프들로부터 테스트 벡터를 풀링하도록 구성된 테스트 I/O 인터페이스(730)를 포함할 수 있다. 스위치 매트릭스 구성 인터페이스(740)는 분산된 크로스바 매트릭스에 스위치 구성을 로딩한다. 전력 공급 인터페이스(750)는 전력 시퀀싱을 위해 전압 조정기를 온 및 오프로 조정하는 것을 담당한다.
도 14의 예에서, 시스템(70)의 테스트 및 구성 블록(700)은, 구성 데이터(예를 들어, 필드 프로그래밍가능 구성 및 런타임 정렬 스위치 구성 데이터)를 저장하는 데 사용될 수 있는 런타임 휘발성 메모리(722)를 포함한다. 또한, 시스템(700)의 구성 상태 기계(710)는, 본 개시 내용에 따른 테스트 및 정렬 방법들(예를 들어, 방법(500 및/또는 600))을 수행하도록 구성될 수 있는 정렬 제어기 블록(712)을 포함한다.
도 15의 예에서, 시스템(70')은 외부 데이터를 사용하여 정렬 테스트를 실행하도록 구성될 수 있다. 시스템(70')은, 본 개시 내용에 따른 테스트 및 정렬 방법들(예를 들어, 방법(500 및/또는 600))을 수행하도록 구성된 정렬 테스트 블록(713)을 포함하는 외부 테스트 및 프로그래머(800')에 결합되도록 구성될 수 있다. 시스템(70')의 지속적 메모리(720')는 외부 테스터 및 프로그래머(800')에 의해 제조 시 프로그래밍될 수 있다. 외부 테스터 및 프로그래머(800)는, 정렬 정보를 개략적 접속 및 다이 범프 맵(810)과 결합하여 스위치 구성(820')을 산출하고 스위치 구성을 프로그램 인터페이스(850)를 통해 시스템(70')에 제공할 수 있다.
모듈형 집적 회로를 제조하는 방법들을 설명한다. 일부 예들에 따르면, 도 16에 도시한 바와 같이, 방법(800)은, 다이를 베이스 칩에 결합하는 단계를 포함할 수 있고(박스 810), 베이스 칩은 프로그래밍가능 크로스바 스위치들을 포함한다. 방법은, 전기적으로 접속된 금속 접촉부들의 그룹들의 식별을 포함하는, 테스트 및 정렬을 수행하여 정렬 정보를 발생시키는 단계(박스 820)를 더 포함할 수 있다. 방법은, 베이스 칩의 크로스바 스위치들 중 하나 이상에 대하여 구성 데이터를 검색하는 단계(박스 830)를 더 포함할 수 있다. 예를 들어, 베이스 칩은 외부 프로그래머(예를 들어, 외부 테스터 및 프로그래머(800, 800'))에 결합될 수 있고, 구성 데이터는, 도 15의 예에서와 같이, 외부 프로그래머로부터 수신되어 베이스 칩에 로딩될 수 있다. 방법은, 구성 데이터를 정렬 정보와 결합(박스 840)하여 크로스바 스위치들의 개별적인 스위치들에 대한 온/오프 상태를 결정하는 단계를 더 포함할 수 있다. 일부 예들에서, 베이스 칩 상의 테스트 및 구성 블록은, 도 14의 예에서와 같이, 구성 데이터를 정렬 정보와 결합하도록 구성된다. 추가 예들에서, 구성 데이터 및 정렬 정보는, 도 15의 예에서와 같이, 외부 프로그래머에 의해 결합되며 프로그램 인터페이스를 통해 베이스 칩에 제공된다. 이어서, 방법은, 정렬 정보와 결합된 구성 데이터에 따라 크로스바 스위치들을 프로그래밍함으로써(박스 850) 계속될 수 있다.
본 개시 내용에 따라 임베딩 연산 시스템들을 포함하는 전자 시스템들의 추가 구현예들을 도 17 내지 도 19를 참조하여 더 설명한다.
실시예 1
도 17 및 도 18은, 팬아웃(fan out) 웨이퍼 레벨 패키지를 사용하여 패키징되는, 본 개시 내용에 따라 베이스 칩과 모듈형 다이들을 포함하는 전자 시스템의 도들을 도시한다. 전자 시스템(1000)은, 본 명세서의 예들 중 임의의 예에 따른 베이스 칩(100)과 부착 다이들(예를 들어, 다이들(200-1, 200-2, 200-3, 200-4))을 포함할 수 있는 임베딩 연산 시스템(본원에서 실리콘 하이브리드(1010)라고도 함)을 포함한다. 예를 들어, 실리콘 하이브리드(1010)는 도 2에 도시한 임베딩 연산 시스템(22)을 포함할 수 있다. 실리콘 하이브리드(1010)는, 에폭시 등의 유전 물질(1011)을 포함할 수 있는 팬아웃 웨이퍼 레벨 패키지(1001) 내에 패키징된다. 패키지(1001)는, 실리콘 하이브리드(1010)를, 금속 접속 패드(1004)를 통해 배터리(1005), 결정 발진기(1002-1, 1002-2) 등의 외부 이산적 전자 구성요소들 및 액추에이터들(1006) 외부 구성요소에 접속하기 위한 와이어링 자원들을 제공한다. 접속 패드들(1004)로부터 실리콘 하이브리드(1010)로의 접속은, 스루 몰드 비아들(예를 들어, 비아(1003-1, 1003-2))을 사용하여 이루어진다. 명확한 도시를 위해 도면 상에는 몇 개의 비아만이 도시되어 있다. 또한, 패키지는, 패키지(1001)의 유전 물질에 구축된 임베딩 안테나 및/또는 라디오 주파수 구성요소들(1011)을 포함할 수 있다. 시스템(1000)은, 통신 능력을 포함하며 또한 필요시 연산 및 감지 기능을 제공하는 완전한 전자 시스템으로서 기능할 수 있다. 본 명세서의 예들에 따라 구축된 전자 시스템들은 매우 컴팩트할 수 있다.
실시예 2 및 실시예 3
도 19 및 도 20은, 인쇄 회로 기판형 패키지를 사용하여 패키징되는, 본 개시 내용에 따른 베이스 칩과 모듈형 다이들을 포함하는 전자 시스템의 추가 예들을 도시한다. 시스템(1100, 1100')은, 본 명세서의 예들 중 임의의 예에 따른 베이스 칩(100)과 다이들(예를 들어, 다이들(200-1, 200-2, 200-3, 200-4))을 포함한다.
도 19 및 도 20의 예들에서, 베이스 칩(100)과 부착 다이들을 포함하는 실리콘 하이브리드(1010)는, 또한, 인쇄 회로 기판형 패키지(예를 들어, 보드 기판(305, 305'))에 부착되고, 이어서 이러한 패키지는 마더보드와 결합될 수 있고, 또는, 기판 자체가, 완전한 전자 시스템을 형성하도록 추가 전자 구성요소들을 포함하는 추가 회로를 수용할 수 있다. 도 19의 예에서, 보드 기판(305)은 캐비티(310)를 포함할 수 있고, 실리콘 기판(1010)은 캐비티(310) 내에 적어도 부분적으로 수용될 수 있다. (예를 들어, 도 19에 도시한 바와 같은) 솔더 범프를 사용하거나 (예를 들어, 도 20에 도시한 바와 같은) 스루 실리콘 비아(TSV)(3010)와 본드 와이어(3020)를 사용하는 표면 실장 기술들을 포함한, 실리콘 하이브리드(1010)를 패키지에 장착하기 위한 임의의 알려져 있는 기술들을 사용할 수 있다.
이해되는 바와 같이, 본 명세서의 예들에 의해 일부 장점들을 취득할 수 있다. 초 저/소형 폼 팩터, 재인식가능, 및 저 전력 연산 시스템들은 본 개시 내용의 예들에 따라 구현될 수 있고, 이러한 시스템들은, 사전 제조된 포괄적 다이들/칩렛들이 균일하게 이격된 다수의 전기적 인터페이스 접속부들을 이용하여 집적 회로로 조립될 수 있게 하는 프로그래밍가능 층(예를 들어, 베이스 칩)을 포함한다. 공간적 오버샘플링(예를 들어, 일대다 구성)은, 시스템을 다이들/칩렛들의 범프 풋프린트에 구속되지 않게 하는 경로설정 및 전기적 인터페이스 접속부를 위해 사용될 수 있다. 또한, 시스템은 필드와 공장에서 프로그래밍가능할 수 있다. 전압 조정기 등의 모든 다이들/칩렛들에 필요한 소정의 공통 기능들이 베이스 칩에 제공될 수 있다. 본 명세서의 예들에 따라 취득될 수 있는 소형화에 의해, 베이스 칩에서의 전력 손실이 작을 수 있고, 이에 따라 시스템 레벨 전력이 감소될 수 있다. 또한, 인식하듯이, 동일한 베이스 칩은, 베이스 칩의 접속 박스들을 리프로그래밍하여 이전에 사용된 베이스 칩 상에 새로운 다이들/칩렛들을 사용함으로써 업그레이드된 새로운 시스템을 제조하는 데 사용될 수 있다. 본 개시 내용에 따른 베이스 칩의 프로그래밍은, 1) 어떤 베이스 칩 면 범프들이 부착 다이들의 범프들에 접속되어 있는지를 결정하는 단계 및 2) 제1 단계 동안 결정된 바와 같이 원하는 회로도에 따른 신호들을 경로설정하고 베이스 칩과 다이들 간의 검증된 접속을 고려하는 단계를 포함하는 2-단계 공정으로서 대략 설명될 수 있다. 본원에서 설명하는 장점들은 사실상 예시적이며, 일부 실시형태들이 설명된 구체적인 장점들 중 일부 또는 전부를 포함할 수 있고 전혀 포함하지 않을 수 있음을 이해할 것이다.
전술한 바로부터, 본원에서 본 발명의 특정한 실시형태들을 예시를 위해 설명하였지만, 본 발명의 사상과 범위로부터 벗어나지 않고 다양한 수정을 행할 수 있음을 인식할 것이다. 이에 따라, 본 발명은 청구범위에 의해 한정되는 경우를 제외하고는 한정되지 않는다.

Claims (27)

  1. 시스템으로서,
    베이스 칩을 포함하되, 상기 베이스 칩은,
    다이들을 부착하기 위한 복수의 부착 슬롯;
    복수의 크로스바 스위치로서, 상기 복수의 크로스바 스위치의 각각은 상기 복수의 부착 슬롯의 각각과 연관된, 복수의 크로스바 스위치; 및
    하나 이상의 다이가 상기 베이스 칩에 부착될 때 하나 이상의 부착 슬롯의 전기적으로 접속된 신호 라인들을 결정하기 위한 테스트 신호들을 수신하고 송신하도록 구성되고, 또한, 상기 크로스바 스위치들 중 하나 이상을 프로그래밍하기 위한 구성 데이터를 수신하도록 구성된 테스트 및 구성 블록을 포함하는, 시스템.
  2. 제1항에 있어서, 상기 테스트 및 구성 블록은, 상기 베이스 칩의 금속 접촉부들과 상기 베이스 칩에 부착된 다이의 금속 접촉부들 간의 접속성을 결정하기 위한 테스트 신호들을 발생시키도록 구성된 회로를 포함하는, 시스템.
  3. 제1항에 있어서, 상기 테스트 및 구성 블록은, 상기 베이스 칩의 금속 접촉부들과 상기 베이스 칩에 부착된 다이의 금속 접촉부들 간의 접속성을 결정하도록 구성된 회로를 포함하고, 상기 다이의 금속 접촉부들은 상기 베이스 칩의 금속 접촉부들의 크기 또는 피치와는 다른 크기 또는 피치를 갖는, 시스템.
  4. 제1항에 있어서, 상기 복수의 부착 슬롯은 제1 부착 슬롯과 제2 부착 슬롯을 포함하되, 상기 제1 부착 슬롯은 상기 베이스 칩의 표면 상에 제1 영역을 포함하고, 상기 제2 부착 슬롯은 상기 베이스 칩의 상기 표면 상에 제2 영역을 포함하고, 상기 제1 및 제2 영역은 베이스 칩 범프들을 포함하는, 시스템.
  5. 제1항에 있어서, 상기 베이스 칩은 상기 부착 슬롯들의 각각에 연관된 복수의 금속 접촉부를 포함하고, 상기 금속 접촉부들은 도전성 물질로 형성된, 필러, 패드, 범프, 또는 마이크로 범프를 포함하는, 시스템.
  6. 제1항에 있어서, 상기 복수의 부착 슬롯은 제1 부착 슬롯과 제2 부착 슬롯을 포함하고, 상기 복수의 크로스바 스위치는 제1 크로스바 스위치와 제2 크로스바 스위치를 포함하며,
    상기 베이스 칩은,
    상기 제1 크로스바 스위치 및 상기 제1 크로스바 스위치를 프로그래밍하기 위한 구성 데이터를 저장하도록 구성된 제1 메모리 소자를 포함하는 제1 접속 박스; 및
    상기 제2 크로스바 스위치 및 상기 제2 크로스바 스위치를 프로그래밍하기 위한 구성 데이터를 저장하도록 구성된 제2 메모리 소자를 포함하는 제2 접속 박스를 더 포함하는, 시스템.
  7. 제1항에 있어서, 상기 부착 슬롯들 중 적어도 하나는 복수의 베이스 칩 범프를 포함하고, 상기 베이스 칩은,
    상기 복수의 베이스 칩 범프 내의 범프들 중 하나의 범프에 테스트 신호를 송신하고;
    상기 테스트 신호에 응답하여 상기 복수의 베이스 칩 범프 내의 나머지 범프들 중 하나 이상의 범프로부터 응답 신호를 수신하고; 그리고
    상기 응답 신호를 송신한 상기 하나 이상의 범프를 상기 테스트 신호를 수신한 상기 하나의 범프와 그룹화함으로써 전기적으로 접속된 범프들의 제1 세트를 결정하도록
    구성된 회로를 포함하는, 시스템.
  8. 제1항에 있어서, 상기 부착 슬롯들 중 적어도 하나는 복수의 베이스 칩 범프를 포함하고, 상기 베이스 칩은,
    상기 복수의 베이스 칩 범프의 한 쌍의 인접하는 범프들 중 하나를, 상기 한 쌍의 인접하는 범프들 중 나머지 하나를 포함하는 하나 이상의 이웃하는 범프들이 접지되는 동안, 전압 신호 또는 전류 신호에 의해 구동하고; 그리고
    상기 한 쌍의 이웃하는 범프들 중 상기 나머지 하나에서의 전압 또는 전류 변화를 측정하여 측정된 상기 전압 또는 전류 변화에 기초하여 전기적으로 접속된 범프들의 그룹을 결정하도록
    구성된 회로를 포함하는, 시스템.
  9. 제1항에 있어서, 상기 베이스 칩은, 복수의 범프를 포함하고,
    전기적으로 접속된 범프들의 제1 세트와 전기적으로 접속된 범프들의 제2 세트를 결정하고;
    상기 전기적으로 접속된 범프들의 제1 세트의 개별적인 범프들이 함께 경로 설정(route)되도록 제1 크로스바 스위치의 제1 복수의 스위치를 구성하고; 그리고
    상기 전기적으로 접속된 범프들의 제2 세트의 개별적인 범프들이 함께 경로 설정되도록 제1 크로스바 스위치의 제2 복수의 스위치를 구성하도록 구성된, 시스템.
  10. 제9항에 있어서, 상기 복수의 부착 슬롯 중 제1 부착 슬롯에서 상기 베이스 칩에 부착된 제1 다이를 더 포함하고, 상기 제1 부착 슬롯은 전기적으로 접속된 범프들의 제1 세트를 포함하고, 상기 전기적으로 접속된 범프들의 제1 세트는 상기 제1 다이의 제1 신호 라인에 결합되고, 상기 전기적으로 접속된 범프들의 제2 세트는 상기 제1 다이의 제2 신호 라인에 결합되는, 시스템.
  11. 제10항에 있어서, 상기 베이스 칩은 제2 크로스바 스위치 및 상기 복수의 부착 슬롯 중 제2 부착 슬롯에서 상기 베이스 칩에 부착된 제2 다이를 더 포함하고, 상기 베이스 칩은, 또한, 상기 베이스 칩에서 수신되는 구성 데이터에 따라 상기 제1 및 제2 다이들의 신호 라인들을 상기 제1 및 제2 크로스바 스위치들의 입력 및 출력 채널들에 결합하도록 구성된, 시스템.
  12. 제10항에 있어서, 상기 제1 및 제2 다이들 중 적어도 하나는, 센서, 액추에이터, 메모리, 프로세서, 수신기, 송신기, 또는 이들의 조합을 위한 회로를 포함하는, 시스템.
  13. 제10항에 있어서, 상기 제1 및 제2 다이들 중 적어도 하나는,
    상기 베이스 칩의 범프들의 피치보다 거친 피치; 및
    상기 베이스 칩의 범프들의 크기보다 큰 크기
    중 적어도 하나를 갖는 다이 범프들을 포함하는, 시스템.
  14. 제1항에 있어서, 상기 베이스 칩은 복수의 베이스 칩 범프를 포함하고, 상기 시스템은 상기 베이스 칩에 부착된 다이를 더 포함하고, 상기 다이는 복수의 다이 범프를 포함하고, 상기 베이스 칩 범프들의 개수, 크기, 또는 피치는 상기 다이 범프들의 개수, 크기, 또는 피치와 동일한 시스템.
  15. 제1항에 있어서, 상기 베이스 칩에 부착된 다이를 더 포함하고, 상기 다이는 복수의 범프를 포함하고, 상기 다이의 범프들은 상기 베이스 칩의 범프들과 동일한 크기를 갖지만, 상기 다이는 상기 베이스 칩보다 적은 개수의 범프들을 포함하는, 시스템.
  16. 제1항에 있어서, 상기 베이스 칩은 복수의 베이스 칩 범프를 포함하고, 상기 베이스 칩은,
    상기 복수의 베이스 칩 범프 중 제1범프에 테스트 신호를 송신하고,
    상기 테스트 신호에 응답하여 상기 복수의 베이스 칩 범프 중 제2범프로부터 복귀 신호를 수신하고,
    상기 복귀 신호가 상기 제2범프로부터 수신되면, 상기 크로스바 스위치의 신호 라인을 상기 제2범프의 저장된 위치에 결합하게끔 상기 제2범프의 위치를 저장하도록 구성된 회로를 더 포함하는, 시스템.
  17. 모듈형 집적 회로를 제공하는 방법으로서,
    제1 다이를 베이스 칩의 제1 부착 슬롯에 결합하고 제2 다이를 상기 베이스 칩의 제2 부착 슬롯에 결합하는 단계로서, 상기 베이스 칩은 상기 제1 및 제2 부착 슬롯들에 각각 결합된 제1 프로그래밍가능 크로스바 스위치와 제2 프로그래밍가능 크로스바 스위치를 포함하는, 상기 결합하는 단계;
    상기 베이스 칩의 금속 접촉부들의 제1어레이와 제1 다이 접촉부들 간의 접속성 및 상기 베어스 칩의 금속 접촉부들의 제2어레이와 제2 다이 접촉부들 간의 접속성을 결정하여 정렬 데이터를 생성하는 단계;
    상기 제1 및 제2 프로그래밍가능 크로스바 스위치의 각 메모리 소자들에서, 상기 제1 및 제2 프로그래밍가능 크로스바 스위치를 위한 구성 데이터를 수신하는 단계; 및
    수신된 상기 구성 데이터와 생성된 상기 정렬 데이터에 기초하여 상기 제1 및 제2 프로그래밍가능 크로스바 스위치의 신호 채널들을 프로그래밍하는 단계를 포함하는, 모듈형 집적 회로를 제공하는 방법.
  18. 제17항에 있어서, 상기 제1 다이 접촉부들은 복수의 제1 다이 면 범프를 포함하고, 상기 금속 접촉부들의 제1어레이는, 상기 제1 다이 면 범프들의 피치보다 미세한 피치를 갖는 베이스 칩 면 범프들의 제1어레이를 포함하는, 모듈형 집적 회로를 제공하는 방법.
  19. 제18항에 있어서, 상기 제1 다이를 상기 제1 부착 슬롯에 결합하는 단계는, 상기 제1 다이 면 범프들 중 적어도 하나가 상기 제1어레이로부터 상기 베이스 칩 면 범프들 중 적어도 두 개와 물리적으로 접촉하도록 상기 제1 다이를 상기 베이스 칩 상에 배치하는 단계를 포함하는, 모듈형 집적 회로를 제공하는 방법.
  20. 제17항에 있어서, 상기 베이스 칩의 금속 접촉부들의 제1어레이와 상기 제1 다이 접촉부들 간의 접속성을 결정하는 단계는, 전기적으로 접속된 범프들의 제1 세트를 결정하는 단계를 포함하고, 상기 방법은,
    테스트 신호를 상기 베이스 칩 면 범프들의 제1어레이의 범프들 중 하나에 송신하는 단계;
    상기 테스트 신호에 응답하여 상기 베이스 칩 면 범프들의 제1어레이의 나머지 범프들 중 하나 이상의 범프로부터 복귀 신호를 수신하는 단계; 및
    복귀 신호를 송신한 상기 하나 이상의 범프를 상기 전기적으로 접속된 범프들의 제1 세트 내로 그룹화하는 단계를 포함하는, 모듈형 집적 회로를 제공하는 방법.
  21. 제20항에 있어서, 전기적으로 접속된 범프들의 제2 세트를 결정하는 단계를 더 포함하는, 모듈형 집적 회로를 제공하는 방법.
  22. 제21항에 있어서, 상기 제1 프로그래밍가능 크로스바 스위치의 신호 채널들을 프로그래밍하는 단계는, 상기 전기적으로 접속된 범프들의 제1 및 제2 세트들 중 하나에 있는 개별적인 범프들을 상기 제1 다이의 제1 신호 라인으로 함께 경로설정하고, 상기 전기적으로 접속된 범프들의 제1 및 제2 세트들 중 나머지 하나에 있는 개별적인 범프들을 상기 제1 다이의 제2 신호 라인으로 함께 경로설정하는 단계를 포함하는, 모듈형 집적 회로를 제공하는 방법.
  23. 제22항에 있어서, 상기 베이스 칩의 금속 접촉부들의 제1어레이와 상기 제1 다이 접촉부들 간의 접속성을 결정하는 단계는 전기적으로 접속된 범프들의 제1 세트를 결정하는 단계를 포함하고, 상기 방법은,
    상기 제1어레이의 한 쌍의 인접하는 범프들을 식별하는 단계;
    상기 한 쌍의 범프들 중 하나를, 상기 한 쌍의 범프들 중 나머지 하나를 포함하는 하나 이상의 이웃하는 범프들이 접지되는 동안, 전압 신호 또는 전류 신호에 의해 구동하는 단계;
    상기 범프들 중 상기 나머지 하나에서 전압 또는 전류 변화를 측정하는 단계; 및
    측정된 상기 전압 또는 전류 변화에 기초하는 상기 한 쌍의 범프들 간의 단락 결정에 응답하여 상기 한 쌍의 범프들을 상기 제1 세트 내에 그룹화하는 단계를 포함하는, 모듈형 집적 회로를 제공하는 방법.
  24. 제23항에 있어서, 상기 어레이에서의 인접하는 범프들의 나머지 쌍들에 대하여 상기 구동하는 단계와 상기 측정하는 단계를 반복하여 전기적으로 접속된 범프들의 하나 이상의 추가 세트를 결정하는 단계를 더 포함하는, 모듈형 집적 회로를 제공하는 방법.
  25. 제17항에 있어서, 상기 베이스 칩의 금속 접촉부들과 상기 제1 다이 접촉부들은, 상기 제1 다이 면 범프들의 개별적인 범프들과 상기 베이스 칩 면 범프들의 개별적인 범프들 간의 일대일 접속을 위해 구성된 베이스 칩 면 범프들과 제1 다이 면 범프를 각각 포함하는, 모듈형 집적 회로를 제공하는 방법.
  26. 제25항에 있어서, 상기 베이스 칩의 금속 접촉부들의 제1어레이와 상기 제1 다이 접촉부들 간의 접속성을 결정하는 단계는,
    상기 베이스 칩 면 범프들 중에서 선택되는 제1범프에 테스트 신호를 송신하는 단계;
    상기 테스트 신호에 응답하여 상기 베이스 칩 면 범프들 중에서 선택되는 제2범프에서 복귀 신호를 수신하는 단계; 및
    상기 복귀 신호의 수신에 응답하여 상기 제2범프를 전기적으로 접속된 범프 로서 지정하는 단계를 포함하는, 모듈형 집적 회로를 제공하는 방법.
  27. 제17항에 있어서, 상기 제1 다이를 상기 제1 부착 슬롯으로부터 결합해제하는 단계;
    제3 다이를 상기 제1 부착 슬롯에 결합하는 단계;
    상기 금속 접촉부들의 제1어레이와 제3 다이 접촉부들 간의 접속성을 결정하여 새로운 정렬 데이터를 생성하는 단계;
    상기 제1 및 제2 프로그래밍가능 크로스바 스위치를 위한 새로운 구성 데이터를 수신하는 단계; 및
    수신된 상기 새로운 구성 데이터와 생성된 상기 새로운 정렬 데이터에 기초하여 상기 제1 및 제2 프로그래밍가능 크로스바 스위치의 신호 채널들을 프로그래밍하는 단계를 더 포함하는, 모듈형 집적 회로를 제공하는 방법.
KR1020177000373A 2014-06-23 2015-06-23 모듈형 적층 집적 회로를 제조하기 위한 시스템 및 방법 KR101949618B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201462015530P 2014-06-23 2014-06-23
US62/015,530 2014-06-23
US201462058372P 2014-10-01 2014-10-01
US62/058,372 2014-10-01
PCT/US2015/037233 WO2015200351A1 (en) 2014-06-23 2015-06-23 System and methods for producing modular stacked integrated circuits

Publications (2)

Publication Number Publication Date
KR20170016450A true KR20170016450A (ko) 2017-02-13
KR101949618B1 KR101949618B1 (ko) 2019-02-18

Family

ID=54938745

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177000373A KR101949618B1 (ko) 2014-06-23 2015-06-23 모듈형 적층 집적 회로를 제조하기 위한 시스템 및 방법

Country Status (5)

Country Link
US (1) US9842784B2 (ko)
EP (1) EP3158839B1 (ko)
KR (1) KR101949618B1 (ko)
CN (1) CN106664812B (ko)
WO (1) WO2015200351A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9514093B2 (en) * 2014-09-26 2016-12-06 Intel Corporation Method and apparatus for stacking core and uncore dies having landing slots
KR102491103B1 (ko) 2018-02-06 2023-01-20 삼성전자주식회사 반도체 패키지 및 그 제조방법
US10573803B1 (en) * 2018-08-21 2020-02-25 Semiconductor Components Industries, Llc Current sensor packages with through hole in semiconductor
CN111741601B (zh) * 2020-07-09 2021-07-30 复旦大学 一种通用的可配置的有源基板电路结构
CN115859901B (zh) * 2023-02-28 2023-05-16 湖北芯擎科技有限公司 Pcb走线换层设计方法、装置、计算机设备及存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040072645A (ko) * 2001-12-05 2004-08-18 아르보 컴퍼니 엘엘피 하이브리드 스택형 직접 회로 다이 소자들을 포함한재구성 가능 프로세서 모듈
JP2011128159A (ja) * 2009-12-18 2011-06-30 Tektronix Inc 信号測定方法及び装置
US20140091819A1 (en) * 2012-09-28 2014-04-03 Xilinx, Inc. Method of testing a semiconductor structure

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6425101B1 (en) * 1998-10-30 2002-07-23 Infineon Technologies North America Corp. Programmable JTAG network architecture to support proprietary debug protocol
US6262594B1 (en) * 1999-11-05 2001-07-17 Ati International, Srl Apparatus and method for configurable use of groups of pads of a system on chip
US8124429B2 (en) 2006-12-15 2012-02-28 Richard Norman Reprogrammable circuit board with alignment-insensitive support for multiple component contact types
US7872357B2 (en) * 2008-03-05 2011-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. Protection for bonding pads and methods of formation
US8648615B2 (en) * 2010-06-28 2014-02-11 Xilinx, Inc. Testing die-to-die bonding and rework
WO2013004836A1 (en) * 2011-07-06 2013-01-10 Imec Test access architecture for interposer-based 3d die stacks
WO2013077882A1 (en) * 2011-11-23 2013-05-30 Intel Corporation Current tests for i/o interface connectors
US9647668B2 (en) * 2012-01-13 2017-05-09 Altera Corporation Apparatus for flexible electronic interfaces and associated methods

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040072645A (ko) * 2001-12-05 2004-08-18 아르보 컴퍼니 엘엘피 하이브리드 스택형 직접 회로 다이 소자들을 포함한재구성 가능 프로세서 모듈
JP2011128159A (ja) * 2009-12-18 2011-06-30 Tektronix Inc 信号測定方法及び装置
US20140091819A1 (en) * 2012-09-28 2014-04-03 Xilinx, Inc. Method of testing a semiconductor structure

Also Published As

Publication number Publication date
EP3158839A4 (en) 2018-02-21
KR101949618B1 (ko) 2019-02-18
CN106664812A (zh) 2017-05-10
EP3158839A1 (en) 2017-04-26
EP3158839B1 (en) 2020-12-16
US9842784B2 (en) 2017-12-12
CN106664812B (zh) 2019-07-23
US20170062294A1 (en) 2017-03-02
WO2015200351A1 (en) 2015-12-30

Similar Documents

Publication Publication Date Title
KR101949618B1 (ko) 모듈형 적층 집적 회로를 제조하기 위한 시스템 및 방법
US6906407B2 (en) Field programmable gate array assembly
US10867979B2 (en) Circuit mounting structure and lead frame for system in package (SIP) devices
US8993385B1 (en) Method to construct a 3D semiconductor device
US7034386B2 (en) Thin planar semiconductor device having electrodes on both surfaces and method of fabricating same
EP1587141B1 (en) Method and apparatus involving capacitively coupled communication within a stack of laminated chips
US7855463B2 (en) Method for producing a circuit module comprising at least one integrated circuit
US8373439B2 (en) 3D semiconductor device
US9577642B2 (en) Method to form a 3D semiconductor device
US6991947B1 (en) Hybrid semiconductor circuit with programmable intraconnectivity
US20010009032A1 (en) Structure having multiple levels of programmable integrated circuits for interconnecting electronic components
US20030199119A1 (en) High performance sub-system design and assembly
CN104350595A (zh) 克服分划板区域限制的大型硅中介板
US8362800B2 (en) 3D semiconductor device including field repairable logics
US20120193621A1 (en) 3d semiconductor device
JP2009506476A (ja) 自己識別型積層ダイ半導体構成要素
US10062668B2 (en) Semiconductor electronic device with improved testing features and corresponding packaging method
CN103797570A (zh) 接触电性连接至位于晶圆的划片线上的测试访问接口的半导体芯片的方法、装置以及系统
US8427200B2 (en) 3D semiconductor device
US20190273073A1 (en) Service module for sip devices
KR20150144791A (ko) Ic 다이들 및 전압 튜너들을 갖는 반도체 패키지
US20150162318A1 (en) Chip, chip package and die
CN102879720A (zh) 无源插件的测试方案和装置
US6064219A (en) Modular test chip for multi chip module
US7208758B2 (en) Dynamic integrated circuit clusters, modules including same and methods of fabricating

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant