JP2023124567A - テストボード及び半導体デバイスの製造方法 - Google Patents

テストボード及び半導体デバイスの製造方法 Download PDF

Info

Publication number
JP2023124567A
JP2023124567A JP2022028395A JP2022028395A JP2023124567A JP 2023124567 A JP2023124567 A JP 2023124567A JP 2022028395 A JP2022028395 A JP 2022028395A JP 2022028395 A JP2022028395 A JP 2022028395A JP 2023124567 A JP2023124567 A JP 2023124567A
Authority
JP
Japan
Prior art keywords
jumper
pin
jumper pin
current path
test board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022028395A
Other languages
English (en)
Inventor
英明 村上
Hideaki Murakami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2022028395A priority Critical patent/JP2023124567A/ja
Priority to TW111127546A priority patent/TWI802473B/zh
Priority to CN202210931691.1A priority patent/CN116705762A/zh
Priority to US17/898,998 priority patent/US20230273239A1/en
Publication of JP2023124567A publication Critical patent/JP2023124567A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0483—Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Environmental & Geological Engineering (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

【課題】２種類の半導体デバイスに対するテストにおいて、共通のテストボードを使用する。【解決手段】一の実施形態に係るテストボードは、基板と、この基板に搭載され、半導体デバイスを装着可能に構成されたソケットと、このソケットに装着された半導体デバイスの第１端子に接触可能な第１コネクタピンと、この第１コネクタピンに、電圧又は信号を供給可能な複数の外部端子と、を備える。また、このテストボードは、第１コネクタピンと複数の外部端子のうちの一つとの間に電気的に接続可能な第１電流経路及び第２電流経路を含む。第１電流経路は、第１回路素子を含む。第２電流経路は、第１回路素子と異なる第２回路素子を含み、又は、回路素子を含まない。また、このテストボードは、上記第１電流経路及び上記第２電流経路の一方を介して、第１コネクタピンを複数の外部端子のうちの一つに電気的に接続可能な第１接続機構を備える。【選択図】図３

Description

本実施形態は、テストボード及び半導体デバイスの製造方法に関する。
半導体デバイスとして、例えば、ｅＭＭＣ（embedded Multimedia Card），ＵＦＳ（Universal Flash Storage）等が知られている。これら半導体デバイスの製造工程では、良品・不良品を選別する等の目的で、種々のテストが実行される。
テストに際しては、一又は複数の半導体デバイスをテストボードに装着し、テストボードを、一定の条件下、例えば高温、高湿、又はその両方の環境下等に設置して、半導体デバイスの端子に、電圧、信号等を供給する。
尚、テストに際しては、例えば、半導体デバイスの電圧供給用の端子と、信号供給用の端子とに、異なる回路素子を接続したり、一方の端子のみに回路素子を接続したりする場合がある。
米国特許出願公開第２０１９／０１２０８７４号明細書 米国特許出願公開第２００８／００４３９２９号明細書 米国特許第１１１５２０７７号明細書
２種類の半導体デバイスの間で、端子の配置が共通する場合がある。例えば、上述したｅＭＭＣ，ＵＦＳの間では、端子の配置が共通である。この様な場合、一方の半導体デバイスに対するテストと、他方の半導体デバイスに対するテストとで、共通のテストボードを使用したい場合がある。
一の実施形態に係るテストボードは、基板と、この基板に搭載され、半導体デバイスを装着可能に構成されたソケットと、このソケットに装着された半導体デバイスの第１端子に接触可能な第１コネクタピンと、この第１コネクタピンに、電圧又は信号を供給可能な複数の外部端子と、を備える。また、このテストボードは、第１コネクタピンと複数の外部端子のうちの一つとの間に電気的に接続可能な第１電流経路及び第２電流経路を含む。第１電流経路は、第１回路素子を含む。第２電流経路は、第１回路素子と異なる第２回路素子を含み、又は、回路素子を含まない。また、このテストボードは、上記第１電流経路及び上記第２電流経路の一方を介して、第１コネクタピンを複数の外部端子のうちの一つに電気的に接続可能な第１接続機構を備える。
この様なテストボードは、２種類の半導体デバイスのテストに、共通して使用することが可能である。例えば、一方の半導体デバイスのテストに際しては、半導体デバイスの第１端子を、抵抗等の第１回路素子を介して、外部端子に接続することが可能である。また、他方の半導体デバイスのテストに際しては、半導体デバイスの第１端子を、抵抗等の第１回路素子を介さずに、又は、キャパシタ等の他の回路素子を介して、外部端子に接続することが可能である。
半導体デバイス１０の構成を示す模式的な斜視図である。 半導体デバイス１０の裏面１２を示す模式的な下面図である。 テストボード１００の構成を示す模式的な平面図である。 ソケット１２０の構成を示す模式的な斜視図である。 ジャンパスイッチ１７１の構成を示す模式的な平面図である。 ジャンパスイッチ１７１の構成を示す模式的な斜視図である。 ジャンパスイッチ１７１の構成を示す模式的な斜視図である。 テストボード１００を利用したテスト方法について説明するための模式的なフローチャートである。 テストボード２００の構成を示す模式的な平面図である。 テストボード２００の構成を示す模式的な斜視図である。 テストボード２００の構成を示す模式的な回路図である。 テストボード３００の構成を示す模式的な回路図である。 テストボード４００の構成を示す模式的な回路図である。 テストボード５００の構成を示す模式的な回路図である。 ジャンパスイッチ６７１の構成を示す模式的な平面図である。 ジャンパスイッチ６７１の構成を示す模式的な平面図である。 テストボード６００の構成を示す模式的な回路図である。 ジャンパスイッチ７７１の構成を示す模式的な平面図である。 ジャンパスイッチ７７１の構成を示す模式的な平面図である。 テストボード７００の構成を示す模式的な回路図である。 テストボード８００の構成を示す模式的な回路図である。
一方の半導体デバイスに対するテストと、他方の半導体デバイスに対するテストとで、共通のテストボードを使用したい場合がある。
しかしながら、この様な２種類の半導体デバイスの間では、端子の配置が共通であっても、各端子に割り当てられた機能が異なる場合がある。例えば、一方の半導体デバイスでは、ある位置に設けられた端子が電圧の供給に用いられるとしても、他方の半導体デバイスでは、この位置に設けられた端子が信号の供給に用いられる場合がある。
この様な場合、どの端子に回路素子を接続すべきかが異なったり、どの端子にどの回路素子を接続すべきかが異なったりしてしまい、共通のテストボードを使用することが難しい場合がある。例えば、半導体デバイスの電源電圧の入力用の端子には回路素子を接続せず、且つ、データ信号の入力用の端子には抵抗素子を接続したい場合がある。また、その他の端子には、キャパシタを接続したい場合がある。尚、以下の説明では、抵抗、キャパシタ、インダクタ、発光ダイオード若しくはその他のダイオード、又は、これら以外の回路素子を、単に「回路素子」と呼ぶ場合がある。また、抵抗及びキャパシタ等、２種類の異なる回路素子に言及する場合に、その一方を「第１回路素子」、他方を「第２回路素子」等と呼ぶ場合がある。
［半導体デバイス１０］
次に、種々のテストの対象となる半導体デバイス１０を例示する。図１は、半導体デバイス１０の構成を示す模式的な斜視図である。図２は、半導体デバイス１０の裏面１２を示す模式的な下面図である。
半導体デバイス１０は、例えば、上記ｅＭＭＣであっても良いし、上記ＵＦＳであっても良い。尚、図１及び図２には、ｅＭＭＣ又はＵＦＳを例示しているが、本明細書で言うところの「半導体デバイス」は、ｅＭＭＣ及びＵＦＳに限られない。
図１には、半導体デバイス１０の表面１１を例示している。図２には、半導体デバイス１０の裏面１２を例示している。半導体デバイス１０の裏面１２には、複数の端子１３が設けられている。これら複数の端子１３の一部は、半導体デバイス１０内部の回路に電源電圧ＶＣＣ，ＶＣＣＱを供給する、電圧供給用の端子として機能する。また、これら複数の端子１３の一部は、半導体デバイス１０内部の回路に接地電圧ＶＳＳを供給する、電圧供給用の端子として機能する。また、これら複数の端子１３の一部は、半導体デバイス１０内部の回路にデータ信号ＤＱ０～ＤＱ７を供給する、信号供給用の端子として機能する。また、これら複数の端子１３の一部は、半導体デバイス１０内部の回路に制御信号を供給する、信号供給用の端子として機能する。また、これら複数の端子１３の一部には、機能が割り当てられていない。
上述の通り、ｅＭＭＣ，ＵＦＳの間では、端子１３の配置が共通である。例えば、半導体デバイス１０がｅＭＭＣである場合であっても、ＵＦＳである場合であっても、端子１３は、図２に例示する様に、Ｘ方向及びＹ方向に、略マトリクス状に並ぶ。図２の例では、半導体デバイス１０の裏面１２に、１５４個の端子１３が設けられている。
ただし、半導体デバイス１０が、ｅＭＭＣである場合と、ＵＦＳである場合とでは、各端子１３に割り当てられた機能が異なる。例えば、半導体デバイス１０がｅＭＭＣである場合、図２に例示する端子１３ａは、信号供給用の端子として機能する。一方、半導体デバイス１０がＵＦＳである場合、図２に例示する端子１３ａは、電圧供給用の端子として機能する。
［テストボード］
次に、各実施形態に係るテストボードを、図面を参照して詳細に説明する。尚、以下の実施形態はあくまでも一例であり、本発明を限定する意図で示されるものではない。また、以下の図面は模式的なものであり、説明の都合上、一部の構成等が省略される場合がある。また、複数の実施形態について共通する部分には同一の符号を付し、説明を省略する場合がある。
［第１実施形態］
上述の通り、半導体デバイス１０の種類が異なる場合、半導体デバイス１０の各端子１３（図２）に割り当てられた機能が異なる場合がある。従って、例えば、ｅＭＭＣに対してテストを実行する場合と、ＵＦＳに対してテストを実行する場合とでは、どの端子１３（図２）にどの電圧を供給するのかが異なる。また、どの端子１３（図２）に抵抗素子Ｒ等の回路素子を接続すべきかが異なる。
そこで、第１実施形態に係るテストボード１００は、どの端子１３（図２）にどの電圧を供給するのか、調整可能に構成されている。また、どの端子１３（図２）に回路素子を接続するのか、調整可能に構成されている。以下、この点について説明する。
図３は、第１実施形態に係るテストボード１００の構成を示す模式的な平面図である。図４は、テストボード１００に搭載されたソケット１２０の構成を示す模式的な斜視図である。図５は、テストボード１００に搭載されたジャンパスイッチ１７１の構成を示す模式的な平面図である。図６及び図７は、テストボード１００に搭載されたジャンパスイッチ１７１の構成を示す模式的な斜視図である。
図３に示す様に、テストボード１００は、基板１１０と、基板１１０に搭載されたソケット１２０と、ソケット１２０に設けられた複数のコネクタピン１３０と、これら複数のコネクタピン１３０に電源電圧ＶＣＣ又は接地電圧ＶＳＳを供給可能な２つの外部端子１６０と、を備える。
基板１１０は、例えば、プリント配線基板等であっても良い。
ソケット１２０は、図１及び図２を参照して説明した様な半導体デバイス１０を装着可能に構成されている。テストボード１００の使用に際しては、例えば図４に示す様に、半導体デバイス１０の裏面１２がソケット１２０側となる様に、半導体デバイス１０をソケット１２０に装着する。
コネクタピン１３０（図３）は、それぞれ、基板１１０上に設けられた複数の配線に電気的に接続されている。コネクタピン１３０は、例えば図２及び図３に例示する様に、半導体デバイス１０の裏面１２に設けられた複数の端子１３に対応するパターンで、ソケット１２０に設けられている。従って、例えば図４に示す様に半導体デバイス１０をソケット１２０に装着すると、半導体デバイス１０の裏面１２に設けられた複数の端子１３が、それぞれ、ソケット１２０に設けられた複数のコネクタピン１３０と接触する。
外部端子１６０（図３）は、それぞれ、基板１１０上に設けられた配線等を介して、コネクタピン１３０に電気的に接続可能に構成されている。尚、図示の例では、電源電圧ＶＣＣが供給される外部端子１６０を、外部端子１６０（ＶＣＣ）として示している。また、接地電圧ＶＳＳが供給される外部端子１６０を、外部端子１６０（ＶＳＳ）として示している。
また、図３に示す様に、テストボード１００は、複数のコネクタピン１３０と外部端子１６０との間に電気的に接続可能な電流経路として、複数の電流経路１４０，１５０を備える。これら複数の電流経路１４０，１５０は、それぞれ、複数の（例えば１５４個の）コネクタピン１３０に対応して、複数（例えば１５４個ずつ）設けられている。電流経路１４０は、回路素子として、抵抗素子Ｒを含む。電流経路１５０は、回路素子を含まない。
また、図３に示す様に、テストボード１００は、複数のコネクタピン１３０に対応して設けられた複数の接続機構１７０を備える。接続機構１７０は、コネクタピン１３０を、外部端子１６０（ＶＣＣ）に電気的に接続することも出来るし、外部端子１６０（ＶＳＳ）に電気的に接続することも出来る。また、接続機構１７０は、コネクタピン１３０を、電流経路１４０を介して外部端子１６０に接続することも出来るし、電流経路１５０を介して外部端子１６０に接続することも出来る。
第１実施形態に係る接続機構１７０は、それぞれ、２つのジャンパスイッチ１７１を備える。ジャンパスイッチ１７１は、例えば図５及び図６に示す様に、基板１１０上に設けられたジャンパポスト１７２と、ジャンパポスト１７２に設けられた３つのジャンパピン１７３と、２つのジャンパピン１７３の外周面に接触可能なジャンパプラグ１７４と、を備える。図示の例において、ジャンパポスト１７２は、Ｘ方向を長手方向としている。また、３つのジャンパピン１７３は、Ｘ方向に並び、それぞれ、Ｚ方向に延伸している。ジャンパプラグ１７４は、金属板１７５と、この金属板１７５の外周面を覆う樹脂等のカバー１７６と、を備える。金属板１７５は、Ｘ方向に隣り合う２つのジャンパピン１７３を取り囲み、且つ、残り１つのジャンパピン１７３を取り囲まない様に、四角筒状に折り曲げられている。金属板１７５の内周面は、Ｘ方向に隣り合う２つのジャンパピン１７３の、一方の外周面に接触する部分を備える。また、金属板１７５の内周面は、Ｘ方向に隣り合う２つのジャンパピン１７３の、他方の外周面に接触する部分を備える。例えば図６に示す様に、２つのジャンパピン１７３にジャンパプラグ１７４を取り付けることが可能である。また、図７に示す様に、ジャンパピン１７３からジャンパプラグ１７４を引き抜くことも可能である。
尚、図５～図７に例示する構成は、Ｘ方向とＹ方向とを入れ替えて使用することも可能である。
図３には、接続機構１７０に含まれる２つのジャンパスイッチ１７１ａ，１７１ｂを例示している。
ジャンパスイッチ１７１ａは、ジャンパピン１７３ａ，１７３ｂ，１７３ｃと、ジャンパプラグ１７４ａと、を備える。ジャンパピン１７３ａは、抵抗素子Ｒを含む電流経路１４０を介して、コネクタピン１３０に電気的に接続されている。ジャンパピン１７３ｂは、回路素子を含まない電流経路１５０を介して、コネクタピン１３０に電気的に接続されている。ジャンパピン１７３ｃは、ジャンパピン１７３ａ，１７３ｂに対応して設けられており、ジャンパピン１７３ａ，１７３ｂの間に配置されている（図５参照）。ジャンパプラグ１７４ａは、ジャンパピン１７３ａ，１７３ｂの一方を、ジャンパピン１７３ｃに電気的に接続することが可能である。
ジャンパスイッチ１７１ｂは、ジャンパピン１７３ｄ，１７３ｅ，１７３ｆと、ジャンパプラグ１７４ｂと、を備える。ジャンパピン１７３ｄは、外部端子１６０（ＶＣＣ）に電気的に接続されている。ジャンパピン１７３ｅは、外部端子１６０（ＶＳＳ）に電気的に接続されている。ジャンパピン１７３ｆは、ジャンパピン１７３ｄ，１７３ｅに対応して設けられており、ジャンパピン１７３ｄ，１７３ｅの間に配置されている（図５参照）。ジャンパピン１７３ｆは、ジャンパピン１７３ｃに電気的に接続されている。ジャンパプラグ１７４ｂは、ジャンパピン１７３ｄ，１７３ｅの一方を、ジャンパピン１７３ｆに電気的に接続することが可能である。
［テスト方法］
上述の通り、半導体デバイス１０には、種々のテストが実行される。以下の例では、ＨＡＳＴ（High Accelerated temperature and humidity Stress Test）について例示する。ただし、本明細書で言うところの「テスト」は、ＨＡＳＴに限られない。
図８は、テストボード１００を利用したテスト方法について説明するための模式的なフローチャートである。
このテスト方法では、例えば、半導体デバイス１０の種類及びテストの種類に応じて、ジャンパピン１７３にジャンパプラグ１７４を取り付ける（ステップＳ１０１）。ＨＡＳＴの例では、例えば、電源電圧ＶＣＣを供給する端子１３を、抵抗素子Ｒを介さずに、（電流経路１５０を介して、）外部端子１６０（ＶＣＣ）に電気的に接続する。また、例えば、接地電圧ＶＳＳを供給する端子１３を、抵抗素子Ｒを介さずに、（電流経路１５０を介して、）外部端子１６０（ＶＳＳ）に電気的に接続する。また、例えば、データ信号ＤＱ０，ＤＱ２，ＤＱ４，ＤＱ６を供給する端子１３を、抵抗素子Ｒを介して、（電流経路１４０を介して、）外部端子１６０（ＶＣＣ）に電気的に接続する。また、例えば、データ信号ＤＱ１，ＤＱ３，ＤＱ５，ＤＱ７を供給する端子１３を、抵抗素子Ｒを介して、（電流経路１４０を介して、）外部端子１６０（ＶＳＳ）に電気的に接続する。また、例えば、機能が割り当てられていない端子１３は、外部端子１６０に接続しない。尚、この様な端子１３に対応する接続機構１７０においては、ジャンパプラグ１７４を取り外しておいても良い。
次に、図４を参照して説明した様に、半導体デバイス１０を、テストボード１００にセットする（ステップＳ１０２）。次に、例えば、テストボード１００を、テスト装置にセットする（ステップＳ１０３）。次に、例えば、テストを実行する（ステップＳ１０４）。ＨＡＳＴの例では、半導体デバイス１０を高温高湿環境下に置き、この状態で、各端子１３（図２）に、所定時間の間、固定電圧を供給する。次に、例えば、テストボード１００を、テスト装置から取り外す（ステップＳ１０５）。次に、例えば、半導体デバイス１０を、テストボード１００から取り外す（ステップＳ１０６）。次に、テスタによって半導体デバイス１０を測定する（ステップＳ１０７）。例えば、半導体デバイス１０に対してデータの読出や書込を行い、半導体デバイス１０が正常に動作するか否かを確認する。
［第２実施形態］
図３を参照して説明した様に、第１実施形態に係るテストボード１００においては、基板１１０上に、一つのソケット１２０が設けられている。しかしながら、この様な構成はあくまでも例示である。例えば、基板１１０上には、複数のソケット１２０を設けることも可能である。以下、この様な構造の一例を示す。
図９は、第２実施形態に係るテストボード２００の構成を示す模式的な平面図である。図１０は、テストボード２００の構成を示す模式的な斜視図である。図１１は、テストボード２００の構成を示す模式的な回路図である。
図９及び図１０に示す様に、第２実施形態に係るテストボード２００は、基板１１０と、基板１１０に搭載された複数のソケット１２０と、を備える。図９及び図１０の例では、基板１１０上に、Ｘ方向に５個、Ｙ方向に５個、計２５個のソケット１２０が設けられている。また、各ソケット１２０に対応する位置には、図３を参照して例示した様に、複数のコネクタピン１３０が設けられている。図１１に示す様に、これら複数のコネクタピン１３０は、複数のソケット１２０の間で、電気的に共通に接続されている。例えば、テストボード２００は、複数の（図３の例では１５４個の）コネクタピン１３０に対応して設けられた複数の（例えば１５４本の）配線Ｗ０を備える。尚、図１１中には、電源電圧ＶＣＣが供給される配線Ｗ０を、配線Ｗ０（ＶＣＣ）として示している。同様に、接地電圧ＶＳＳが供給される配線Ｗ０、及び、データ信号ＤＱ０，ＤＱ１，ＤＱ７が供給される配線Ｗ０を、それぞれ、配線Ｗ０（ＶＳＳ），Ｗ０（ＤＱ０），Ｗ０（ＤＱ１），Ｗ０（ＤＱ７）として示している。これら複数の配線Ｗ０は、それぞれ、各ソケット１２０に対応する複数のコネクタピン１３０に、共通に接続されている。例えば、配線Ｗ０（ＤＱ０）は、各ソケット１２０のデータ信号ＤＱ０に対応するコネクタピン１３０に接続されている。即ち、図９及び図１０に示すように、基板１１０上に計２５個のソケット１２０が設けられている場合、配線Ｗ０（ＤＱ０）は、２５個のコネクタピン１３０に共通に接続されている。
また、図９及び図１０には、ジャンパブロック２７０ａ，２７０ｂを例示している。ジャンパブロック２７０ａは、図３を参照して説明した複数の（例えば１５４個の）ジャンパスイッチ１７１ａを含む。ジャンパブロック２７０ｂは、図３を参照して説明した複数の（例えば１５４個の）ジャンパスイッチ１７１ｂを含む。
また、図１１には、外部端子１６０（ＶＣＣ）と外部端子１６０（ＶＳＳ）との間に直列に接続された電圧源Ｖ及びヒューズＦを例示している。図示の例において、ヒューズＦは、電圧源Ｖと外部端子１６０（ＶＣＣ）との間の電流経路に設けられている。
尚、その他の点において、第２実施形態に係るテストボード２００は、第１実施形態に係るテストボード１００と同様に構成されている。
［第３実施形態］
図１１に示す様に、第２実施形態に係るテストボード２００においては、配線Ｗ０と外部端子１６０との間に電気的に接続可能な電流経路として、抵抗素子Ｒを含む電流経路１４０と、回路素子を含まない電流経路１５０と、の２つが設けられている。しかしながら、この様な構成は、あくまでも例示である。例えば、配線Ｗ０と外部端子１６０との間の電流経路は、３つ以上でも良い。また、これら複数の電流経路は、回路素子を含んでいても良いし、含んでいなくても良い。また、これら複数の電流経路に設けられる回路素子は、抵抗素子Ｒでも良いし、キャパシタＣでも良いし、その他の回路素子（例えば、インダクタＬ、発光ダイオードＬＥＤ若しくはその他のダイオードＤ、又は、これら以外の回路素子。以下同様。）であっても良い。以下、この様な構造の一例を示す。
図１２は、第３実施形態に係るテストボード３００の構成を示す模式的な回路図である。テストボード３００は、基本的には、テストボード２００と同様に構成されている。
ただし、テストボード３００は、電流経路１４０，１５０に加えて、複数のコネクタピン１３０にそれぞれ電気的に接続された複数の電流経路３４０を備える。電流経路３４０は、回路素子として、キャパシタＣを含む。
また、テストボード３００は、接続機構１７０のかわりに、接続機構３７０を備える。接続機構３７０は、基本的には、接続機構１７０と同様に構成されている。ただし、接続機構３７０は、ジャンパスイッチ１７１ａのかわりに、ジャンパスイッチ３７１ａを備える。ジャンパスイッチ３７１ａは、基本的には、ジャンパスイッチ１７１ａと同様に構成されている。ただし、ジャンパスイッチ３７１ａは、３本のジャンパピン１７３ａ，１７３ｂ，１７３ｃに加えて、４本目のジャンパピン１７３ｄを備えている。４本目のジャンパピン１７３ｄは、キャパシタＣを含む電流経路３４０を介して、コネクタピン１３０に電気的に接続されている。尚、接続機構３７０に含まれるジャンパプラグ１７４ａは、ジャンパピン１７３ａ，１７３ｂ，１７３ｄのうちの一つを、ジャンパピン１７３ｃに電気的に接続することが可能である。
尚、第３実施形態に係るテストボード３００は、第２実施形態に係るテストボード２００と同様に、複数のソケット１２０を備える。しかしながら、この様な構成は、あくまでも例示である。例えば、第３実施形態に係るテストボード３００は、第１実施形態に係るテストボード１００と同様に、ソケット１２０を一つのみ備えていても良い。
［第４実施形態］
図１２に示す様に、第３実施形態に係るテストボード３００においては、抵抗素子Ｒを含む電流経路１４０と、回路素子を含まない電流経路１５０と、キャパシタＣを含む電流経路３４０とが、配線Ｗ０と外部端子１６０との間に、並列に接続されている。しかしながら、この様な構成は、あくまでも例示である。例えば、配線Ｗ０と外部端子１６０との間には、複数の回路素子が、直列に接続されていても良い。この様な場合、配線Ｗ０と外部端子１６０との間に直列に接続される回路素子の数は、２つでも良いし、３つ以上でも良い。また、直列に接続される回路素子は、抵抗素子Ｒでも良いし、キャパシタＣでも良いし、その他の回路素子であっても良い。以下、この様な構造の一例を示す。
図１３は、第４実施形態に係るテストボード４００の構成を示す模式的な回路図である。テストボード４００は、基本的には、テストボード２００と同様に構成されている。
ただし、テストボード４００は、配線Ｗ０と外部端子１６０との間の電流経路に設けられた配線Ｗ１を備える。配線Ｗ１は、電流経路１４０又は１５０を介して、外部端子１６０に電気的に接続可能に構成されている。
また、テストボード４００は、配線Ｗ０と配線Ｗ１との間に電気的に接続可能な電流経路として、電流経路４４０，４５０を備える。電流経路４４０，４５０は、それぞれ、複数の（例えば１５４本の）配線Ｗ０に対応して、複数（例えば１５４個ずつ）設けられている。電流経路４４０は、回路素子として、キャパシタＣを含む。電流経路４５０は、回路素子を含まない。
また、テストボード４００は、複数のコネクタピン１３０に対応して設けられた複数の接続機構４７０を備える。接続機構４７０は、コネクタピン１３０を、電流経路４４０を介して配線Ｗ１に電気的に接続することも出来るし、電流経路４５０を介して配線Ｗ１に電気的に接続することも出来る。
接続機構４７０は、それぞれ、１つのジャンパスイッチ１７１ｃを備える。
ジャンパスイッチ１７１ｃは、ジャンパピン１７３ｇ，１７３ｈ，１７３ｉと、ジャンパプラグ１７４ｃと、を備える。ジャンパピン１７３ｇは、キャパシタＣを含む電流経路４４０を介して、コネクタピン１３０に電気的に接続されている。ジャンパピン１７３ｈは、回路素子を含まない電流経路４５０を介して、コネクタピン１３０に電気的に接続されている。ジャンパピン１７３ｉは、配線Ｗ１に電気的に接続されている。ジャンパプラグ１７４ｃは、ジャンパピン１７３ｇ，１７３ｈの一方を、ジャンパピン１７３ｉに電気的に接続することが可能である。
尚、第４実施形態に係るテストボード４００は、第２実施形態に係るテストボード２００と同様に、複数のソケット１２０を備える。しかしながら、この様な構成は、あくまでも例示である。例えば、第４実施形態に係るテストボード４００は、第１実施形態に係るテストボード１００と同様に、ソケット１２０を一つのみ備えていても良い。
また、配線Ｗ１と外部端子１６０との間の電流経路は、３つ以上でも良い。また、これら複数の電流経路は、回路素子を含んでいても良いし、含んでいなくても良い。また、これら複数の電流経路に設けられる回路素子は、抵抗素子Ｒでも良いし、キャパシタＣでも良いし、その他の回路素子であっても良い。
同様に、配線Ｗ０と配線Ｗ１との間の電流経路は、３つ以上でも良い。また、これら複数の電流経路は、回路素子を含んでいても良いし、含んでいなくても良い。また、これら複数の電流経路に設けられる回路素子は、抵抗素子Ｒでも良いし、キャパシタＣでも良いし、その他の回路素子であっても良い。
［第５実施形態］
第２実施形態に係るテストボード２００においては、全てのコネクタピン１３０が、接続機構１７０を介して、外部端子１６０に電気的に接続されている。しかしながら、この様な構成は、あくまでも例示である。例えば、一部のコネクタピン１３０に対応する電流経路において、電流経路１４０又は電流経路１５０を省略することも可能である。また、ジャンパスイッチ１７１ａを省略することも可能である。以下、この様な構造の一例を示す。
図１４は、第５実施形態に係るテストボード５００の構成を示す模式的な回路図である。テストボード５００は、基本的には、テストボード２００と同様に構成されている。
ただし、図１４の例では、一部のコネクタピン１３０が、電流経路１５０及びジャンパスイッチ１７１ａを介さずに、外部端子１６０に電気的に接続されている。
この様な構成においては、ジャンパスイッチ１７１ａの数が、各ソケット１２０に対応するコネクタピン１３０の数（例えば１５４個）よりも少ない。また、電流経路１４０，１５０の少なくとも一方の数が、各ソケット１２０に対応するコネクタピン１３０の数よりも少ない。
ここで、テストの対象である半導体デバイス１０の種類、及び、実行するテストの種類が限られている場合等には、基板１１０上に、全てのコネクタピン１３０に対応するジャンパスイッチ１７１ａを設ける必要はない場合がある。
また、この様な構成によれば、図９及び図１０を参照して説明した様なジャンパブロック２７０ａの面積を、削減可能である。また、例えば、基板１１０のサイズが固定である場合には、基板１１０上に、より多くのソケット１２０を搭載することが可能である。
尚、図１４には、第２実施形態に係るテストボード２００から、一部の電流経路１５０及びジャンパスイッチ１７１ａを省略する例を示した。しかしながら、この様な構成は、あくまでも例示である。例えば、第１実施形態に係るテストボード１００（図３）から、一部の電流経路１４０，１５０及びジャンパスイッチ１７１ａを省略することも可能である。また、第３実施形態に係るテストボード３００（図１２）から、一部の電流経路１４０，１５０，３４０、及び、ジャンパスイッチ３７１ａを省略することも可能である。また、第４実施形態に係るテストボード４００（図１３）から、一部の電流経路１４０，１５０，４４０、４５０、及び、ジャンパスイッチ１７１ａ，１７１ｃを省略することも可能である。
また、いずれかの実施形態において、一部のジャンパスイッチ１７１ｂを省略することも可能である。これにより、ジャンパブロック２７０ａの面積だけでなく、ジャンパブロック２７０ｂの面積も削減可能である。
［第６実施形態］
第２実施形態に係るテストボード２００（図１１）は、接続機構１７０中の構成として、２つのジャンパスイッチ１７１を備える。これら２つのジャンパスイッチ１７１は、それぞれ、３つのジャンパピン１７３を含む。しかしながら、この様な構成は、あくまでも例示であり、接続機構１７０中の構成は、適宜調整可能である。例えば、この様なジャンパスイッチ１７１のかわりに、２つのジャンパピンを含むジャンパスイッチを用いることも可能である。以下、この様な構造の一例を示す。
［ジャンパスイッチ］
図１５及び図１６は、第６実施形態に係るジャンパスイッチ６７１の構成を示す模式的な平面図である。図１５及び図１６には、Ｙ方向に並ぶ２つのジャンパスイッチ６７１を例示している。図１５及び図１６では、一方のジャンパスイッチ６７１をジャンパスイッチ６７１ａとして、他方のジャンパスイッチ６７１をジャンパスイッチ６７１ｂとして示している。
ジャンパスイッチ６７１は、基本的には、ジャンパスイッチ１７１と同様に構成されている。
ただし、ジャンパスイッチ６７１は、２つのジャンパピン６７３を備えている。図１５及び図１６では、ジャンパスイッチ６７１ａの一方のジャンパピン６７３をジャンパピン６７３ａとして、他方のジャンパピン６７３をジャンパピン６７３ｂとして示している。また、ジャンパスイッチ６７１ｂの一方のジャンパピン６７３をジャンパピン６７３ｃとして、他方のジャンパピン６７３をジャンパピン６７３ｄとして示している。
また、図１５には、ジャンパプラグ６７４ａを例示している。ジャンパプラグ６７４ａは、Ｙ方向に並ぶ２つのジャンパピン６７３を電気的に接続する際に用いられる。例えば、ジャンパピン６７３ａ，６７３ｃを電気的に接続する際、及び、ジャンパピン６７３ｂ，６７３ｄを電気的に接続する際に用いられる。ジャンパプラグ６７４ａは、金属板６７５ａと、この金属板６７５ａの外周面を覆う樹脂等のカバー６７６ａと、を備える。金属板６７５ａは、Ｙ方向に並ぶ２つのジャンパピン６７３を取り囲み、且つ、それ以外の２つのジャンパピン６７３を取り囲まない様に、四角筒状に折り曲げられている。金属板６７５ａの内周面は、ジャンパピン６７３ａ又はジャンパピン６７３ｂの外周面に接触する部分を備える。また、金属板６７５ａの内周面は、ジャンパピン６７３ｃ又はジャンパピン６７３ｄの外周面に接触する部分を備える。
また、図１６には、ジャンパプラグ６７４ｂを例示している。ジャンパプラグ６７４ｂは、Ｘ方向の位置が異なる２つのジャンパピン６７３を電気的に接続する際に用いられる。例えば、ジャンパピン６７３ａ，６７３ｄを電気的に接続する際、及び、ジャンパピン６７３ｂ，６７３ｃを電気的に接続する際に用いられる。ジャンパプラグ６７４ｂは、金属板６７５ｂと、この金属板６７５ｂの外周面を覆う樹脂等のカバー６７６ｂと、を備える。金属板６７５ｂは、４つのジャンパピン６７３のうち、斜め方向に配置された２つのジャンパピン６７３を取り囲み、且つ、それ以外の２つのジャンパピン６７３を取り囲まない様な形に折り曲げられている。金属板６７５ｂの内周面は、ジャンパピン６７３ａ又はジャンパピン６７３ｂの外周面に接触する部分を備える。また、金属板６７５ｂの内周面は、ジャンパピン６７３ｃ又はジャンパピン６７３ｄの外周面に接触する部分を備える。
尚、図１５及び図１６に例示する構成は、Ｘ方向とＹ方向とを入れ替えて使用することも可能である。
［テストボード］
図１７は、第６実施形態に係るテストボード６００の構成を示す模式的な回路図である。テストボード６００は、基本的には、テストボード２００と同様に構成されている。ただし、テストボード６００は、接続機構１７０のかわりに、接続機構６７０を備える。
接続機構６７０は、図１５及び図１６を参照して説明した２つのジャンパスイッチ６７１ａ，６７１ｂを備える。図１７の例において、ジャンパピン６７３ａは、抵抗素子Ｒを含む電流経路１４０を介して、コネクタピン１３０に電気的に接続されている。ジャンパピン６７３ｂは、回路素子を含まない電流経路１５０を介して、コネクタピン１３０に電気的に接続されている。ジャンパピン６７３ｃは、外部端子１６０（ＶＣＣ）に電気的に接続されている。ジャンパピン６７３ｄは、外部端子１６０（ＶＳＳ）に電気的に接続されている。
ここで、上述の通り、ジャンパスイッチ１７１が３つのジャンパピン１７３を備えているのに対し、ジャンパスイッチ６７１は２つのジャンパピン６７３を備えている。従って、ジャンパスイッチ６７１のＸＹ平面における面積は、ジャンパスイッチ１７１のＸＹ平面における面積よりも小さい。
この様な構成によれば、図９及び図１０を参照して説明した様なジャンパブロック２７０ａ，２７０ｂの面積を、削減可能である。また、例えば、基板１１０のサイズが固定である場合には、基板１１０上に、より多くのソケット１２０を搭載することが可能である。
また、この様な構成によれば、半導体デバイス１０の種類、及び、実行するテストの種類を制限することなく、ジャンパブロック２７０ａ，２７０ｂの面積を削減可能である。また、基板１１０上に、より多くのソケット１２０を搭載することが可能である。
尚、図１７には、第２実施形態に係るテストボード２００において、２つのジャンパピン６７３を備えるジャンパスイッチ６７１を使用する例を示した。しかしながら、この様な構成は、あくまでも例示である。例えば、第１実施形態、第２実施形態、第４実施形態及び第５実施形態に係るテストボード１００，２００，４００，５００（図３、図１１、図１３、図１４）は、接続機構１７０のかわりに、接続機構６７０を備えていても良い。
［第７実施形態］
第２実施形態に係るジャンパスイッチ１７１は、３つのジャンパピン１７３を備える。また、第６実施形態に係るジャンパスイッチ６７１は、２つのジャンパピン６７３を備える。しかしながら、この様な構成は、あくまでも例示である。例えば、一つのジャンパスイッチに、４つ以上のジャンパピンを設けることも可能である。以下、この様な構造の一例を示す。
［ジャンパスイッチ］
図１８及び図１９は、第７実施形態に係るジャンパスイッチ７７１の構成を示す模式的な平面図である。
ジャンパスイッチ７７１は、基本的には、ジャンパスイッチ１７１と同様に構成されている。ただし、ジャンパスイッチ７７１は、５つのジャンパピン７７３を備えている。図１８及び図１９では、これら５つのジャンパピン７７３を、Ｘ方向の一方側から他方側にかけて、ジャンパピン７７３ａ，７７３ｂ，７７３ｃ，７７３ｄ，７７３ｅとして示している。
また、図１８には、ジャンパプラグ７７４ａを例示している。ジャンパプラグ７７４ａは、金属板７７５ａと、この金属板７７５ａの外周面を覆う樹脂等のカバー７７６ａと、を備える。金属板７７５ａは、Ｘ方向に隣り合う２つのジャンパピン７７３を取り囲み、且つ、それ以外のジャンパピン７７３を取り囲まない様に、四角筒状に折り曲げられている。金属板７７５ａの内周面は、ジャンパピン７７３ｂ又はジャンパピン７７３ｄの外周面に接触する部分を備える。また、金属板７７５ａの内周面は、ジャンパピン７７３ｃの外周面に接触する部分を備える。ジャンパプラグ７７４ａは、Ｘ方向に隣り合う２つのジャンパピン７７３を電気的に接続する際に用いられる。例えば、ジャンパピン７７３ｂ，７７３ｃを電気的に接続する際、及び、ジャンパピン７７３ｃ，７７３ｄを電気的に接続する際に用いられる。
また、図１９には、ジャンパプラグ７７４ｂを例示している。ジャンパプラグ７７４ｂは、金属板７７５ｂと、この金属板７７５ｂの外周面を覆う樹脂等のカバー７７６ｂと、を備える。金属板７７５ｂは、複数のジャンパピン７７３のうち、他のジャンパピン７７３をまたいで並ぶ２つのジャンパピン７７３を取り囲み、且つ、それ以外のジャンパピン７７３を取り囲まない様な形に折り曲げられている。金属板７７５ｂの内周面は、ジャンパピン７７３ａ又はジャンパピン７７３ｅの外周面に接触する部分を備える。また、金属板７７５ｂの内周面は、ジャンパピン７７３ｃの外周面に接触する部分を備える。ジャンパプラグ７７４ｂは、他のジャンパピン７７３をまたいで並ぶ２つのジャンパピン７７３を電気的に接続する際に用いられる。例えば、ジャンパピン７７３ａ，７７３ｃを電気的に接続する際、及び、ジャンパピン７７３ｃ，７７３ｅを電気的に接続する際に用いられる。
尚、図１８及び図１９に例示する構成は、Ｘ方向とＹ方向とを入れ替えて使用することも可能である。
［テストボード］
図１８及び図１９を参照して例示した様に、ジャンパスイッチ７７１は、４以上のジャンパピン７７３を備えていても良い。この様なジャンパスイッチ７７１は、種々の態様で用いることが考えられる。
例えば、図１２等を参照して説明した様に、配線Ｗ０と外部端子１６０との間の電流経路は、３つ以上でも良い。この様な場合に、４以上のジャンパピン７７３を備えるジャンパスイッチ７７１を用いることが可能である。
また、実行するテストの種類によっては、テストの実行中に、半導体デバイス１０の端子１３（図２）に、電源電圧ＶＣＣや接地電圧ＶＳＳだけでなく、データ信号ＤＱ０～ＤＱ７や制御信号等を入力する場合がある。この様な場合にも、４以上のジャンパピン７７３を備えるジャンパスイッチ７７１を用いることが可能である。
以下、この様な構造の一例を示す。
図２０は、第７実施形態に係るテストボード７００の構成を示す模式的な回路図である。テストボード７００は、基本的には、テストボード２００と同様に構成されている。
ただし、テストボード７００は、電源電圧ＶＣＣ及び接地電圧ＶＳＳ、並びに、データ信号ＤＱ０～ＤＱ７を供給可能な複数の外部端子７６０を備える。外部端子７６０は、それぞれ、基板１１０上に設けられた配線等を介して、コネクタピン１３０に電気的に接続可能に構成されている。尚、図示の例では、電源電圧ＶＣＣが供給される外部端子７６０を、外部端子７６０（ＶＣＣ）として示している。また、接地電圧ＶＳＳが供給される外部端子７６０を、外部端子７６０（ＶＳＳ）として示している。また、データ信号ＤＱ０～ＤＱ７が供給される複数の外部端子７６０を、それぞれ、外部端子７６０（ＤＱ０）～７６０（ＤＱ７）として示している。
また、テストボード７００は、複数のコネクタピン１３０と外部端子７６０との間に電気的に接続可能な電流経路として、複数の電流経路７４０ａ～７４０ｆを備える。これら複数の電流経路７４０ａ～７４０ｆは、それぞれ、複数の（例えば１５４個の）コネクタピン１３０に対応して、複数（例えば１５４個ずつ）設けられている。電流経路７４０ａは、回路素子として、抵抗素子Ｒを含む。電流経路７４０ｂは、回路素子として、キャパシタＣを含む。電流経路７４０ｃは、回路素子として、インダクタＬを含む。電流経路７４０ｄは、回路素子として、発光ダイオードＬＥＤを含む。電流経路７４０ｅは、回路素子として、発光ダイオードＬＥＤ以外のダイオードＤを含む。電流経路７４０ｆは、回路素子を含まない。
また、テストボード７００は、接続機構１７０のかわりに、接続機構７７０を備える。接続機構７７０は、ジャンパスイッチ７７１ａ，７７１ｂを備える。
ジャンパスイッチ７７１ａは、複数のジャンパピン７７３ａａ～７７３ａｇを備える。ジャンパピン７７３ａａ～７７３ａｆは、それぞれ、電流経路７４０ａ～７４０ｆを介して、コネクタピン１３０に電気的に接続されている。ジャンパピン７７３ａｇは、ジャンパピン７７３ａａ～７７３ａｆに対応して設けられており、例えば、ジャンパピン７７３ａｃ，７７３ａｄの間に配置されている。ジャンパプラグ７７４ａａは、例えば、図１８を参照して説明したジャンパプラグ７７４ａ、又は、図１９を参照して説明したジャンパプラグ７７４ｂと同様の構成を備えていても良い。ジャンパプラグ７７４ａａは、ジャンパピン７７３ａａ～７７３ａｆのうちの一つを、ジャンパピン７７３ａｇに電気的に接続することが可能である。
ジャンパスイッチ７７１ｂは、複数のジャンパピン７７３ｂａ～７７３ｂｋを備える。ジャンパピン７７３ｂａは、外部端子７６０（ＶＣＣ）に電気的に接続されている。ジャンパピン７７３ｂｂは、外部端子７６０（ＶＳＳ）に電気的に接続されている。ジャンパピン７７３ｂｃ～７７３ｂｊは、それぞれ、外部端子７６０（ＤＱ０）～７６０（ＤＱ７）に電気的に接続されている。ジャンパピン７７３ｂｋは、ジャンパピン７７３ｂａ～７７３ｂｊに対応して設けられており、例えば、ジャンパピン７７３ｂｅ，７７３ｂｆの間に配置されている。ジャンパピン７７３ｂｋは、ジャンパピン７７３ａｇに電気的に接続されている。ジャンパプラグ７７４ｂｂは、例えば、図１８を参照して説明したジャンパプラグ７７４ａ、又は、図１９を参照して説明したジャンパプラグ７７４ｂと同様の構成を備えていても良い。ジャンパプラグ７７４ｂｂは、ジャンパピン７７３ｂａ～７７３ｂｊのうちの一つを、ジャンパピン７７３ｂｋに電気的に接続することが可能である。
尚、第７実施形態に係るテストボード７００は、第２実施形態に係るテストボード２００と同様に、複数のソケット１２０を備える。しかしながら、この様な構成は、あくまでも例示である。例えば、第７実施形態に係るテストボード７００は、第１実施形態に係るテストボード１００と同様に、ソケット１２０を一つのみ備えていても良い。
また、例えば、第７実施形態に係るテストボード７００においても、配線Ｗ０と外部端子７６０との間に、複数の回路素子が、直列に接続されていても良い。
［第８実施形態］
第７実施形態に係るテストボード７００においては、一部の電流経路７４０ａ～７４０ｆ、ジャンパスイッチ７７１ａ，７７１ｂ、及び、その他の構成を省略することも可能である。以下、この様な構造の一例を示す。
図２１は、第８実施形態に係るテストボード８００の構成を示す模式的な回路図である。テストボード８００は、基本的には、テストボード２００と同様に構成されている。
ただし、テストボード８００は、第２実施形態に係る２つの外部端子１６０のかわりに、第７実施形態に係る複数の外部端子７６０を備える。
また、テストボード８００においては、複数のジャンパスイッチ１７１ｂのジャンパピン１７３ｄ，１７３ｅが、それぞれ、異なる外部端子７６０に電気的に接続されている。
例えば、複数のジャンパプラグ１７４が、それぞれ、複数のジャンパピン１７３ｄ，１７３ｆに接続される場合、所定の半導体デバイス１０（例えば、ｅＭＭＣ）の、データ信号ＤＱ０～ＤＱ７を供給する複数の端子１３が、それぞれ、データ信号ＤＱ０～ＤＱ７を供給する複数の外部端子７６０に接続される。
また、例えば、複数のジャンパプラグ１７４が、それぞれ、複数のジャンパピン１７３ｅ，１７３ｆに接続される場合、他の所定の半導体デバイス１０（例えば、ＵＦＳ）の、データ信号ＤＱ０～ＤＱ７を供給する複数の端子１３が、それぞれ、データ信号ＤＱ０～ＤＱ７を供給する複数の外部端子７６０に接続される。
［その他の実施形態］
以上、第１実施形態～第８実施形態に係るテストボードについて例示した。しかしながら、以上の構成は例示に過ぎず、具体的な構成は適宜調整可能である。例えば、第１実施形態～第８実施形態においては、ソケット１２０と接続機構（ジャンパスイッチ）とが、同一の基板１１０上に設けられている。しかしながら、ソケット１２０と接続機構とは、別々の基板上に設けられていても良い。この様な場合には、これらの基板を接続し、一つのテストボードとして使用しても良い。
また、図８の説明では、第１実施形態に係るテストボード１００を用いたテスト方法を例示している。しかしながら、その他の実施形態に係るテストボードを使用する場合であっても、図８を参照して説明した方法と同様の方法によって、半導体デバイス１０のテストを実行することが可能である。
［その他］
本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…半導体デバイス、１１…表面、１２…裏面、１３…端子、１００…テストボード、１１０…基板、１２０…ソケット、１３０…コネクタピン、１４０，１５０…電流経路、１６０…外部端子、１７０…接続機構。

Claims (11)

  1. 基板と、
    前記基板に搭載され、半導体デバイスを装着可能に構成されたソケットと、
    前記ソケットに装着された半導体デバイスの第１端子に接触可能な第１コネクタピンと、
    前記第１コネクタピンに、電圧又は信号を供給可能な複数の外部端子と、
    前記第１コネクタピンと前記複数の外部端子のうちの一つとの間に電気的に接続可能であり、第１回路素子を含む第１電流経路と、
    前記第１コネクタピンと前記複数の外部端子のうちの一つとの間に電気的に接続可能であり、前記第１回路素子と異なる第２回路素子を含み、又は、回路素子を含まない第２電流経路と、
    前記第１電流経路及び前記第２電流経路の一方を介して、前記第１コネクタピンを前記複数の外部端子のうちの一つに電気的に接続可能な第１接続機構と
    を備えるテストボード。
  2. 前記第１接続機構は、
    前記第１電流経路を介して前記第１コネクタピンに電気的に接続された第１ジャンパピンと、
    前記第２電流経路を介して前記第１コネクタピンに電気的に接続された第２ジャンパピンと、
    前記第１ジャンパピン及び前記第２ジャンパピンに対応して設けられた第３ジャンパピンと、
    前記第１ジャンパピン、又は、前記第２ジャンパピンに接続可能な第１部分と、前記第３ジャンパピンに接続可能な第２部分と、を備える第１ジャンパプラグと、
    前記複数の外部端子のうちの一つに電気的に接続された第４ジャンパピンと、
    前記複数の外部端子のうちの他の一つに電気的に接続された第５ジャンパピンと、
    前記第４ジャンパピン及び前記第５ジャンパピンに対応して設けられた第６ジャンパピンと、
    前記第４ジャンパピン、又は、前記第５ジャンパピンに接続可能な第３部分と、前記第６ジャンパピンに接続可能な第４部分と、を備える第２ジャンパプラグと
    を備え、
    前記第６ジャンパピンは、前記第３ジャンパピンに電気的に接続されている
    請求項１記載のテストボード。
  3. 前記第１接続機構は、
    前記第１電流経路を介して前記第１コネクタピンに電気的に接続された第７ジャンパピンと、
    前記第２電流経路を介して前記第１コネクタピンに電気的に接続された第８ジャンパピンと、
    前記複数の外部端子のうちの一つに電気的に接続された第９ジャンパピンと、
    前記複数の外部端子のうちの他の一つに電気的に接続された第１０ジャンパピンと、
    前記第７ジャンパピン、又は、前記第８ジャンパピンに接続可能な第５部分と、前記第９ジャンパピン、又は、前記第１０ジャンパピンに接続可能な第６部分と、を備える第３ジャンパプラグと
    を備える請求項１記載のテストボード。
  4. 前記第１コネクタピンと前記複数の外部端子のうちの一つとの間の電流経路に設けられ、前記第１電流経路及び前記第２電流経路の前記一方を介して前記複数の外部端子のうちの一つに電気的に接続可能な第１配線と、
    前記第１配線と前記第１コネクタピンとの間に電気的に接続可能であり、第３回路素子を含む第３電流経路と、
    前記第１配線と前記第１コネクタピンとの間に電気的に接続可能であり、前記第３回路素子と異なる第４回路素子を含み、又は、回路素子を含まない第４電流経路と、
    前記第３電流経路及び前記第４電流経路の一方を介して、前記第１コネクタピンを前記第１配線に接続可能な第２接続機構と
    を備える請求項１～３のいずれか１項記載のテストボード。
  5. 前記第２接続機構は、
    前記第３電流経路を介して前記第１コネクタピンに電気的に接続された第１１ジャンパピンと、
    前記第４電流経路を介して前記第１コネクタピンに電気的に接続された第１２ジャンパピンと、
    前記第１１ジャンパピン及び前記第１２ジャンパピンに対応して設けられ、前記第１配線に電気的に接続された第１３ジャンパピンと、
    前記第１１ジャンパピン、又は、前記第１２ジャンパピンに接続可能な第７部分と、前記第１３ジャンパピンに接続可能な第８部分と、を備える第４ジャンパプラグと
    を備える
    請求項４記載のテストボード。
  6. 基板と、
    前記基板に搭載され、半導体デバイスを装着可能に構成されたソケットと、
    前記ソケットに装着された半導体デバイスの複数の端子に接触可能な複数のコネクタピンと、
    前記複数のコネクタピンに、電圧又は信号を供給可能な複数の外部端子と、
    前記複数のコネクタピンのうちの少なくとも一部と前記複数の外部端子との間に電気的に接続可能であり、第１回路素子を含む複数の第１電流経路と、
    前記複数のコネクタピンのうちの前記少なくとも一部と前記複数の外部端子との間に電気的に接続可能であり、前記第１回路素子と異なる第２回路素子を含み、又は、回路素子を含まない複数の第２電流経路と、
    それぞれ、前記複数の第１電流経路のうちの一つ、及び、前記複数の第２電流経路のうちの一つの一方を介して、前記複数のコネクタピンのうちの一つを前記複数の外部端子のうちの一つに電気的に接続可能な複数の第１接続機構と
    を備えるテストボード。
  7. 前記複数の第１接続機構の数は、前記複数のコネクタピンの数と等しい
    請求項６記載のテストボード。
  8. 前記複数の第１接続機構の数は、前記複数のコネクタピンの数よりも少ない
    請求項６記載のテストボード。
  9. 半導体デバイスの製造工程において、
    基板と、
    前記基板に搭載され、前記半導体デバイスを装着可能に構成されたソケットと、
    前記ソケットに装着された半導体デバイスの第１端子に接触可能な第１コネクタピンと、
    前記第１コネクタピンに、電圧又は信号を供給可能な複数の外部端子と、
    前記第１コネクタピンと前記複数の外部端子のうちの一つとの間に電気的に接続可能であり、第１回路素子を含む第１電流経路と、
    前記第１コネクタピンと前記複数の外部端子のうちの一つとの間に電気的に接続可能であり、前記第１回路素子と異なる第２回路素子を含み、又は、回路素子を含まない第２電流経路と
    を備えるテストボードを使用したテストを実行する半導体デバイスの製造方法であって、
    前記第１電流経路及び前記第２電流経路の一方を介して、前記第１コネクタピンを前記複数の外部端子のうちの一つに電気的に接続させ、
    前記半導体デバイスを前記テストボードのソケットにセットし、
    前記テストボードをテスト装置にセットし、
    前記テストを実行し、
    前記テストボードを前記テスト装置から取り外し、
    前記半導体デバイスを前記テストボードから取り外し、
    テスタによって前記半導体デバイスの測定を行う
    半導体デバイスの製造方法。
  10. 前記テストボードは、
    前記第１電流経路を介して前記第１コネクタピンに電気的に接続された第１ジャンパピンと、
    前記第２電流経路を介して前記第１コネクタピンに電気的に接続された第２ジャンパピンと、
    前記第１ジャンパピン及び前記第２ジャンパピンに対応して設けられた第３ジャンパピンと、
    前記第１ジャンパピン、又は、前記第２ジャンパピンに接続可能な第１部分と、前記第３ジャンパピンに接続可能な第２部分と、を備える第１ジャンパプラグと、
    前記複数の外部端子のうちの一つに電気的に接続された第４ジャンパピンと、
    前記複数の外部端子のうちの他の一つに電気的に接続された第５ジャンパピンと、
    前記第４ジャンパピン及び前記第５ジャンパピンに対応して設けられた第６ジャンパピンと、
    前記第４ジャンパピン、又は、前記第５ジャンパピンに接続可能な第３部分と、前記第６ジャンパピンに接続可能な第４部分と、を備える第２ジャンパプラグと
    を備え、
    前記第１コネクタピンを前記複数の外部端子のうちの一つに電気的に接続させる際、
    前記第１ジャンパプラグの前記第１部分を前記第１ジャンパピン、又は、前記第２ジャンパピンに接続させ、且つ、前記第２部分を前記第３ジャンパピンに接続させ、
    前記第２ジャンパプラグの前記第３部分を前記第４ジャンパピン、又は、前記第５ジャンパピンに接続させ、且つ、前記第４部分を前記第６ジャンパピンに接続させる
    請求項９記載の半導体デバイスの製造方法。
  11. 前記テストボードは、
    前記第１電流経路を介して前記第１コネクタピンに電気的に接続された第７ジャンパピンと、
    前記第２電流経路を介して前記第１コネクタピンに電気的に接続された第８ジャンパピンと、
    前記複数の外部端子のうちの一つに電気的に接続された第９ジャンパピンと、
    前記複数の外部端子のうちの他の一つに電気的に接続された第１０ジャンパピンと、
    前記第７ジャンパピン、又は、前記第８ジャンパピンに接続可能な第５部分と、前記第９ジャンパピン、又は、前記第１０ジャンパピンに接続可能な第６部分と、を備える第３ジャンパプラグと
    を備え、
    前記第１コネクタピンを前記複数の外部端子のうちの一つに電気的に接続させる際、前記第３ジャンパプラグの前記第５部分を前記第７ジャンパピン、又は、前記第８ジャンパピンに接続させ、且つ、前記第６部分を前記第９ジャンパピン、又は、前記第１０ジャンパピンに接続させる
    請求項９記載の半導体デバイスの製造方法。
JP2022028395A 2022-02-25 2022-02-25 テストボード及び半導体デバイスの製造方法 Pending JP2023124567A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2022028395A JP2023124567A (ja) 2022-02-25 2022-02-25 テストボード及び半導体デバイスの製造方法
TW111127546A TWI802473B (zh) 2022-02-25 2022-07-22 測試板及半導體器件之製造方法
CN202210931691.1A CN116705762A (zh) 2022-02-25 2022-08-04 测试板及半导体装置的制造方法
US17/898,998 US20230273239A1 (en) 2022-02-25 2022-08-30 Test board and method for testing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022028395A JP2023124567A (ja) 2022-02-25 2022-02-25 テストボード及び半導体デバイスの製造方法

Publications (1)

Publication Number Publication Date
JP2023124567A true JP2023124567A (ja) 2023-09-06

Family

ID=87424382

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022028395A Pending JP2023124567A (ja) 2022-02-25 2022-02-25 テストボード及び半導体デバイスの製造方法

Country Status (4)

Country Link
US (1) US20230273239A1 (ja)
JP (1) JP2023124567A (ja)
CN (1) CN116705762A (ja)
TW (1) TWI802473B (ja)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100231649B1 (ko) * 1996-08-03 1999-11-15 윤종용 커패시터 충전회로를 갖는 검사용 기판 및 이를이용한 집적회로 검사 방법
US7393214B2 (en) * 2006-02-17 2008-07-01 Centipede Systems, Inc. High performance electrical connector
CN101803127B (zh) * 2007-09-11 2012-12-12 爱德万测试株式会社 连接器、导电部件、其制造方法、功能板,以及测试装置
TWM409616U (en) * 2011-03-15 2011-08-11 Lextar Electronics Corp Terminal connector and probe inspection system
CN103383437A (zh) * 2012-05-02 2013-11-06 鸿富锦精密工业(武汉)有限公司 电源测试装置
CN104112924B (zh) * 2013-04-19 2017-08-25 深圳麦逊电子有限公司 一种高密度针座连接器结构及其制作工艺
CN203250904U (zh) * 2013-04-19 2013-10-23 深圳麦逊电子有限公司 一种针座连接器
KR102083488B1 (ko) * 2013-09-12 2020-03-02 삼성전자 주식회사 테스트 인터페이스 보드 및 이를 포함하는 테스트 시스템
CN108963667B (zh) * 2018-07-09 2020-07-24 肯上科技股份有限公司 高频连接器接地结构
KR20210147319A (ko) * 2020-05-28 2021-12-07 삼성전자주식회사 번 인 보드 테스트 장치 및 시스템
TWI755006B (zh) * 2020-07-30 2022-02-11 陽榮科技股份有限公司 具有附加電路板轉接器之積體電路測試裝置

Also Published As

Publication number Publication date
US20230273239A1 (en) 2023-08-31
CN116705762A (zh) 2023-09-05
TWI802473B (zh) 2023-05-11
TW202334652A (zh) 2023-09-01

Similar Documents

Publication Publication Date Title
US6833721B2 (en) Method and apparatus for testing semiconductor devices using an actual board-type product
JP6067202B2 (ja) プローブカードアセンブリ
US7279915B2 (en) Test method for electronic modules using movable test contactors
US20020100010A1 (en) Field programmable printed circuit board
KR101374965B1 (ko) 직렬 제어식 지능형 스위치들을 이용하여 디바이스를 테스트하는 방법 및 장치
US7456640B2 (en) Structure for coupling probes of probe device to corresponding electrical contacts on product substrate
US20210373070A1 (en) Burn in board test device and system
CN110907788B (zh) 探针卡检查晶片和探针卡检查系统
US20030080762A1 (en) Method and apparatus for testing a non-standard memory device under actual operating conditions
JP2023124567A (ja) テストボード及び半導体デバイスの製造方法
JP2006126197A (ja) 汎用テスト治具
US5331515A (en) Module with leads from multiple chips shorted together only at edge contact locations
JP2014228301A (ja) 基板検査方法
JP2007315789A (ja) 半導体集積回路およびその実装検査方法
KR100435166B1 (ko) 비표준 메모리 소자를 표준 실장 환경에서 검사하는인터페이스 기판과 이를 이용한 실장 검사 시스템
US20060158212A1 (en) System for testing semiconductor devices
TWI856472B (zh) 校準系統及其校準載板
JP2000059032A (ja) フレキシブル多層配線板
US10705136B2 (en) Modular test assembly
KR20070062633A (ko) 컴퓨터 시스템의 시스템 기판에 장착되는 인터페이스 소켓장치
JP2001007168A (ja) 検査用基板
JPH0344580A (ja) 半導体装置用バイアステスト基板
JP2002071751A (ja) Ｉｃテスタのテストヘッド
Maunder et al. Chip Carrier Based Systems and Their Testability
Marcoux et al. Design for Testability