TW202109066A - 測試模組和使用測試模組的測試方法 - Google Patents

Abstract

一種用於半導體晶圓形式封裝件的測試模組包含電路板結構、多個第一連接件、第一連接結構、多個第二連接件、多個第三連接件以及第一橋接連接件。電路板結構包含兩個邊緣區和位於兩個邊緣區之間的主要區。第一連接件位於邊緣區上方且連接到電路板結構。第一連接結構位於電路板結構上方且遠離電路板結構。第二連接件和第三連接件位於第一連接結構上方且連接到第一連接結構，其中第三連接件配置成傳輸用於測試放置在主要區上方的半導體晶圓形式封裝件的電訊號。第一橋接連接件透過連接第二連接件和第一連接件來使電路板結構與第一連接結構電耦合。

Description

測試模組和使用測試模組的測試方法

本發明實施例是有關於一種測試模組和使用測試模組的測試方法。

現今積體晶片包括在半導體基底（例如矽基底）上形成的數百萬或數十億半導體裝置。對半導體基底上的半導體裝置的功能缺陷和/或性能特性進行測試。舉例來說，晶圓接受度測試（wafer acceptance test，WAT）是晶圓探測器將電性測試訊號發送到半導體裝置的電性測試。電性測試訊號檢查半導體裝置的功能性且識別未能符合設計規範的裝置。

本發明實施例提供一種用於半導體晶圓形式封裝件的測試模組包含電路板結構、多個第一連接件、第一連接結構、多個第二連接件、多個第三連接件以及第一橋接連接件。電路板結構包含兩個邊緣區和位於兩個邊緣區之間的主要區。第一連接件位於邊緣區上方且連接到電路板結構。第一連接結構位於電路板結構上方且遠離電路板結構。第二連接件和第三連接件位於第一連接結構上方且連接到第一連接結構，其中第三連接件配置成傳輸用於測試放置在主要區上方的半導體晶圓形式封裝件的電訊號。第一橋接連接件透過連接第二連接件和第一連接件來使電路板結構與第一連接結構電耦合。

以下公開內容提供用於實作所提供主題的不同特徵的許多不同的實施例或實例。下文闡述組件、值、操作、材料、構造等的具體實例以簡化本發明實施例。當然，這些僅為實例且不旨在進行限制。能設想出其他組件、值、操作、材料、構造等。例如，以下說明中將第一特徵形成在第二特徵之上或第二特徵上可包括其中第一特徵與第二特徵被形成為直接接觸的實施例，且也可包括其中第一特徵與第二特徵之間可形成有額外特徵、進而使得所述第一特徵與所述第二特徵可能不直接接觸的實施例。另外，本發明實施例可能在各種實例中重複使用參考編號及/或字母。這種重複使用是出於簡潔及清晰的目的，而不是自身表示所論述的各種實施例及/或配置之間的關係。

此外，為易於說明，本文中可能使用例如“在...下方（beneath）”、“在...下面（below）”、“下部的（lower）”、“上方（above）”、“上部的（upper）”等空間相對性用語來闡述圖中所說明的一個元件或特徵與另一（些）元件或特徵的關係。所述空間相對性用語旨在除圖中所繪示的定向外還囊括裝置在使用或操作中的不同定向。設備可具有其他定向（旋轉90度或其他定向），且本文中所用的空間相對性描述語可同樣相應地進行解釋。

另外，為易於描述，本文中可使用例如“第一”、“第二”、“第三”、“第四”、“第五”以及類似術語的術語來描述如圖式中所示出的類似或不同元件或特徵，且可取決於存在次序或描述的上下文而互換使用。

在一些實施例中，針對扇出型晶圓級晶片規模封裝件（wafer level chip scale package，WLCSP），多個半導體晶粒在其經封裝到其它晶圓上之前從晶圓中鋸切，且僅封裝“良裸晶粒（known-good-die）”。這種封裝技術的有利特徵是半導體晶粒上的多個I/O襯墊可重佈到比半導體晶粒自身更大的區域中，且因此，在半導體晶粒的表面上組裝的I/O襯墊的數目可增加。將相對於特定情境中的實施例，即實現用於扇出型WLCSP的高效測試方法的測試模組和具有其的測試系統來描述本公開。實施例不限於此上下文。並且，實施例意欲提供進一步的解釋但不用於限制本公開的範圍。

圖1示出根據本公開的一些實施例的用於使用測試模組的方法的流程圖。圖2A、圖4以及圖5各別為根據本公開的一些實施例的測試模組的示意性橫截面圖，其中圖2A是沿著圖2B中描繪的橫截線AA'截取的橫截面圖。圖3A到圖3C示出根據本公開的一些實施例的連接件的局部放大的示意性橫截面圖。與先前描述的元件類似或實質上相同的元件將使用相同附圖標號，且本文中將不重複相同元件的特定細節或描述（例如材料、定位配置、電連接關係等）。

在一些實施例中，根據圖1的步驟S110，提供一種測試模組。舉例來說，如圖2A和圖2B中所繪示，提供測試模組100A，其包含電路板結構110、多個連接件120（例如120A到120H）、至少一個連接結構130（例如130A到130D）、多個連接件140（例如140A到140H）、多個連接件150（例如150A到150H）、至少一個連接結構160（例如160A到160H）、至少一個電路板結構170（例如170A到170D）以及彈性元件180。電路板結構110可包含主要區101和至少一個邊緣區102。在一些實施例中，電路板結構110具有一個主要區101和兩個邊緣區102，且主要區101沿著方向X包夾在邊緣區102之間，其中主要區101具有裝置區101d和包圍裝置區101d的周邊區101p。舉例來說，周邊區101p呈環繞裝置區101d的周界包圍的閉合框架形狀（closed-frame shape）的形式，如圖2B的俯視圖中所繪示。換句話說，裝置區101d可沿著方向X透過周邊區101p與邊緣區102分隔開。在替代實施例中，主要區101具有裝置區101d而不具有周邊區101p，其中裝置區101d沿著方向X直接位於邊緣區102之間。裝置區101d可例如沿著方向X於其的兩個相對側處連接到邊緣區102。

舉例來說，如圖2B的俯視圖中所繪示，主要區101的形狀和邊緣區102的形狀為矩形形狀，且裝置區101d的形狀為矩形形狀，而周邊區101p的形狀為最外周邊呈矩形形狀且最內周邊呈矩形形狀的形狀，然而，本公開不限於此。主要區101、裝置區101d以及邊緣區102的形狀可為圓形、卵形、橢圓形、方形或任何合適的多邊形形狀。在一些實施例中，電路板結構110的長度L1是沿著方向Y測量的，且電路板結構110的寬度W1是沿著方向X測量的，其中長度L1也稱為主要區101的長度和邊緣區102的長度。舉例來說，寬度W1為40公分，同時長度L1為57公分。在一些實施例中，裝置區101d的長度L2是沿著方向Y測量的，且裝置區101d的寬度W2是沿著方向X測量的。在一些實施例中，邊緣區102的寬度W3是沿著方向X測量的，且主要區101的寬度W4是沿著方向X測量的，其中寬度W1為寬度W4加上寬度W3的兩倍的總和，且寬度W2小於或實質上等於寬度W4。在一些實施例中，長度L2小於或實質上等於長度L1。周邊區101p（如果存在）的形狀可以是配置成嚙合（engage）裝置區101d的形狀的閉合框架形狀。

在一些實施例中，電路板結構110包含基底111、多個接觸墊112、多個接觸墊113以及內部電路（internal circuitry）114，所述內部電路114包含互連的多個金屬化層和多個通孔（未繪示）。在一些實施例中，基底111包含由介電材料製成的基底，所述介電材料例如：聚合物，例如聚醯亞胺（polyimide，PI）、聚苯並噁唑（polybenzoxazole，PBO）、苯並環丁烯（benzocyclobutene，BCB）；氮化物，例如氮化矽；氧化物，例如二氧化矽、氮氧化矽、磷矽酸鹽玻璃（phosphosilicate glass，PSG）、硼矽酸鹽玻璃（borosilicate glass，BSG）、硼摻雜的磷矽酸鹽玻璃（boron-doped phosphosilicate glass，BPSG）、其組合或類似物。在一些實施例中，接觸墊112和接觸墊113分別分佈在基底111的兩個相對側上，且暴露出來以用於與後續形成的元件/特徵電連接。接觸墊112可分佈在基底111的表面S1上方，而接觸墊113可分佈在基底111的表面S2上方；或反之亦然。表面S1和表面S2沿著方向Z彼此相對，例如圖2A中所繪示。在一些實施例中，內部電路114（包含金屬化層和通孔）嵌入於基底111中且為基底111提供佈線功能，其中包含在內部電路114中的金屬化層和通孔電連接到接觸墊112和接觸墊113。也就是說，舉例來說，接觸墊112透過內部電路114（包含金屬化層和通孔）電耦合到接觸墊113。另一方面，在一些實施例中，接觸墊112中的一個也透過內部電路114電耦合到另一接觸墊112，且/或接觸墊113中的一個也透過內部電路114電耦合到另一接觸墊113。應注意，方向X與方向Y並不相同，且方向X和方向Y各自垂直於例如方向Z。

接觸墊112的材料可與接觸墊113的材料相同。在一些實施例中，接觸墊112和接觸墊113包含鋁襯墊。包含在內部電路114中的金屬化層和通孔的材料可包含透過電鍍或沉積形成的導電材料，例如鋁、鈦、銅、鎳、鎢和/或其合金，可使用微影和蝕刻製程來圖案化所述導電材料。在一些實施例中，包含在內部電路114中的金屬化層為經圖案化的銅層，且包含在內部電路114中的通孔為銅通孔。在整個描述中，術語“銅”意欲包含實質上純元素的銅、含有不可避免雜質的銅以及含有微量元素的銅合金，所述微量元素例如鉭、銦、錫、鋅、錳、鉻、鈦、鍺、鍶、鉑、鎂、鋁或鋯等。金屬化層和通孔的材料可相同，本公開不限於此。替代地，金屬化層的材料可與通孔的材料不同。

在某些實施例中，電路板結構110包含有機柔性基底（organic flexible substrate）或印刷電路板（prinited circuit board），所述有機柔性基底或印刷電路板其內部具有電路結構，且在具有或不具有內建記憶體裝置（例如用於存儲測試設置或測試結果）的情況下連接到控制器（例如圖2A中描繪的300）。控制器300可包含類比和數位元電路、處理器或其組合。控制器300可由電路實現，所述電路包含但不限於：類比電路；數位元電路；半導體積體電路，例如至少一個處理器（例如中央處理單元（central processing unit，CPU））、至少一個專用積體電路（application specific integrated circuit，ASIC）和/或至少一個場可程式設計閘陣列（field programmable gate array，FPGA）；或其組合。可透過從至少一個機器可讀有形媒體中讀取一或多個指令來對至少一個處理器進行配置或程式設計以執行如下文中進一步描述的控制器300的功能。控制器300可以是自動（或自動化）測試設備（automatic (或automated) testing equipment，ATE），其（透過產生和發送測試電訊號並接收響應電訊號來）執行測量且評估測試結果（例如分析回應電訊號）以用於測試半導體晶圓形式封裝件的積體電路和內部電路（例如待測試物件（object to-be-tested）或受測試裝置（device under test，DUT））。在某些實施例中，控制器300是電耦合到測試模組100A的外部元件，如圖2A中所繪示。在一些替代實施例中，控制器300是測試模組100A的內建組件。

應瞭解，待測試物件具有需要在各個位置處測量和/或測試的電特性（例如電壓或電流特性），其中提供與控制器300連接的測試模組100A以促進有效地識別待測試物件內部的內連件中的故障（failure）。舉例來說，電路板結構110用於作為ATE的負載板（loadboard），其中採用各種電子元件/裝置（例如積體電路、電阻器、電容器、電感器、中繼器等）來構成負載板的測試電路。然而，本公開不限於此，在替代實施例中，電路板結構110用於作為不含額外電子元件/裝置的ATE的負載板。本公開不限於此。電路板結構110有時可稱為主要測試板（main testing board）。

在替代實施例中，基底111包含核心層（core layer）（未繪示），所述核心層具有穿過其的多個鍍覆穿孔，其中多個介電結構分別位於所述核心層的兩個相對側上，且所述多個介電結構中的每一個包含嵌入於其中的一個內部電路114（包含金屬化層和通孔）。舉例來說，形成在介電結構中的內部電路114透過穿過核心層的鍍覆穿孔彼此電耦合，且接觸墊112和接觸墊113分別形成在內部電路114中的相應一個的頂上且透過內部電路114和其間的鍍覆穿孔彼此電耦合。換句話說，鍍覆穿孔可提供位於核心層的兩個相對側上的電路之間的電路徑。如此，接觸墊112、接觸墊113、內部電路114以及穿過核心層的鍍覆穿孔一起為基底111提供佈線功能。在某些實施例中，一個內部電路114和相應一個介電結構一起稱為位於核心層上方的累積層（build-up layer）。

在一些實施例中，核心層包含核心介電層，例如預浸料（prepreg）（其含有環氧樹脂、樹脂、矽石填充料（二氧化矽）和/或玻璃纖維）、味之素累積膜（Ajinomoto Buildup Film，ABF）、樹脂塗布的銅箔（resin coated copper foil，RCC）、聚醯亞胺（PI）、光像介電質（photo image dielectric，PID）、陶瓷芯體、玻璃芯體、模塑化合物、其組合或類似物。然而，本公開不限於此，且還可使用其它介電材料。可透過疊層製程、塗布製程或類似製程來形成核心介電層。在一些實施例中，鍍覆穿孔可內襯有導電材料且用絕緣材料填滿。在一些實施例中，形成鍍覆穿孔的方法包含以下操作。首先，多個穿孔透過例如機械或雷射鑽孔、蝕刻或另一合適的移除技術來形成在核心層中的預定位置處。可執行去汙處理以移除核心層中形成的穿孔中剩餘的殘留物。隨後，核心層中形成的穿孔可電鍍預定厚度的一或多個導電材料，由此提供穿過核心層的鍍覆穿孔。舉例來說，可透過電鍍或無電電鍍，利用銅來電鍍核心層中形成的穿孔。

在一些實施例中，累積層（各自包含一個內部電路114和相應一個介電結構）分別位於核心層的相對側上。累積層中的每一個的形成可包含依序形成多個介電層和多個導電圖案，其仲介電層和導電圖案交替地堆疊在核心層的一個表面上方。舉例來說，介電層的材料為ABF、預浸料、RCC、聚醯亞胺、PID、模塑化合物、其組合或類似物。核心層和介電層可由相同材料製成。舉例來說，核心介電層和介電層的材料可為模塑化合物，例如環氧模塑化合物（epoxy molding compound，EMC）。可透過疊層製程、塗布製程或類似製程來形成介電層。導電圖案的層的數目和介電層的層的數目在本公開中並不受限制，且因此可基於需求和設計要求來選擇和指定。在其它實施例中，累積層內（例如介電層和導電圖案的層）的總數目為不同的。替代地，可能僅存在一個位於核心層上方的累積層，本公開不限於此。

回到圖2A和圖2B，在一些實施例中，連接件120位於電路板結構110的邊緣區102上方，其中連接件120劃分成多個群組。舉例來說，出於說明性意圖，圖2B中繪示連接件120的八個群組（每一群組具有三個連接件120）（標示為120A到120H），其中包含在不同群組中的連接件120分別稱為連接件120A、連接件120B、連接件120C、連接件120D、連接件120E、連接件120F、連接件120G以及連接件120H；然而，本公開不限於此。連接件120的群組的數目和包含在每一群組中的連接件120的數目不限制於本公開的附圖，且可基於需求而選擇和設計。在一些實施例中，分別包含在不同群組中的連接件120的數目全部或部分地為相同的。在替代實施例中，分別包含在不同群組中的連接件120的數目全部或部分地為不同的。

在一些實施例中，連接件120（例如連接件120A到連接件120H）各自包含基座（base）121、多個接點（contact）122、多個接點123以及電路（未繪示）。在一些實施例中，基座121的材料包含介電材料，例如：聚合物，例如PI、PBO、BCB；氮化物，例如氮化矽；氧化物，例如二氧化矽、氮氧化矽、PSG、BSG、BPSG、其組合或類似物。在一些實施例中，電路位於基座121中（例如嵌入於所述基座121中），且接點122和接點123分佈在基座121的兩個相對表面121SP和相對表面121SN（沿著方向Z）上方且暴露出來以用於電連接到其它特徵/元件（例如其它連接件或半導體裝置），其中接點122各自透過基座121內部的電路電耦合到接點123中的相應一個。舉例來說，接點122中的一些和接點123中的一些分佈在表面121SP上方（稱為接點122(+)和接點123(+)），且接點122中的其餘部分和接點123中的其餘部分分佈在表面121SN上方（稱為接點122(-)和接點123(-)）。

沿著方向Z，針對一個連接件120，一個接點122(-)可與相應一個接點122(+)交疊，且一個接點123(-)可與相應一個接點123(+)交疊。舉例來說，一個連接件120（例如連接件120A到連接件120H）的接點122(-)分別配置成與另一個連接件120（例如連接件120A到連接件120H）的接點122(+)接合，且一個連接件120（例如連接件120A到連接件120H）的接點123(-)分別配置成與另一個連接件120（例如連接件120A到連接件120H）的接點123(+)接合；且因此透過插入（insertion），這兩個連接件120透過形成於接點122(+)與接點122(-)之間以及接點123(+)與接點123(-)之間的物理連接和電性連接而彼此電連接。在本公開中，前述插入涉及將一個連接件120插入到另一個連接件120中以在其接點122與接點123之間形成物理接觸介面。舉例來說，如圖2B的俯視圖中所繪示，連接件120的形狀為矩形形狀，然而，本公開不限於此。連接件120的形狀可為圓形、卵形、橢圓形、方形或任何合適的多邊形形狀。

接點122的材料可與接點123的材料相同。舉例來說，接點122和接點123由導電材料製成，所述導電材料例如鋁、鈦、銅、鎳、鎢和/或其合金。替代地，接點122的材料可與接點123的材料不同，本公開不限於此。出於說明性意圖，在圖2A中，在基座121的表面121SP和表面121SN中的每一個上繪示兩個接點122和三個接點123；然而，接點122和接點123的數目不限於此，且可基於需求而選擇和指定。位於基座121中的電路的材料可與內部電路114的材料相同。舉例來說，電路包含多個金屬化層和與所述多個金屬化層互連的多個通孔，其中金屬化層為經圖案化的銅層，且通孔為銅通孔。然而，本公開不限於此；在一替代實施例中，包含在電路中的金屬化層和通孔的材料與包含在內部電路114中的金屬化層和通孔的材料不同。

在一些實施例中，如圖2A中所示出，連接件120（例如連接件120A到連接件120H）位於電路板結構110上方且透過多個導電連接件61接合到所述電路板結構110。舉例來說，導電連接件61形成於電路板結構110的接觸墊112與連接件120（例如連接件120A到連接件120H）的接點122或接點123之間。導電連接件61可以是球柵陣列封裝（ball grid array，BGA）連接件、焊料球、金屬柱、受控塌陷晶片連接（controlled collapse chip connection，C4）凸塊、微凸塊、無電鍍鎳鈀浸金技術（electroless nickel-electroless palladium-immersion gold technique，ENEPIG）形成的凸塊或類似物。導電連接件61可包含導電材料，例如焊料、銅、鋁、金、鎳、銀、鈀、錫、類似物或其組合。在一些實施例中，導電連接件61透過透過蒸鍍、電鍍、印刷、焊料轉移、植球或類似方法初始地形成焊料或焊膏層而形成。一旦在結構上方已形成焊料層，便可執行回焊以便使材料成形為所需凸塊形狀。透過導電連接件61，連接件120（例如連接件120A到連接件120H）電耦合到電路板結構110，例如圖2A中所繪示。

導電連接件61各自與電路板結構110的接觸墊112中的一個接觸，以用於將測試電訊號或回應電訊號傳輸到電路板結構110或從電路板結構11傳輸所述測試電訊號或所述響應電訊號，例如圖2A中所繪示。然而，本公開不限於此；在本公開中，任何兩個或大於兩個相鄰導電連接件61可透過至少一個額外的導電連接件64彼此連接。對於另一實例，沿著方向X定位成彼此相鄰的導電連接件61（分別連接到一個接點123(+)和對應的一個接觸墊112）透過一個額外的導電連接件64彼此連接（例如電耦合），其中額外的導電連接件64位於表面S1上方，如圖3A中所繪示。除了導電連接件61之外，由於額外的導電連接件64的存在，（例如透過連接件訊號冗餘（connector signal redundancy））確保了測試電訊號或響應電訊號的傳輸。額外的導電連接件64的材料可與導電連接件61的材料相同或類似，且因此在本文中省略。

繼續參看圖2A和圖2B，在一些實施例中，連接件140位於電路板結構110的主要區101的裝置區101d外部的區（例如周邊區101p）上方，且連接件150位於裝置區101d上方。舉例來說，沿著方向Z，連接件140與周邊區101p交疊，且連接件150與裝置區101d交疊，如圖2A和圖2B中所繪示。然而，本公開不限於此；在省略周邊區101p的一些替代實施例中，連接件140位於邊緣區102上方，且連接件150位於裝置區101d（例如主要區101）上方。

在一些實施例中，連接件140和連接件150各自劃分成多個群組。舉例來說，出於說明性意圖，圖2B中繪示連接件140的八個群組（一個群組具有三個連接件140）和連接件150的八個群組（一個群組具有一個連接件150）（標示為140A到140H和150A到150H），其中包含在不同群組中的連接件140分別稱為連接件140A、連接件140B、連接件140C、連接件140D、連接件140E、連接件140F、連接件140G以及連接件140H，而包含在不同群組中的連接件150分別稱為連接件150A、連接件150B、連接件150C、連接件150D、連接件150E、連接件150F、連接件150G以及連接件150H；然而，本公開不限於此。連接件140、連接件150的群組的數目和包含在一個群組中的連接件140、連接件150的數目不限制於本公開的附圖，且可基於需求而選擇和設計。在一些實施例中，分別包含在不同群組中的連接件140、連接件150的數目全部或部分地為相同的。在替代實施例中，分別包含在不同群組中的連接件140、連接件150的數目全部或部分地為不同的。

連接件140（單獨地包含基座141、多個接點142（例如142(-)和142(+)）、多個接點143（例如143(-)和143(+)）以及電路（未繪示））的材料和結構以及連接件150（單獨地包含基座151、多個接點152（例如152(-)和152(+)）、多個接點153（例如153(-)和153(+)）以及電路（未繪示））的材料和結構與如上文所描述的連接件120的材料和結構相同或類似，且因此在本文中為了簡便起見並不重複。舉例來說，如圖2B的俯視圖中所繪示，連接件140和連接件150的形狀為矩形形狀，然而，本公開不限於此。連接件140和連接件150的形狀可為圓形、卵形、橢圓形、方形或任何合適的多邊形形狀。

在一些實施例中，連接件140透過連接結構130分別電耦合到連接件150。舉例來說，多個連接結構130位於電路板結構110的主要區101上方，其中沿著方向Z，一個連接結構130的一部分與周邊區101p交疊，且所述連接結構130的其它部分與裝置區101d交疊。然而，本公開不限於此；在省略周邊區101p的一些替代實施例中，沿著方向Z，一個連接結構130的一部分與邊緣部分102交疊，且所述連接結構的其它部分與裝置區101d（例如主要區101）交疊。

連接結構130可劃分成多個群組。舉例來說，出於說明性意圖，圖2B中繪示連接結構130的四個群組（一個群組具有一個連接結構130）（標示為130A到130D），其中包含在不同群組中的連接結構130分別稱為連接結構130A、連接結構130B、連接結構130C以及連接結構130D；然而，本公開不限於此。連接結構130的群組的數目和包含在一個群組中的連接結構130的數目不限制於本公開的附圖，且可基於需求而選擇和設計。在一些實施例中，包含在不同群組中的連接結構130的數目全部或部分地為相同的。在替代實施例中，包含在不同群組中的連接結構130的數目全部或部分地為不同的。舉例來說，如圖2A中所繪示，連接件140A、連接件140C和連接件150A、連接件150C電耦合到連接結構130A，連接件140B、連接件140D和連接件150B、連接件150D電耦合到連接結構130B，連接件140E、連接件140G和連接件150E、連接件150G電耦合到連接結構130D，且連接件140F、連接件140H和連接件150F、連接件150H電耦合到連接結構130C。

在一些實施例中，連接結構130單獨地包含基底131、多個接觸墊132、多個接觸墊133以及包含互連的多個金屬化層和多個通孔（未繪示）的內部電路134。在一些實施例中，接觸墊132和接觸墊133分別分佈在基底131的兩個相對側上，且暴露出來以用於與後續形成的元件/特徵電連接。接觸墊132可分佈在基底131的表面S3上方，而接觸墊133可分佈在基底131的表面S4上方；或反之亦然。表面S3和表面S4沿著方向Z彼此相對，例如圖2A中所繪示。

在一些實施例中，內部電路134（包含金屬化層和通孔）嵌入於基底131中且為基底131提供佈線功能，其中包含在內部電路134中的金屬化層和通孔電連接到接觸墊132和接觸墊133。也就是說，舉例來說，接觸墊132透過內部電路134（包含金屬化層和通孔）電耦合到接觸墊133。另一方面，在一些實施例中，接觸墊132中的一個也透過內部電路134電耦合到另一接觸墊132，且/或接觸墊133中的一個也透過內部電路134電耦合到另一接觸墊133。連接結構130有時可稱為輔助測試板（auxiliary testing board）。

接觸墊132的材料和形成以及接觸墊133的材料和形成可與接觸墊112和/或接觸墊113的材料和形成相同或類似，基底131的材料和形成可與基底111的材料和形成相同或類似，且內部電路134的材料和形成可與內部電路114的材料和形成相同或類似；且因此在本文中為簡單起見而省略。

舉例來說，如圖2B的俯視圖中所繪示，連接結構130的形狀為矩形形狀，然而，本公開不限於此。連接結構130的形狀可為呈圓形、卵形、橢圓形、方形或任何合適的多邊形形式的實心形狀或呈圓形、卵形、橢圓形、方形或任何合適的多邊形形式的閉合框架形狀。也就是說，可採用具有閉合框架形狀（未繪示）的一個連接結構130，只要這個單一連接結構130具有滿足如下要求的物理結構即可：恰當地連接包含測試模組100A的連接件140和連接件150。換句話說，這個單一連接結構130可包含彼此連接以形成框架形狀的多個部分，其中所述多個部分的一些部件可等同於連接結構130A到連接結構130D。

在一些實施例中，如圖2A中所繪示，連接件140分別位於連接結構130上方且透過多個導電連接件62接合到所述連接結構130，且連接件150分別位於連接結構130上方且透過多個導電連接件63接合到所述連接結構130。導電連接件62可形成於連接結構130（例如連接結構130A到連接結構130D）的（分佈在表面S4上方的）接觸墊133與連接件140（例如連接件140A到連接件140H）的接點142或接點143之間。舉例來說，導電連接件62形成於連接結構130（例如連接結構130A、連接結構130B）的（分佈在表面S4上方的）接觸墊133與連接件140（例如連接件140A、連接件140B）的接點142之間，如圖2A中所繪示。導電連接件63可形成於連接結構130（例如連接結構130A到連接結構130D）的（分佈在表面S4上方的）接觸墊133與連接件150（例如連接件150A到連接件150H）的接點152或接點153之間。舉例來說，導電連接件63形成於連接結構130（例如連接結構130A、連接結構130B）的（分佈在表面S4上方的）接觸墊133與連接件150（例如連接件150A、連接件150B）的接點152之間，如圖2A中所繪示。導電連接件62的材料和形成以及導電連接件63的材料和形成可與如上文所描述的導電連接件61的材料和形成相同或類似；且因此在本文中為了簡便起見並不重複。以相同的方式，任何兩個或大於兩個相鄰導電連接件62可透過至少一個額外的導電連接件64（參看圖3B）彼此連接，且/或任何兩個或大於兩個相鄰導電連接件63可透過至少一個額外的導電連接件64（參看圖3C）彼此連接。

在一些實施例中，連接件150透過在接點152、接點153與待測試物件（例如半導體晶圓形式封裝件）的多個輸出端子之間建立恰當的物理接觸來進一步電耦合到所述待測試對象。在一些實施例中，連接件140透過連接結構160進一步電耦合到連接件120。換句話說，連接件150可透過連接結構130、連接件140、連接結構160以及連接件120電耦合到電路板結構110。多個連接結構160位於電路板結構110上方，其中連接結構160與邊緣區102和周邊區101p交疊，例如圖2A和圖2B中所繪示。連接結構160可從一個邊緣區102延伸到與所述邊緣區102鄰接的周邊區101p，以物理地連接到連接件120和相應的連接件140以用於建立連接件150與電路板結構110之間的電連接。連接結構160有時可稱為橋接連接件（bridge connector）。

在一些實施例中，連接結構160（例如連接結構160A到連接結構160H）包含多個導電線，例如多個平行導電線，所述多個平行導電線意指導電線自身（單獨地在不考慮後續連接的其它元件的情況下）在電連接中彼此平行。對於一個實例，平行導電線為以距離D1彼此平行（例如並不與彼此直接物理接觸）的裸露導電線（例如所述導電線的外表面不含介電材料）。在一個實例中，距離D1大於或實質上等於1.0公分。對於另一實例，平行導電線為各自由介電材料包覆的導電線，且導電線自身透過至少介電材料彼此平行（例如並不與彼此直接物理接觸），且存在導電線自身之間呈現的距離D1。這類距離D1可因間隙而存在，所述間隙例如氣隙、完全填充有介電材料的間隙或部分地填充有介電材料的氣隙。由於平行導電線中的任何兩個之間存在距離D1，因此能夠遏制連接結構160處的串擾影響（cross-talk effect）（由自耦合造成）或電短接（electric short），由此確保測試模組100A的可靠性。舉例來說，連接結構160為帶狀電纜（ribbon cable）、柔性印刷電路（flexible printed circuit）或類似物。舉例來說，如圖2B中所繪示，採用連接結構160中的一個（例如160A）以電耦合相應一個連接件（120A）和相應一個連接件（140A）。類似連接可透過連接結構160B到連接結構160H分別應用於連接件120B到連接件120H和連接件140B到連接件140H。

在一些實施例中，如圖2B中所繪示，連接件120的群組的數目與連接件140的群組的數目相同，且連接件140的群組的數目不同於（例如大於）連接件150的群組的數目。透過連接結構130，連接件150的輸出端子（例如接點152和接點153）可重新佈線到連接件140的輸出端子（例如接點142和接點143），其中一個連接件150的輸出端子（例如接點152和接點153）中的一個可重新佈線到一個或大於一個連接件140的輸出端子（例如接點142和接點143）中的一個或大於一個。此外，由於連接件120的群組的數目可與連接件140的群組的數目相同，因此一個連接件140的輸出端子（例如接點142和接點143）中的一個可透過連接結構160重新佈線到一個連接件120的輸出端子（例如接點122和接點123）中的一個。在以上實施例中，連接結構160單獨地具有N數目個輸入端子（其連接到連接件140的輸出端子）和M數目個輸出端子（其連接到連接件120的輸出端子），其中N和M為整數且N等於M。

在替代實施例中，連接件120的群組的數目不同於（例如大於）連接件140的群組的數目，且連接件120的群組的數目不同於（例如大於）連接件150的群組的數目。透過連接結構130，連接件150的輸出端子（例如接點152和接點153）可重新佈線到連接件140的輸出端子（例如接點142和接點143），其中一個連接件150的輸出端子（例如接點152和接點153）中的一個可重新佈線到一個或大於一個連接件140的輸出端子（例如接點142和接點143）中的一個或大於一個。類似地，透過連接結構160，連接件140的輸出端子（例如接點142和接點143）可重新佈線到連接件120的輸出端子（例如接點122和接點123），其中一個連接件140的輸出端子（例如接點142和接點143）中的一個可重新佈線到一個或大於一個連接件120的輸出端子（例如接點122和接點123）中的一個或大於一個。在替代實施例中，連接結構160單獨地具有N數目個輸入端子（其連接到連接件140的輸出端子）和M數目個輸出端子（其連接到連接件120的輸出端子），其中N和M為整數且N小於M。

繼續參看圖2A和圖2B，在一些實施例中，電路板結構170位於電路板結構110上方且遠離電路板結構110。舉例來說，電路板結構170沿著方向Z且在X-Y平面上與電路板結構110的裝置區101d交疊。在一些實施例中，如圖2A中所繪示，電路板結構170單獨地包含基底171、多個接觸墊172、多個接觸墊173、包含互連的多個金屬化層和多個通孔（未繪示）的內部電路174以及多個引腳175。舉例來說，接觸墊172和接觸墊173分別分佈在基底171的兩個相對側上，且暴露出來以用於與後續形成的元件/特徵電連接。接觸墊172可分佈在基底171的表面S5上方，而接觸墊173可分佈在基底171的表面S6上方；或反之亦然。表面S5和表面S6沿著方向Z彼此相對，例如圖2A中所繪示。

在一些實施例中，內部電路174（包含金屬化層和通孔）嵌入於基底171中且為基底171提供佈線功能，其中包含在內部電路174中的金屬化層和通孔電連接到接觸墊172和接觸墊173。也就是說，舉例來說，接觸墊172透過內部電路174（包含金屬化層和通孔）電耦合到接觸墊173。另一方面，在一些實施例中，接觸墊172中的一個也透過內部電路174電耦合到另一接觸墊172，且/或接觸墊173中的一個也透過內部電路174電耦合到另一接觸墊173。引腳175可透過連接到接觸墊172或接觸墊173而電耦合到基底171。舉例來說，引腳175分佈在基底171的表面S6上方且連接到位於表面S6上方的接觸墊173，如圖2A中所繪示。

基底171的材料和形成可與基底111的材料和形成相同或類似，接觸墊172的材料和形成以及接觸墊173的材料和形成可與接觸墊112和/或接觸墊113的材料和形成相同或類似，且內部電路174的材料和形成可與內部電路114的材料和形成相同或類似；且因此在本文中為簡單起見而省略。引腳175的材料可包含呈針狀結構、凸塊狀結構或柱狀結構形式的導電材料，例如鋁、鈦、銅、鎳、鎢和/或其合金或類似物。

電路板結構170可劃分成多個群組。舉例來說，出於說明性意圖，圖2B中繪示電路板結構170的四個群組（一個群組具有一個電路板結構170）（標示為170A到170D），其中包含在不同群組中的電路板結構170分別稱為電路板結構170A、電路板結構170B、電路板結構170C以及電路板結構170D；然而，本公開不限於此。電路板結構170的群組的數目和包含在一個群組中的電路板結構170的數目不限制於本公開的附圖，且可基於需求而選擇和設計。在一些實施例中，包含在不同群組中的電路板結構170的數目為相同的。在替代實施例中，包含在不同群組中的電路板結構170的數目全部或部分地為不同的。

舉例來說，如圖2B的俯視圖中所繪示，電路板結構170的形狀為矩形形狀，然而，本公開不限於此。電路板結構170的形狀可為圓形、卵形、橢圓形、方形或任何合適的多邊形形狀。也就是說，可採用一個電路板結構170（未繪示），只要這個單一電路板結構170具有滿足如下要求的物理結構即可：電路板結構170透過引腳175與待測試物件（例如半導體晶圓形式封裝件）的輸出端子之間建立恰當物理接觸以電連接待測試物件（例如半導體晶圓形式封裝件）的輸出端子。換句話說，這個單一電路板結構170可包含彼此連接以形成板塊形狀（具有或不具有開口/縫隙）的多個部分，其中所述多個部分的一些部件可等同於電路板結構170A到電路板結構170D。在一些實施例中，電路板結構170包含引腳網格陣列（pin gird array，PGA）板。如圖2A中所繪示，引腳175面向電路板結構110，例如引腳175從基底171朝向電路板結構110的基底111突出。在一些實施例中，連接件150（例如連接件150A到連接件150H）和電路板結構170（例如電路板結構170A到電路板結構170D）稱為測試模組100A的端子，以用於在測試模組100A與待測試物件（例如半導體晶圓形式封裝件）（的輸出端子）之間建立恰當物理接觸。也就是說，舉例來說，電路板結構170透過待測試物件（例如半導體晶圓形式封裝件）、連接件150、連接結構130、連接件140、連接結構160以及連接件120電耦合到電路板結構110。

繼續參看圖2A和圖2B，舉例來說，在測試模組100A中，容納空間AS呈現為由電路板結構110、連接件120、連接結構160、連接件140、連接結構130、連接件150以及電路板結構170包圍的空間。在一些實施例中，待測試物件（例如半導體晶圓形式封裝件）放置到容納空間AS中以用於執行後續測試程式。如圖2A中所繪示，容納空間AS至少位於電路板結構110的裝置區101d上方。在一些實施例中，彈性元件180位於容納空間AS內部且與電路板結構110的裝置區101d交疊，如圖2A中所繪示。彈性元件180可在X-Y平面上以間隙GP遠離連接件120。然而，本公開不限於此；且彈性元件180可在接觸連接件120或不接觸連接件120的情況下在X-Y平面上進一步延伸到周邊區101p。換句話說，舉例來說，彈性元件180位於主要區101上方，且沿著方向Z且在X-Y平面上與裝置區101d和周邊區101p交疊。在一個實施例中，彈性元件180在X-Y平面上位於裝置區101d和周邊區101p上方且與連接件120接觸。在另一實施例中，彈性元件180在X-Y平面上位於裝置區101d和周邊區101p上方且遠離連接件120。

在一些實施例中，如圖2B的俯視圖中所繪示，彈性元件180的形狀為矩形形狀；然而，本公開不限於此。彈性元件180的形狀可為圓形、卵形、橢圓形、方形或任何合適的多邊形形狀。在一些實施例中，彈性元件180的材料包含能夠散熱的彈性材料，例如散熱泡沫（thermal foam）、散熱橡膠（thermal rubber）或散熱墊（thermal cushion）。由於彈性元件180，可保護電路板結構110免受由待測試物件（例如半導體晶圓形式封裝件）的物理放置而引起的損害；且在測試期間，由半導體晶圓形式封裝件產生的熱可高效地傳輸到電路板結構110以供耗散到外部環境。由於彈性元件180，測試模組100A的生命週期得以改善。至此，圖2A和圖2B中繪示測試模組100A作為本公開的實施例，其中在使控制器300（例如ATE）與測試模組100A電連接之後，可將待測試物件（例如半導體晶圓形式封裝件）放置到測試模組100A中（例如在容納空間AS內部的彈性元件180上方）以用於測試其積體電路和內部電路，參看圖6A和圖6B的組合件10（將于下方描述）。

在一個替代實施例中，如圖2A和圖2B的測試模組100A中所繪示，連接結構130包含有機柔性基底或印刷電路板；然而，本公開不限於此。舉例來說，連接結構130的如沿著方向X測量的寬度和如沿著方向Y測量的長度各自大於或實質上等於1.0公分。

然而，本公開不限於此，且連接結構130中的至少一個可由連接結構130'取代。在圖4中繪示的測試模組100B的替代實施例中，連接結構130B由連接結構130'取代。在一些實施例中，連接結構130'包含連接對應的連接件140與連接件150的多個導電線138，例如多個平行導電線。連接結構130'（例如導電線138）的材料和結構可與連接結構160的材料和結構相同或類似，且因此在本文中為了簡便起見並不重複。類似配置也可應用於部分的連接結構130或連接結構130的其餘部分。

在一些實施例中，如圖2A和圖2B的測試模組100A中所繪示，連接件140和連接件150位於連接結構130中的相應一個的相同表面S4上方；然而，本公開不限於此。連接件140和連接件150可定位於相應一個連接結構130的兩個相對側（例如表面S3和表面S4）處。在圖5中繪示的測試模組100C的替代實施例中，連接件140A位於連接結構130A的表面S3上方，而連接件150A位於連接結構130A的表面S4上方。類似配置也可應用於部分的連接件140、連接件150或連接件140、連接件150的其餘部分。

圖6A和圖6B分別示出根據本公開的一些實施例的測試模組與半導體晶圓形式封裝件的組合件的示意性橫截面圖和俯視圖，其中圖6A是沿著圖6B中描繪的橫截線BB'截取的橫截面圖。與先前描述的元件類似或實質上相同的元件將使用相同附圖標號，且本文中將不重複相同元件的特定細節或描述（例如材料、定位配置、電連接關係等）。

在一些實施例中，根據圖1的步驟S120，半導體晶圓形式封裝件安裝在測試模組上。舉例來說，如圖6A和圖6B中所繪示，提供半導體晶圓形式封裝件200（其稱為如先前在圖2A和圖2B中所提及的待測試物件）並放置半導體晶圓形式封裝件200到測試模組100A的容納空間AS中且電耦合到測試模組100A以構建組合件10。如圖6A中所繪示，在一些實施例中，半導體晶圓形式封裝件200位於彈性元件180上方且沿著方向Z位於連接結構130（例如連接結構130A到連接結構130D）與電路板結構110之間以及位於電路板結構170（例如電路板結構170A到電路板結構170D）與電路板結構110之間。在一些實施例中，如圖6B中所繪示，半導體晶圓形式封裝件200在X-Y平面（例如方向X和方向Y）上進一步由連接件150（例如連接件150A到連接件150H）、連接件140（例如連接件140A到連接件140H）、連接件120（例如連接件120A到連接件120H）以及連接結構160（例如連接結構160A到連接結構160H）包圍。半導體晶圓形式封裝件200例如與測試模組100A的電路板結構110的裝置區101d交疊。在一些實施例中，如圖6B的俯視圖中所繪示，半導體晶圓形式封裝件200的形狀為圓形形狀。舉例來說，半導體晶圓形式封裝件200的最大寬度W5大於或實質上等於6英寸。

在一些實施例中，半導體晶圓形式封裝件200包含多個半導體晶粒210、多個輸入/輸出（input/output，I/O）介面晶粒220、絕緣密封體230、重佈線路結構240、至少一個插座250（例如250A到250D）、多個連接件260（例如260A到260H）、散熱粘著劑（thermal adhesive）270以及散熱元件280。舉例來說，插座250和連接件260為用於外部連接到半導體晶圓形式封裝件200的介面。也就是說，插座250和連接件260用作半導體晶圓形式封裝件200的多個輸出端子以與外部裝置/設備（例如測試模組100A）電連接以形成組合件10。在本公開中，舉例來說，在組合件10中，電訊號透過插座250和連接件260進出半導體晶圓形式封裝件200，且電訊號透過連接件150和電路板結構170進出測試模組100A（從半導體晶圓形式封裝件200/到半導體晶圓形式封裝件200）。在一些實施例中，如圖6A中所繪示，半導體晶圓形式封裝件200透過暫時物理接合電耦合到測試模組100A，所述暫時物理接合例如透過使電路板結構170接合（例如以可裝卸方式插入）插座250以及使連接件150接合（例如以可裝卸方式插入）連接件260。由於組合件10中的測試模組100A與半導體晶圓形式封裝件200之間的這類電連接，能夠透過電連接到控制器300（例如ATE）的測試模組100A測試半導體晶圓形式封裝件200，例如圖6A中所繪示。在一些實施例中，一個插座250與相應一個電路板結構170接合，其中包含在插座250中的多個導電連接件256透過相應一個電路板結構170而彼此電耦合；因此，電路板結構170有時可稱為橋接連接件。

舉例來說，在組合件10中，測試電訊號（圖6A中由IS指示）由控制器300產生且傳輸到（例如發送到）測試模組100A，其中透過測試模組100A，測試電訊號IS進一步傳輸到半導體晶圓形式封裝件200以用於測試半導體晶圓形式封裝件200的積體電路和內部電路。在一些實施例中，這類測試電訊號IS稱為測試訊號（其可以是電流訊號、電壓訊號或用於測量半導體晶圓形式封裝件200的電特性的任何其它測試訊號），所述測試訊號借助於測試模組100A從控制器300傳播到半導體晶圓形式封裝件200。舉例來說，在組合件10中，回應電訊號（圖6A中由OS指示）從半導體晶圓形式封裝件200回饋且傳輸到（例如發送到）測試模組100A，其中透過測試模組100A，回應電訊號OS進一步傳輸到控制器300以用於評估測試結果。在一些實施例中，這類回應電訊號OS稱為環回（loopback）（或回饋）訊號，所述環回（或回饋）訊號借助於測試模組100A從半導體晶圓形式封裝件200傳回到控制器300。在一些實施例中，在發送出另一測試電訊號IS之前獨立地評估響應電訊號OS。然而，本公開不限於此。替代地，測試電訊號IS可依序發送出且收集並保存其回應電訊號OS於電連接/耦合到控制器300的記憶體裝置中；且隨後，可在測試結束時立即評估回應電訊號OS。可透過將一個測試電訊號和其回應電訊號進行比較來執行評估。

半導體晶粒210和I/O介面晶粒220可沿著方向X彼此並排佈置。半導體晶粒210和I/O介面晶粒220可沿著方向Y彼此並排佈置。在一些實施例中，半導體晶粒210和I/O介面晶粒220佈置為呈矩陣形式，例如N×N陣列或N×M陣列（N、M >0，N可以等於或可以不等於M）。然而，本公開不限於此，在一替代實施例中，半導體晶粒210佈置為呈矩陣形式，例如N×N陣列或N×M陣列（N、M >0，N可以等於或可以不等於M），同時I/O介面晶粒220佈置成包圍半導體晶粒210（佈置到陣列/矩陣中）以用於向其提供額外輸入/輸出電路，且因此向半導體晶粒210提供更多I/O計數。

在一些實施例中，I/O介面晶粒220各自具有多個導通孔222，其中導通孔222用作I/O介面晶粒220的導電端子以供用於電連接到其它裝置/元件。在一些實施例中，半導體晶粒210具有多個導通孔212，其中導通孔212用作半導體晶粒210的導電端子以供用於電連接到其它裝置/元件。本文中所描述的半導體晶粒210可稱為半導體晶片或積體電路（integrated circuit，IC）。舉例來說，半導體晶粒210獨立地為邏輯晶片，例如中央處理單元（CPU）、圖形處理單元（graphics processing unit，GPU）、系統晶片（system-on-a-chip，SoC）、微控制器或類似物。然而，本公開不限於此；在替代實施例中，半導體晶粒210獨立地為數位晶片、類比晶片或混合訊號晶片，例如專用積體電路（“ASIC”）晶片、感測器晶片、無線和射頻（radio frequency，RF）晶片、記憶體晶片或電壓調節晶片。在另外的替代實施例中，半導體晶粒210獨立地稱為組合型晶片或IC，例如同時包含RF晶片和數位晶片兩者的WiFi晶片。

如圖6A中所繪示，出於說明性目的僅呈現四個半導體晶粒210和兩個I/O介面晶粒220，然而應注意，半導體晶粒210的數目和I/O介面晶粒220的數目可為一或大於一，本公開不限於此。

在一些實施例中，半導體晶粒210和I/O介面晶粒220密封在絕緣密封體230中。絕緣密封體230環繞半導體晶粒210和I/O介面晶粒220橫向包覆，其中半導體晶粒210的導通孔212和I/O介面晶粒220的導通孔222由絕緣密封體230暴露出來，例如圖6A中所繪示。絕緣密封體230可包含可接受的絕緣密封材料。舉例來說，絕緣密封體230包含聚合物（例如環氧樹脂、酚醛樹脂、含矽樹脂或其它合適的樹脂）、介電材料或其它合適的材料。絕緣密封體230可以是透過模塑製程形成的模塑化合物。絕緣密封體230可進一步包含無機填充料或無機化合物（例如矽石（二氧化矽）、粘土等等），所述無機填充料或無機化合物在本文中可添加以優化絕緣密封體230的熱膨脹係數（coefficient of thermal expansion，CTE）。本公開不限於此。

在一些實施例中，重佈線路結構240形成在半導體晶粒210、I/O介面晶粒220以及絕緣密封體230上方。如圖6A中所繪示，舉例來說，重佈線路結構240包含精細特徵（fine-featured）部分240A和粗厚特徵（coarse-featured）部分240B，且透過連接到由絕緣密封體230暴露的半導體晶粒210的導通孔212和I/O介面晶粒220的導通孔222而電連接到半導體晶粒210和I/O介面晶粒220。在一些實施例中，精細特徵部分240A位於粗厚特徵部分240B與半導體晶粒210之間且位於粗厚特徵部分240B與I/O介面晶粒220之間。在一些實施例中，重佈線路結構240的精細特徵部分240A形成在半導體晶粒210和I/O介面晶粒220上方且電耦合到所述半導體晶粒210和所述I/O介面晶粒220，其中粗厚特徵部分240B透過精細特徵部分240A電耦合到半導體晶粒210和I/O介面晶粒220。

舉例來說，精細特徵部分240A包含介電結構242A和位於介電結構242A中的金屬化圖案244A，且粗厚特徵部分240B包含介電結構242B和位於介電結構242B中的金屬化圖案244B。金屬化圖案244A、金屬化圖案244B可各自包含一或多個圖案化導電層（其單獨地稱為重佈線層（redistribution layer）或重佈線（redistribution line），所述重佈線層或重佈線具有處於X-Y平面上且在X-Y平面上延伸的多個線部分（也稱為導電線或跡線）和在方向Z上延伸的多個通孔部分（也稱為導通孔）），且介電結構242A、介電結構242B可各自包含與圖案化導電層交替地佈置的一或多個介電層。包含在一個介電結構242A或介電結構242B中的介電層的數目和包含在一個金屬化圖案244A或金屬化圖案244B中的圖案化導電層的數目可能並不受限於本公開的附圖，且可基於需求和設計要求而選擇和指定。

重佈線路結構240的精細特徵部分240A和粗厚特徵部分240B包含不同大小的金屬化圖案和介電結構，例如圖6A中所繪示。在某些實施例中，包含在金屬化圖案244A中的圖案化導電層由相同導電材料形成且形成為相同厚度（例如第一厚度）和相同線寬（例如第一線寬），且包含在金屬化圖案244B中的圖案化導電層由相同導電材料形成且形成為相同厚度（例如第二厚度）和相同線寬（例如第二線寬）。同樣地，在一些實施例中，包含在介電結構242A中的介電層由相同介電材料形成且形成為相同厚度，且包含在介電結構242B中的介電層由相同介電材料形成且形成為相同厚度。在一些實施例中，沿著方向Z，包含在金屬化圖案244A中的圖案化導電層具有第一厚度，所述第一厚度小於包含在金屬化圖案244B中的圖案化導電層的第二厚度。另一方面，在俯視圖上（例如在X-Y平面上），包含在金屬化圖案244A中的圖案化導電層具有第一線寬，所述第一線寬小於包含在金屬化圖案244B中的圖案化導電層的第二線寬。

介電結構242A、介電結構242B的材料可包含聚醯亞胺、環氧樹脂、丙烯酸樹脂、酚醛樹脂、BCB、PBO或任何其它合適的聚合物類介電材料，且可透過沉積、疊層或旋轉塗布形成。金屬化圖案244A、金屬化圖案244B的材料可包含鋁、鈦、銅、鎳、鎢和/或其合金，且可透過電鍍或沉積形成。本公開不限於此。介電結構242A、介電結構242B以及金屬化圖案244A、金屬化圖案244B也可各自由微影和蝕刻製程圖案化。介電結構242A的材料例如與介電結構242B的材料相同。對於另一實例，介電結構242A和介電結構242B的材料彼此不同。金屬化圖案244A的材料例如與金屬化圖案244B的材料相同。對於另一實例，金屬化圖案244A和金屬化圖案244B的材料彼此不同。本公開不限於此。

在一些實施例中，如圖6A中所繪示，精細特徵部分240A能夠提供半導體晶粒210之間、I/O介面晶粒220之間以及半導體晶粒210與I/O介面晶粒220之間的局部電連通（local electric communication），同時粗厚特徵部分240B能夠提供電連接到插座250和/或連接件260的外部裝置/設備與半導體晶粒210和/或I/O介面晶粒220之間的全域電連通（global electric communication）。

然而，本公開不限於此。在替代實施例中，重佈線路結構240可包含相同大小的金屬化圖案和相同大小的介電結構。

繼續參看圖6A和圖6B，在一些實施例中，插座250和連接件260附接到重佈線路結構240。舉例來說，出於說明性意圖，圖6B中繪示四個插座250（例如250A到250D）和八個連接件260（例如260A到260H），然而，本公開不限於此。插座250的數目和連接件260的數目不限制於本公開的附圖，且可基於需求而選擇和設計。插座的數目可為一或大於一，且連接件260的數目可為八、小於八或大於八。

在一些實施例中，插座250各自包含基座252、多個導電襯墊（conductive liner）254和多個導電連接件256，如圖6A中所繪示。在一些實施例中，多個穿孔258形成在基座252中且從基座252的一側（例如表面S250a（圖6A）或表面S7（圖7A））延伸到基座252的相對側（例如表面S250b（圖6A）或表面S8（圖7A））。舉例來說，穿孔258形成在基座252中，其中穿孔258各別穿過基座252，導電襯墊254分別形成在穿孔258的側壁上，且導電連接件256在相應一個穿孔258下方形成在基座252的表面S8上且電耦合到形成在相應一個穿孔258的側壁上的導電襯墊254，參看圖7A。沿著方向Z，從表面S7朝向表面S8查看，導電連接件256可由形成在基座252中的穿孔258輕易地顯露出來。導電連接件256可彼此電隔離。在一些實施例中，插座250透過導電連接件256接合到重佈線路結構240，其中導電連接件256位於基座252與重佈線路結構240之間。舉例來說，導電襯墊254透過導電連接件256電耦合到重佈線路結構240。

在一些實施例中，基座252的材料包含能夠提供確保插座250的物理強度和機械強度的特定硬度的介電材料。硬度（可由其的楊氏模量（Yong's modulus）量化）可處於約10吉帕（GPa）到約30吉帕的範圍內。導電襯墊254可由透過電鍍或無電電鍍形成的導電材料製成，所述導電材料例如金屬或金屬合金，本公開不限於此。導電連接件256的材料和形成可與如圖2A中所描述的導電連接件61/62/63的材料和形成相同或類似，且因此在本文中為了簡單起見並不重複。

然而，本公開不限於此，且圖6A或圖7A中描繪的插座250中的一個或大於一個可由圖7B中繪示的插座250'替換。在替代實施例中，圖7B中描繪的插座250'類似於圖7A中描繪的插座250；差別在於任何兩個或大於兩個相鄰導電連接件256可透過至少一個額外的導電連接件65彼此連接。由於導電連接件65的存在，（例如透過連接件訊號冗餘）確保了訊號（例如測試電訊號或響應電訊號）透過插座250'的傳輸。額外的導電連接件65的材料可與如圖3A到圖3C中所描述的導電連接件64的材料相同或類似，且因此本文中省略。

在一些實施例中，插座250劃分成多個群組，如圖6B中所繪示。舉例來說，出於說明性意圖，圖6B中繪示插座250的四個群組（一個群組具有一個插座250）（標示為250A到250D），其中包含在不同群組中的插座250分別稱為插座250A、插座250B、插座250C以及插座250D；然而，本公開不限於此。插座250的群組的數目和包含在一個群組中的插座250的數目不限制於本公開的附圖，且可基於需求而選擇和設計。

在一些實施例中，插座250佈置為呈矩陣形式，例如N×N陣列或N×M陣列（N、M >0，N可以等於或可以不等於M）。電路板結構170的佈置可與插座250的佈置類似，使得電路板結構170可能夠透過將引腳175以可裝卸方式插入到穿孔258中並提供與導電襯墊254和導電連接件256的充分物理接觸來與插座250接合，由此在電路板結構170與插座250之間建立恰當的電連接。舉例來說，如圖6A和圖6B中所繪示，插座250沿著方向Z且在X-Y平面上分別與電路板結構170交疊。在一些實施例中，插座250的數目可與電路板結構170的數目相同，其中電路板結構170（例如170A到170D）的定位位置分別位於插座250（例如250A到250D）的定位位置內。然而，本公開不限於此，且在其它替代實施例中，插座250的數目可與電路板結構170的數目不同，其中電路板結構170（例如170A到170D）的定位位置位於同一插座250的定位位置內。在另外的替代實施例中，插座250的數目可與電路板結構170的數目不同，其中電路板結構170中的一些電路板結構170的定位位置分別位於插座250中的一些插座250的定位位置內，且電路板結構170的其餘電路板結構170的定位位置位於同一個插座250的定位位置內。舉例來說，如圖6B的俯視圖中所繪示，插座250的形狀為方形形狀，然而，本公開不限於此。插座250的形狀可為矩形、圓形、卵形、橢圓形或任何合適的多邊形形狀。

在一些實施例中，連接件260佈置在插座250旁邊且電連接到重佈線路結構240。如圖6B中所繪示，連接件260包圍插座250。在一些實施例中，連接件260劃分成多個群組，如圖6B中所繪示。舉例來說，出於說明性意圖，圖6B中繪示連接件260的八個群組（一個群組具有一個連接件260）（標示為260A到260H），其中包含在不同群組中的連接件260分別稱為連接件260A、連接件260B、連接件260C、連接件260D、連接件260E、連接件260F、連接件260G以及連接件260H；然而，本公開不限於此。連接件260的群組的數目和包含在一個群組中的連接件260的數目不限制於本公開的附圖且可基於需求而選擇和設計，只要連接件260的數目與連接件150的數目匹配即可。在一些實施例中，分別包含在不同群組中的連接件260的數目全部或部分地為相同的。在替代實施例中，分別包含在不同群組中的連接件260的數目全部或部分地為不同的。

連接件260（單獨地包含基座261、多個接點262（例如262(-)和262(+)）、多個接點263（例如263(-)和263(+)）以及電路（未繪示））的材料和結構與如上文所描述的連接件120的材料和結構相同或類似，且因此在本文中為了簡便起見並不重複。在一些實施例中，連接件260透過透過多個導電連接件66將接點262或接點263連接到重佈線路結構240的金屬化圖案來單獨地接合到重佈線路結構240。舉例來說，如圖6A中所繪示，連接件260透過透過導電連接件66將接點263(+)連接到重佈線路結構240的金屬化圖案244B來電耦合到重佈線路結構240。導電連接件66的材料和形成可與如上文所描述的導電連接件61的材料和形成相同或類似；且因此，本文中並不重複。然而，本公開不限於此；在替代實施例（未繪示）中，任何兩個或大於兩個相鄰導電連接件66可以與應用於導電連接件61到導電連接件63的方法類似的方式透過至少一個額外的導電連接件64彼此連接。

舉例來說，如圖6A和圖6B中所繪示，連接件260沿著方向Z且在X-Y平面上各自與上覆其的連接件150中的對應一個交疊。在一些實施例中，如圖6B的俯視圖中所繪示，一個連接件150（例如150A到150H中的任一個）的定位位置對應於在其之下的一個連接件260（例如260A到260H中的任一個）的定位位置，例如一個連接件150的定位位置位於一個連接件260的定位位置上方。舉例來說，如圖6B的俯視圖中所繪示，連接件260的形狀為矩形形狀，然而，本公開不限於此，只要連接件260和連接件150能夠彼此接合以用於在其間建立物理連接和電性連接即可。連接件260的形狀可為圓形、卵形、橢圓形、方形或任何合適的多邊形形狀。在一些實施例中，連接件260透過以可裝卸方式將一個連接件150（例如150A）的接點153(+)插入到相應一個連接件260（例如260A）中以及以可裝卸方式將相應一個連接件260（例如260A）的接點262(-)插入到連接件150（例如150A）中來與連接件150接合，這提供接點153(+)與接點263(-)之間以及接點152(+)與接點262(-)之間的充分物理接觸，由此在連接件150A與連接件260A之間建立恰當的電連接。類似連接可分別應用於連接件150B到連接件150H和連接件260B到連接件260H。

回到圖6A，在一些實施例中，散熱元件280透過散熱粘著劑270附接到半導體晶粒210、I/O介面晶粒220以及絕緣密封體230。舉例來說，沿著方向Z，散熱粘著劑270位於絕緣密封體230（密封半導體晶粒210和I/O介面晶粒220）與散熱元件280之間，絕緣密封體230位於重佈線路結構240與散熱粘著劑270之間，且重佈線路結構240位於插座250（佈置在連接件260旁邊）與絕緣密封體230之間。在一些實施例中，散熱元件280透過散熱粘著劑270黏附於絕緣密封體230、半導體晶粒210以及I/O介面晶粒220，其中散熱粘著劑270進一步有助於使來自半導體晶粒210和I/O介面晶粒220的熱量耗散到散熱元件280，由此有助於在半導體晶圓形式封裝件200中維持較低溫度。也就是說，在半導體晶圓形式封裝件200中，散熱元件280透過散熱粘著劑270熱耦合到密封在絕緣密封體230中的半導體晶粒210和I/O介面晶粒220。

散熱元件280可具有高導熱率，例如介於約200瓦/米·開爾文（W/m·K）到約400 W/m·K之間或大於400 W/m·K，且可使用金屬、金屬合金以及類似物形成。在一些實施例中，散熱元件280包含散熱片（heat sink）、熱散播器（heat spreader）、冷板（cold plate）或類似物。除了散熱功能之外，散熱元件280還可為半導體晶圓形式封裝件200提供物理保護。散熱粘著劑270可包含任何合適的導熱材料，例如具有良好導熱率的聚合物，所述良好導熱率可介於約3 W/m·K到約10 W/m·K之間或大於10 W/m·K。

半導體晶圓形式封裝件200可進一步包含用以確保其整體結構的機械強化的緊固元件290。舉例來說，如圖6A中所繪示，緊固元件290包含機械支架292、多個螺栓294以及多個緊固件296。機械支架292是剛性支撐件，其可由具有高硬度的材料形成，所述材料例如金屬，如鋼、鈦、鈷或類似物。舉例來說，機械支架292呈固體板形式，所述固體板具有形成於其中的多個開口，其中所述多個開口允許放置插座250。機械支架292物理地接合/嵌合至插座250的部分（側壁）以用於固定插座250。由於緊固元件290，可減小半導體晶圓形式封裝件200的翹曲，例如由溫度、壓力或濕度變化引起的翹曲。然而，本公開不限於此，為了進一步固定插座250，機械支架292可包含延伸到插座250的表面S250a、S250b的部分上的多個突出部。在一些實施例中，連接件260包圍緊固元件290的周邊。

舉例來說，如圖6A中所繪示，機械支架292沿著方向Z放置在重佈線路結構240上且沿著方向X和方向Y與插座250相鄰。在一些實施例中，螺栓294透過形成在半導體晶圓形式封裝件200中的多個螺栓孔298旋擰，其中螺栓孔298各自穿過機械支架292、重佈線路結構240、絕緣密封體230、散熱粘著劑270以及散熱元件280。在一些實施例中，緊固件296旋擰到螺栓294上且擰緊，其中重佈線路結構240、絕緣密封體230（密封半導體晶粒210和I/O介面晶粒220）以及散熱粘著劑270一起夾持在散熱元件280與機械支架292之間。緊固件296可以是例如旋擰到螺栓294的螺母。舉例來說，緊固件296在半導體晶圓形式封裝件200的兩側（例如在具有散熱元件280的側（有時稱為半導體晶圓形式封裝件200的背側）以及在具有機械支架292的側（有時稱為半導體晶圓形式封裝件200的前側））處附接到螺栓294。在一些實施例中，在機械支架292經固定之後，其橫向包圍插座250。

如圖6A中所繪示，在半導體晶圓形式封裝件200安裝到測試模組100A之後，在這類組合件10中，半導體晶圓形式封裝件200與彈性元件180物理接觸且透過除了電路板結構170和插座250之外的連接件150和連接件260形成與測試模組100A的暫時電連接，其中彈性元件180保護電路板結構110免受由從半導體晶圓形式封裝件200的背側中突出的螺栓294造成的損害。舉例來說，利用測試模組100A與半導體晶圓形式封裝件200之間的這類電連接，透過使用電連接到控制器300的測試模組100A來準備對半導體晶圓形式封裝件200進行測試。

如下文中進一步論述，對於使用測試模組100A的測試方法，組合件10可具有用以測試半導體晶圓形式封裝件200的若干可能的測試電傳輸路徑（testing electrical transmitting path）。舉例來說，出於說明性目的，圖8到圖11B中繪示十二個可能的測試電傳輸路徑P1到P12，然而本公開在本文中不受限制。可透過使用測試模組100A來在組合件10中採用更多可能的測試電傳輸路徑。圖8、圖9、圖10A到圖10B以及圖11A到圖11B各別為繪示存在於圖6A中描繪的組合件10中的可能測試電傳輸路徑的示意圖。與先前描述的元件類似或實質上相同的元件將使用相同附圖標號，且本文中將不重複相同元件的特定細節或描述（例如材料、定位配置、電連接關係等）。在一些實施例中，根據圖1的步驟S130，透過測試模組對半導體晶圓形式封裝件執行自動化測試程式。

在一些實施例中，在圖8中示出圖6A中描繪的組合件10（包含電連接到控制器300的測試模組100A以及半導體晶圓形式封裝件200）以展現測試電傳輸路徑P1和測試電傳輸路徑P2，所述測試電傳輸路徑P1和所述測試電傳輸路徑P2用於測試半導體晶圓形式封裝件200的連接件260（例如包含在連接件260A到連接件260H中的接點262、接點263）與重佈線路結構240（例如粗厚特徵部分240B的金屬化圖案244B）之間是否存在充分接觸以提供兩者之間的恰當電連接。對於一個實例，如圖8中所繪示，透過測試電傳輸路徑P1，電訊號（例如測試電訊號IS）借助於以下元件從控制器300發送到半導體晶圓形式封裝件200：電路板結構110、連接件120A、連接結構160A、連接件140A、連接結構130A、連接件150A、連接件260A以及重佈線路結構240的粗厚特徵部分240B；且電訊號（例如回應電OS，有時稱為環回（回饋）訊號）借助於以上元件以反向次序（例如重佈線路結構240的粗厚特徵部分240B、連接件260A、連接件150A、連接結構130A、連接件140A、連接結構160A、連接件120A以及電路板結構110）從半導體晶圓形式封裝件200發送到控制器300。如果連接件260A並未與重佈線路結構240的粗厚特徵部分240B充分接觸以提供電耦合，那麼嘗試穿過上文所描述的路徑的電訊號將並不能夠到達半導體晶圓形式封裝件200。另一方面，如果電訊號的確到達半導體晶圓形式封裝件200並返回到控制器300，那麼可作出結論：實現了連接件260A與重佈線路結構240的粗厚特徵部分240B之間的充分接觸。

繼續參看圖8，對於另一實例，透過測試電傳輸路徑P2，電訊號（例如IS）借助於以下元件從控制器300發送到半導體晶圓形式封裝件200：電路板結構110、連接件120A、連接結構160A、連接件140A、連接結構130A、連接件150A、連接件260A以及重佈線路結構240的粗厚特徵部分240B；且電訊號（例如OS）借助於以下元件從半導體晶圓形式封裝件200發送到控制器300：重佈線路結構240的粗厚特徵部分240B、連接件260B、連接件150B、連接結構130B、連接件140B、連接結構160B、連接件120B以及電路板結構110。利用以上測試電傳輸路徑P1到測試電傳輸路徑P2，在一些實施例中，測試重佈線路結構240（例如粗厚特徵部分240B的金屬化圖案244B）與一個或大於一個連接件260（例如260A到260H）之間的接觸，以查看其之間是否有存在充分接觸以提供恰當的電連接。所述測試可透過測試電傳輸路徑P1、測試電傳輸路徑P2、其組合或類似方式執行大於一次以上，以確認所有連接件260皆與重佈線路結構240充分接觸。

在一些實施例中，在圖9中示出圖6A中描繪的組合件10（包含電連接到控制器300的測試模組100A以及半導體晶圓形式封裝件200）以展現測試電傳輸路徑P3和測試電傳輸路徑P4，所述測試電傳輸路徑P3和所述測試電傳輸路徑P4用於測試半導體晶圓形式封裝件200的插座250（例如導電連接件256）與重佈線路結構240（例如粗厚特徵部分240B的金屬化圖案244B）之間是否存在充分接觸以提供兩者之間的恰當電連接。對於一個實例，如圖9中所繪示，透過測試電傳輸路徑P3，電訊號（例如IS）借助於以下元件從控制器300發送到半導體晶圓形式封裝件200：電路板結構110、連接件120A、連接結構160A、連接件140A、連接結構130A、連接件150A、連接件260A與插座250A和電路板結構170A一起的粗厚特徵部分240B（以重複方式，例如至少透過金屬化圖案244B、導電連接件256-1、引腳175-1、基底171、引腳175-2、導電連接件256-2、金屬化圖案244B…基底171、引腳175-4、導電連接件256-4）、與插座250B和電路板結構170B一起的粗厚特徵部分240B（以重複方式，例如至少透過金屬化圖案244B、導電連接件256-5、引腳175-5、基底171、引腳175-6、導電連接件256-6、金屬化圖案244B…基底171、引腳175-8、導電連接件256-8）以及粗厚特徵部分240B；且電訊號（例如OS）借助於以上元件以反向次序從半導體晶圓形式封裝件200發送到控制器300。如果插座250A和/或插座250B並未與重佈線路結構240的粗厚特徵部分240B充分接觸以提供電耦合，那麼嘗試穿過上文所描述的路徑的電訊號將並不能夠透過測試模組100A到達控制器300。另一方面，如果電訊號的確到達半導體晶圓形式封裝件200並返回到控制器300，那麼可作出結論：實現了重佈線路結構240的插座250A、插座250B與粗厚特徵部分240B之間的充分接觸。

繼續參看圖9，對於另一實例，透過測試電傳輸路徑P4，電訊號（例如IS）借助於以下元件從控制器300發送到半導體晶圓形式封裝件200：電路板結構110、連接件120A、連接結構160A、連接件140A、連接結構130A、連接件150A、連接件260A、與插座250A和電路板結構170A一起的粗厚特徵部分240B（以重複方式，例如至少透過金屬化圖案244B、導電連接件256-1、引腳175-1、基底171、引腳175-2、導電連接件256-2、金屬化圖案244B…基底171、引腳175-4、導電連接件256-4）、與插座250B和電路板結構170B一起的粗厚特徵部分240B（以重複方式，例如至少透過金屬化圖案244B、導電連接件256-5、引腳175-5、基底171、引腳175-6、導電連接件256-6、金屬化圖案244B…基底171、引腳175-8、導電連接件256-8）以及粗厚特徵部分240B；且電訊號（例如OS）借助於以下元件從半導體晶圓形式封裝件200發送到控制器300：重佈線路結構240的粗厚特徵部分240B、連接件260B、連接件150B、連接結構130B、連接件140B、連接結構160B、連接件120B以及電路板結構110。利用以上測試電傳輸路徑P3到測試電傳輸路徑P4，在一些實施例中，測試重佈線路結構240（例如粗厚特徵部分240B的金屬化圖案244B）與一個或大於一個插座250（例如250A到250H）之間的接觸，以查看其之間是否有存在充分接觸以提供恰當的電連接。所述測試可透過測試電傳輸路徑P3、測試電傳輸路徑P4、其組合或類似方式執行大於一次以上，以確認所有插座250皆與重佈線路結構240充分接觸。

在一些實施例中，在圖10A中示出圖6A中描繪的組合件10（包含電連接到控制器300的測試模組100A以及半導體晶圓形式封裝件200）以展現測試電傳輸路徑P5和測試電傳輸路徑P6，所述測試電傳輸路徑P5和所述測試電傳輸路徑P6用於測試半導體晶圓形式封裝件200的半導體晶粒210（例如導通孔212）與重佈線路結構240（例如精細特徵部分240A的金屬化圖案244A）之間是否存在充分接觸以提供兩者之間的恰當電連接。對於一個實例，如圖10A中所繪示，透過測試電傳輸路徑P5，電訊號（例如IS）借助於以下元件從控制器300發送到半導體晶圓形式封裝件200：電路板結構110、連接件120A、連接結構160A、連接件140A、連接結構130A、連接件150A、連接件260A、粗厚特徵部分240B、精細特徵部分240A以及一個半導體晶粒210（例如圖10A中繪示的最左邊的半導體晶粒210）；且電訊號（例如OS）借助於以上元件以反向次序從半導體晶圓形式封裝件200發送到控制器300。如果最左邊的半導體晶粒210並未與重佈線路結構240的精細特徵部分240A充分接觸以提供電耦合，那麼嘗試穿過上文所描述的路徑的電訊號將並不能夠透過測試模組100A返回到控制器300。另一方面，如果電訊號的確到達半導體晶圓形式封裝件200並返回到控制器300，那麼可作出結論：實現了最左邊的半導體晶粒210與重佈線路結構240的精細特徵部分240A之間的充分接觸。

繼續參看圖10A，對於另一實例，透過測試電傳輸路徑P6，電訊號（例如IS）借助於以下元件從控制器300發送到半導體晶圓形式封裝件200：電路板結構110、連接件120A、連接結構160A、連接件140A、連接結構130A、連接件150A、連接件260A、粗厚特徵部分240B、精細特徵部分240A以及一個半導體晶粒210（例如圖10A中繪示的最左邊的半導體晶粒210）；且電訊號（例如OS）借助於以下元件從半導體晶圓形式封裝件200發送到控制器300：半導體晶粒210（例如圖10A中繪示的最左邊的半導體晶粒210）、精細特徵部分240A、粗厚特徵部分240B、連接件260B、連接件150B、連接結構130B、連接件140B、連接結構160B、連接件120B以及電路板結構110。

在替代實施例中，在圖10B中示出圖6A中描繪的組合件10（包含電連接到控制器300的測試模組100A以及半導體晶圓形式封裝件200）以展現測試電傳輸路徑P7和測試電傳輸路徑P8，所述測試電傳輸路徑P7和所述測試電傳輸路徑P8也用於測試半導體晶圓形式封裝件200的半導體晶粒210（例如導通孔212）與重佈線路結構240（例如精細特徵部分240A的金屬化圖案244A）之間是否存在充分接觸以提供兩者之間的恰當電連接。舉例來說，圖10B中描繪的測試電傳輸路徑P7與圖10A中描繪的測試電傳輸路徑P5類似，且圖10B中描繪的測試電傳輸路徑P8與圖10A中描繪的測試電傳輸路徑P6類似，其中差別在於圖10B中描繪的測試電傳輸路徑P7和測試電傳輸路徑P8各自進一步包含插座250中的至少一個和電路板結構170中的至少一個。

對於一個實例，如圖10B中所繪示，透過測試電傳輸路徑P7，電訊號（例如IS）借助於以下元件從控制器300發送到半導體晶圓形式封裝件200：電路板結構110、連接件120A、連接結構160A、連接件140A、連接結構130A、連接件150A、連接件260A、與插座250A和電路板結構170A一起的粗厚特徵部分240B（以例如至少透過金屬化圖案244B、導電連接件256-1、引腳175-1、基底171、引腳175-2、導電連接件256-2、金屬化圖案244B的方式）、精細特徵部分240A以及一個半導體晶粒210（例如圖10B中繪示的最左邊的半導體晶粒210）；且電訊號（例如OS）借助於以下元件從半導體晶圓形式封裝件200發送到控制器300：最左邊的半導體晶粒210（如圖10B中所繪示）、精細特徵部分240A、粗厚特徵部分240B、連接件260A、連接件150A、連接結構130A、連接件120A、連接結構160A、連接件120A以及電路板結構110。

繼續參看圖10B，對於另一實例，透過測試電傳輸路徑P8，電訊號（例如IS）借助於以下元件從控制器300發送到半導體晶圓形式封裝件200：電路板結構110、連接件120A、連接結構160A、連接件140A、連接結構130A、連接件150A、連接件260A、與插座250A和電路板結構170A一起的粗厚特徵部分240B（以重複方式，例如至少透過金屬化圖案244B、導電連接件256-1、引腳175-1、基底171、引腳175-2、導電連接件256-2、金屬化圖案244B）、精細特徵部分240A以及一個半導體晶粒210（例如圖10B中繪示的最左邊的半導體晶粒210）；且電訊號（例如OS）借助於以下元件從半導體晶圓形式封裝件200發送到控制器300：最左邊的半導體晶粒210、精細特徵部分240A、與插座250A和電路板結構170A一起的粗厚特徵部分240B（以重複方式，例如至少透過金屬化圖案244B、導電連接件256-3、引腳175-3、基底171、引腳175-4、導電連接件256-4、金屬化圖案244B）、連接件260B、連接件150B、連接結構130B、連接件140B、連接結構160B、連接件120B以及電路板結構110。

利用以上測試電傳輸路徑P5到測試電傳輸路徑P8，在一些實施例中，測試重佈線路結構240（例如精細特徵部分240A的金屬化圖案244A）與一個或大於一個半導體晶粒210之間的接觸，以查看其之間是否存在有充分接觸以提供恰當的電連接。所述測試可透過測試電傳輸路徑P5、測試電傳輸路徑P6、測試電傳輸路徑P7、測試電傳輸路徑P8、其組合或類似方式執行大於一次以上，以確認所有半導體晶粒210皆與重佈線路結構240充分接觸。另外，也可以與用於測試半導體晶粒210的方式類似或相同的方式來測試I/O介面晶粒220。

在一些實施例中，在圖11A中示出圖6A中描繪的組合件10（包含電連接到控制器300的測試模組100A以及半導體晶圓形式封裝件200）以展現測試電傳輸路徑P9和測試電傳輸路徑P10，所述測試電傳輸路徑P9和所述測試電傳輸路徑P10用於透過半導體晶圓形式封裝件200的重佈線路結構240（例如精細特徵部分240A的金屬化圖案244A）測試兩個半導體晶粒210之間是否存在充分接觸（例如互連）以提供兩者之間的恰當電連接（例如電連通）。對於一個實例，如圖11A中所繪示，透過測試電傳輸路徑P9，電訊號（例如IS）借助於以下元件從控制器300發送到半導體晶圓形式封裝件200：電路板結構110、連接件120A、連接結構160A、連接件140A、連接結構130A、連接件150A、連接件260A、粗厚特徵部分240B、精細特徵部分240A、一個半導體晶粒210（例如圖11A中繪示的最左邊的半導體晶粒210）、精細特徵部分240A以及另一半導體晶粒210（例如圖11A中繪示的從左側起第二個半導體晶粒210）；且電訊號（例如OS）借助於以下元件從半導體晶圓形式封裝件200發送到控制器300：所述另一半導體晶粒210、精細特徵部分240A、粗厚特徵部分240B、連接件260A、連接件150A、連接結構130A、連接件140A、連接結構160A、連接件120A以及電路板結構110。如果這兩個半導體晶粒210之間的互連並不足以提供電耦合，那麼嘗試穿過上文所描述的路徑的電訊號將並不能夠透過測試模組100A返回到控制器300。另一方面，如果電訊號的確到達半導體晶圓形式封裝件200並返回到控制器300，那麼可作出結論：實現了半導體晶粒210之間的充分電接觸。換句話說，確認了這兩個半導體晶粒210之間的有效互連。

繼續參看圖11A，對於另一實例，透過測試電傳輸路徑P10，電訊號（例如IS）借助於以下元件從控制器300發送到半導體晶圓形式封裝件200：電路板結構110、連接件120A、連接結構160A、連接件140A、連接結構130A、連接件150A、連接件260A、粗厚特徵部分240B、精細特徵部分240A、一個半導體晶粒210（例如圖11A中繪示的最左邊的半導體晶粒210）、精細特徵部分140A以及另一半導體晶粒210（例如圖11A中繪示的從左側起第二個半導體晶粒210）；且電訊號（例如OS）借助於以下元件從半導體晶圓形式封裝件200發送到控制器300：所述另一半導體晶粒210、精細特徵部分240A、粗厚特徵部分240B、連接件260B、連接件150B、連接結構130B、連接件140B、連接結構160B、連接件120B以及電路板結構110。

在替代實施例中，在圖11B中示出圖6A中描繪的組合件10（包含電連接到控制器300的測試模組100A以及半導體晶圓形式封裝件200）以展現測試電傳輸路徑P11和測試電傳輸路徑P12，所述測試電傳輸路徑P11和所述測試電傳輸路徑P12也用於透過重佈線路結構240測試半導體晶圓形式封裝件200的兩個半導體晶粒210之間是否存在充分電接觸（例如有效互連）以提供兩者之間的恰當電連接。舉例來說，圖11B中描繪的測試電傳輸路徑P11與圖11A中描繪的測試電傳輸路徑P9類似，且圖11B中描繪的測試電傳輸路徑P12與圖11A中描繪的測試電傳輸路徑P10類似，其中差別在於圖11B中描繪的測試電傳輸路徑P11和測試電傳輸路徑P12各自進一步包含插座250中的至少一個和電路板結構170中的至少一個。

對於一個實例，如圖11B中所繪示，透過測試電傳輸路徑P11，電訊號（例如IS）借助於以下元件從控制器300發送到半導體晶圓形式封裝件200：電路板結構110、連接件120A、連接結構160A、連接件140A、連接結構130A、連接件150A、連接件260A、與插座250A和電路板結構170A一起的粗厚特徵部分240B（以例如至少透過金屬化圖案244B、導電連接件256-1、引腳175-1、基底171、引腳175-2、導電連接件256-2、金屬化圖案244B的方式）、精細特徵部分240A、一個半導體晶粒210（例如圖10B中繪示的最左邊的半導體晶粒210）、精細特徵部分240A、與插座250A和電路板結構170A一起的粗厚特徵部分240B（以例如至少透過金屬化圖案244B、導電連接件256-3、引腳175-3、基底171、引腳175-4、導電連接件256-4、金屬化圖案244B的方式）、精細特徵部分240A以及另一半導體晶粒210（例如圖11B中繪示的從左側起第二個半導體晶粒210）；且電訊號（例如OS）借助於以下元件從半導體晶圓形式封裝件200發送到控制器300：所述另一半導體晶粒210、精細特徵部分240A、粗厚特徵部分240B、連接件260A、連接件150A、連接結構130A、連接件140A、連接結構160A、連接件120A以及電路板結構110。

繼續參看圖11B，對於另一實例，透過測試電傳輸路徑P12，電訊號（例如IS）借助於以下元件從控制器300發送到半導體晶圓形式封裝件200：電路板結構110、連接件120A、連接結構160A、連接件140A、連接結構130A、連接件150A、連接件260A、與插座250A和電路板結構170A一起的粗厚特徵部分240B（以例如至少透過金屬化圖案244B、導電連接件256-1、引腳175-1、基底171、引腳175-2、導電連接件256-2、金屬化圖案244B的方式）、精細特徵部分240A、一個半導體晶粒210（例如圖10B中繪示的最左邊的半導體晶粒210）、精細特徵部分240A、與插座250A和電路板結構170A一起的粗厚特徵部分240B（以例如至少透過金屬化圖案244B、導電連接件256-3、引腳175-3、基底171、引腳175-4、導電連接件256-4、金屬化圖案244B的方式）、精細特徵部分240A以及另一半導體晶粒210（例如圖11B中繪示的從左側起第二個半導體晶粒210）；且電訊號（例如OS）借助於以下元件從半導體晶圓形式封裝件200發送到控制器300：所述另一半導體晶粒210、精細特徵部分240A、粗厚特徵部分240B、連接件260B、連接件150B、連接結構130B、連接件140B、連接結構160B、連接件120B以及電路板結構110。

利用以上測試電傳輸路徑P9到測試電傳輸路徑P12，在一些實施例中，測試透過重佈線路結構240的兩個半導體晶粒210之間的接觸，以查看其之間是否存在有充分接觸（例如有效互連）以提供恰當電連接。所述測試可透過測試電傳輸路徑P9、測試電傳輸路徑P10、測試電傳輸路徑P11、測試電傳輸路徑P12、其組合或類似方式執行大於一次以上，以確認半導體晶粒210的至少一部分透過重佈線路結構240彼此充分電接觸。此外，也可以與用於測試半導體晶粒210的方式類似或相同的方式測試I/O介面晶粒220當中的有效互連。替代地，也可以與用於測試半導體晶粒210的方式類似或相同的方式測試半導體晶粒210中的一個與I/O介面晶粒220中的一個之間的有效互連。

然而，本公開不限於此，其中可一次性地測試多個半導體晶圓形式封裝件200。圖12A和圖12B分別根據本公開的一些實施例示出包括大於一個測試模組和大於一個半導體晶圓形式封裝件的測試系統的示意性橫截面圖和俯視圖，其中圖12A是沿著圖12B中描繪的橫截線CC'截取的橫截面圖。圖13是根據本公開的一些實施例的測試系統的示意性橫截面圖。與先前描述的元件類似或實質上相同的元件將使用相同附圖標號，且本文中將不重複相同元件的特定細節或描述（例如材料、定位配置、電連接關係等）。

參考圖12A和圖12B，在一些實施例中，測試系統500A包含至少兩個測試模組100D（例如“100D-1”指示左側的測試模組100D且“100D-2”指示右側的一個測試模組100D，如圖12A和圖12B中所繪示）和電連接到測試模組100D的連接結構190。應瞭解，一個測試模組100D配置成容納一個半導體晶圓形式封裝件200。在一些實施例中，圖12A和圖12B中描繪的測試模組100D（例如100D-1和100D-2）與如圖2A和圖2B中所描述的測試模組100A類似，差別在於，測試模組100D省略了至少一個連接結構130、位於所述至少一個連接結構130上的連接件140以及與所述連接件140相應的連接結構160；且因此，本文中為簡單起見並不重複測試模組100D的細節。

在一些實施例中，如圖12B中所繪示，連接結構190在X-Y平面上從測試模組100D-1和測試模組100D-2中的一個延伸到測試模組100D-1和測試模組100D-2中的另一個，其中測試模組100D-1和測試模組100D-2的連接件150（其不接觸連接結構130）位於一個連接結構190上方。連接結構190的定位位置可沿著方向Z與測試模組100D-1的定位位置和測試模組100D-2的定位位置部分地交疊。舉例來說，如圖12B中所繪示，連接結構190位於測試模組100D-1和測試模組100D-2的周邊區101p和邊緣區102上方且與所述周邊區101p和所述邊緣區102交疊。

在一些實施例中，如圖12A中所繪示，連接結構190包含基底191、多個接觸墊192、多個接觸墊193以及包含互連的多個金屬化層和多個通孔（未繪示）的內部電路194。舉例來說，接觸墊192和接觸墊193分別分佈在基底191的兩個相對側上，且暴露出來以用於與其它元件/特徵電連接。接觸墊192可分佈在基底191的表面S9上方，而接觸墊193可分佈在基底191的表面S10上方；或反之亦然。表面S9和表面S10沿著方向Z彼此相對，例如圖12A中所繪示。在一些實施例中，內部電路194（包含金屬化層和通孔）嵌入於基底191中且為基底191提供佈線功能，其中包含在內部電路194中的金屬化層和通孔電連接到接觸墊192和接觸墊193。也就是說，舉例來說，接觸墊192透過內部電路194電耦合到接觸墊193。另一方面，在一些實施例中，接觸墊192中的一個也透過內部電路194電耦合到另一接觸墊192，且/或接觸墊193中的一個也透過內部電路194電耦合到另一接觸墊193。舉例來說，如圖12A中所繪示，透過多個導電連接件67，將連接結構190的接觸墊193電連接到測試模組100D-2的連接件150B以及測試模組100D-1的連接件150A，來使測試模組100D-1和測試模組100D-2電耦合。導電連接件67的材料和形成可與如上文所描述的導電連接件61的材料和形成相同或類似；且因此，本文中並不重複。然而，本公開不限於此；在替代實施例（未繪示）中，任何兩個或大於兩個相鄰導電連接件67可以與應用於導電連接件61到導電連接件63的方法類似的方式透過至少一個額外的導電連接件彼此連接。

基底191的材料和形成可與基底111的材料和形成相同或類似，接觸墊192的材料和形成以及接觸墊193的材料和形成可與接觸墊112和/或接觸墊113的材料和形成相同或類似，且內部電路194的材料和形成可與內部電路114的材料和形成相同或類似；且因此在本文中省略。舉例來說，如圖12B的俯視圖中所繪示，連接結構190的形狀為矩形形狀，然而，本公開不限於此。連接結構190的形狀可為圓形、卵形、橢圓形、方形或任何合適的多邊形形狀。

在一些實施例中，連接結構190透過至少連接件150A、一個待測試物件（例如半導體晶圓形式封裝件200-1，其與圖6A中所描述的半導體晶圓形式封裝件200類似）、連接件150B、連接結構130B、連接件140B、連接結構160B以及連接件120B電耦合到測試模組100D-1的電路板結構110。在一些實施例中，連接結構190透過至少連接件150B、另一個待測試物件（例如半導體晶圓形式封裝件200-2，其與圖6A中所描述的半導體晶圓形式封裝件200類似）、連接件150A、連接結構130A、連接件140A、連接結構160A以及連接件120A電耦合到測試模組100D-2的電路板結構110。在某些實施例中，對於測試系統500A，測試模組100D-1的電路板結構110電連接到控制器（例如圖2A和圖6A中所描述的控制器300），其中控制器300進一步電連接到測試模組100D-2的電路板結構110。

如圖12A的測試系統500A中所繪示，在某些實施例中，連接結構190包含連接到控制器300的有機柔性基底或印刷電路板。然而，本公開不限於此，且連接結構190可由連接結構190'取代。在圖13中繪示的測試系統500B的替代實施例中，連接結構190由連接結構190'取代。舉例來說，連接結構190'包含多個導電線198，例如多個平行導電線，所述多個導電線198電連接對應連接件150（例如測試模組100D-2的連接件150B和測試模組100D-1的連接件150A）。連接結構190'（例如導電線198）的材料和結構可與連接結構160的材料和結構相同或類似，且因此在本文中為了簡便起見並不重複。

與組合件10類似地，在使用測試系統500A的測試方法中，組合件20可具有用以一次性地測試多個半導體晶圓形式封裝件200-1和半導體晶圓形式封裝件200-2的若干可能的測試電傳輸路徑。舉例來說，出於說明性目的，圖14A和圖14B中分別繪示兩個可能的測試電傳輸路徑P13和測試電傳輸路徑P14，然而本公開在本文中不受限制。組合件20中可採用更多可能的測試電傳輸路徑，所述更多可能的測試電傳輸路徑可進一步具有與測試電傳輸路徑P1到測試電傳輸路徑P12類似的佈線路徑。圖14A和圖14B為繪示存在於圖12A中描繪的測試系統500A與半導體晶圓形式封裝件200-1和半導體晶圓形式封裝件200-2的組合件20中的可能測試電傳輸路徑的示意圖。與先前描述的元件類似或實質上相同的元件將使用相同附圖標號，且本文中將不重複相同元件的特定細節或描述（例如材料、定位配置、電連接關係等）。

舉例來說，如圖14A和圖14B中所繪示，組合件20包含圖12A中描繪的測試系統500A、電連接到測試系統500A的控制器300以及半導體晶圓形式封裝件200（例如半導體晶圓形式封裝件200-1和半導體晶圓形式封裝件200-2），其中兩個半導體晶圓封裝件200（例如半導體晶圓形式封裝件200-1和半導體晶圓形式封裝件200-2）分別安裝於包含在測試系統500A中的測試模組100D（例如測試模組100D-1和測試模組100D-2）中且電耦合到所述測試模組100D。在一些實施例中，圖14A和圖14B中示出的組合件20分別展現測試電傳輸路徑P13和測試電傳輸路徑P14，所述測試電傳輸路徑P13和所述測試電傳輸路徑P14用於測試分別在半導體晶圓形式封裝件200-1和半導體晶圓形式封裝件200-2內部的連接件260（例如包含在連接件260A到連接件260H中的接點262、接點263）與重佈線路結構240（例如粗厚特徵部分240B的金屬化圖案244B）之間是否存在充分接觸以提供其間的恰當電連接。

對於一個實例，如圖14A中所繪示，透過測試電傳輸路徑P13，電訊號（例如IS）借助於以下元件從控制器300發送到半導體晶圓形式封裝件200-2且隨後發送到半導體晶圓形式封裝件200-1：測試模組100D-2（涉及電路板結構110、連接件120A、連接結構160A、連接件140A、連接結構130A以及連接件150A）、半導體晶圓形式封裝件200-2（涉及連接件260A、重佈線路結構240的粗厚特徵部分240B以及連接件260B）、測試模組100D-2（涉及連接件150B）、連接結構190、測試模組100D-1（涉及連接件150A）、半導體晶圓形式封裝件200-1（涉及連接件260A、重佈線路結構240的粗厚特徵部分240B以及連接件260B）；且電訊號（例如OS）借助於以上元件以反向次序從半導體晶圓形式封裝件200-1發送到控制器300。如果包含在半導體晶圓形式封裝件200-1和半導體晶圓形式封裝件200-2中的連接件260並未與相應一個重佈線路結構240的粗厚特徵部分240B充分接觸以提供電耦合，那麼嘗試穿過上文所描述的路徑的電訊號將並不能夠相應地到達半導體晶圓形式封裝件200。另一方面，如果電訊號的確到達半導體晶圓形式封裝件200並返回到控制器300，那麼可作出結論：實現了連接件260與相應一個重佈線路結構240的粗厚特徵部分240B之間的充分接觸。

繼續參看圖14B，對於另一實例，透過測試電傳輸路徑P14，電訊號（例如IS）借助於以下元件從控制器300發送到半導體晶圓形式封裝件200-2且隨後發送到半導體晶圓形式封裝件200-1：測試模組100D-2（涉及電路板結構110、連接件120A、連接結構160A、連接件140A、連接結構130A以及連接件150A）、半導體晶圓形式封裝件200-2（涉及連接件260A、重佈線路結構240的粗厚特徵部分240B以及連接件260B）、測試模組100D-2（涉及連接件150B）、連接結構190、測試模組100D-1（涉及連接件150A）、半導體晶圓形式封裝件200-1（涉及連接件260A、重佈線路結構240的粗厚特徵部分240B以及連接件260B）；且電訊號（例如OS）借助於測試模組100D-1（涉及連接件150B、電路板結構130B、連接件140B、連接結構160B、連接件120B以及電路板結構110）從半導體晶圓形式封裝件200-1發送到控制器300。利用以上測試電傳輸路徑P13到測試電傳輸路徑P14，在一些實施例中，測試分別包含在獨立的且個別的半導體晶圓形式封裝件200中的重佈線路結構240（例如粗厚特徵部分240B的金屬化圖案244B）與一個或大於一個連接件260（例如260A到260H）之間的接觸，以查看其之間是否存在有充分接觸以提供恰當電連接。測試可透過測試電傳輸路徑P13、測試電傳輸路徑P14、其組合或類似方式執行大於一次以上，以確認所有連接件260皆與相應重佈線路結構240充分接觸。

在一些實施例中，除了在半導體晶圓形式封裝件200-1和半導體晶圓形式封裝件200-2（如圖14A和圖14B中所描述）中獨立地測試連接件（例如260）與重佈線路結構240之間的電連接以外，組合件20具有與應用到組合件10的測試電傳輸路徑P3到測試電傳輸路徑P12類似的其它可能測試電傳輸路徑（未繪示），以用於透過測試系統500A（或透過測試系統500B）一次性地測試多個半導體晶圓形式封裝件。舉例來說，採用這類可能測試電傳輸路徑以：在半導體晶圓形式封裝件200-1和半導體晶圓形式封裝件200-2中獨立地測試插座（例如250）與重佈線路結構（例如240）之間的電連接；在半導體晶圓形式封裝件200-1和半導體晶圓形式封裝件200-2中獨立地測試晶粒（例如210或220）中的一個與重佈線路結構（例如240）之間的電連接；以及在半導體晶圓形式封裝件200-1和半導體晶圓形式封裝件200-2中獨立地測試半導體晶粒（例如210、220或其組合）中的兩個之間的電連接。

圖15是根據本公開的一些實施例的測試模組與半導體晶圓形式封裝件的組合件的示意性橫截面圖。與先前描述的元件類似或實質上相同的元件將使用相同附圖標號，且本文中將不重複相同元件的特定細節或描述（例如材料、定位配置、電連接關係等）。在某些實施例中，還採用測試系統500C（與測試系統500A或測試系統500B類似）以測試由一個或大於一個連接結構（例如CS）彼此互連的兩個或大於兩個半導體晶圓形式封裝件之間的電連接，其中兩個或大於兩個半導體晶圓形式封裝件（與半導體晶圓形式封裝件200-1和半導體晶圓形式封裝件200-2類似）和連接結構CS一起形成半導體封裝件（例如圖15中描繪的400）。對於使用測試系統500C的測試方法，組合件30中採用的若干可能的測試電傳輸路徑可與組合件20中採用的測試電傳輸路徑P13和測試電傳輸路徑P14相同或類似。組合件30中可採用更多可能的測試電傳輸路徑，所述更多可能的測試電傳輸路徑可進一步具有與測試電傳輸路徑P1到測試電傳輸路徑P12類似的佈線路徑。

舉例來說，如圖15中所繪示，測試系統500C經提供且連接到控制器300，且半導體封裝件400安裝在測試系統500C上以供用於測試，其中單獨地將連接結構190和位於連接結構190上方並電連接到所述連接結構190的連接件150（如圖12A中所描述以及15A中所描繪）或連接結構190'和物理地且電連接到連接結構190'的連接件150（如圖13中所描述）視為連接兩個相鄰半導體晶圓形式封裝件（例如200-1和200-2）的一個連接結構CS。這類的電路結構CS可在兩個相鄰半導體晶圓形式封裝件200-1與半導體晶圓形式封裝件200-2之間起橋接作用以提供其電連通。換句話說，由於包含在半導體封裝件400中的連接結構CS，用於測試半導體封裝件400中的兩個互連的半導體晶圓形式封裝件200-1與半導體晶圓形式封裝件200-2之間的電連接的測試系統500C可不含連接結構190和連接到所述連接結構190的連接件150。

組合件10（涉及一個測試模組）或組合件20到組合件30（涉及兩個或大於兩個測試模組）中也可採用測試模組100B、測試模組100C，具有如上文所論述的用於測試一個或大於一個半導體晶圓形式封裝件200的類似測試電傳輸路徑。本公開不限於此。

根據一些實施例，一種用於半導體晶圓形式封裝件的測試模組包含電路板結構、多個第一連接件、第一連接結構、多個第二連接件、多個第三連接件以及第一橋接連接件。電路板結構包含兩個邊緣區和位於兩個邊緣區之間的主要區。第一連接件位於邊緣區上方且連接到電路板結構。第一連接結構位於電路板結構上方且遠離電路板結構。第二連接件和第三連接件位於第一連接結構上方且連接到第一連接結構，其中第三連接件配置成傳輸用於測試放置在主要區上方的半導體晶圓形式封裝件的電訊號。第一橋接連接件透過連接第二連接件和第一連接件來使電路板結構與第一連接結構電耦合。

在一些實施例中，在所述的測試模組中，其中所述第一橋接連接件包括多個平行導電線。在一些實施例中，在所述的測試模組中，其中所述第一連接結構包括電路板或多個平行導電線。在一些實施例中，在所述的測試模組中，其中所述半導體晶圓形式封裝件位於由所述第一連接結構、所述第一橋接連接件以及所述電路板結構限制的容納空間中，且所述半導體晶圓形式封裝件包括多個第四連接件和由所述多個第四連接件包圍的至少一個插座，且其中所述多個第三連接件電耦合到所述多個第四連接件以用於形成與所述半導體晶圓形式封裝件的暫時電連接，且所述多個第三連接件沿著所述半導體晶圓形式封裝件和所述測試模組的堆疊方向各自與所述多個第四連接件中的相應一個交疊。在一些實施例中，所述的測試模組進一步包括：第二橋接連接件，位於所述主要區上方且透過所述半導體晶圓形式封裝件電連接到所述第一連接結構，其中所述第二橋接連接件包括基底和多個引腳，所述基底具有嵌入於其中的電路，所述多個引腳位於所述基底上方並電連接到所述電路。在一些實施例中，在所述的測試模組中，其中所述第二橋接連接件以可裝卸方式安裝到所述半導體晶圓形式封裝件的所述至少一個插座中，且所述引腳分別插入到所述至少一個插座的穿孔中以用於形成與所述半導體晶圓形式封裝件的另一暫時電連接。在一些實施例中，所述的測試模組進一步包括：彈性元件，位於所述主要區上方，其中所述彈性元件包夾在所述半導體晶圓形式封裝件與所述電路板結構之間。

在一些實施例中，提供一種測試系統，包括：兩個或大於兩個根據權利要求1所述的測試模組。其中分別對應於所述兩個或大於兩個測試模組的兩個或大於兩個半導體晶圓形式封裝件透過第三橋接連接件彼此電連接，且所述兩個或大於兩個測試模組透過所述兩個或大於兩個半導體晶圓形式封裝件，或其中所述兩個或大於兩個測試模組透過第三橋接連接件彼此電連接。在一些實施例中，在所述的測試系統中，其中所述第三橋接連接件包括印刷電路板或多個平行導電線。

根據一些實施例，一種用於半導體晶圓形式封裝件的測試方法包含以下步驟：提供測試模組，所述測試模組包括具有主要區和與所述主要區相鄰的邊緣區的電路板結構、連接到電路板結構且分佈在邊緣區上方的多個第一連接件、位於電路板結構上方且遠離電路板結構的第一連接結構、位於第一連接結構上方且連接到第一連接結構的多個第二連接件和多個第三連接件以及連接第二連接件和第一連接件的第一橋接連接件；將半導體晶圓形式封裝件放置在電路板結構上處於主要區上方，所述半導體晶圓形式封裝件包括多個半導體晶粒、電連接到半導體晶粒的重佈線路結構以及透過重佈線路結構電連接到半導體晶粒的至少一個插座和多個第四連接件；以及透過測試模組對半導體晶圓形式封裝件執行自動化測試程式。

在一些實施例中，在所述的測試方法中，在對所述半導體晶圓形式封裝件執行所述自動化測試程式之前，所述的測試方法進一步包括：透過使所述多個第三連接件與所述多個第四連接件接合來使所述測試模組與所述半導體晶圓形式封裝件電連接以形成至少由所述測試模組的所述電路板結構、所述多個第一連接件、所述第一橋接連接件、所述多個第二連接件、所述第一連接結構以及所述多個第三連接件和所述半導體晶圓形式封裝件的所述多個第四連接件構成的電連接路徑，其中透過所述測試模組對所述半導體晶圓形式封裝件執行所述自動化測試程式包括：透過所述電連接路徑將測試訊號從所述測試模組發送到所述半導體晶圓形式封裝件；以及所述測試模組透過所述電連接路徑從所述半導體晶圓形式封裝件接收回應訊號。在一些實施例中，在所述的測試方法中，其中透過所述測試模組對所述半導體晶圓形式封裝件執行所述自動化測試程式進一步包括：在發送所述測試訊號之前透過電連接到所述電路板結構的控制器產生所述測試訊號；以及在接收所述回應訊號之後透過所述控制器評估所述回應訊號。

根據一些實施例，一種使用用於半導體晶圓形式封裝件的至少一個測試模組的測試方法，其中半導體晶圓形式封裝件以可裝卸方式安裝到至少一個測試模組且電連接到所述至少一個測試模組，且所述至少一個測試模組包括：電路板結構，具有位於其上且與其電連接的多個第一連接件；第一連接結構，具有位於其上且與其電連接的多個第二連接件和多個第三連接件；第一橋接連接件，使電路板結構和第一連接結構電連接；以及第二橋接連接件，與電路板結構交疊且透過半導體晶圓形式封裝件電連接到所述電路板結構，且測試方法包含以下步驟：透過包括至少一個測試模組中包括的電路板結構、第一連接件、第一橋接連接件、第二連接件、第一連接結構以及第三連接件和半導體晶圓形式封裝件中包括的多個第四連接件和重佈線路結構的第一電傳輸路徑將第一測試訊號發送到半導體晶圓形式封裝件；以及從半導體晶圓形式封裝件接收第一回應訊號。

在一些實施例中，在所述的測試方法中，其中所述半導體晶圓形式封裝件包括電連接到所述多個第四連接件的多個半導體晶粒、電連接到所述多個第四連接件和所述多個半導體晶粒的所述重佈線路結構以及電連接到所述重佈線路結構和所述多個半導體晶粒且位於所述多個第四連接件旁邊的插座，其中所述重佈線路結構處於所述多個半導體晶粒與所述插座之間且處於所述多個半導體晶粒與所述多個第四連接件之間，其中所述測試方法進一步包括：透過包括所述至少一個測試模組中包括的所述電路板結構、所述多個第一連接件、所述第一橋接連接件、所述多個第二連接件、所述第一連接結構以及所述多個第三連接件和所述半導體晶圓形式封裝件中包括的所述多個第四連接件和所述重佈線路結構的第二電傳輸路徑將第二測試訊號發送到所述插座以及所述第二橋接連接件；以及從所述半導體晶圓形式封裝件接收第二回應訊號。在一些實施例中，所述的測試方法進一步包括：透過包括所述至少一個測試模組中包括的所述電路板結構、所述多個第一連接件、所述第一橋接連接件、所述多個第二連接件、所述第一連接結構以及所述多個第三連接件和所述半導體晶圓形式封裝件中包括的所述多個第四連接件和所述重佈線路結構的第三電傳輸路徑將第三測試訊號發送到所述多個半導體晶粒中的一個；以及從所述半導體晶圓形式封裝件接收第三回應訊號。在一些實施例中，在所述的測試方法中，其中所述第三電傳輸路徑進一步包括所述插座和所述第二橋接連接件。在一些實施例中，所述的測試方法進一步包括：透過包括所述至少一個測試模組中包括的所述電路板結構、所述多個第一連接件、所述第一橋接連接件、所述多個第二連接件、所述第一連接結構以及所述多個第三連接件和所述半導體晶圓形式封裝件中包括的所述多個第四連接件和所述重佈線路結構的第四電傳輸路徑將第四測試訊號發送到所述多個半導體晶粒中的第一半導體晶粒；透過所述重佈線路結構將所述第四測試訊號從所述第一半導體晶粒傳輸到所述多個半導體晶粒中的第二半導體晶粒；以及從所述半導體晶圓形式封裝件接收第四回應訊號。在一些實施例中，在所述的測試方法中，其中所述第四電傳輸路徑進一步包括所述插座和所述第二橋接連接件。在一些實施例中，在所述的測試方法中，其中所述至少一個測試模組包括用於第一半導體晶圓形式封裝件的第一測試模組和用於第二半導體晶圓形式封裝件的第二測試模組，且所述測試方法進一步包括：透過包括所述第一測試模組中包括的所述電路板結構、所述多個第一連接件、所述第一橋接連接件、所述多個第二連接件、所述第一連接結構以及所述多個第三連接件和所述第一半導體晶圓形式封裝件中包括的所述多個第四連接件的第五電傳輸路徑的第一部分將第五測試訊號發送到所述第一半導體晶圓形式封裝件；透過包括所述第一半導體晶圓形式封裝件中包括的所述多個第四連接件、所述第一測試模組中包括的所述多個第三連接件、連接所述第一測試模組和所述第二測試模組的第三橋接連接件、所述第二測試模組中包括的所述多個第三連接件以及所述第二半導體晶圓形式封裝件中包括的所述多個第四連接件的所述第五電傳輸路徑的第二部分將所述第五測試訊號從所述第一半導體晶圓形式封裝件傳輸到所述第二半導體晶圓形式封裝件；以及從所述第二半導體晶圓形式封裝件接收第五回應訊號。在一些實施例中，在所述的測試方法中，其中中所述第五電傳輸路徑進一步包括以下中的至少一個：所述第五電傳輸路徑的所述第一部分進一步包括所述第一測試模組中包括的所述插座和所述第二橋接連接件；以及所述第五電傳輸路徑的所述第二部分進一步包括所述第二測試模組中包括的所述插座和所述第二橋接連接件。

雖然本發明實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明實施例的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10、20、30:組合件 61、62、63、64、65、66、67、256、256-1、256-2、256-3、256-4、256-5、256-6、256-7、256-8:導電連接件 100A、100B、100C、100D、100D-1、100D-2:測試模組 101:主要區 101d:裝置區 101p:周邊區 102:邊緣區 110、170、170A～170D:電路板結構 111、131、171、191:基底 112、113、132、133、172、173、192、193:接觸墊 114、134、174、194:內部電路 120、120A～120H、140、140A～140H、150、150A～150H、260、260A～260H:連接件 121、141、151、252、261:基座 121SP、121SN、141SN、141SP、151SN、151SP、261SN、261SP、S1、S2、S3、S4、S5、S6、S7、S8、S9、S10、S250a、S250b:表面 122、122(-)、122(+)、123、123(-)、123(+)、142、142(-)、142(+)、143、143(-)、143(+)、152、152(-)、152(+)、153、153(-)、153(+)、262、262(-)、262(+)、263、263(-)、263(+):接點 130、130A～130D、130'、160、160A～160H、190、190':連接結構 138、198:導電線 175、175-1、175-2、175-3、175-4、175-5、175-6、175-7、175-8:引腳 180:彈性元件 200、200-1、200-2:半導體晶圓形式封裝件 210:半導體晶粒 212、222:導通孔 220:輸入/輸出介面晶粒 230:絕緣密封體 240:重佈線路結構 240A:精細特徵部分 240B:粗厚特徵部分 242A、242B:介電結構 244A、244B:金屬化圖案 250、250A～250D、250':插座 254:導電襯墊 258:穿孔 270:散熱粘著劑 280:散熱元件 290:緊固組件 292:機械支架 294:螺栓 296:緊固件 298:螺栓孔 300:控制器 400:半導體封裝件 500A、500B、500C:測試系統 AA'、BB'、CC':橫截線 AS:容納空間 CS:連接結構 D1:距離 GP:間隙 IS:測試電訊號 L1、L2:長度 OS:回應電訊號 P1～P14:測試電傳輸路徑 S110、S120、S130:步驟 W1、W2、W3、W4、W5:寬度 X、Y、Z:方向

根據以下的詳細說明並配合所附圖式以了解本發明實施例。應注意的是，根據本產業的一般作業，各種特徵並非按比例繪製。事實上，為論述清晰起見，可任意增大或減小各種特徵的尺寸。 圖1示出根據本公開的一些實施例的用於使用測試模組的方法的流程圖。 圖2A是根據本公開的一些實施例的測試模組的示意性橫截面圖。 圖2B是示出圖2A中描繪的測試模組的俯視圖。 圖3A、圖3B以及圖3C是根據本公開的一些實施例的連接件的局部放大示意性橫截面圖。 圖4是根據本公開的一些實施例的測試模組的示意性橫截面圖。 圖5是根據本公開的一些實施例的測試模組的示意性橫截面圖。 圖6A是根據本公開的一些實施例的測試模組與半導體晶圓形式封裝件的組合件（assembly）的示意性橫截面圖。 圖6B是示出圖6A中描繪的組合件中的測試模組和半導體晶圓形式封裝件之間的相對位置的俯視圖。 圖7A和圖7B是根據本公開的一些實施例的半導體晶圓形式封裝件的一部分的放大示意性橫截面圖。 圖8是繪示根據本公開的一些實施例的可能測試電傳輸路徑的示意圖。 圖9是繪示根據本公開的一些實施例的可能測試電傳輸路徑的示意圖。 圖10A和圖10B是各自繪示根據本公開的一些實施例的可能測試電傳輸路徑的示意圖。 圖11A和圖11B是各自繪示根據本公開的一些實施例的可能測試電傳輸路徑的示意圖。 圖12A是根據本公開的一些實施例的測試系統的示意性橫截面圖。 圖12B是示出圖12A中描繪的測試系統的俯視圖。 圖13是根據本公開的一些實施例的測試系統的示意性橫截面圖。 圖14A和圖14B是各自繪示根據本公開的一些實施例的測試系統與半導體晶圓形式封裝件的組合件中的可能測試電傳輸路徑的示意圖。 圖15是根據本公開的一些實施例的測試模組與半導體晶圓形式封裝件的組合件的示意性橫截面圖。

S110、S120、S130:步驟

Claims (1)

1. 一種用於半導體晶圓形式封裝件的測試模組，包括： 電路板結構，包括兩個邊緣區和位於所述兩個邊緣區之間的主要區； 多個第一連接件，位於所述邊緣區上方且連接到所述電路板結構； 第一連接結構，位於所述電路板結構上方且遠離所述電路板結構； 多個第二連接件和多個第三連接件，位於所述第一連接結構上方且連接到所述第一連接結構，其中所述多個第三連接件配置成傳輸用於測試放置在所述主要區上方的所述半導體晶圓形式封裝件的電訊號；以及 第一橋接連接件，透過連接所述多個第二連接件和所述多個第一連接件來使所述電路板結構與所述第一連接結構電耦合。

Images