CN112447541A - 测试模块和使用测试模块的测试方法 - Google Patents
测试模块和使用测试模块的测试方法 Download PDFInfo
- Publication number
- CN112447541A CN112447541A CN202010517943.7A CN202010517943A CN112447541A CN 112447541 A CN112447541 A CN 112447541A CN 202010517943 A CN202010517943 A CN 202010517943A CN 112447541 A CN112447541 A CN 112447541A
- Authority
- CN
- China
- Prior art keywords
- connection
- test
- circuit board
- connectors
- semiconductor die
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/27—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements
- G01R31/275—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements for testing individual semiconductor components within integrated circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0491—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
- G01R1/0441—Details
- G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2889—Interfaces, e.g. between probe and tester
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明实施例是有关于一种测试模块和使用测试模块的测试方法。一种用于半导体晶片形式封装件的测试模块包含电路板结构、多个第一连接件、第一连接结构、多个第二连接件、多个第三连接件以及第一桥接连接件。电路板结构包含两个边缘区和位于两个边缘区之间的主要区。第一连接件位于边缘区上方且连接到电路板结构。第一连接结构位于电路板结构上方且远离电路板结构。第二连接件和第三连接件位于第一连接结构上方且连接到第一连接结构,其中第三连接件配置成传输用于测试放置在主要区上方的半导体晶片形式封装件的电信号。第一桥接连接件通过连接第二连接件和第一连接件来使电路板结构与第一连接结构电耦合。
Description
技术领域
本发明实施例是有关于一种测试模块和使用测试模块的测试方法。
背景技术
现今集成芯片包括在半导体衬底(例如硅衬底)上形成的数百万或数十亿半导体器件。对半导体衬底上的半导体器件的功能缺陷和/或性能特性进行测试。举例来说,晶片验收测试(wafer acceptance test,WAT)是晶片探测器将电性测试信号发送到半导体器件的电性测试。电性测试信号检查半导体器件的功能性且识别未能符合设计规范的器件。
发明内容
本发明实施例提供一种用于半导体晶片形式封装件的测试模块包含电路板结构、多个第一连接件、第一连接结构、多个第二连接件、多个第三连接件以及第一桥接连接件。电路板结构包含两个边缘区和位于两个边缘区之间的主要区。第一连接件位于边缘区上方且连接到电路板结构。第一连接结构位于电路板结构上方且远离电路板结构。第二连接件和第三连接件位于第一连接结构上方且连接到第一连接结构,其中第三连接件配置成传输用于测试放置在主要区上方的半导体晶片形式封装件的电信号。第一桥接连接件通过连接第二连接件和第一连接件来使电路板结构与第一连接结构电耦合。
附图说明
在结合附图阅读时,从以下具体实施方式最好地理解本公开内容的各方面。应注意,根据业界中的标准惯例,各个特征未按比例绘制。实际上,为论述清楚起见,可任意增大或减小各个特征的尺寸。
图1示出根据本公开的一些实施例的用于使用测试模块的方法的流程图。
图2A是根据本公开的一些实施例的测试模块的示意性横截面图。
图2B是示出图2A中描绘的测试模块的俯视图。
图3A、图3B以及图3C是根据本公开的一些实施例的连接件的局部放大示意性横截面图。
图4是根据本公开的一些实施例的测试模块的示意性横截面图。
图5是根据本公开的一些实施例的测试模块的示意性横截面图。
图6A是根据本公开的一些实施例的测试模块与半导体晶片形式封装件的组合件(assembly)的示意性横截面图。
图6B是示出图6A中描绘的组合件中的测试模块和半导体晶片形式封装件之间的相对位置的俯视图。
图7A和图7B是根据本公开的一些实施例的半导体晶片形式封装件的一部分的放大示意性横截面图。
图8是绘示根据本公开的一些实施例的可能测试电传输路径的示意图。
图9是绘示根据本公开的一些实施例的可能测试电传输路径的示意图。
图10A和图10B是各自绘示根据本公开的一些实施例的可能测试电传输路径的示意图。
图11A和图11B是各自绘示根据本公开的一些实施例的可能测试电传输路径的示意图。
图12A是根据本公开的一些实施例的测试系统的示意性横截面图。
图12B是示出图12A中描绘的测试系统的俯视图。
图13是根据本公开的一些实施例的测试系统的示意性横截面图。
图14A和图14B是各自绘示根据本公开的一些实施例的测试系统与半导体晶片形式封装件的组合件中的可能测试电传输路径的示意图。
图15是根据本公开的一些实施例的测试模块与半导体晶片形式封装件的组合件的示意性横截面图。
附图标号说明
10、20、30:组合件;
61、62、63、64、65、66、67、256、256-1、256-2、256-3、256-4、256-5、256-6、256-7、256-8:导电连接件;
100A、100B、100C、100D、100D-1、100D-2:测试模块;
101:主要区;
101d:器件区;
101p:周边区;
102:边缘区;
110、170、170A~170D:电路板结构;
111、131、171、191:衬底;
112、113、132、133、172、173、192、193:接触垫;
114、134、174、194:内部电路;
120、120A~120H、140、140A~140H、150、150A~150H、260、260A~260H:连接件;
121、141、151、252、261:基座;
121SP、121SN、141SN、141SP、151SN、151SP、261SN、261SP、S1、S2、S3、S4、S5、S6、S7、S8、S9、S10、S250a、S250b:表面;
122、122(-)、122(+)、123、123(-)、123(+)、142、142(-)、142(+)、143、143(-)、143(+)、152、152(-)、152(+)、153、153(-)、153(+)、262、262(-)、262(+)、263、263(-)、263(+):接点;
130、130A~130D、130'、160、160A~160H、190、190':连接结构;
138、198:导电线;
175、175-1、175-2、175-3、175-4、175-5、175-6、175-7、175-8:引脚;
180:弹性元件;
200、200-1、200-2:半导体晶片形式封装件;
210:半导体管芯;
212、222:导通孔;
220:输入/输出接口管芯;
230:绝缘密封体;
240:重布线路结构;
240A:精细特征部分;
240B:粗厚特征部分;
242A、242B:介电结构;
244A、244B:金属化图案;
250、250A~250D、250':插座;
254:导电衬垫;
258:穿孔;
270:散热粘着剂;
280:散热元件;
290:紧固组件;
292:机械支架;
294:螺栓;
296:紧固件;
298:螺栓孔;
300:控制器;
400:半导体封装件;
500A、500B、500C:测试系统;
AA'、BB'、CC':横截线;
AS:容纳空间;
CS:连接结构;
D1:距离;
GP:间隙;
IS:测试电信号;
L1、L2:长度;
OS:响应电信号;
P1~P14:测试电传输路径;
S110、S120、S130:步骤;
W1、W2、W3、W4、W5:宽度;
X、Y、Z:方向。
具体实施方式
以下公开内容提供用于实施所提供主题的不同特征的许多不同实施例或实例。下文描述组件、值、操作、材料、布置或类似物的特定实例以简化本公开。当然,这些组件、值、操作、材料、布置或类似物仅是实例且并不意欲为限制性的。涵盖其它组件、值、操作、材料、布置或类似物。举例来说,在以下描述中,第一特征在第二特征上方或上的形成可包含第一特征与第二特征直接接触地形成的实施例,并且还可包含额外特征可形成于第一特征与第二特征之间从而使得第一特征与第二特征可以不直接接触的实施例。另外,本公开可在各种实例中重复附图标号和/或字母。这种重复是出于简化和清楚的目的,且本身并不指示所论述的各种实施方案和/或配置之间的关系。在本公开中,应了解,贯穿所有图式的组件的图解均为示意性的且并未按比例绘制。
此外,为易于描述,本文中可使用例如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”以及类似术语的空间相对术语来描述如图式中所示出的一个元件或特征与另一元件或特征的关系。除图式中描绘的定向以外,空间相对术语意欲涵盖器件在使用或操作中的不同定向。设备可以其它方式定向(旋转90度或处于其它定向),且本文中所使用的空间相对描述词可同样相应地进行解释。
另外,为易于描述,本文中可使用例如“第一”、“第二”、“第三”、“第四”、“第五”以及类似术语的术语来描述如图式中所示出的类似或不同元件或特征,且可取决于存在次序或描述的上下文而互换使用。
在一些实施例中,针对扇出型晶片级芯片规模封装件(wafer level chip scalepackage,WLCSP),多个半导体管芯在其经封装到其它晶片上之前从晶片中锯切,且仅封装“良裸管芯(known-good-die)”。这种封装技术的有利特征是半导体管芯上的多个I/O衬垫可重布到比半导体管芯自身更大的区域中,且因此,在半导体管芯的表面上组装的I/O衬垫的数目可增加。将相对于特定情境中的实施例,即实现用于扇出型WLCSP的高效测试方法的测试模块和具有其的测试系统来描述本公开。实施例不限于此上下文。并且,实施例意欲提供进一步的解释但不用于限制本公开的范围。
图1示出根据本公开的一些实施例的用于使用测试模块的方法的流程图。图2A、图4以及图5各别为根据本公开的一些实施例的测试模块的示意性横截面图,其中图2A是沿着图2B中描绘的横截线AA'截取的横截面图。图3A到图3C示出根据本公开的一些实施例的连接件的局部放大的示意性横截面图。与先前描述的元件类似或实质上相同的元件将使用相同附图标号,且本文中将不重复相同元件的特定细节或描述(例如材料、定位配置、电连接关系等)。
在一些实施例中,根据图1的步骤S110,提供一种测试模块。举例来说,如图2A和图2B中所绘示,提供测试模块100A,其包含电路板结构110、多个连接件120(例如120A到120H)、至少一个连接结构130(例如130A到130D)、多个连接件140(例如140A到140H)、多个连接件150(例如150A到150H)、至少一个连接结构160(例如160A到160H)、至少一个电路板结构170(例如170A到170D)以及弹性元件180。电路板结构110可包含主要区101和至少一个边缘区102。在一些实施例中,电路板结构110具有一个主要区101和两个边缘区102,且主要区101沿着方向X包夹在边缘区102之间,其中主要区101具有器件区101d和包围器件区101d的周边区101p。举例来说,周边区101p呈环绕器件区101d的周界包围的闭合框架形状(closed-frame shape)的形式,如图2B的俯视图中所绘示。换句话说,器件区101d可沿着方向X经由周边区101p与边缘区102分隔开。在替代实施例中,主要区101具有器件区101d而不具有周边区101p,其中器件区101d沿着方向X直接位于边缘区102之间。器件区101d可例如沿着方向X于其的两个相对侧处连接到边缘区102。
举例来说,如图2B的俯视图中所绘示,主要区101的形状和边缘区102的形状为矩形形状,且器件区101d的形状为矩形形状,而周边区101p的形状为最外周边呈矩形形状且最内周边呈矩形形状的形状,然而,本公开不限于此。主要区101、器件区101d以及边缘区102的形状可为圆形、卵形、椭圆形、方形或任何合适的多边形形状。在一些实施例中,电路板结构110的长度L1是沿着方向Y测量的,且电路板结构110的宽度W1是沿着方向X测量的,其中长度L1也称为主要区101的长度和边缘区102的长度。举例来说,宽度W1为40厘米,同时长度L1为57厘米。在一些实施例中,器件区101d的长度L2是沿着方向Y测量的,且器件区101d的宽度W2是沿着方向X测量的。在一些实施例中,边缘区102的宽度W3是沿着方向X测量的,且主要区101的宽度W4是沿着方向X测量的,其中宽度W1为宽度W4加上宽度W3的两倍的总和,且宽度W2小于或实质上等于宽度W4。在一些实施例中,长度L2小于或实质上等于长度L1。周边区101p(如果存在)的形状可以是配置成啮合(engage)器件区101d的形状的闭合框架形状。
在一些实施例中,电路板结构110包含衬底111、多个接触垫112、多个接触垫113以及内部电路(internal circuitry)114,所述内部电路114包含互连的多个金属化层和多个通孔(未绘示)。在一些实施例中,衬底111包含由介电材料制成的衬底,所述介电材料例如:聚合物,例如聚酰亚胺(polyimide,PI)、聚苯并恶唑(polybenzoxazole,PBO)、苯并环丁烯(benzocyclobutene,BCB);氮化物,例如氮化硅;氧化物,例如二氧化硅、氮氧化硅、磷硅酸盐玻璃(phosphosilicate glass,PSG)、硼硅酸盐玻璃(borosilicate glass,BSG)、硼掺杂的磷硅酸盐玻璃(boron-doped phosphosilicate glass,BPSG)、其组合或类似物。在一些实施例中,接触垫112和接触垫113分别分布在衬底111的两个相对侧上,且暴露出来以用于与后续形成的元件/特征电连接。接触垫112可分布在衬底111的表面S1上方,而接触垫113可分布在衬底111的表面S2上方;或反之亦然。表面S1和表面S2沿着方向Z彼此相对,例如图2A中所绘示。在一些实施例中,内部电路114(包含金属化层和通孔)嵌入于衬底111中且为衬底111提供布线功能,其中包含在内部电路114中的金属化层和通孔电连接到接触垫112和接触垫113。也就是说,举例来说,接触垫112经由内部电路114(包含金属化层和通孔)电耦合到接触垫113。另一方面,在一些实施例中,接触垫112中的一个也经由内部电路114电耦合到另一接触垫112,且/或接触垫113中的一个也经由内部电路114电耦合到另一接触垫113。应注意,方向X与方向Y并不相同,且方向X和方向Y各自垂直于例如方向Z。
接触垫112的材料可与接触垫113的材料相同。在一些实施例中,接触垫112和接触垫113包含铝衬垫。包含在内部电路114中的金属化层和通孔的材料可包含通过电镀或沉积形成的导电材料,例如铝、钛、铜、镍、钨和/或其合金,可使用光刻和刻蚀工艺来图案化所述导电材料。在一些实施例中,包含在内部电路114中的金属化层为经图案化的铜层,且包含在内部电路114中的通孔为铜通孔。在整个描述中,术语“铜”意欲包含实质上纯元素的铜、含有不可避免杂质的铜以及含有微量元素的铜合金,所述微量元素例如钽、铟、锡、锌、锰、铬、钛、锗、锶、铂、镁、铝或锆等。金属化层和通孔的材料可相同,本公开不限于此。替代地,金属化层的材料可与通孔的材料不同。
在某些实施例中,电路板结构110包含有机柔性衬底(organic flexiblesubstrate)或印刷电路板(prinited circuit board),所述有机柔性衬底或印刷电路板其内部具有电路结构,且在具有或不具有内置存储器器件(例如用于存储测试设置或测试结果)的情况下连接到控制器(例如图2A中描绘的300)。控制器300可包含模拟和数字电路、处理器或其组合。控制器300可由电路实现,所述电路包含但不限于:模拟电路;数字电路;半导体集成电路,例如至少一个处理器(例如中央处理单元(central processing unit,CPU))、至少一个专用集成电路(application specific integrated circuit,ASIC)和/或至少一个场可编程门阵列(field programmable gate array,FPGA);或其组合。可通过从至少一个机器可读有形媒体中读取一或多个指令来对至少一个处理器进行配置或编程以执行如下文中进一步描述的控制器300的功能。控制器300可以是自动(或自动化)测试设备(automatic(或automated)testing equipment,ATE),其(通过产生和发送测试电信号并接收响应电信号来)执行测量且评估测试结果(例如分析响应电信号)以用于测试半导体晶片形式封装件的集成电路和内部电路(例如待测试对象(object to-be-tested)或受测试器件(device under test,DUT))。在某些实施例中,控制器300是电耦合到测试模块100A的外部组件,如图2A中所绘示。在一些替代实施例中,控制器300是测试模块100A的内置组件。
应了解,待测试对象具有需要在各个位置处测量和/或测试的电特性(例如电压或电流特性),其中提供与控制器300连接的测试模块100A以促进有效地识别待测试对象内部的内连件中的故障(failure)。举例来说,电路板结构110用于作为ATE的负载板(loadboard),其中采用各种电子组件/器件(例如集成电路、电阻器、电容器、电感器、中继器等)来构成负载板的测试电路。然而,本公开不限于此,在替代实施例中,电路板结构110用于作为不含额外电子组件/器件的ATE的负载板。本公开不限于此。电路板结构110有时可称为主要测试板(main testing board)。
在替代实施例中,衬底111包含核心层(core layer)(未绘示),所述核心层具有穿过其的多个镀覆穿孔,其中多个介电结构分别位于所述核心层的两个相对侧上,且所述多个介电结构中的每一个包含嵌入于其中的一个内部电路114(包含金属化层和通孔)。举例来说,形成在介电结构中的内部电路114经由穿过核心层的镀覆穿孔彼此电耦合,且接触垫112和接触垫113分别形成在内部电路114中的相应一个的顶上且经由内部电路114和其间的镀覆穿孔彼此电耦合。换句话说,镀覆穿孔可提供位于核心层的两个相对侧上的电路之间的电路径。如此,接触垫112、接触垫113、内部电路114以及穿过核心层的镀覆穿孔一起为衬底111提供布线功能。在某些实施例中,一个内部电路114和相应一个介电结构一起称为位于核心层上方的累积层(build-up layer)。
在一些实施例中,核心层包含核心介电层,例如预浸料(prepreg)(其含有环氧树脂、树脂、硅石填充料(二氧化硅)和/或玻璃纤维)、味之素累积膜(Ajinomoto BuildupFilm,ABF)、树脂涂布的铜箔(resin coated copper foil,RCC)、聚酰亚胺(PI)、光像介电质(photo image dielectric,PID)、陶瓷芯体、玻璃芯体、模塑化合物、其组合或类似物。然而,本公开不限于此,且还可使用其它介电材料。可通过叠层工艺、涂布工艺或类似工艺来形成核心介电层。在一些实施例中,镀覆穿孔可内衬有导电材料且用绝缘材料填满。在一些实施例中,形成镀覆穿孔的方法包含以下操作。首先,多个穿孔通过例如机械或激光钻孔、刻蚀或另一合适的移除技术来形成在核心层中的预定位置处。可执行去污处理以移除核心层中形成的穿孔中剩余的残留物。随后,核心层中形成的穿孔可电镀预定厚度的一或多个导电材料,由此提供穿过核心层的镀覆穿孔。举例来说,可通过电镀或无电电镀,利用铜来电镀核心层中形成的穿孔。
在一些实施例中,累积层(各自包含一个内部电路114和相应一个介电结构)分别位于核心层的相对侧上。累积层中的每一个的形成可包含依序形成多个介电层和多个导电图案,其中介电层和导电图案交替地堆叠在核心层的一个表面上方。举例来说,介电层的材料为ABF、预浸料、RCC、聚酰亚胺、PID、模塑化合物、其组合或类似物。核心层和介电层可由相同材料制成。举例来说,核心介电层和介电层的材料可为模塑化合物,例如环氧模塑化合物(epoxy molding compound,EMC)。可通过叠层工艺、涂布工艺或类似工艺来形成介电层。导电图案的层的数目和介电层的层的数目在本公开中并不受限制,且因此可基于需求和设计要求来选择和指定。在其它实施例中,累积层内(例如介电层和导电图案的层)的总数目为不同的。替代地,可能仅存在一个位于核心层上方的累积层,本公开不限于此。
回到图2A和图2B,在一些实施例中,连接件120位于电路板结构110的边缘区102上方,其中连接件120划分成多个群组。举例来说,出于说明性意图,图2B中绘示连接件120的八个群组(每一群组具有三个连接件120)(标示为120A到120H),其中包含在不同群组中的连接件120分别称为连接件120A、连接件120B、连接件120C、连接件120D、连接件120E、连接件120F、连接件120G以及连接件120H;然而,本公开不限于此。连接件120的群组的数目和包含在每一群组中的连接件120的数目不限制于本公开的附图,且可基于需求而选择和设计。在一些实施例中,分别包含在不同群组中的连接件120的数目全部或部分地为相同的。在替代实施例中,分别包含在不同群组中的连接件120的数目全部或部分地为不同的。
在一些实施例中,连接件120(例如连接件120A到连接件120H)各自包含基座(base)121、多个接点(contact)122、多个接点123以及电路(未绘示)。在一些实施例中,基座121的材料包含介电材料,例如:聚合物,例如PI、PBO、BCB;氮化物,例如氮化硅;氧化物,例如二氧化硅、氮氧化硅、PSG、BSG、BPSG、其组合或类似物。在一些实施例中,电路位于基座121中(例如嵌入于所述基座121中),且接点122和接点123分布在基座121的两个相对表面121SP和相对表面121SN(沿着方向Z)上方且暴露出来以用于电连接到其它特征/元件(例如其它连接件或半导体器件),其中接点122各自经由基座121内部的电路电耦合到接点123中的相应一个。举例来说,接点122中的一些和接点123中的一些分布在表面121SP上方(称为接点122(+)和接点123(+)),且接点122中的其余部分和接点123中的其余部分分布在表面121SN上方(称为接点122(-)和接点123(-))。
沿着方向Z,针对一个连接件120,一个接点122(-)可与相应一个接点122(+)交叠,且一个接点123(-)可与相应一个接点123(+)交叠。举例来说,一个连接件120(例如连接件120A到连接件120H)的接点122(-)分别配置成与另一个连接件120(例如连接件120A到连接件120H)的接点122(+)接合,且一个连接件120(例如连接件120A到连接件120H)的接点123(-)分别配置成与另一个连接件120(例如连接件120A到连接件120H)的接点123(+)接合;且因此通过插入(insertion),这两个连接件120经由形成于接点122(+)与接点122(-)之间以及接点123(+)与接点123(-)之间的物理连接和电性连接而彼此电连接。在本公开中,前述插入涉及将一个连接件120插入到另一个连接件120中以在其接点122与接点123之间形成物理接触界面。举例来说,如图2B的俯视图中所绘示,连接件120的形状为矩形形状,然而,本公开不限于此。连接件120的形状可为圆形、卵形、椭圆形、方形或任何合适的多边形形状。
接点122的材料可与接点123的材料相同。举例来说,接点122和接点123由导电材料制成,所述导电材料例如铝、钛、铜、镍、钨和/或其合金。替代地,接点122的材料可与接点123的材料不同,本公开不限于此。出于说明性意图,在图2A中,在基座121的表面121SP和表面121SN中的每一个上绘示两个接点122和三个接点123;然而,接点122和接点123的数目不限于此,且可基于需求而选择和指定。位于基座121中的电路的材料可与内部电路114的材料相同。举例来说,电路包含多个金属化层和与所述多个金属化层互连的多个通孔,其中金属化层为经图案化的铜层,且通孔为铜通孔。然而,本公开不限于此;在一替代实施例中,包含在电路中的金属化层和通孔的材料与包含在内部电路114中的金属化层和通孔的材料不同。
在一些实施例中,如图2A中所示出,连接件120(例如连接件120A到连接件120H)位于电路板结构110上方且经由多个导电连接件61接合到所述电路板结构110。举例来说,导电连接件61形成于电路板结构110的接触垫112与连接件120(例如连接件120A到连接件120H)的接点122或接点123之间。导电连接件61可以是球栅阵列封装(ball grid array,BGA)连接件、焊料球、金属柱、受控塌陷芯片连接(controlled collapse chipconnection,C4)凸块、微凸块、无电镀镍钯浸金技术(electroless nickel-electrolesspalladium-immersion gold technique,ENEPIG)形成的凸块或类似物。导电连接件61可包含导电材料,例如焊料、铜、铝、金、镍、银、钯、锡、类似物或其组合。在一些实施例中,导电连接件61通过经由蒸镀、电镀、印刷、焊料转移、植球或类似方法初始地形成焊料或焊膏层而形成。一旦在结构上方已形成焊料层,便可执行回焊以便使材料成形为所需凸块形状。经由导电连接件61,连接件120(例如连接件120A到连接件120H)电耦合到电路板结构110,例如图2A中所绘示。
导电连接件61各自与电路板结构110的接触垫112中的一个接触,以用于将测试电信号或响应电信号传输到电路板结构110或从电路板结构11传输所述测试电信号或所述响应电信号,例如图2A中所绘示。然而,本公开不限于此;在本公开中,任何两个或大于两个相邻导电连接件61可经由至少一个额外的导电连接件64彼此连接。对于另一实例,沿着方向X定位成彼此相邻的导电连接件61(分别连接到一个接点123(+)和对应的一个接触垫112)通过一个额外的导电连接件64彼此连接(例如电耦合),其中额外的导电连接件64位于表面S1上方,如图3A中所绘示。除了导电连接件61之外,由于额外的导电连接件64的存在,(例如经由连接件信号冗余(connector signal redundancy))确保了测试电信号或响应电信号的传输。额外的导电连接件64的材料可与导电连接件61的材料相同或类似,且因此在本文中省略。
继续参看图2A和图2B,在一些实施例中,连接件140位于电路板结构110的主要区101的器件区101d外部的区(例如周边区101p)上方,且连接件150位于器件区101d上方。举例来说,沿着方向Z,连接件140与周边区101p交叠,且连接件150与器件区101d交叠,如图2A和图2B中所绘示。然而,本公开不限于此;在省略周边区101p的一些替代实施例中,连接件140位于边缘区102上方,且连接件150位于器件区101d(例如主要区101)上方。
在一些实施例中,连接件140和连接件150各自划分成多个群组。举例来说,出于说明性意图,图2B中绘示连接件140的八个群组(一个群组具有三个连接件140)和连接件150的八个群组(一个群组具有一个连接件150)(标示为140A到140H和150A到150H),其中包含在不同群组中的连接件140分别称为连接件140A、连接件140B、连接件140C、连接件140D、连接件140E、连接件140F、连接件140G以及连接件140H,而包含在不同群组中的连接件150分别称为连接件150A、连接件150B、连接件150C、连接件150D、连接件150E、连接件150F、连接件150G以及连接件150H;然而,本公开不限于此。连接件140、连接件150的群组的数目和包含在一个群组中的连接件140、连接件150的数目不限制于本公开的附图,且可基于需求而选择和设计。在一些实施例中,分别包含在不同群组中的连接件140、连接件150的数目全部或部分地为相同的。在替代实施例中,分别包含在不同群组中的连接件140、连接件150的数目全部或部分地为不同的。
连接件140(单独地包含基座141、多个接点142(例如142(-)和142(+))、多个接点143(例如143(-)和143(+))以及电路(未绘示))的材料和结构以及连接件150(单独地包含基座151、多个接点152(例如152(-)和152(+))、多个接点153(例如153(-)和153(+))以及电路(未绘示))的材料和结构与如上文所描述的连接件120的材料和结构相同或类似,且因此在本文中为了简便起见并不重复。举例来说,如图2B的俯视图中所绘示,连接件140和连接件150的形状为矩形形状,然而,本公开不限于此。连接件140和连接件150的形状可为圆形、卵形、椭圆形、方形或任何合适的多边形形状。
在一些实施例中,连接件140经由连接结构130分别电耦合到连接件150。举例来说,多个连接结构130位于电路板结构110的主要区101上方,其中沿着方向Z,一个连接结构130的一部分与周边区101p交叠,且所述连接结构130的其它部分与器件区101d交叠。然而,本公开不限于此;在省略周边区101p的一些替代实施例中,沿着方向Z,一个连接结构130的一部分与边缘部分102交叠,且所述连接结构的其它部分与器件区101d(例如主要区101)交叠。
连接结构130可划分成多个群组。举例来说,出于说明性意图,图2B中绘示连接结构130的四个群组(一个群组具有一个连接结构130)(标示为130A到130D),其中包含在不同群组中的连接结构130分别称为连接结构130A、连接结构130B、连接结构130C以及连接结构130D;然而,本公开不限于此。连接结构130的群组的数目和包含在一个群组中的连接结构130的数目不限制于本公开的附图,且可基于需求而选择和设计。在一些实施例中,包含在不同群组中的连接结构130的数目全部或部分地为相同的。在替代实施例中,包含在不同群组中的连接结构130的数目全部或部分地为不同的。举例来说,如图2A中所绘示,连接件140A、连接件140C和连接件150A、连接件150C电耦合到连接结构130A,连接件140B、连接件140D和连接件150B、连接件150D电耦合到连接结构130B,连接件140E、连接件140G和连接件150E、连接件150G电耦合到连接结构130D,且连接件140F、连接件140H和连接件150F、连接件150H电耦合到连接结构130C。
在一些实施例中,连接结构130单独地包含衬底131、多个接触垫132、多个接触垫133以及包含互连的多个金属化层和多个通孔(未绘示)的内部电路134。在一些实施例中,接触垫132和接触垫133分别分布在衬底131的两个相对侧上,且暴露出来以用于与后续形成的元件/特征电连接。接触垫132可分布在衬底131的表面S3上方,而接触垫133可分布在衬底131的表面S4上方;或反之亦然。表面S3和表面S4沿着方向Z彼此相对,例如图2A中所绘示。
在一些实施例中,内部电路134(包含金属化层和通孔)嵌入于衬底131中且为衬底131提供布线功能,其中包含在内部电路134中的金属化层和通孔电连接到接触垫132和接触垫133。也就是说,举例来说,接触垫132经由内部电路134(包含金属化层和通孔)电耦合到接触垫133。另一方面,在一些实施例中,接触垫132中的一个也经由内部电路134电耦合到另一接触垫132,且/或接触垫133中的一个也经由内部电路134电耦合到另一接触垫133。连接结构130有时可称为辅助测试板(auxiliary testing board)。
接触垫132的材料和形成以及接触垫133的材料和形成可与接触垫112和/或接触垫113的材料和形成相同或类似,衬底131的材料和形成可与衬底111的材料和形成相同或类似,且内部电路134的材料和形成可与内部电路114的材料和形成相同或类似;且因此在本文中为简单起见而省略。
举例来说,如图2B的俯视图中所绘示,连接结构130的形状为矩形形状,然而,本公开不限于此。连接结构130的形状可为呈圆形、卵形、椭圆形、方形或任何合适的多边形形式的实心形状或呈圆形、卵形、椭圆形、方形或任何合适的多边形形式的闭合框架形状。也就是说,可采用具有闭合框架形状(未绘示)的一个连接结构130,只要这个单一连接结构130具有满足如下要求的物理结构即可:恰当地连接包含测试模块100A的连接件140和连接件150。换句话说,这个单一连接结构130可包含彼此连接以形成框架形状的多个部分,其中所述多个部分的一些部件可等同于连接结构130A到连接结构130D。
在一些实施例中,如图2A中所绘示,连接件140分别位于连接结构130上方且经由多个导电连接件62接合到所述连接结构130,且连接件150分别位于连接结构130上方且经由多个导电连接件63接合到所述连接结构130。导电连接件62可形成于连接结构130(例如连接结构130A到连接结构130D)的(分布在表面S4上方的)接触垫133与连接件140(例如连接件140A到连接件140H)的接点142或接点143之间。举例来说,导电连接件62形成于连接结构130(例如连接结构130A、连接结构130B)的(分布在表面S4上方的)接触垫133与连接件140(例如连接件140A、连接件140B)的接点142之间,如图2A中所绘示。导电连接件63可形成于连接结构130(例如连接结构130A到连接结构130D)的(分布在表面S4上方的)接触垫133与连接件150(例如连接件150A到连接件150H)的接点152或接点153之间。举例来说,导电连接件63形成于连接结构130(例如连接结构130A、连接结构130B)的(分布在表面S4上方的)接触垫133与连接件150(例如连接件150A、连接件150B)的接点152之间,如图2A中所绘示。导电连接件62的材料和形成以及导电连接件63的材料和形成可与如上文所描述的导电连接件61的材料和形成相同或类似;且因此在本文中为了简便起见并不重复。以相同的方式,任何两个或大于两个相邻导电连接件62可经由至少一个额外的导电连接件64(参看图3B)彼此连接,且/或任何两个或大于两个相邻导电连接件63可经由至少一个额外的导电连接件64(参看图3C)彼此连接。
在一些实施例中,连接件150通过在接点152、接点153与待测试对象(例如半导体晶片形式封装件)的多个输出端子之间建立恰当的物理接触来进一步电耦合到所述待测试对象。在一些实施例中,连接件140经由连接结构160进一步电耦合到连接件120。换句话说,连接件150可经由连接结构130、连接件140、连接结构160以及连接件120电耦合到电路板结构110。多个连接结构160位于电路板结构110上方,其中连接结构160与边缘区102和周边区101p交叠,例如图2A和图2B中所绘示。连接结构160可从一个边缘区102延伸到与所述边缘区102邻接的周边区101p,以物理地连接到连接件120和相应的连接件140以用于建立连接件150与电路板结构110之间的电连接。连接结构160有时可称为桥接连接件(bridgeconnector)。
在一些实施例中,连接结构160(例如连接结构160A到连接结构160H)包含多个导电线,例如多个平行导电线,所述多个平行导电线意指导电线自身(单独地在不考虑后续连接的其它元件的情况下)在电连接中彼此平行。对于一个实例,平行导电线为以距离D1彼此平行(例如并不与彼此直接物理接触)的裸露导电线(例如所述导电线的外表面不含介电材料)。在一个实例中,距离D1大于或实质上等于1.0厘米。对于另一实例,平行导电线为各自由介电材料包覆的导电线,且导电线自身经由至少介电材料彼此平行(例如并不与彼此直接物理接触),且存在导电线自身之间呈现的距离D1。这类距离D1可因间隙而存在,所述间隙例如气隙、完全填充有介电材料的间隙或部分地填充有介电材料的气隙。由于平行导电线中的任何两个之间存在距离D1,因此能够遏制连接结构160处的串扰影响(cross-talkeffect)(由自耦合造成)或电短接(electric short),由此确保测试模块100A的可靠性。举例来说,连接结构160为带状电缆(ribbon cable)、柔性印刷电路(flexible printedcircuit)或类似物。举例来说,如图2B中所绘示,采用连接结构160中的一个(例如160A)以电耦合相应一个连接件(120A)和相应一个连接件(140A)。类似连接可经由连接结构160B到连接结构160H分别应用于连接件120B到连接件120H和连接件140B到连接件140H。
在一些实施例中,如图2B中所绘示,连接件120的群组的数目与连接件140的群组的数目相同,且连接件140的群组的数目不同于(例如大于)连接件150的群组的数目。经由连接结构130,连接件150的输出端子(例如接点152和接点153)可重新布线到连接件140的输出端子(例如接点142和接点143),其中一个连接件150的输出端子(例如接点152和接点153)中的一个可重新布线到一个或大于一个连接件140的输出端子(例如接点142和接点143)中的一个或大于一个。此外,由于连接件120的群组的数目可与连接件140的群组的数目相同,因此一个连接件140的输出端子(例如接点142和接点143)中的一个可经由连接结构160重新布线到一个连接件120的输出端子(例如接点122和接点123)中的一个。在以上实施例中,连接结构160单独地具有N数目个输入端子(其连接到连接件140的输出端子)和M数目个输出端子(其连接到连接件120的输出端子),其中N和M为整数且N等于M。
在替代实施例中,连接件120的群组的数目不同于(例如大于)连接件140的群组的数目,且连接件120的群组的数目不同于(例如大于)连接件150的群组的数目。经由连接结构130,连接件150的输出端子(例如接点152和接点153)可重新布线到连接件140的输出端子(例如接点142和接点143),其中一个连接件150的输出端子(例如接点152和接点153)中的一个可重新布线到一个或大于一个连接件140的输出端子(例如接点142和接点143)中的一个或大于一个。类似地,经由连接结构160,连接件140的输出端子(例如接点142和接点143)可重新布线到连接件120的输出端子(例如接点122和接点123),其中一个连接件140的输出端子(例如接点142和接点143)中的一个可重新布线到一个或大于一个连接件120的输出端子(例如接点122和接点123)中的一个或大于一个。在替代实施例中,连接结构160单独地具有N数目个输入端子(其连接到连接件140的输出端子)和M数目个输出端子(其连接到连接件120的输出端子),其中N和M为整数且N小于M。
继续参看图2A和图2B,在一些实施例中,电路板结构170位于电路板结构110上方且远离电路板结构110。举例来说,电路板结构170沿着方向Z且在X-Y平面上与电路板结构110的器件区101d交叠。在一些实施例中,如图2A中所绘示,电路板结构170单独地包含衬底171、多个接触垫172、多个接触垫173、包含互连的多个金属化层和多个通孔(未绘示)的内部电路174以及多个引脚175。举例来说,接触垫172和接触垫173分别分布在衬底171的两个相对侧上,且暴露出来以用于与后续形成的元件/特征电连接。接触垫172可分布在衬底171的表面S5上方,而接触垫173可分布在衬底171的表面S6上方;或反之亦然。表面S5和表面S6沿着方向Z彼此相对,例如图2A中所绘示。
在一些实施例中,内部电路174(包含金属化层和通孔)嵌入于衬底171中且为衬底171提供布线功能,其中包含在内部电路174中的金属化层和通孔电连接到接触垫172和接触垫173。也就是说,举例来说,接触垫172经由内部电路174(包含金属化层和通孔)电耦合到接触垫173。另一方面,在一些实施例中,接触垫172中的一个也经由内部电路174电耦合到另一接触垫172,且/或接触垫173中的一个也经由内部电路174电耦合到另一接触垫173。引脚175可经由连接到接触垫172或接触垫173而电耦合到衬底171。举例来说,引脚175分布在衬底171的表面S6上方且连接到位于表面S6上方的接触垫173,如图2A中所绘示。
衬底171的材料和形成可与衬底111的材料和形成相同或类似,接触垫172的材料和形成以及接触垫173的材料和形成可与接触垫112和/或接触垫113的材料和形成相同或类似,且内部电路174的材料和形成可与内部电路114的材料和形成相同或类似;且因此在本文中为简单起见而省略。引脚175的材料可包含呈针状结构、凸块状结构或柱状结构形式的导电材料,例如铝、钛、铜、镍、钨和/或其合金或类似物。
电路板结构170可划分成多个群组。举例来说,出于说明性意图,图2B中绘示电路板结构170的四个群组(一个群组具有一个电路板结构170)(标示为170A到170D),其中包含在不同群组中的电路板结构170分别称为电路板结构170A、电路板结构170B、电路板结构170C以及电路板结构170D;然而,本公开不限于此。电路板结构170的群组的数目和包含在一个群组中的电路板结构170的数目不限制于本公开的附图,且可基于需求而选择和设计。在一些实施例中,包含在不同群组中的电路板结构170的数目为相同的。在替代实施例中,包含在不同群组中的电路板结构170的数目全部或部分地为不同的。
举例来说,如图2B的俯视图中所绘示,电路板结构170的形状为矩形形状,然而,本公开不限于此。电路板结构170的形状可为圆形、卵形、椭圆形、方形或任何合适的多边形形状。也就是说,可采用一个电路板结构170(未绘示),只要这个单一电路板结构170具有满足如下要求的物理结构即可:电路板结构170通过引脚175与待测试对象(例如半导体晶片形式封装件)的输出端子之间建立恰当物理接触以电连接待测试对象(例如半导体晶片形式封装件)的输出端子。换句话说,这个单一电路板结构170可包含彼此连接以形成板块形状(具有或不具有开口/缝隙)的多个部分,其中所述多个部分的一些部件可等同于电路板结构170A到电路板结构170D。在一些实施例中,电路板结构170包含引脚网格阵列(pin girdarray,PGA)板。如图2A中所绘示,引脚175面向电路板结构110,例如引脚175从衬底171朝向电路板结构110的衬底111突出。在一些实施例中,连接件150(例如连接件150A到连接件150H)和电路板结构170(例如电路板结构170A到电路板结构170D)称为测试模块100A的端子,以用于在测试模块100A与待测试对象(例如半导体晶片形式封装件)(的输出端子)之间建立恰当物理接触。也就是说,举例来说,电路板结构170经由待测试对象(例如半导体晶片形式封装件)、连接件150、连接结构130、连接件140、连接结构160以及连接件120电耦合到电路板结构110。
继续参看图2A和图2B,举例来说,在测试模块100A中,容纳空间AS呈现为由电路板结构110、连接件120、连接结构160、连接件140、连接结构130、连接件150以及电路板结构170包围的空间。在一些实施例中,待测试对象(例如半导体晶片形式封装件)放置到容纳空间AS中以用于执行后续测试程序。如图2A中所绘示,容纳空间AS至少位于电路板结构110的器件区101d上方。在一些实施例中,弹性元件180位于容纳空间AS内部且与电路板结构110的器件区101d交叠,如图2A中所绘示。弹性元件180可在X-Y平面上以间隙GP远离连接件120。然而,本公开不限于此;且弹性元件180可在接触连接件120或不接触连接件120的情况下在X-Y平面上进一步延伸到周边区101p。换句话说,举例来说,弹性元件180位于主要区101上方,且沿着方向Z且在X-Y平面上与器件区101d和周边区101p交叠。在一个实施例中,弹性元件180在X-Y平面上位于器件区101d和周边区101p上方且与连接件120接触。在另一实施例中,弹性元件180在X-Y平面上位于器件区101d和周边区101p上方且远离连接件120。
在一些实施例中,如图2B的俯视图中所绘示,弹性元件180的形状为矩形形状;然而,本公开不限于此。弹性元件180的形状可为圆形、卵形、椭圆形、方形或任何合适的多边形形状。在一些实施例中,弹性元件180的材料包含能够散热的弹性材料,例如散热泡沫(thermal foam)、散热橡胶(thermal rubber)或散热垫(thermal cushion)。由于弹性元件180,可保护电路板结构110免受由待测试对象(例如半导体晶片形式封装件)的物理放置而引起的损害;且在测试期间,由半导体晶片形式封装件产生的热可高效地传输到电路板结构110以供耗散到外部环境。由于弹性元件180,测试模块100A的生命周期得以改善。至此,图2A和图2B中绘示测试模块100A作为本公开的实施例,其中在使控制器300(例如ATE)与测试模块100A电连接之后,可将待测试对象(例如半导体晶片形式封装件)放置到测试模块100A中(例如在容纳空间AS内部的弹性元件180上方)以用于测试其集成电路和内部电路,参看图6A和图6B的组合件10(将于下方描述)。
在一个替代实施例中,如图2A和图2B的测试模块100A中所绘示,连接结构130包含有机柔性衬底或印刷电路板;然而,本公开不限于此。举例来说,连接结构130的如沿着方向X测量的宽度和如沿着方向Y测量的长度各自大于或实质上等于1.0厘米。
然而,本公开不限于此,且连接结构130中的至少一个可由连接结构130'取代。在图4中绘示的测试模块100B的替代实施例中,连接结构130B由连接结构130'取代。在一些实施例中,连接结构130'包含连接对应的连接件140与连接件150的多个导电线138,例如多个平行导电线。连接结构130'(例如导电线138)的材料和结构可与连接结构160的材料和结构相同或类似,且因此在本文中为了简便起见并不重复。类似配置也可应用于部分的连接结构130或连接结构130的其余部分。
在一些实施例中,如图2A和图2B的测试模块100A中所绘示,连接件140和连接件150位于连接结构130中的相应一个的相同表面S4上方;然而,本公开不限于此。连接件140和连接件150可定位于相应一个连接结构130的两个相对侧(例如表面S3和表面S4)处。在图5中绘示的测试模块100C的替代实施例中,连接件140A位于连接结构130A的表面S3上方,而连接件150A位于连接结构130A的表面S4上方。类似配置也可应用于部分的连接件140、连接件150或连接件140、连接件150的其余部分。
图6A和图6B分别示出根据本公开的一些实施例的测试模块与半导体晶片形式封装件的组合件的示意性横截面图和俯视图,其中图6A是沿着图6B中描绘的横截线BB'截取的横截面图。与先前描述的元件类似或实质上相同的元件将使用相同附图标号,且本文中将不重复相同元件的特定细节或描述(例如材料、定位配置、电连接关系等)。
在一些实施例中,根据图1的步骤S120,半导体晶片形式封装件安装在测试模块上。举例来说,如图6A和图6B中所绘示,提供半导体晶片形式封装件200(其称为如先前在图2A和图2B中所提及的待测试对象)并放置半导体晶片形式封装件200到测试模块100A的容纳空间AS中且电耦合到测试模块100A以构建组合件10。如图6A中所绘示,在一些实施例中,半导体晶片形式封装件200位于弹性元件180上方且沿着方向Z位于连接结构130(例如连接结构130A到连接结构130D)与电路板结构110之间以及位于电路板结构170(例如电路板结构170A到电路板结构170D)与电路板结构110之间。在一些实施例中,如图6B中所绘示,半导体晶片形式封装件200在X-Y平面(例如方向X和方向Y)上进一步由连接件150(例如连接件150A到连接件150H)、连接件140(例如连接件140A到连接件140H)、连接件120(例如连接件120A到连接件120H)以及连接结构160(例如连接结构160A到连接结构160H)包围。半导体晶片形式封装件200例如与测试模块100A的电路板结构110的器件区101d交叠。在一些实施例中,如图6B的俯视图中所绘示,半导体晶片形式封装件200的形状为圆形形状。举例来说,半导体晶片形式封装件200的最大宽度W5大于或实质上等于6英寸。
在一些实施例中,半导体晶片形式封装件200包含多个半导体管芯210、多个输入/输出(input/output,I/O)接口管芯220、绝缘密封体230、重布线路结构240、至少一个插座250(例如250A到250D)、多个连接件260(例如260A到260H)、散热粘着剂(thermaladhesive)270以及散热元件280。举例来说,插座250和连接件260为用于外部连接到半导体晶片形式封装件200的接口。也就是说,插座250和连接件260用作半导体晶片形式封装件200的多个输出端子以与外部器件/设备(例如测试模块100A)电连接以形成组合件10。在本公开中,举例来说,在组合件10中,电信号经由插座250和连接件260进出半导体晶片形式封装件200,且电信号经由连接件150和电路板结构170进出测试模块100A(从半导体晶片形式封装件200/到半导体晶片形式封装件200)。在一些实施例中,如图6A中所绘示,半导体晶片形式封装件200经由暂时物理接合电耦合到测试模块100A,所述暂时物理接合例如通过使电路板结构170接合(例如以可装卸方式插入)插座250以及使连接件150接合(例如以可装卸方式插入)连接件260。由于组合件10中的测试模块100A与半导体晶片形式封装件200之间的这类电连接,能够经由电连接到控制器300(例如ATE)的测试模块100A测试半导体晶片形式封装件200,例如图6A中所绘示。在一些实施例中,一个插座250与相应一个电路板结构170接合,其中包含在插座250中的多个导电连接件256经由相应一个电路板结构170而彼此电耦合;因此,电路板结构170有时可称为桥接连接件。
举例来说,在组合件10中,测试电信号(图6A中由IS指示)由控制器300产生且传输到(例如发送到)测试模块100A,其中经由测试模块100A,测试电信号IS进一步传输到半导体晶片形式封装件200以用于测试半导体晶片形式封装件200的集成电路和内部电路。在一些实施例中,这类测试电信号IS称为测试信号(其可以是电流信号、电压信号或用于测量半导体晶片形式封装件200的电特性的任何其它测试信号),所述测试信号借助于测试模块100A从控制器300传播到半导体晶片形式封装件200。举例来说,在组合件10中,响应电信号(图6A中由OS指示)从半导体晶片形式封装件200回馈且传输到(例如发送到)测试模块100A,其中经由测试模块100A,响应电信号OS进一步传输到控制器300以用于评估测试结果。在一些实施例中,这类响应电信号OS称为环回(loopback)(或回馈)信号,所述环回(或回馈)信号借助于测试模块100A从半导体晶片形式封装件200传回到控制器300。在一些实施例中,在发送出另一测试电信号IS之前独立地评估响应电信号OS。然而,本公开不限于此。替代地,测试电信号IS可依序发送出且收集并保存其响应电信号OS于电连接/耦合到控制器300的存储器器件中;且随后,可在测试结束时立即评估响应电信号OS。可通过将一个测试电信号和其响应电信号进行比较来执行评估。
半导体管芯210和I/O接口管芯220可沿着方向X彼此并排布置。半导体管芯210和I/O接口管芯220可沿着方向Y彼此并排布置。在一些实施例中,半导体管芯210和I/O接口管芯220布置为呈矩阵形式,例如N×N阵列或N×M阵列(N、M>0,N可以等于或可以不等于M)。然而,本公开不限于此,在一替代实施例中,半导体管芯210布置为呈矩阵形式,例如N×N阵列或N×M阵列(N、M>0,N可以等于或可以不等于M),同时I/O接口管芯220布置成包围半导体管芯210(布置到阵列/矩阵中)以用于向其提供额外输入/输出电路,且因此向半导体管芯210提供更多I/O计数。
在一些实施例中,I/O接口管芯220各自具有多个导通孔222,其中导通孔222用作I/O接口管芯220的导电端子以供用于电连接到其它器件/元件。在一些实施例中,半导体管芯210具有多个导通孔212,其中导通孔212用作半导体管芯210的导电端子以供用于电连接到其它器件/元件。本文中所描述的半导体管芯210可称为半导体芯片或集成电路(integrated circuit,IC)。举例来说,半导体管芯210独立地为逻辑芯片,例如中央处理单元(CPU)、图形处理单元(graphics processing unit,GPU)、系统芯片(system-on-a-chip,SoC)、微控制器或类似物。然而,本公开不限于此;在替代实施例中,半导体管芯210独立地为数字芯片、模拟芯片或混合信号芯片,例如专用集成电路(“ASIC”)芯片、传感器芯片、无线和射频(radio frequency,RF)芯片、存储器芯片或电压调节芯片。在另外的替代实施例中,半导体管芯210独立地称为组合型芯片或IC,例如同时包含RF芯片和数字芯片两者的WiFi芯片。
如图6A中所绘示,出于说明性目的仅呈现四个半导体管芯210和两个I/O接口管芯220,然而应注意,半导体管芯210的数目和I/O接口管芯220的数目可为一或大于一,本公开不限于此。
在一些实施例中,半导体管芯210和I/O接口管芯220密封在绝缘密封体230中。绝缘密封体230环绕半导体管芯210和I/O接口管芯220横向包覆,其中半导体管芯210的导通孔212和I/O接口管芯220的导通孔222由绝缘密封体230暴露出来,例如图6A中所绘示。绝缘密封体230可包含可接受的绝缘密封材料。举例来说,绝缘密封体230包含聚合物(例如环氧树脂、酚醛树脂、含硅树脂或其它合适的树脂)、介电材料或其它合适的材料。绝缘密封体230可以是通过模塑工艺形成的模塑化合物。绝缘密封体230可进一步包含无机填充料或无机化合物(例如硅石(二氧化硅)、粘土等等),所述无机填充料或无机化合物在本文中可添加以优化绝缘密封体230的热膨胀系数(coefficient of thermal expansion,CTE)。本公开不限于此。
在一些实施例中,重布线路结构240形成在半导体管芯210、I/O接口管芯220以及绝缘密封体230上方。如图6A中所绘示,举例来说,重布线路结构240包含精细特征(fine-featured)部分240A和粗厚特征(coarse-featured)部分240B,且经由连接到由绝缘密封体230暴露的半导体管芯210的导通孔212和I/O接口管芯220的导通孔222而电连接到半导体管芯210和I/O接口管芯220。在一些实施例中,精细特征部分240A位于粗厚特征部分240B与半导体管芯210之间且位于粗厚特征部分240B与I/O接口管芯220之间。在一些实施例中,重布线路结构240的精细特征部分240A形成在半导体管芯210和I/O接口管芯220上方且电耦合到所述半导体管芯210和所述I/O接口管芯220,其中粗厚特征部分240B经由精细特征部分240A电耦合到半导体管芯210和I/O接口管芯220。
举例来说,精细特征部分240A包含介电结构242A和位于介电结构242A中的金属化图案244A,且粗厚特征部分240B包含介电结构242B和位于介电结构242B中的金属化图案244B。金属化图案244A、金属化图案244B可各自包含一或多个图案化导电层(其单独地称为重布线层(redistribution layer)或重布线(redistribution line),所述重布线层或重布线具有处于X-Y平面上且在X-Y平面上延伸的多个线部分(也称为导电线或迹线)和在方向Z上延伸的多个通孔部分(也称为导通孔)),且介电结构242A、介电结构242B可各自包含与图案化导电层交替地布置的一或多个介电层。包含在一个介电结构242A或介电结构242B中的介电层的数目和包含在一个金属化图案244A或金属化图案244B中的图案化导电层的数目可能并不受限于本公开的附图,且可基于需求和设计要求而选择和指定。
重布线路结构240的精细特征部分240A和粗厚特征部分240B包含不同大小的金属化图案和介电结构,例如图6A中所绘示。在某些实施例中,包含在金属化图案244A中的图案化导电层由相同导电材料形成且形成为相同厚度(例如第一厚度)和相同线宽(例如第一线宽),且包含在金属化图案244B中的图案化导电层由相同导电材料形成且形成为相同厚度(例如第二厚度)和相同线宽(例如第二线宽)。同样地,在一些实施例中,包含在介电结构242A中的介电层由相同介电材料形成且形成为相同厚度,且包含在介电结构242B中的介电层由相同介电材料形成且形成为相同厚度。在一些实施例中,沿着方向Z,包含在金属化图案244A中的图案化导电层具有第一厚度,所述第一厚度小于包含在金属化图案244B中的图案化导电层的第二厚度。另一方面,在俯视图上(例如在X-Y平面上),包含在金属化图案244A中的图案化导电层具有第一线宽,所述第一线宽小于包含在金属化图案244B中的图案化导电层的第二线宽。
介电结构242A、介电结构242B的材料可包含聚酰亚胺、环氧树脂、丙烯酸树脂、酚醛树脂、BCB、PBO或任何其它合适的聚合物类介电材料,且可通过沉积、叠层或旋转涂布形成。金属化图案244A、金属化图案244B的材料可包含铝、钛、铜、镍、钨和/或其合金,且可通过电镀或沉积形成。本公开不限于此。介电结构242A、介电结构242B以及金属化图案244A、金属化图案244B也可各自由光刻和刻蚀工艺图案化。介电结构242A的材料例如与介电结构242B的材料相同。对于另一实例,介电结构242A和介电结构242B的材料彼此不同。金属化图案244A的材料例如与金属化图案244B的材料相同。对于另一实例,金属化图案244A和金属化图案244B的材料彼此不同。本公开不限于此。
在一些实施例中,如图6A中所绘示,精细特征部分240A能够提供半导体管芯210之间、I/O接口管芯220之间以及半导体管芯210与I/O接口管芯220之间的局部电连通(localelectric communication),同时粗厚特征部分240B能够提供电连接到插座250和/或连接件260的外部器件/设备与半导体管芯210和/或I/O接口管芯220之间的全局电连通(globalelectric communication)。
然而,本公开不限于此。在替代实施例中,重布线路结构240可包含相同大小的金属化图案和相同大小的介电结构。
继续参看图6A和图6B,在一些实施例中,插座250和连接件260附接到重布线路结构240。举例来说,出于说明性意图,图6B中绘示四个插座250(例如250A到250D)和八个连接件260(例如260A到260H),然而,本公开不限于此。插座250的数目和连接件260的数目不限制于本公开的附图,且可基于需求而选择和设计。插座的数目可为一或大于一,且连接件260的数目可为八、小于八或大于八。
在一些实施例中,插座250各自包含基座252、多个导电衬垫(conductive liner)254和多个导电连接件256,如图6A中所绘示。在一些实施例中,多个穿孔258形成在基座252中且从基座252的一侧(例如表面S250a(图6A)或表面S7(图7A))延伸到基座252的相对侧(例如表面S250b(图6A)或表面S8(图7A))。举例来说,穿孔258形成在基座252中,其中穿孔258各别穿过基座252,导电衬垫254分别形成在穿孔258的侧壁上,且导电连接件256在相应一个穿孔258下方形成在基座252的表面S8上且电耦合到形成在相应一个穿孔258的侧壁上的导电衬垫254,参看图7A。沿着方向Z,从表面S7朝向表面S8查看,导电连接件256可由形成在基座252中的穿孔258轻易地显露出来。导电连接件256可彼此电隔离。在一些实施例中,插座250经由导电连接件256接合到重布线路结构240,其中导电连接件256位于基座252与重布线路结构240之间。举例来说,导电衬垫254经由导电连接件256电耦合到重布线路结构240。
在一些实施例中,基座252的材料包含能够提供确保插座250的物理强度和机械强度的特定硬度的介电材料。硬度(可由其的杨氏模量(Yong's modulus)量化)可处于约10吉帕(GPa)到约30吉帕的范围内。导电衬垫254可由通过电镀或无电电镀形成的导电材料制成,所述导电材料例如金属或金属合金,本公开不限于此。导电连接件256的材料和形成可与如图2A中所描述的导电连接件61/62/63的材料和形成相同或类似,且因此在本文中为了简单起见并不重复。
然而,本公开不限于此,且图6A或图7A中描绘的插座250中的一个或大于一个可由图7B中绘示的插座250'替换。在替代实施例中,图7B中描绘的插座250'类似于图7A中描绘的插座250;差别在于任何两个或大于两个相邻导电连接件256可经由至少一个额外的导电连接件65彼此连接。由于导电连接件65的存在,(例如经由连接件信号冗余)确保了信号(例如测试电信号或响应电信号)经由插座250'的传输。额外的导电连接件65的材料可与如图3A到图3C中所描述的导电连接件64的材料相同或类似,且因此本文中省略。
在一些实施例中,插座250划分成多个群组,如图6B中所绘示。举例来说,出于说明性意图,图6B中绘示插座250的四个群组(一个群组具有一个插座250)(标示为250A到250D),其中包含在不同群组中的插座250分别称为插座250A、插座250B、插座250C以及插座250D;然而,本公开不限于此。插座250的群组的数目和包含在一个群组中的插座250的数目不限制于本公开的附图,且可基于需求而选择和设计。
在一些实施例中,插座250布置为呈矩阵形式,例如N×N阵列或N×M阵列(N、M>0,N可以等于或可以不等于M)。电路板结构170的布置可与插座250的布置类似,使得电路板结构170可能够经由将引脚175以可装卸方式插入到穿孔258中并提供与导电衬垫254和导电连接件256的充分物理接触来与插座250接合,由此在电路板结构170与插座250之间建立恰当的电连接。举例来说,如图6A和图6B中所绘示,插座250沿着方向Z且在X-Y平面上分别与电路板结构170交叠。在一些实施例中,插座250的数目可与电路板结构170的数目相同,其中电路板结构170(例如170A到170D)的定位位置分别位于插座250(例如250A到250D)的定位位置内。然而,本公开不限于此,且在其它替代实施例中,插座250的数目可与电路板结构170的数目不同,其中电路板结构170(例如170A到170D)的定位位置位于同一插座250的定位位置内。在另外的替代实施例中,插座250的数目可与电路板结构170的数目不同,其中电路板结构170中的一些电路板结构170的定位位置分别位于插座250中的一些插座250的定位位置内,且电路板结构170的其余电路板结构170的定位位置位于同一个插座250的定位位置内。举例来说,如图6B的俯视图中所绘示,插座250的形状为方形形状,然而,本公开不限于此。插座250的形状可为矩形、圆形、卵形、椭圆形或任何合适的多边形形状。
在一些实施例中,连接件260布置在插座250旁边且电连接到重布线路结构240。如图6B中所绘示,连接件260包围插座250。在一些实施例中,连接件260划分成多个群组,如图6B中所绘示。举例来说,出于说明性意图,图6B中绘示连接件260的八个群组(一个群组具有一个连接件260)(标示为260A到260H),其中包含在不同群组中的连接件260分别称为连接件260A、连接件260B、连接件260C、连接件260D、连接件260E、连接件260F、连接件260G以及连接件260H;然而,本公开不限于此。连接件260的群组的数目和包含在一个群组中的连接件260的数目不限制于本公开的附图且可基于需求而选择和设计,只要连接件260的数目与连接件150的数目匹配即可。在一些实施例中,分别包含在不同群组中的连接件260的数目全部或部分地为相同的。在替代实施例中,分别包含在不同群组中的连接件260的数目全部或部分地为不同的。
连接件260(单独地包含基座261、多个接点262(例如262(-)和262(+))、多个接点263(例如263(-)和263(+))以及电路(未绘示))的材料和结构与如上文所描述的连接件120的材料和结构相同或类似,且因此在本文中为了简便起见并不重复。在一些实施例中,连接件260通过经由多个导电连接件66将接点262或接点263连接到重布线路结构240的金属化图案来单独地接合到重布线路结构240。举例来说,如图6A中所绘示,连接件260通过经由导电连接件66将接点263(+)连接到重布线路结构240的金属化图案244B来电耦合到重布线路结构240。导电连接件66的材料和形成可与如上文所描述的导电连接件61的材料和形成相同或类似;且因此,本文中并不重复。然而,本公开不限于此;在替代实施例(未绘示)中,任何两个或大于两个相邻导电连接件66可以与应用于导电连接件61到导电连接件63的方法类似的方式经由至少一个额外的导电连接件64彼此连接。
举例来说,如图6A和图6B中所绘示,连接件260沿着方向Z且在X-Y平面上各自与上覆其的连接件150中的对应一个交叠。在一些实施例中,如图6B的俯视图中所绘示,一个连接件150(例如150A到150H中的任一个)的定位位置对应于在其之下的一个连接件260(例如260A到260H中的任一个)的定位位置,例如一个连接件150的定位位置位于一个连接件260的定位位置上方。举例来说,如图6B的俯视图中所绘示,连接件260的形状为矩形形状,然而,本公开不限于此,只要连接件260和连接件150能够彼此接合以用于在其间建立物理连接和电性连接即可。连接件260的形状可为圆形、卵形、椭圆形、方形或任何合适的多边形形状。在一些实施例中,连接件260经由以可装卸方式将一个连接件150(例如150A)的接点153(+)插入到相应一个连接件260(例如260A)中以及以可装卸方式将相应一个连接件260(例如260A)的接点262(-)插入到连接件150(例如150A)中来与连接件150接合,这提供接点153(+)与接点263(-)之间以及接点152(+)与接点262(-)之间的充分物理接触,由此在连接件150A与连接件260A之间建立恰当的电连接。类似连接可分别应用于连接件150B到连接件150H和连接件260B到连接件260H。
回到图6A,在一些实施例中,散热元件280经由散热粘着剂270附接到半导体管芯210、I/O接口管芯220以及绝缘密封体230。举例来说,沿着方向Z,散热粘着剂270位于绝缘密封体230(密封半导体管芯210和I/O接口管芯220)与散热元件280之间,绝缘密封体230位于重布线路结构240与散热粘着剂270之间,且重布线路结构240位于插座250(布置在连接件260旁边)与绝缘密封体230之间。在一些实施例中,散热元件280经由散热粘着剂270黏附于绝缘密封体230、半导体管芯210以及I/O接口管芯220,其中散热粘着剂270进一步有助于使来自半导体管芯210和I/O接口管芯220的热量耗散到散热元件280,由此有助于在半导体晶片形式封装件200中维持较低温度。也就是说,在半导体晶片形式封装件200中,散热元件280经由散热粘着剂270热耦合到密封在绝缘密封体230中的半导体管芯210和I/O接口管芯220。
散热元件280可具有高导热率,例如介于约200瓦/米·开尔文(W/m·K)到约400W/m·K之间或大于400W/m·K,且可使用金属、金属合金以及类似物形成。在一些实施例中,散热元件280包含散热片(heat sink)、热散播器(heat spreader)、冷板(cold plate)或类似物。除了散热功能之外,散热元件280还可为半导体晶片形式封装件200提供物理保护。散热粘着剂270可包含任何合适的导热材料,例如具有良好导热率的聚合物,所述良好导热率可介于约3W/m·K到约10W/m·K之间或大于10W/m·K。
半导体晶片形式封装件200可进一步包含用以确保其整体结构的机械强化的紧固组件290。举例来说,如图6A中所绘示,紧固组件290包含机械支架292、多个螺栓294以及多个紧固件296。机械支架292是刚性支撑件,其可由具有高硬度的材料形成,所述材料例如金属,如钢、钛、钴或类似物。举例来说,机械支架292呈固体板形式,所述固体板具有形成于其中的多个开口,其中所述多个开口允许放置插座250。机械支架292物理地接合/嵌合至插座250的部分(侧壁)以用于固定插座250。由于紧固组件290,可减小半导体晶片形式封装件200的翘曲,例如由温度、压力或湿度变化引起的翘曲。然而,本公开不限于此,为了进一步固定插座250,机械支架292可包含延伸到插座250的表面S250a、S250b的部分上的多个突出部。在一些实施例中,连接件260包围紧固组件290的周边。
举例来说,如图6A中所绘示,机械支架292沿着方向Z放置在重布线路结构240上且沿着方向X和方向Y与插座250相邻。在一些实施例中,螺栓294经由形成在半导体晶片形式封装件200中的多个螺栓孔298旋拧,其中螺栓孔298各自穿过机械支架292、重布线路结构240、绝缘密封体230、散热粘着剂270以及散热元件280。在一些实施例中,紧固件296旋拧到螺栓294上且拧紧,其中重布线路结构240、绝缘密封体230(密封半导体管芯210和I/O接口管芯220)以及散热粘着剂270一起夹持在散热元件280与机械支架292之间。紧固件296可以是例如旋拧到螺栓294的螺母。举例来说,紧固件296在半导体晶片形式封装件200的两侧(例如在具有散热元件280的侧(有时称为半导体晶片形式封装件200的背侧)以及在具有机械支架292的侧(有时称为半导体晶片形式封装件200的前侧))处附接到螺栓294。在一些实施例中,在机械支架292经固定之后,其横向包围插座250。
如图6A中所绘示,在半导体晶片形式封装件200安装到测试模块100A之后,在这类组合件10中,半导体晶片形式封装件200与弹性元件180物理接触且经由除了电路板结构170和插座250之外的连接件150和连接件260形成与测试模块100A的暂时电连接,其中弹性元件180保护电路板结构110免受由从半导体晶片形式封装件200的背侧中突出的螺栓294造成的损害。举例来说,利用测试模块100A与半导体晶片形式封装件200之间的这类电连接,通过使用电连接到控制器300的测试模块100A来准备对半导体晶片形式封装件200进行测试。
如下文中进一步论述,对于使用测试模块100A的测试方法,组合件10可具有用以测试半导体晶片形式封装件200的若干可能的测试电传输路径(testing electricaltransmitting path)。举例来说,出于说明性目的,图8到图11B中绘示十二个可能的测试电传输路径P1到P12,然而本公开在本文中不受限制。可通过使用测试模块100A来在组合件10中采用更多可能的测试电传输路径。图8、图9、图10A到图10B以及图11A到图11B各别为绘示存在于图6A中描绘的组合件10中的可能测试电传输路径的示意图。与先前描述的元件类似或实质上相同的元件将使用相同附图标号,且本文中将不重复相同元件的特定细节或描述(例如材料、定位配置、电连接关系等)。在一些实施例中,根据图1的步骤S130,经由测试模块对半导体晶片形式封装件执行自动化测试工序。
在一些实施例中,在图8中示出图6A中描绘的组合件10(包含电连接到控制器300的测试模块100A以及半导体晶片形式封装件200)以展现测试电传输路径P1和测试电传输路径P2,所述测试电传输路径P1和所述测试电传输路径P2用于测试半导体晶片形式封装件200的连接件260(例如包含在连接件260A到连接件260H中的接点262、接点263)与重布线路结构240(例如粗厚特征部分240B的金属化图案244B)之间是否存在充分接触以提供两者之间的恰当电连接。对于一个实例,如图8中所绘示,经由测试电传输路径P1,电信号(例如测试电信号IS)借助于以下组件从控制器300发送到半导体晶片形式封装件200:电路板结构110、连接件120A、连接结构160A、连接件140A、连接结构130A、连接件150A、连接件260A以及重布线路结构240的粗厚特征部分240B;且电信号(例如响应电OS,有时称为环回(回馈)信号)借助于以上组件以反向次序(例如重布线路结构240的粗厚特征部分240B、连接件260A、连接件150A、连接结构130A、连接件140A、连接结构160A、连接件120A以及电路板结构110)从半导体晶片形式封装件200发送到控制器300。如果连接件260A并未与重布线路结构240的粗厚特征部分240B充分接触以提供电耦合,那么尝试穿过上文所描述的路径的电信号将并不能够到达半导体晶片形式封装件200。另一方面,如果电信号的确到达半导体晶片形式封装件200并返回到控制器300,那么可作出结论:实现了连接件260A与重布线路结构240的粗厚特征部分240B之间的充分接触。
继续参看图8,对于另一实例,经由测试电传输路径P2,电信号(例如IS)借助于以下组件从控制器300发送到半导体晶片形式封装件200:电路板结构110、连接件120A、连接结构160A、连接件140A、连接结构130A、连接件150A、连接件260A以及重布线路结构240的粗厚特征部分240B;且电信号(例如OS)借助于以下组件从半导体晶片形式封装件200发送到控制器300:重布线路结构240的粗厚特征部分240B、连接件260B、连接件150B、连接结构130B、连接件140B、连接结构160B、连接件120B以及电路板结构110。利用以上测试电传输路径P1到测试电传输路径P2,在一些实施例中,测试重布线路结构240(例如粗厚特征部分240B的金属化图案244B)与一个或大于一个连接件260(例如260A到260H)之间的接触,以查看其之间是否有存在充分接触以提供恰当的电连接。所述测试可经由测试电传输路径P1、测试电传输路径P2、其组合或类似方式执行大于一次以上,以确认所有连接件260皆与重布线路结构240充分接触。
在一些实施例中,在图9中示出图6A中描绘的组合件10(包含电连接到控制器300的测试模块100A以及半导体晶片形式封装件200)以展现测试电传输路径P3和测试电传输路径P4,所述测试电传输路径P3和所述测试电传输路径P4用于测试半导体晶片形式封装件200的插座250(例如导电连接件256)与重布线路结构240(例如粗厚特征部分240B的金属化图案244B)之间是否存在充分接触以提供两者之间的恰当电连接。对于一个实例,如图9中所绘示,经由测试电传输路径P3,电信号(例如IS)借助于以下组件从控制器300发送到半导体晶片形式封装件200:电路板结构110、连接件120A、连接结构160A、连接件140A、连接结构130A、连接件150A、连接件260A与插座250A和电路板结构170A一起的粗厚特征部分240B(以重复方式,例如至少通过金属化图案244B、导电连接件256-1、引脚175-1、衬底171、引脚175-2、导电连接件256-2、金属化图案244B…衬底171、引脚175-4、导电连接件256-4)、与插座250B和电路板结构170B一起的粗厚特征部分240B(以重复方式,例如至少通过金属化图案244B、导电连接件256-5、引脚175-5、衬底171、引脚175-6、导电连接件256-6、金属化图案244B…衬底171、引脚175-8、导电连接件256-8)以及粗厚特征部分240B;且电信号(例如OS)借助于以上组件以反向次序从半导体晶片形式封装件200发送到控制器300。如果插座250A和/或插座250B并未与重布线路结构240的粗厚特征部分240B充分接触以提供电耦合,那么尝试穿过上文所描述的路径的电信号将并不能够经由测试模块100A到达控制器300。另一方面,如果电信号的确到达半导体晶片形式封装件200并返回到控制器300,那么可作出结论:实现了重布线路结构240的插座250A、插座250B与粗厚特征部分240B之间的充分接触。
继续参看图9,对于另一实例,经由测试电传输路径P4,电信号(例如IS)借助于以下组件从控制器300发送到半导体晶片形式封装件200:电路板结构110、连接件120A、连接结构160A、连接件140A、连接结构130A、连接件150A、连接件260A、与插座250A和电路板结构170A一起的粗厚特征部分240B(以重复方式,例如至少通过金属化图案244B、导电连接件256-1、引脚175-1、衬底171、引脚175-2、导电连接件256-2、金属化图案244B…衬底171、引脚175-4、导电连接件256-4)、与插座250B和电路板结构170B一起的粗厚特征部分240B(以重复方式,例如至少通过金属化图案244B、导电连接件256-5、引脚175-5、衬底171、引脚175-6、导电连接件256-6、金属化图案244B…衬底171、引脚175-8、导电连接件256-8)以及粗厚特征部分240B;且电信号(例如OS)借助于以下组件从半导体晶片形式封装件200发送到控制器300:重布线路结构240的粗厚特征部分240B、连接件260B、连接件150B、连接结构130B、连接件140B、连接结构160B、连接件120B以及电路板结构110。利用以上测试电传输路径P3到测试电传输路径P4,在一些实施例中,测试重布线路结构240(例如粗厚特征部分240B的金属化图案244B)与一个或大于一个插座250(例如250A到250H)之间的接触,以查看其之间是否有存在充分接触以提供恰当的电连接。所述测试可经由测试电传输路径P3、测试电传输路径P4、其组合或类似方式执行大于一次以上,以确认所有插座250皆与重布线路结构240充分接触。
在一些实施例中,在图10A中示出图6A中描绘的组合件10(包含电连接到控制器300的测试模块100A以及半导体晶片形式封装件200)以展现测试电传输路径P5和测试电传输路径P6,所述测试电传输路径P5和所述测试电传输路径P6用于测试半导体晶片形式封装件200的半导体管芯210(例如导通孔212)与重布线路结构240(例如精细特征部分240A的金属化图案244A)之间是否存在充分接触以提供两者之间的恰当电连接。对于一个实例,如图10A中所绘示,经由测试电传输路径P5,电信号(例如IS)借助于以下组件从控制器300发送到半导体晶片形式封装件200:电路板结构110、连接件120A、连接结构160A、连接件140A、连接结构130A、连接件150A、连接件260A、粗厚特征部分240B、精细特征部分240A以及一个半导体管芯210(例如图10A中绘示的最左边的半导体管芯210);且电信号(例如OS)借助于以上组件以反向次序从半导体晶片形式封装件200发送到控制器300。如果最左边的半导体管芯210并未与重布线路结构240的精细特征部分240A充分接触以提供电耦合,那么尝试穿过上文所描述的路径的电信号将并不能够经由测试模块100A返回到控制器300。另一方面,如果电信号的确到达半导体晶片形式封装件200并返回到控制器300,那么可作出结论:实现了最左边的半导体管芯210与重布线路结构240的精细特征部分240A之间的充分接触。
继续参看图10A,对于另一实例,经由测试电传输路径P6,电信号(例如IS)借助于以下组件从控制器300发送到半导体晶片形式封装件200:电路板结构110、连接件120A、连接结构160A、连接件140A、连接结构130A、连接件150A、连接件260A、粗厚特征部分240B、精细特征部分240A以及一个半导体管芯210(例如图10A中绘示的最左边的半导体管芯210);且电信号(例如OS)借助于以下组件从半导体晶片形式封装件200发送到控制器300:半导体管芯210(例如图10A中绘示的最左边的半导体管芯210)、精细特征部分240A、粗厚特征部分240B、连接件260B、连接件150B、连接结构130B、连接件140B、连接结构160B、连接件120B以及电路板结构110。
在替代实施例中,在图10B中示出图6A中描绘的组合件10(包含电连接到控制器300的测试模块100A以及半导体晶片形式封装件200)以展现测试电传输路径P7和测试电传输路径P8,所述测试电传输路径P7和所述测试电传输路径P8也用于测试半导体晶片形式封装件200的半导体管芯210(例如导通孔212)与重布线路结构240(例如精细特征部分240A的金属化图案244A)之间是否存在充分接触以提供两者之间的恰当电连接。举例来说,图10B中描绘的测试电传输路径P7与图10A中描绘的测试电传输路径P5类似,且图10B中描绘的测试电传输路径P8与图10A中描绘的测试电传输路径P6类似,其中差别在于图10B中描绘的测试电传输路径P7和测试电传输路径P8各自进一步包含插座250中的至少一个和电路板结构170中的至少一个。
对于一个实例,如图10B中所绘示,经由测试电传输路径P7,电信号(例如IS)借助于以下组件从控制器300发送到半导体晶片形式封装件200:电路板结构110、连接件120A、连接结构160A、连接件140A、连接结构130A、连接件150A、连接件260A、与插座250A和电路板结构170A一起的粗厚特征部分240B(以例如至少通过金属化图案244B、导电连接件256-1、引脚175-1、衬底171、引脚175-2、导电连接件256-2、金属化图案244B的方式)、精细特征部分240A以及一个半导体管芯210(例如图10B中绘示的最左边的半导体管芯210);且电信号(例如OS)借助于以下组件从半导体晶片形式封装件200发送到控制器300:最左边的半导体管芯210(如图10B中所绘示)、精细特征部分240A、粗厚特征部分240B、连接件260A、连接件150A、连接结构130A、连接件120A、连接结构160A、连接件120A以及电路板结构110。
继续参看图10B,对于另一实例,经由测试电传输路径P8,电信号(例如IS)借助于以下组件从控制器300发送到半导体晶片形式封装件200:电路板结构110、连接件120A、连接结构160A、连接件140A、连接结构130A、连接件150A、连接件260A、与插座250A和电路板结构170A一起的粗厚特征部分240B(以重复方式,例如至少通过金属化图案244B、导电连接件256-1、引脚175-1、衬底171、引脚175-2、导电连接件256-2、金属化图案244B)、精细特征部分240A以及一个半导体管芯210(例如图10B中绘示的最左边的半导体管芯210);且电信号(例如OS)借助于以下组件从半导体晶片形式封装件200发送到控制器300:最左边的半导体管芯210、精细特征部分240A、与插座250A和电路板结构170A一起的粗厚特征部分240B(以重复方式,例如至少通过金属化图案244B、导电连接件256-3、引脚175-3、衬底171、引脚175-4、导电连接件256-4、金属化图案244B)、连接件260B、连接件150B、连接结构130B、连接件140B、连接结构160B、连接件120B以及电路板结构110。
利用以上测试电传输路径P5到测试电传输路径P8,在一些实施例中,测试重布线路结构240(例如精细特征部分240A的金属化图案244A)与一个或大于一个半导体管芯210之间的接触,以查看其之间是否存在有充分接触以提供恰当的电连接。所述测试可经由测试电传输路径P5、测试电传输路径P6、测试电传输路径P7、测试电传输路径P8、其组合或类似方式执行大于一次以上,以确认所有半导体管芯210皆与重布线路结构240充分接触。另外,也可以与用于测试半导体管芯210的方式类似或相同的方式来测试I/O接口管芯220。
在一些实施例中,在图11A中示出图6A中描绘的组合件10(包含电连接到控制器300的测试模块100A以及半导体晶片形式封装件200)以展现测试电传输路径P9和测试电传输路径P10,所述测试电传输路径P9和所述测试电传输路径P10用于经由半导体晶片形式封装件200的重布线路结构240(例如精细特征部分240A的金属化图案244A)测试两个半导体管芯210之间是否存在充分接触(例如互连)以提供两者之间的恰当电连接(例如电连通)。对于一个实例,如图11A中所绘示,经由测试电传输路径P9,电信号(例如IS)借助于以下组件从控制器300发送到半导体晶片形式封装件200:电路板结构110、连接件120A、连接结构160A、连接件140A、连接结构130A、连接件150A、连接件260A、粗厚特征部分240B、精细特征部分240A、一个半导体管芯210(例如图11A中绘示的最左边的半导体管芯210)、精细特征部分240A以及另一半导体管芯210(例如图11A中绘示的从左侧起第二个半导体管芯210);且电信号(例如OS)借助于以下组件从半导体晶片形式封装件200发送到控制器300:所述另一半导体管芯210、精细特征部分240A、粗厚特征部分240B、连接件260A、连接件150A、连接结构130A、连接件140A、连接结构160A、连接件120A以及电路板结构110。如果这两个半导体管芯210之间的互连并不足以提供电耦合,那么尝试穿过上文所描述的路径的电信号将并不能够经由测试模块100A返回到控制器300。另一方面,如果电信号的确到达半导体晶片形式封装件200并返回到控制器300,那么可作出结论:实现了半导体管芯210之间的充分电接触。换句话说,确认了这两个半导体管芯210之间的有效互连。
继续参看图11A,对于另一实例,经由测试电传输路径P10,电信号(例如IS)借助于以下组件从控制器300发送到半导体晶片形式封装件200:电路板结构110、连接件120A、连接结构160A、连接件140A、连接结构130A、连接件150A、连接件260A、粗厚特征部分240B、精细特征部分240A、一个半导体管芯210(例如图11A中绘示的最左边的半导体管芯210)、精细特征部分140A以及另一半导体管芯210(例如图11A中绘示的从左侧起第二个半导体管芯210);且电信号(例如OS)借助于以下组件从半导体晶片形式封装件200发送到控制器300:所述另一半导体管芯210、精细特征部分240A、粗厚特征部分240B、连接件260B、连接件150B、连接结构130B、连接件140B、连接结构160B、连接件120B以及电路板结构110。
在替代实施例中,在图11B中示出图6A中描绘的组合件10(包含电连接到控制器300的测试模块100A以及半导体晶片形式封装件200)以展现测试电传输路径P11和测试电传输路径P12,所述测试电传输路径P11和所述测试电传输路径P12也用于经由重布线路结构240测试半导体晶片形式封装件200的两个半导体管芯210之间是否存在充分电接触(例如有效互连)以提供两者之间的恰当电连接。举例来说,图11B中描绘的测试电传输路径P11与图11A中描绘的测试电传输路径P9类似,且图11B中描绘的测试电传输路径P12与图11A中描绘的测试电传输路径P10类似,其中差别在于图11B中描绘的测试电传输路径P11和测试电传输路径P12各自进一步包含插座250中的至少一个和电路板结构170中的至少一个。
对于一个实例,如图11B中所绘示,经由测试电传输路径P11,电信号(例如IS)借助于以下组件从控制器300发送到半导体晶片形式封装件200:电路板结构110、连接件120A、连接结构160A、连接件140A、连接结构130A、连接件150A、连接件260A、与插座250A和电路板结构170A一起的粗厚特征部分240B(以例如至少通过金属化图案244B、导电连接件256-1、引脚175-1、衬底171、引脚175-2、导电连接件256-2、金属化图案244B的方式)、精细特征部分240A、一个半导体管芯210(例如图10B中绘示的最左边的半导体管芯210)、精细特征部分240A、与插座250A和电路板结构170A一起的粗厚特征部分240B(以例如至少通过金属化图案244B、导电连接件256-3、引脚175-3、衬底171、引脚175-4、导电连接件256-4、金属化图案244B的方式)、精细特征部分240A以及另一半导体管芯210(例如图11B中绘示的从左侧起第二个半导体管芯210);且电信号(例如OS)借助于以下组件从半导体晶片形式封装件200发送到控制器300:所述另一半导体管芯210、精细特征部分240A、粗厚特征部分240B、连接件260A、连接件150A、连接结构130A、连接件140A、连接结构160A、连接件120A以及电路板结构110。
继续参看图11B,对于另一实例,经由测试电传输路径P12,电信号(例如IS)借助于以下组件从控制器300发送到半导体晶片形式封装件200:电路板结构110、连接件120A、连接结构160A、连接件140A、连接结构130A、连接件150A、连接件260A、与插座250A和电路板结构170A一起的粗厚特征部分240B(以例如至少通过金属化图案244B、导电连接件256-1、引脚175-1、衬底171、引脚175-2、导电连接件256-2、金属化图案244B的方式)、精细特征部分240A、一个半导体管芯210(例如图10B中绘示的最左边的半导体管芯210)、精细特征部分240A、与插座250A和电路板结构170A一起的粗厚特征部分240B(以例如至少通过金属化图案244B、导电连接件256-3、引脚175-3、衬底171、引脚175-4、导电连接件256-4、金属化图案244B的方式)、精细特征部分240A以及另一半导体管芯210(例如图11B中绘示的从左侧起第二个半导体管芯210);且电信号(例如OS)借助于以下组件从半导体晶片形式封装件200发送到控制器300:所述另一半导体管芯210、精细特征部分240A、粗厚特征部分240B、连接件260B、连接件150B、连接结构130B、连接件140B、连接结构160B、连接件120B以及电路板结构110。
利用以上测试电传输路径P9到测试电传输路径P12,在一些实施例中,测试经由重布线路结构240的两个半导体管芯210之间的接触,以查看其之间是否存在有充分接触(例如有效互连)以提供恰当电连接。所述测试可经由测试电传输路径P9、测试电传输路径P10、测试电传输路径P11、测试电传输路径P12、其组合或类似方式执行大于一次以上,以确认半导体管芯210的至少一部分经由重布线路结构240彼此充分电接触。此外,也可以与用于测试半导体管芯210的方式类似或相同的方式测试I/O接口管芯220当中的有效互连。替代地,也可以与用于测试半导体管芯210的方式类似或相同的方式测试半导体管芯210中的一个与I/O接口管芯220中的一个之间的有效互连。
然而,本公开不限于此,其中可一次性地测试多个半导体晶片形式封装件200。图12A和图12B分别根据本公开的一些实施例示出包括大于一个测试模块和大于一个半导体晶片形式封装件的测试系统的示意性横截面图和俯视图,其中图12A是沿着图12B中描绘的横截线CC'截取的横截面图。图13是根据本公开的一些实施例的测试系统的示意性横截面图。与先前描述的元件类似或实质上相同的元件将使用相同附图标号,且本文中将不重复相同元件的特定细节或描述(例如材料、定位配置、电连接关系等)。
参考图12A和图12B,在一些实施例中,测试系统500A包含至少两个测试模块100D(例如“100D-1”指示左侧的测试模块100D且“100D-2”指示右侧的一个测试模块100D,如图12A和图12B中所绘示)和电连接到测试模块100D的连接结构190。应了解,一个测试模块100D配置成容纳一个半导体晶片形式封装件200。在一些实施例中,图12A和图12B中描绘的测试模块100D(例如100D-1和100D-2)与如图2A和图2B中所描述的测试模块100A类似,差别在于,测试模块100D省略了至少一个连接结构130、位于所述至少一个连接结构130上的连接件140以及与所述连接件140相应的连接结构160;且因此,本文中为简单起见并不重复测试模块100D的细节。
在一些实施例中,如图12B中所绘示,连接结构190在X-Y平面上从测试模块100D-1和测试模块100D-2中的一个延伸到测试模块100D-1和测试模块100D-2中的另一个,其中测试模块100D-1和测试模块100D-2的连接件150(其不接触连接结构130)位于一个连接结构190上方。连接结构190的定位位置可沿着方向Z与测试模块100D-1的定位位置和测试模块100D-2的定位位置部分地交叠。举例来说,如图12B中所绘示,连接结构190位于测试模块100D-1和测试模块100D-2的周边区101p和边缘区102上方且与所述周边区101p和所述边缘区102交叠。
在一些实施例中,如图12A中所绘示,连接结构190包含衬底191、多个接触垫192、多个接触垫193以及包含互连的多个金属化层和多个通孔(未绘示)的内部电路194。举例来说,接触垫192和接触垫193分别分布在衬底191的两个相对侧上,且暴露出来以用于与其它元件/特征电连接。接触垫192可分布在衬底191的表面S9上方,而接触垫193可分布在衬底191的表面S10上方;或反之亦然。表面S9和表面S10沿着方向Z彼此相对,例如图12A中所绘示。在一些实施例中,内部电路194(包含金属化层和通孔)嵌入于衬底191中且为衬底191提供布线功能,其中包含在内部电路194中的金属化层和通孔电连接到接触垫192和接触垫193。也就是说,举例来说,接触垫192经由内部电路194电耦合到接触垫193。另一方面,在一些实施例中,接触垫192中的一个也经由内部电路194电耦合到另一接触垫192,且/或接触垫193中的一个也经由内部电路194电耦合到另一接触垫193。举例来说,如图12A中所绘示,通过多个导电连接件67,将连接结构190的接触垫193电连接到测试模块100D-2的连接件150B以及测试模块100D-1的连接件150A,来使测试模块100D-1和测试模块100D-2电耦合。导电连接件67的材料和形成可与如上文所描述的导电连接件61的材料和形成相同或类似;且因此,本文中并不重复。然而,本公开不限于此;在替代实施例(未绘示)中,任何两个或大于两个相邻导电连接件67可以与应用于导电连接件61到导电连接件63的方法类似的方式经由至少一个额外的导电连接件彼此连接。
衬底191的材料和形成可与衬底111的材料和形成相同或类似,接触垫192的材料和形成以及接触垫193的材料和形成可与接触垫112和/或接触垫113的材料和形成相同或类似,且内部电路194的材料和形成可与内部电路114的材料和形成相同或类似;且因此在本文中省略。举例来说,如图12B的俯视图中所绘示,连接结构190的形状为矩形形状,然而,本公开不限于此。连接结构190的形状可为圆形、卵形、椭圆形、方形或任何合适的多边形形状。
在一些实施例中,连接结构190经由至少连接件150A、一个待测试对象(例如半导体晶片形式封装件200-1,其与图6A中所描述的半导体晶片形式封装件200类似)、连接件150B、连接结构130B、连接件140B、连接结构160B以及连接件120B电耦合到测试模块100D-1的电路板结构110。在一些实施例中,连接结构190经由至少连接件150B、另一个待测试对象(例如半导体晶片形式封装件200-2,其与图6A中所描述的半导体晶片形式封装件200类似)、连接件150A、连接结构130A、连接件140A、连接结构160A以及连接件120A电耦合到测试模块100D-2的电路板结构110。在某些实施例中,对于测试系统500A,测试模块100D-1的电路板结构110电连接到控制器(例如图2A和图6A中所描述的控制器300),其中控制器300进一步电连接到测试模块100D-2的电路板结构110。
如图12A的测试系统500A中所绘示,在某些实施例中,连接结构190包含连接到控制器300的有机柔性衬底或印刷电路板。然而,本公开不限于此,且连接结构190可由连接结构190'取代。在图13中绘示的测试系统500B的替代实施例中,连接结构190由连接结构190'取代。举例来说,连接结构190'包含多个导电线198,例如多个平行导电线,所述多个导电线198电连接对应连接件150(例如测试模块100D-2的连接件150B和测试模块100D-1的连接件150A)。连接结构190'(例如导电线198)的材料和结构可与连接结构160的材料和结构相同或类似,且因此在本文中为了简便起见并不重复。
与组合件10类似地,在使用测试系统500A的测试方法中,组合件20可具有用以一次性地测试多个半导体晶片形式封装件200-1和半导体晶片形式封装件200-2的若干可能的测试电传输路径。举例来说,出于说明性目的,图14A和图14B中分别绘示两个可能的测试电传输路径P13和测试电传输路径P14,然而本公开在本文中不受限制。组合件20中可采用更多可能的测试电传输路径,所述更多可能的测试电传输路径可进一步具有与测试电传输路径P1到测试电传输路径P12类似的布线路径。图14A和图14B为绘示存在于图12A中描绘的测试系统500A与半导体晶片形式封装件200-1和半导体晶片形式封装件200-2的组合件20中的可能测试电传输路径的示意图。与先前描述的元件类似或实质上相同的元件将使用相同附图标号,且本文中将不重复相同元件的特定细节或描述(例如材料、定位配置、电连接关系等)。
举例来说,如图14A和图14B中所绘示,组合件20包含图12A中描绘的测试系统500A、电连接到测试系统500A的控制器300以及半导体晶片形式封装件200(例如半导体晶片形式封装件200-1和半导体晶片形式封装件200-2),其中两个半导体晶片封装件200(例如半导体晶片形式封装件200-1和半导体晶片形式封装件200-2)分别安装于包含在测试系统500A中的测试模块100D(例如测试模块100D-1和测试模块100D-2)中且电耦合到所述测试模块100D。在一些实施例中,图14A和图14B中示出的组合件20分别展现测试电传输路径P13和测试电传输路径P14,所述测试电传输路径P13和所述测试电传输路径P14用于测试分别在半导体晶片形式封装件200-1和半导体晶片形式封装件200-2内部的连接件260(例如包含在连接件260A到连接件260H中的接点262、接点263)与重布线路结构240(例如粗厚特征部分240B的金属化图案244B)之间是否存在充分接触以提供其间的恰当电连接。
对于一个实例,如图14A中所绘示,经由测试电传输路径P13,电信号(例如IS)借助于以下组件从控制器300发送到半导体晶片形式封装件200-2且随后发送到半导体晶片形式封装件200-1:测试模块100D-2(涉及电路板结构110、连接件120A、连接结构160A、连接件140A、连接结构130A以及连接件150A)、半导体晶片形式封装件200-2(涉及连接件260A、重布线路结构240的粗厚特征部分240B以及连接件260B)、测试模块100D-2(涉及连接件150B)、连接结构190、测试模块100D-1(涉及连接件150A)、半导体晶片形式封装件200-1(涉及连接件260A、重布线路结构240的粗厚特征部分240B以及连接件260B);且电信号(例如OS)借助于以上组件以反向次序从半导体晶片形式封装件200-1发送到控制器300。如果包含在半导体晶片形式封装件200-1和半导体晶片形式封装件200-2中的连接件260并未与相应一个重布线路结构240的粗厚特征部分240B充分接触以提供电耦合,那么尝试穿过上文所描述的路径的电信号将并不能够相应地到达半导体晶片形式封装件200。另一方面,如果电信号的确到达半导体晶片形式封装件200并返回到控制器300,那么可作出结论:实现了连接件260与相应一个重布线路结构240的粗厚特征部分240B之间的充分接触。
继续参看图14B,对于另一实例,经由测试电传输路径P14,电信号(例如IS)借助于以下组件从控制器300发送到半导体晶片形式封装件200-2且随后发送到半导体晶片形式封装件200-1:测试模块100D-2(涉及电路板结构110、连接件120A、连接结构160A、连接件140A、连接结构130A以及连接件150A)、半导体晶片形式封装件200-2(涉及连接件260A、重布线路结构240的粗厚特征部分240B以及连接件260B)、测试模块100D-2(涉及连接件150B)、连接结构190、测试模块100D-1(涉及连接件150A)、半导体晶片形式封装件200-1(涉及连接件260A、重布线路结构240的粗厚特征部分240B以及连接件260B);且电信号(例如OS)借助于测试模块100D-1(涉及连接件150B、电路板结构130B、连接件140B、连接结构160B、连接件120B以及电路板结构110)从半导体晶片形式封装件200-1发送到控制器300。利用以上测试电传输路径P13到测试电传输路径P14,在一些实施例中,测试分别包含在独立的且个别的半导体晶片形式封装件200中的重布线路结构240(例如粗厚特征部分240B的金属化图案244B)与一个或大于一个连接件260(例如260A到260H)之间的接触,以查看其之间是否存在有充分接触以提供恰当电连接。测试可经由测试电传输路径P13、测试电传输路径P14、其组合或类似方式执行大于一次以上,以确认所有连接件260皆与相应重布线路结构240充分接触。
在一些实施例中,除了在半导体晶片形式封装件200-1和半导体晶片形式封装件200-2(如图14A和图14B中所描述)中独立地测试连接件(例如260)与重布线路结构240之间的电连接以外,组合件20具有与应用到组合件10的测试电传输路径P3到测试电传输路径P12类似的其它可能测试电传输路径(未绘示),以用于通过测试系统500A(或经由测试系统500B)一次性地测试多个半导体晶片形式封装件。举例来说,采用这类可能测试电传输路径以:在半导体晶片形式封装件200-1和半导体晶片形式封装件200-2中独立地测试插座(例如250)与重布线路结构(例如240)之间的电连接;在半导体晶片形式封装件200-1和半导体晶片形式封装件200-2中独立地测试管芯(例如210或220)中的一个与重布线路结构(例如240)之间的电连接;以及在半导体晶片形式封装件200-1和半导体晶片形式封装件200-2中独立地测试半导体管芯(例如210、220或其组合)中的两个之间的电连接。
图15是根据本公开的一些实施例的测试模块与半导体晶片形式封装件的组合件的示意性横截面图。与先前描述的元件类似或实质上相同的元件将使用相同附图标号,且本文中将不重复相同元件的特定细节或描述(例如材料、定位配置、电连接关系等)。在某些实施例中,还采用测试系统500C(与测试系统500A或测试系统500B类似)以测试由一个或大于一个连接结构(例如CS)彼此互连的两个或大于两个半导体晶片形式封装件之间的电连接,其中两个或大于两个半导体晶片形式封装件(与半导体晶片形式封装件200-1和半导体晶片形式封装件200-2类似)和连接结构CS一起形成半导体封装件(例如图15中描绘的400)。对于使用测试系统500C的测试方法,组合件30中采用的若干可能的测试电传输路径可与组合件20中采用的测试电传输路径P13和测试电传输路径P14相同或类似。组合件30中可采用更多可能的测试电传输路径,所述更多可能的测试电传输路径可进一步具有与测试电传输路径P1到测试电传输路径P12类似的布线路径。
举例来说,如图15中所绘示,测试系统500C经提供且连接到控制器300,且半导体封装件400安装在测试系统500C上以供用于测试,其中单独地将连接结构190和位于连接结构190上方并电连接到所述连接结构190的连接件150(如图12A中所描述以及15A中所描绘)或连接结构190'和物理地且电连接到连接结构190'的连接件150(如图13中所描述)视为连接两个相邻半导体晶片形式封装件(例如200-1和200-2)的一个连接结构CS。这类的电路结构CS可在两个相邻半导体晶片形式封装件200-1与半导体晶片形式封装件200-2之间起桥接作用以提供其电连通。换句话说,由于包含在半导体封装件400中的连接结构CS,用于测试半导体封装件400中的两个互连的半导体晶片形式封装件200-1与半导体晶片形式封装件200-2之间的电连接的测试系统500C可不含连接结构190和连接到所述连接结构190的连接件150。
组合件10(涉及一个测试模块)或组合件20到组合件30(涉及两个或大于两个测试模块)中也可采用测试模块100B、测试模块100C,具有如上文所论述的用于测试一个或大于一个半导体晶片形式封装件200的类似测试电传输路径。本公开不限于此。
根据一些实施例,一种用于半导体晶片形式封装件的测试模块包含电路板结构、多个第一连接件、第一连接结构、多个第二连接件、多个第三连接件以及第一桥接连接件。电路板结构包含两个边缘区和位于两个边缘区之间的主要区。第一连接件位于边缘区上方且连接到电路板结构。第一连接结构位于电路板结构上方且远离电路板结构。第二连接件和第三连接件位于第一连接结构上方且连接到第一连接结构,其中第三连接件配置成传输用于测试放置在主要区上方的半导体晶片形式封装件的电信号。第一桥接连接件通过连接第二连接件和第一连接件来使电路板结构与第一连接结构电耦合。
在一些实施例中,在所述的测试模块中,其中所述第一桥接连接件包括多个平行导电线。在一些实施例中,在所述的测试模块中,其中所述第一连接结构包括电路板或多个平行导电线。在一些实施例中,在所述的测试模块中,其中所述半导体晶片形式封装件位于由所述第一连接结构、所述第一桥接连接件以及所述电路板结构限制的容纳空间中,且所述半导体晶片形式封装件包括多个第四连接件和由所述多个第四连接件包围的至少一个插座,且其中所述多个第三连接件电耦合到所述多个第四连接件以用于形成与所述半导体晶片形式封装件的暂时电连接,且所述多个第三连接件沿着所述半导体晶片形式封装件和所述测试模块的堆叠方向各自与所述多个第四连接件中的相应一个交叠。在一些实施例中,所述的测试模块进一步包括:第二桥接连接件,位于所述主要区上方且经由所述半导体晶片形式封装件电连接到所述第一连接结构,其中所述第二桥接连接件包括衬底和多个引脚,所述衬底具有嵌入于其中的电路,所述多个引脚位于所述衬底上方并电连接到所述电路。在一些实施例中,在所述的测试模块中,其中所述第二桥接连接件以可装卸方式安装到所述半导体晶片形式封装件的所述至少一个插座中,且所述引脚分别插入到所述至少一个插座的穿孔中以用于形成与所述半导体晶片形式封装件的另一暂时电连接。在一些实施例中,所述的测试模块进一步包括:弹性元件,位于所述主要区上方,其中所述弹性元件包夹在所述半导体晶片形式封装件与所述电路板结构之间。
在一些实施例中,提供一种测试系统,包括:两个或大于两个根据权利要求1所述的测试模块。其中分别对应于所述两个或大于两个测试模块的两个或大于两个半导体晶片形式封装件经由第三桥接连接件彼此电连接,且所述两个或大于两个测试模块经由所述两个或大于两个半导体晶片形式封装件,或其中所述两个或大于两个测试模块经由第三桥接连接件彼此电连接。在一些实施例中,在所述的测试系统中,其中所述第三桥接连接件包括印刷电路板或多个平行导电线。
根据一些实施例,一种用于半导体晶片形式封装件的测试方法包含以下步骤:提供测试模块,所述测试模块包括具有主要区和与所述主要区相邻的边缘区的电路板结构、连接到电路板结构且分布在边缘区上方的多个第一连接件、位于电路板结构上方且远离电路板结构的第一连接结构、位于第一连接结构上方且连接到第一连接结构的多个第二连接件和多个第三连接件以及连接第二连接件和第一连接件的第一桥接连接件;将半导体晶片形式封装件放置在电路板结构上处于主要区上方,所述半导体晶片形式封装件包括多个半导体管芯、电连接到半导体管芯的重布线路结构以及经由重布线路结构电连接到半导体管芯的至少一个插座和多个第四连接件;以及经由测试模块对半导体晶片形式封装件执行自动化测试工序。
在一些实施例中,在所述的测试方法中,在对所述半导体晶片形式封装件执行所述自动化测试工序之前,所述的测试方法进一步包括:经由使所述多个第三连接件与所述多个第四连接件接合来使所述测试模块与所述半导体晶片形式封装件电连接以形成至少由所述测试模块的所述电路板结构、所述多个第一连接件、所述第一桥接连接件、所述多个第二连接件、所述第一连接结构以及所述多个第三连接件和所述半导体晶片形式封装件的所述多个第四连接件构成的电连接路径,其中经由所述测试模块对所述半导体晶片形式封装件执行所述自动化测试工序包括:经由所述电连接路径将测试信号从所述测试模块发送到所述半导体晶片形式封装件;以及所述测试模块经由所述电连接路径从所述半导体晶片形式封装件接收响应信号。在一些实施例中,在所述的测试方法中,其中经由所述测试模块对所述半导体晶片形式封装件执行所述自动化测试工序进一步包括:在发送所述测试信号之前经由电连接到所述电路板结构的控制器产生所述测试信号;以及在接收所述响应信号之后经由所述控制器评估所述响应信号。
根据一些实施例,一种使用用于半导体晶片形式封装件的至少一个测试模块的测试方法,其中半导体晶片形式封装件以可装卸方式安装到至少一个测试模块且电连接到所述至少一个测试模块,且所述至少一个测试模块包括:电路板结构,具有位于其上且与其电连接的多个第一连接件;第一连接结构,具有位于其上且与其电连接的多个第二连接件和多个第三连接件;第一桥接连接件,使电路板结构和第一连接结构电连接;以及第二桥接连接件,与电路板结构交叠且经由半导体晶片形式封装件电连接到所述电路板结构,且测试方法包含以下步骤:经由包括至少一个测试模块中包括的电路板结构、第一连接件、第一桥接连接件、第二连接件、第一连接结构以及第三连接件和半导体晶片形式封装件中包括的多个第四连接件和重布线路结构的第一电传输路径将第一测试信号发送到半导体晶片形式封装件;以及从半导体晶片形式封装件接收第一响应信号。
在一些实施例中,在所述的测试方法中,其中所述半导体晶片形式封装件包括电连接到所述多个第四连接件的多个半导体管芯、电连接到所述多个第四连接件和所述多个半导体管芯的所述重布线路结构以及电连接到所述重布线路结构和所述多个半导体管芯且位于所述多个第四连接件旁边的插座,其中所述重布线路结构处于所述多个半导体管芯与所述插座之间且处于所述多个半导体管芯与所述多个第四连接件之间,其中所述测试方法进一步包括:经由包括所述至少一个测试模块中包括的所述电路板结构、所述多个第一连接件、所述第一桥接连接件、所述多个第二连接件、所述第一连接结构以及所述多个第三连接件和所述半导体晶片形式封装件中包括的所述多个第四连接件和所述重布线路结构的第二电传输路径将第二测试信号发送到所述插座以及所述第二桥接连接件;以及从所述半导体晶片形式封装件接收第二响应信号。在一些实施例中,所述的测试方法进一步包括:经由包括所述至少一个测试模块中包括的所述电路板结构、所述多个第一连接件、所述第一桥接连接件、所述多个第二连接件、所述第一连接结构以及所述多个第三连接件和所述半导体晶片形式封装件中包括的所述多个第四连接件和所述重布线路结构的第三电传输路径将第三测试信号发送到所述多个半导体管芯中的一个;以及从所述半导体晶片形式封装件接收第三响应信号。在一些实施例中,在所述的测试方法中,其中所述第三电传输路径进一步包括所述插座和所述第二桥接连接件。在一些实施例中,所述的测试方法进一步包括:经由包括所述至少一个测试模块中包括的所述电路板结构、所述多个第一连接件、所述第一桥接连接件、所述多个第二连接件、所述第一连接结构以及所述多个第三连接件和所述半导体晶片形式封装件中包括的所述多个第四连接件和所述重布线路结构的第四电传输路径将第四测试信号发送到所述多个半导体管芯中的第一半导体管芯;经由所述重布线路结构将所述第四测试信号从所述第一半导体管芯传输到所述多个半导体管芯中的第二半导体管芯;以及从所述半导体晶片形式封装件接收第四响应信号。在一些实施例中,在所述的测试方法中,其中所述第四电传输路径进一步包括所述插座和所述第二桥接连接件。在一些实施例中,在所述的测试方法中,其中所述至少一个测试模块包括用于第一半导体晶片形式封装件的第一测试模块和用于第二半导体晶片形式封装件的第二测试模块,且所述测试方法进一步包括:经由包括所述第一测试模块中包括的所述电路板结构、所述多个第一连接件、所述第一桥接连接件、所述多个第二连接件、所述第一连接结构以及所述多个第三连接件和所述第一半导体晶片形式封装件中包括的所述多个第四连接件的第五电传输路径的第一部分将第五测试信号发送到所述第一半导体晶片形式封装件;经由包括所述第一半导体晶片形式封装件中包括的所述多个第四连接件、所述第一测试模块中包括的所述多个第三连接件、连接所述第一测试模块和所述第二测试模块的第三桥接连接件、所述第二测试模块中包括的所述多个第三连接件以及所述第二半导体晶片形式封装件中包括的所述多个第四连接件的所述第五电传输路径的第二部分将所述第五测试信号从所述第一半导体晶片形式封装件传输到所述第二半导体晶片形式封装件;以及从所述第二半导体晶片形式封装件接收第五响应信号。在一些实施例中,在所述的测试方法中,其中中所述第五电传输路径进一步包括以下中的至少一个:所述第五电传输路径的所述第一部分进一步包括所述第一测试模块中包括的所述插座和所述第二桥接连接件;以及所述第五电传输路径的所述第二部分进一步包括所述第二测试模块中包括的所述插座和所述第二桥接连接件。
前文概述若干实施例的特征,以使得本领域的技术人员可更好地理解本公开的方面。本领域的技术人员应了解,其可以易于使用本公开作为设计或修改用于进行本文中所引入的实施例的相同目的和/或获得相同优势的其它工艺和结构的基础。本领域的技术人员还应认识到,这些等效构造并不脱离本公开的精神和范围,且本领域的技术人员可在不脱离本发明的精神和范围的情况下在本文中进行各种改变、替代以及更改。
Claims (1)
1.一种用于半导体晶片形式封装件的测试模块,包括:
电路板结构,包括两个边缘区和位于所述两个边缘区之间的主要区;
多个第一连接件,位于所述边缘区上方且连接到所述电路板结构;
第一连接结构,位于所述电路板结构上方且远离所述电路板结构;
多个第二连接件和多个第三连接件,位于所述第一连接结构上方且连接到所述第一连接结构,其中所述多个第三连接件配置成传输用于测试放置在所述主要区上方的所述半导体晶片形式封装件的电信号;以及
第一桥接连接件,通过连接所述多个第二连接件和所述多个第一连接件来使所述电路板结构与所述第一连接结构电耦合。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201962893792P | 2019-08-29 | 2019-08-29 | |
US62/893,792 | 2019-08-29 | ||
US16/805,874 US11585846B2 (en) | 2019-08-29 | 2020-03-02 | Testing module and testing method using the same |
US16/805,874 | 2020-03-02 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112447541A true CN112447541A (zh) | 2021-03-05 |
Family
ID=74679611
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010517943.7A Pending CN112447541A (zh) | 2019-08-29 | 2020-06-09 | 测试模块和使用测试模块的测试方法 |
Country Status (3)
Country | Link |
---|---|
US (4) | US11585846B2 (zh) |
CN (1) | CN112447541A (zh) |
TW (1) | TW202109066A (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI799882B (zh) * | 2021-06-02 | 2023-04-21 | 矽品精密工業股份有限公司 | 測試設備 |
TWI799109B (zh) * | 2022-01-25 | 2023-04-11 | 福懋科技股份有限公司 | 基板導孔測試方法 |
TWI806617B (zh) * | 2022-05-19 | 2023-06-21 | 京鼎精密科技股份有限公司 | 晶圓測量裝置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6552528B2 (en) * | 2001-03-15 | 2003-04-22 | Advantest Corporation | Modular interface between a device under test and a test head |
KR100524292B1 (ko) * | 2005-06-10 | 2005-10-26 | 주식회사 유니테스트 | 반도체 테스트 인터페이스 |
US7138811B1 (en) * | 2005-07-01 | 2006-11-21 | Xilinx, Inc. | Seals used for testing on an integrated circuit tester |
-
2020
- 2020-03-02 US US16/805,874 patent/US11585846B2/en active Active
- 2020-06-01 TW TW109118255A patent/TW202109066A/zh unknown
- 2020-06-09 CN CN202010517943.7A patent/CN112447541A/zh active Pending
-
2022
- 2022-08-09 US US17/884,487 patent/US11693045B2/en active Active
-
2023
- 2023-01-30 US US18/161,839 patent/US11906573B2/en active Active
-
2024
- 2024-01-03 US US18/402,740 patent/US20240133942A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US11585846B2 (en) | 2023-02-21 |
US11906573B2 (en) | 2024-02-20 |
US11693045B2 (en) | 2023-07-04 |
US20210063471A1 (en) | 2021-03-04 |
TW202109066A (zh) | 2021-03-01 |
US20240133942A1 (en) | 2024-04-25 |
US20220381817A1 (en) | 2022-12-01 |
US20230168296A1 (en) | 2023-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101333801B1 (ko) | 플립칩 기판 패키지 어셈블리 및 그 제조 프로세스 | |
US6889429B2 (en) | Method of making a lead-free integrated circuit package | |
US7049170B2 (en) | Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities | |
US7034401B2 (en) | Packaging substrates for integrated circuits and soldering methods | |
US7586747B2 (en) | Scalable subsystem architecture having integrated cooling channels | |
CN112447541A (zh) | 测试模块和使用测试模块的测试方法 | |
KR101652386B1 (ko) | 집적회로 칩 및 이의 제조방법과 집적회로 칩을 구비하는 플립 칩 패키지 및 이의 제조방법 | |
KR20070045929A (ko) | 전자 부품 내장 기판 및 그 제조 방법 | |
US7667473B1 (en) | Flip-chip package having thermal expansion posts | |
US20070023889A1 (en) | Copper substrate with feedthroughs and interconnection circuits | |
CN110323143B (zh) | 包括多芯片模块的电子卡 | |
KR102319275B1 (ko) | 3차원 대형 시스템 집적 | |
CN110970312B (zh) | 封装件及其形成方法 | |
JP2008166824A (ja) | マルチチップパッケージおよびその形成方法 | |
US20070176303A1 (en) | Circuit device | |
US7221053B2 (en) | Integrated device and electronic system | |
US7576551B2 (en) | Test socket and test board for wafer level semiconductor testing | |
KR20210095442A (ko) | 반도체 패키지 및 그 제조 방법 | |
US11923349B2 (en) | Semiconductor structures | |
CA2458438A1 (en) | Electronic package with strengthened conductive pad | |
TW202406047A (zh) | 半導體裝置封裝及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20210305 |
|
WD01 | Invention patent application deemed withdrawn after publication |