JP2011203034A - 被検査装置用インタフェース回路 - Google Patents

Abstract

【課題】 半導体装置の大型化を抑制できる被検査装置用インタフェース回路を提供する。
【解決手段】 検査装置４により検査される被検査装置５に設けられた端子回路７と接続されて、検査装置４と非接触で通信する第１の入出力回路６を備え、かつ、端子回路７が被検査装置５に信号を入力する回路の場合には、第１の入出力回路６は入力回路により形成され、端子回路７が被検査装置５から信号を出力する回路の場合には、第１の入出力回路６は出力回路により形成されている。
【選択図】 図１

Description

本発明は、被検査装置用インタフェース回路に関する。

半導体ウェハに形成されたＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）等の半導体装置を検査する場合には、テスタ装置が用いられる。このテスタ装置はニードルが設けられたプローブカードを備えている。そして、ニードルを半導体装置の実装用パッドに接触させて、このニードルを介して電源や信号を半導体装置に供給する。これにより、半導体装置が動作して、その出力はニードルを介してテスタ装置に取り込まれる。

このような半導体装置は多数のパッドを備えているので、半導体ウェハに形成された複数の半導体装置を検査するためには、プローブカードに多数のニードルを設ける必要がある。ニードル数が増大することは、プローブカードのコストを増大させる要因となり、またニードル間で干渉が起きる要因となる問題がある。また、ニードルはパッドに直接接触するので、このパッドに接触痕が生じる。この接触痕は、半導体装置をパッケージに組み込む際のボンディング不良の要因となる問題がある。

このような問題を背景として、特許文献１は、半導体装置にインタフェース回路を設けると共に、プローブカードにもインタフェース回路を設けて、これらのインタフェース回路の間で非接触通信ができるようにした技術を提案している。これにより、ニードル数の削減が図れると共に、パッドに接触するニードル数が少なくなるので、上述したニードル間の干渉、ボンディング不良等の問題が回避できる。

米国特許７１０９７３０号公報

しかしながら、上記特許文献１におけるインタフェース回路は、入出力機能を備える回路で形成され、かつ、信号が入力又は出力する全てのパッドに接続されているため、半導体装置が必要以上に大型化する問題がある。

即ち、半導体装置に設けられている多数のパッドには、外部クロック信号等が入力するための入力専用のパッド、演算結果のように半導体装置の動作結果等を外部に出力するための出力専用のパッド、外部と信号の送受信を行うための入出力用のパッドが存在する。

このように、パッドは、入力用、出力用、入出力用として用いられるにもかかわらず、特許文献１におけるインタフェース回路は、全て入出力機能を備えている。従って、入力用のパッドに接続されたインタフェース回路においては、出力回路は不要となり、また出力用のパッドに接続されたインタフェース回路においては、入力回路が不要となる。このような不要な回路は当然のことながら占有面積を持つため、半導体装置が必要以上に大型化する問題が生じる。

そこで、本発明の主目的は、半導体装置の大型化を抑制できる被検査装置用インタフェース回路を提供することである。

上記課題を解決するため、被検査装置用インタフェース回路は、検査装置により検査される被検査装置に設けられた端子回路と接続されて、検査装置と非接触で通信する第１の入出力回路を備え、かつ、端子回路が被検査装置に信号を入力する回路の場合には、第１の入出力回路は入力回路により形成され、端子回路が被検査装置から信号を出力する回路の場合には、第１の入出力回路は出力回路により形成されていることを特徴とする。

本発明の被検査装置用インタフェース回路によれば、非接触通信を用いた場合でも、半導体装置の大型化が抑制できる。

本発明の第１の実施形態にかかる被検査装置用インタフェース回路のブロック図である。 本発明の第２の実施形態にかかる被検査装置を備えた半導体ウェハの平面図である。 本発明の第２の実施形態にかかる被検査装置用インタフェース回路のブロック図である。 本発明の第２の実施形態にかかるプローブカードの構成図で、（ａ）は平面図、（ｂ）は（ａ）におけるＡ−Ａ断面図である。 本発明の第２の実施形態にかかる検査装置用インタフェース回路のブロック図である。

本明細書において用いる検査用ＬＳＩ、被検査用ＬＳＩ、半導体ウェハの用語は、以下のように定義される。検査用ＬＳＩは検査に用いる半導体装置であり、被検査用ＬＳＩは検査される半導体装置である。また、半導体ウェハは、シリコン基板等の半導体基板単体を意味せず、半導体基板に形成された複数の半導体装置を含んでいる。なお、検査用ＬＳＩ等における「ＬＳＩ」は、所謂ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）であることを要求するものではなく、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）であってもよい。また、これ以外の分類にかかる半導体装置であっても良い。

＜第１実施形態＞
本発明の第１実施形態を説明する。図１は、第１実施形態にかかる被検査装置用インタフェース回路２Ａのブロック図である。以下、被検査装置用インタフェース回路を第１のＩＦ回路と記載する。

第１のＩＦ回路２Ａは、検査装置４により検査される被検査装置５に設けられた端子回路７と接続されて、検査装置４と非接触で通信する第１の入出力回路６を備え、かつ、端子回路７が被検査装置５に信号を入力する回路の場合には、第１の入出力回路６は入力回路により形成され、端子回路７が被検査装置５から信号を出力する回路の場合には、第１の入出力回路６は出力回路により形成されている。

このように、第１のＩＦ回路２Ａを端子回路７と同じ入出力機能を持つ第１の入出力回路６により構成したので、例えば入力回路しか必要でない所には、入力回路を含む第１の入出力回路６を配置することができる。従って、入力回路しか必要でない所に入力回路と出力回路とを含む入出力回路を設けた場合に生じる出力回路が不要になる等の不都合が防止できる。よって、不要になる回路が占める面積が削減できて、半導体装置である被検査装置の大型化が抑制できる。

＜第２実施形態＞
次に、本発明の第２実施形態を説明する。図２は、本実施形態にかかる半導体ウェハ１０の平面図である。また、図３は、被検査用ＬＳＩ１１のブロック図である。

図２に示すように、半導体ウェハ１０には、スクライブライン領域Ｋ２を挟んで複数の被検査用ＬＳＩ１１が並設されている。この被検査用ＬＳＩ１１は、図３に示すように、被検査装置本体（ＬＳＩコア）１２、端子回路１３を備えると共に、被検査装置用インタフェース回路（第１のＩＦ回路）１４を備えている。

図３に示すように、端子回路１３は、入出力端子回路１３Ａ、出力端子回路１３Ｂ及び、入力端子回路１３Ｃのうちの少なくとも１つを含む。このとき、後述する直接入力端子回路１３Ｄを含んでもよい。また、第１のＩＦ回路１４は、入出力ＩＦ部（第２の入出力回路）１４Ａを含むと共に、出力ＩＦ部（第１の入出力回路）１４Ｂと入力ＩＦ部（第１の入出力回路）１４Ｃとのうちの少なくとも１つを含む。第１のＩＦ回路１４は、端子回路１３における入出力機能と同じ機能を持つ。即ち、入出力ＩＦ部１４Ａと入出力端子回路１３Ａとは、共に信号の入出力機能を持ち、出力ＩＦ部１４Ｂと出力端子回路１３Ｂとは、共に信号の出力機能を持ち、入力ＩＦ部１４Ｃと入力端子回路１３Ｃとは、共に信号の入力機能を持つ。

端子回路１３における各回路は１つのチャネルを構成する。このチャネルには、非接触で通信する非接触チャネル１８と、検査用ＬＳＩのニードル（後述する）が直接入力端子回路１３Ｄに直接接触して、このニードルを介して検査用ＬＳＩと通信する接触チャネル１９とに分けることができる。非接触チャネル１８は、入出力ＩＦ部１４Ａを介して信号が入出力する入出力非接触チャネル１８Ａ、出力ＩＦ部１４Ｂを介して信号が出力する出力非接触チャネル１８Ｂ、入力ＩＦ部１４Ｃを介して信号が入力する入力非接触チャネル１８Ｃが含まれている。

接触チャネル１９は、後述するプローブカードに設けられたニードル等が端子回路１３Ｄに直接接触して、信号の入出力が行われるチャネルである。以下、接触チャネル１９は、電源供給するためのチャネルとして用いる場合を例に説明するが、電源供給に限定するものではない。例えば、外部クロック等の信号であっても良い。

ＬＳＩコア１２は、被検査用ＬＳＩ１１の機能動作を行う被検査装置本体であり、接触チャネル１９を介して電源の供給を受け、また非接触チャネル１８を介して動作条件となる信号を受けて動作する。そして動作結果は、非接触チャネル１８を介して出力される。また、ＬＳＩコア１２は、制御信号１２ａを出力する。

端子回路１３Ａ〜１３Ｃは、パッド１５と、バッファ回路１７とを備え、また端子回路１３Ｄは、パッド１５を備える。バッファ回路１７は、入出力バッファ部１７Ａ、出力バッファ部１７Ｂ、入力バッファ部１７Ｃを含む。

パッド１５は、被検査用ＬＳＩ１１をパッケージに組み込む際にワイヤボンディングされる実装用のパッドである。非接触チャネル１８Ａ〜１８Ｃのパッド１５は、バッファ回路１７を介してＬＳＩコア１２に接続され、接触チャネル１９のパッド１５は、ＬＳＩコア１２に直接接続されている。

バッファ回路１７における入出力バッファ部１７Ａは、入力バッファ２０ａ、出力バッファ２０ｂ及びバッファセレクタ２２を備える。また、出力バッファ部１７Ｂは出力バッファ２０ｂを備え、入力バッファ部１７Ｃは入力バッファ２０ａを備える。

これら入力バッファ２０ａ及び出力バッファ２０ｂは、信号を一時的に記憶して出力する。入出力バッファ部１７Ａに設けられているバッファセレクタ２２は、ＬＳＩコア１２からの制御信号１２ａに基づき、入力バッファ２０ａを機能させるか出力バッファ２０ｂを機能させるかを設定する。

第１のＩＦ回路１４の入出力ＩＦ部１４Ａは、出力用アンテナ２５、入力用アンテナ２６、変調器２７、復調器２８及び、モード切替部３１を備える。モード切替部３１は、モードセレクタ２９及び制御バッファ３０を備える。また、出力非接触チャネル１８Ｂの出力ＩＦ部１４Ｂは、出力用アンテナ２５及び変調器２７を備え、入力非接触チャネル１８Ｃにおける入力ＩＦ部１４Ｃは、入力用アンテナ２６及び復調器２８を備える。

出力用アンテナ２５及び入力用アンテナ２６は、外部と非接触で通信する際の信号の入出力点である。通信方法として磁界結合方式や電界結合方式等が可能である。以下、磁界結合方式を用いる場合を例に説明する。この場合、アンテナは、インダクタンス素子により構成される。なお、モードセレクタ２９とで変調器２７及び復調器２８を挟むようにモードセレクタ２９を追設することにより、１つのアンテナで出力用アンテナ２５及び入力用アンテナ２６を兼用することが可能である。

各ＩＦ部１４Ａ〜１４Ｃは、磁界結合方式により通信するので、各種の信号を変動磁場に変換する必要がある。変調器２７は、この変換を行う。一方、変換された信号を元の信号に復調する必要があるので、復調器２８が、この変換を行う。

モード切替部３１におけるモードセレクタ２９は、制御信号１２ａに基づき入出力ＩＦ部１４Ａを入力モード又は出力モードに設定する。即ち、信号を出力用アンテナ２５から出力する場合には、モードセレクタ２９は、ＬＳＩコア１２からの信号が変調器２７で変調されるように回路の切替を行う。一方、信号を入力用アンテナ２６から入力する場合には、モードセレクタ２９は入力用アンテナ２６からの信号が復調器２８に入力するように回路の切替を行う。

先に説明した関連技術におけるインタフェース回路は、全てが入出力機能を備えているため、入力非接触チャネルの場合には変調器及びモードセレクタが不要になり、出力非接触チャネルの場合には復調器及びモードセレクタが不要になる。このように不要となる要素が占める面積により、被検査用ＬＳＩのチップサイズは大型化する。チップサイズの増大により、１枚の半導体ウェハに形成できる被検査用ＬＳＩの数は少なくなるので、被検査用ＬＳＩの製造コストが増大する。

しかし、上述したように、本発明にかかる第１のＩＦ回路は、入出力非接触チャネルについては入出力機能を備えた入出力ＩＦ部で構成し、入力非接触チャネルについては入力機能を備えた入力ＩＦ部で構成し、また出力非接触チャネルについては出力機能を備えた出力ＩＦ部で構成している。従って、第１のＩＦ回路は、必要となる機能回路のみで構成できるので、被検査用ＬＳＩのチップサイズの大型化が抑制できる。従って、被検査用ＬＳＩの製造コストの増大も抑制できる。

次に、上述した第１のＩＦ回路１４を含む被検査用ＬＳＩ１１が複数形成された半導体ウェハを非接触通信により検査する際に用いるプローブカードについて説明する。図４（ａ）は、かかるプローブカード６０の平面図、図４（ｂ）は図４（ａ）におけるＡ−Ａ矢視断面図である。また、図５は、検査用ＬＳＩ６１をブロック図で示したプローブカードの模式図である。

このプローブカード６０は、複数の検査用ＬＳＩ（検査装置）６１と、複数のニードル６２と、これらを搭載するカード基板６３とを備える。なお、以下の説明においては、プローブカード６０はニードル６２を備えている場合について説明するが、本実施形態にかかるプローブカード６０においてニードル６２は必須要件でないことを敢えて付言する。

検査用ＬＳＩ６１は、被検査用ＬＳＩ１１における第１のＩＦ回路１４と非接触で通信する第２のＩＦ回路６５を備える。

このような検査用ＬＳＩ６１は、カード基板６３の基板面Ｓ１に沿って複数並設されている。また、ニードル６２は、検査用ＬＳＩ６１が並設された検査用ＬＳＩユニット６４の内側に基板面Ｓ１から被検査用ＬＳＩ１１の方向に突出して設けられている。なお、検査用ＬＳＩユニット６４の内側とは、図４（ａ）に示すように、検査用ＬＳＩユニット６４が構成する領域内をいう。

図４（ｂ）に示すように、カード基板６３の一方の基板面（搭載面）Ｓ１には、検査側端子７４が設けられ、他方の基板面Ｓ２にはニードル側端子７１及び配線端子７６が設けられている。

また、検査用ＬＳＩ６１の背面（搭載面Ｓ１側の面）には、図示しない端子（以下、背面端子と記載する）が設けられ、この背面端子とカード基板６３の検査側端子７４とが半田ボール等の電気的接続部材７３により機械的・電気的に接続されている。そして、配線端子７６は、貫通配線７５、検査側端子７４、電気的接続部材７３、貫通配線７２を介して検査用ＬＳＩ６１に設けられた検査装置用インタフェース回路（第２のＩＦ回路）６５と接続されている。第２のＩＦ回路６５と配線端子７６とは、図示しない内部配線により接続されている。

なお、ニードル側端子７１及び配線端子７６は、検査装置本体７０と図示しない配線により接続されている。また、貫通配線７２と第２のＩＦ回路６５とは、検査用ＬＳＩ６１の図示しない内部配線により接続されている。従って、検査装置本体７０からの信号は、配線端子７６、第２のＩＦ回路６５を介して被検査用ＬＳＩ１１に向けて出力される。また、被検査用ＬＳＩ１１からの信号は、図示しない内部配線により接続された第２のＩＦ回路６５と配線端子７６とを介して検査装置本体７０に入力する。

ニードル６２は、カード基板６３に垂直に支持されたピンである。このようにニードル６２を垂直ピンとすることにより、隣り合うニードル６２の干渉が防止でき、またニードル６２をカード基板６３の搭載面Ｓ１に投影した際の投影面積を最も小さくできる。従って、検査用ＬＳＩ６１を高密度にカード基板６３に実装できるようになる。

なお、ニードル６２が垂直ピンであることは、ニードル６２が搭載面Ｓ１に対して正確に９０度の角度で設けられていることを要件とするものではない。少なくとも隣り合うニードル６２間で干渉が生じない範囲での傾斜は許容される。

ところで、図２（ａ）や図４（ａ）においては、縦横３×３の被検査用ＬＳＩ１１や検査用ＬＳＩ６１を持つ半導体ウェハ１０及びプローブカード６０が示されている。また、１つの検査用ＬＳＩ６１に対して８本のニードル６２が示され、被検査用ＬＳＩ１１に対して８個のパッド２が示されているが、これらの数は例示である。特に、ニードル６２の本数はどのような信号がニードル６２を介して被検査用ＬＳＩ１１に供給されるかにより決るため、その本数は限定する必要がない。例えば、このニードル６２を介して被検査用ＬＳＩ１１に電源供給するような場合に、被検査用ＬＳＩ１１の電源の種類（ＶＤＤ、ＶＳＳ、ＧＮＤ等）や供給する電流値等に応じてニードル６２の本数を設定する。

図５は、検査用ＬＳＩ６１をブロック図で示したプローブカード６０の模式図である。第２のＩＦ回路６５は、入出力非接触チャネル６６Ａを構成する入出力ＩＦ部（第１の入出力回路）６５Ａ、入力非接触チャネル６６Ｂを構成する入力ＩＦ部（第２の入出力回路）６５Ｂ、出力非接触チャネル６６Ｃを構成する出力ＩＦ部（第２の入出力回路）６５Ｃを含んでいる。即ち、非接触チャネル６６は、入出力非接触チャネル６６Ａ、入力非接触チャネル６６Ｂ、出力非接触チャネル６６Ｃを含んでいる。また、ニードル６２は接触チャネル６７を含んでいる。

なお、検査用ＬＳＩ６１と被検査用ＬＳＩ１１とは、先の仮定により磁気結合による通信を行うので、被検査用ＬＳＩ１１の入出力非接触チャネル１８Ａ、出力非接触チャネル１８Ｂ、入力非接触チャネル１８Ｃは、検査用ＬＳＩ６１の入出力非接触チャネル６６Ａ、入力非接触チャネル６６Ｂ、出力非接触チャネル６６Ｃに対応している。

入出力ＩＦ部６５Ａは、出力用アンテナ８４，入力用アンテナ８５、変調器７８、復調器７９、モード切替部８７を備える。モード切替部８７は、モードセレクタ８０及び制御バッファ８６を備える。また、入力ＩＦ部６５Ｂは、入力用アンテナ８５、復調器７９を備え、出力ＩＦ部６５Ｃは、出力用アンテナ８４、変調器７８を備える。

第２のＩＦ回路６５は、被検査用ＬＳＩ１１の第１のＩＦ回路１４及びバッファ回路１７と同様の作用をなす。即ち、第２のＩＦ回路６５の出力用アンテナ８４、入力用アンテナ８５、変調器７８、復調器７９及びモード切替部８７は、第１のＩＦ回路１４の出力用アンテナ２５、入力用アンテナ２６、変調器２７、復調器２８及びモード切替部３１に、それぞれ対応する。

無論、検査用ＬＳＩ６１の第２のＩＦ回路６５、被検査用ＬＳＩ１１の第１のＩＦ回路１４、バッファ回路１７の構成は例示であり、他の構成を用いることも可能である。例えば、出力用アンテナと入力用アンテナを１つのアンテナで行う構成が可能である。

また、上記説明では、検査用ＬＳＩ６１の第２のＩＦ回路６５は、被検査用ＬＳＩ１１の第１のＩＦ回路１４と同一のチャネル構成であったが、異なるチャネル構成であっても良い。即ち、被検査用ＬＳＩ１１の第１のＩＦ回路１４は、入出力非接触チャネルについては入出力ＩＦ部で構成され、入力非接触チャネルについては入力ＩＦ部で構成され、出力非接触チャネルについては出力ＩＦ部で構成されていた。これにより、無駄な回路の形成を防止し、被検査用ＬＳＩ１１の大型化を抑制すると共に、歩留まり低下や製造コストの増大が抑制した。

しかし、被検査用ＬＳＩ１１には、種々の目的に応じて設計された半導体装置が含まれる。これらの半導体装置は、標準化等の要請から、異なる機能であってもパッドの数、形成位置、チップサイズが同じ場合がある。例えば、一方の被検査用ＬＳＩの１番ピンは入力非接触チャネルであるが、他方の被検査用ＬＳＩの１番ピンは出力非接触チャネルであるような２つの被検査用ＬＳＩを考える。このような場合に、検査用ＬＳＩの１番ピンが出力非接触チャネルであると、一方の被検査用ＬＳＩは検査できるが、他方の被検査用ＬＳＩは検査できないことになる。
このように、複数種の被検査用ＬＳＩの検査に対応できるようにするためには、検査用ＬＳＩの全てのチャネルを入出力ＩＦとすることが好ましい。即ち、検査用ＬＳＩの第２のＩＦ回路は、全て入出力ＩＦで構成し、被検査用ＬＳＩの第１のＩＦ回路はそれぞれ機能に応じて入出力ＩＦ、入力ＩＦ、出力ＩＦとする。これにより、プローブカードの汎用性が高まるようになる。

無論、被検査用ＬＳＩがカスタムＬＳＩのように標準化の規定に従っていない半導体装置もある。このような半導体装置を検査するためのプローブカードは、汎用性を求める必要がないため、検査用ＬＳＩのチャネルは、被検査用ＬＳＩ１１のチャネルに対応させた方が好ましい。

本発明は、上記実施形態に限定されることなく、特許請求の範囲に記載した発明の範囲内で、種々の変形が可能であり、それらも発明の範囲に含まれるものであることは言うまでもない。

２Ａ，１４ 第１のＩＦ回路（被検査装置用インタフェース回路）
４，６１ 検査用ＬＳＩ（検査装置）
５，１１ 被検査用ＬＳＩ（被検査装置）
６ 第１の入出力回路
７，１３ 端子回路
１０ 半導体ウェハ
１２ ＬＳＩコア
１２ａ 制御信号
１３Ａ 入出力端子回路
１３Ｂ 出力端子回路
１３Ｃ 入力端子回路
１３Ｄ 直接入力端子回路
１４Ａ 入出力ＩＦ部(第２の入出力回路)
１４Ｂ 出力ＩＦ部(第１の入出力回路)
１４Ｃ 入力ＩＦ部(第１の入出力回路)
１５ パッド
１７ バッファ回路
１７Ａ 入出力バッファ部
１７Ｂ 出力バッファ部
１７Ｃ 入力バッファ部
２２，８３ バッファセレクタ
２９，８０ モードセレクタ
３０ 制御バッファ
３１ モード切替部
６０ プローブカード
６２ ニードル
６５ 第２のＩＦ回路（検査装置用インタフェース回路）
６５Ａ 入出力ＩＦ部
６５Ｂ 入力ＩＦ部
６５Ｃ 出力ＩＦ部

Claims (7)

1. 検査装置により検査される被検査装置に設けられた端子回路と接続されて、前記検査装置と非接触で通信する第１の入出力回路を備え、かつ、
   前記端子回路が前記被検査装置に信号を入力する回路の場合には、前記第１の入出力回路は入力回路により形成され、
   前記端子回路が前記被検査装置から信号を出力する回路の場合には、前記第１の入出力回路は出力回路により形成されていることを特徴とする被検査装置用インタフェース回路。
2. 請求項１に記載の被検査装置用インタフェース回路であって、
   前記端子回路が信号を前記被検査装置に入力し、また前記被検査装置からの信号を出力する回路の場合には、前記入力回路及び前記出力回路により形成された第２の入出力回路を備えることを特徴とする被検査装置用インタフェース回路。
3. 請求項２に記載の被検査装置用インタフェース回路であって、
   前記第１の入出力回路及び前記第２の入出力回路の少なくとも一方は、前記検査装置と磁界結合又は電界結合により通信することを特徴とする被検査装置用インタフェース回路。
4. 請求項２又は３に記載の被検査装置用インタフェース回路であって、
   前記第２の入出力回路は、当該第２の入出力回路を前記入力回路のモード又は前記出力回路のモードに切替えるモード切替部を備えることを特徴とする被検査装置用インタフェース回路。
5. 請求項１乃至４のいずれか１項に記載の被検査装置用インタフェース回路を含む被検査装置を備えることを特徴とする半導体ウェハ。
6. 請求項１乃至４のいずれか１項に記載の被検査装置用インタフェース回路と非接触で通信する入力回路又は出力回路のいずれか１つの回路を備えることを特徴とする検査装置用インタフェース回路。
7. 請求項６に記載の検査装置用インタフェース回路を含む検査装置が搭載されていることを特徴とするプローブカード。

Images