CN101042422A - 半导体测试结果的图形表示 - Google Patents
半导体测试结果的图形表示 Download PDFInfo
- Publication number
- CN101042422A CN101042422A CNA2007101035582A CN200710103558A CN101042422A CN 101042422 A CN101042422 A CN 101042422A CN A2007101035582 A CNA2007101035582 A CN A2007101035582A CN 200710103558 A CN200710103558 A CN 200710103558A CN 101042422 A CN101042422 A CN 101042422A
- Authority
- CN
- China
- Prior art keywords
- circuit
- circuit component
- component terminal
- test result
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318314—Tools, e.g. program interfaces, test suite, test bench, simulation hardware, test compiler, test program languages
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本文提出了一个用图形表示被测电路装置的测试结果的方法和仪器。被测电路装置的测试结果可以被获得。图表包含至少一部分被测电路装置描述以及电路元件和相关的电路元件端子的图表,是从被测电路装置节点的测试结果得到的,该被测电路装置节点被映射到所示图表中的电路元件端子。
Description
技术领域
本发明总地涉及集成电路装置,更确切地说涉及一种新颖的半导体测试结果的图形显示技术,从而可以使故障源可视化。
背景技术
在现代电子装置中,集成电路的组件是普遍存在的,很大一部分工业部门都在从事设计和生产此类装置。由于电子装置越来越高级和复杂,消费者对这些装置质量水平的期望值也在提升。因此,制造商们就要不断寻求新颖改良的测试技术,利用它来检测在装置制造完后和出货之前的集成电路、印刷电路板以及集成电路组件的质量。虽然测试必须涉及到产品的很多方面,例如功能测试和老化测试,但制造完后最重要的测试之一就是基本连续性测试。连续性测试可能包括两个方面:开路和短路测试。开路测试是用来保证装置中所有元件之间的连接是完整的(例如集成电路针脚到印刷电路板、集成电路引线到针脚、在印刷电路板节点之间的走线连接等等)。而短路测试是用来保证装置中所有的连接都仅在被设计为相互连接的节点之间。
一般利用工业在线测试仪(ICT)来测试集成电路装置,例如集成电路、集成电路组件、印刷电路板(PCB)、印刷电路组件(PCA)。ICT测试仪通常配有测试仪接口针脚阵列,这些针脚可被配置为连接到不同的测试源(例如电流源、电压源和测量装置等)。集成电路装置可以被安放在一个测试仪固定装置上,该测试仪固定装置包括一些将各个测试仪接口针脚连接到集成电路装置相应的各个节点的探针。
就像这里所用的那样,术语“节点”指的是一个电气装置的导电部分,该导电部分形成了电气装置等价原理图中的一个电气点。例如,一个节点可以是一个集成电路裸片的焊垫、一个针脚、一段导线、一个焊锡凸块、一个焊垫、一段走线或其他集成电路装置中元件的导通互连处,或者也可以是以上的结合。就像这里所用的那样,术语“集成电路”和“集成电路装置”可以包含一个集成电路裸片、一个集成电路封装体、一个集成电路组件、一个印刷电路板(PCB)和/或一个印刷电路组件(PCA)。
组成集成电路装置的电路元件有一个或多个可互连的电路端子。就像这里所用的那样, “元件”是在集成电路装置上实现的电路装置,该电路装置包括一个或多个输入端,输入端可以接收一个或多个相应的输入信号,并在一个或多个相应的输出端产生一个或多个相应的输出信号。这里的“端子”指的是一个端口,元件通过这个端口接受信号,也通过这个端口输出信号。一个端子可以包括一个针脚、一个焊垫、一段引线、一段导线、一个焊珠或任何其他的端口及其组合。
电路中,在电路元件端子之间的连接通常是以走线和引脚的形式实现。电路中端子之间的信号传递可能是十分复杂的。因此,对ICT监测仪而言,要实际直接探测一个元件的端子是非常难,也是很罕见的。替代的方法是,设计一个具有测试接触点的电路,这些测试接触点可以被测试仪的测试仪接口针脚所探测,或者更一般地是被测试仪固定装置的探针所探测,该固定装置在测试仪接口针脚和集成电路装置的测试接触点之间充当接口。
测试仪接口针脚映射到被测集成电路装置(DUT)的测试接触点。当测试仪接口针脚或接口测试探针探测测试接触点时,ICT测试仪与电路导通。ICT测试仪可以在DUT的测试接触点上施加一个激励信号以便进行测量,利用测量结果可以确定与测试接触点节点连接的端子是否存在故障。例如,为了测试在DUT的PCB上的走线和元件端子之间的连续性(也就是检测元件端子是否正确地焊接到走线),连接到走线的测试接触点可以被激励,并且可以利用一个电容性的检测探针在元件端子上测量信号(例如,使用授予Kerschner等人的美国专利5,498,964描述的电容性探测系统,该专利的全部教导通过引用结合于此)。测量信号的值指示元件端子是否正确地连接到走线。
当配置ICT测试仪的时候,对于DUT的电路设计的描述可以下载到测试仪中。每个节点必须被唯一地标识,而且任何要被测试的特定元件端子也必须被唯一标识。测试结果在每个节点-端子而不仅仅是每个节点的基础上被收集,因为一般地有超过一个端子连接任何特定的节点。例如,考虑一条连接两个元件端子的走线——尽管走线和两个端子从电路图的观点看可以被视为一个单独“节点”,但是为了测试各个端子和走线之间的连通性,这两个端子必须被独立考虑。因而,在每个端子的基础上而不是每个节点的基础上返回测试结果。
在大规模复杂的集成电路装置中,故障端子和总的集成电路装置设计之间的联系可能不是很明显的,因为各个封装端子(例如在对应于元件的数据表中定义的元件的单独实例)和在对应的DUT示意图中定义的端子名会有不同的命名约定。而且,对任意给定元件,通常没有物理的方法看出哪个元件输入端和哪个元件输出端有联系。要理解这一点,工程师通常必须查阅一个数据表,这个数据表由元件制造商提供,上面包括元件说明书和能让工程师看出哪个输入端联系到哪个输出端和怎样联系的框图。然而,没有现成的测试结果分析系统能将元件数据表和被测集成电路装置的节点相联系。因此,即使故障信息通过执行一系列ICT测试而被收集,但是仍然很难快速确定故障源。
发明内容
发明的具体实施例包括图形化表示被测电路装置测试结果的方法和仪器。
在一个实施例中,一种用于以图形表示被测电路装置的测试结果的方法包括:获得被测电路装置的相应电路装置节点的测试结果;访问包含对至少一部分被测电路装置的描述的图表;这个描述包含电路元件和相关的电路元件端子;将图表中描述的电路元件端子映射到被测电路装置的相应电路装置节点;并且显示该图表,实现对与被映射到图表中描述的电路元件端子的电路装置节点相对应的测试结果的显示。
在一个实施例中,该方法被实现为有形地实现在计算机可读存储介质中的程序指令。
在一个实施例中,一种电路测试结果分析系统包括接收被测电路装置的相应电路装置节点的测试结果的测试结果接收装置,和用于访问包含对至少一部分被测电路装置的描述的图表的图表产生装置,所述描述包含一个电路元件和相关的电路元件端子,将图表中描述的电路元件端子映射到被测电路装置的相应电路装置节点,显示该图表,实现对与被映射到图表中描述的电路元件端子的电路装置节点相对应的测试结果的显示。
附图说明
如果我们在展开下面的详细叙述时,一并考虑附图(其中相似的参考符号代表相同或相似的元件),我们就能对这个发明有一个更全面的理解,同时其中的优点也会自然呈现,也更容易被理解。附图中:
图1是包含电路测试结果分析系统的实施例的电路测试过程的框图;
图2是电路测试结果分析系统的一个实施例的框图;
图3是实现电路测试结果分析程序的功能的一个软件实施例的高级流程图;
图4是被测电路的框图;
图5是被测电路的元件的框图;
图6是图5所示元件的框图;
图7是电路测试结果分析系统的框图,该图示意了一个电路测试结果分析程序实施例的功能图;
图8是可以由电路测试结果分析程序的实施例生成的示例性显示屏的实施例;
图9是可以由电路测试结果分析程序的实施例生成的示例性显示屏的实施例,该显示屏显示了示例性封装图;
图10是可以由电路测试结果分析程序的实施例生成的示例性显示屏的实施例,该显示屏显示了备选示例性封装图;
图11是可以由电路测试结果分析程序的实施例生成的示例性显示屏的实施例,该显示屏显示了示例性电路图;
图12是可以由电路测试结果分析程序的实施例生成的示例性显示屏的实施例,该显示屏显示了呈现出选定电路的更多细节的示例性电路图;
图13是可以由电路测试结果分析程序的实施例生成的示例性显示屏的实施例,该显示屏显示了示例性设置对话框;
图14是可以由电路测试结果分析程序的实施例生成的示例性显示屏的实施例,该显示屏显示了示例性定时设置对话框;
图15是一个流程图,示出了一种可以将DUT节点名映射到图节点名的示例方法;
图16是一个流程图,示出了一种可以将测试结果映射到图节点的示例方法。
具体实施方式
在下面的实施例的详细描述中,参考了形成其一部分的附图,并以示例的方式说明了可以实践本发明的几种特定实施例。这些实施例都用足够的细节描述,从而使本领域中的技术人员可以实践这项发明,应当理解,在不脱离发明主旨和范围的条件下,可以使用其他实施例并且可以作出结构逻辑和电气方面的改变。因此下面的细节描述并不局限于所述的有限的意义上,本发明的范围只被后附的权利要求所定义。
图1显示了结合电路测试结果分析系统10的实施例的电路测试过程的组成成份。电路测试系统2接收电路设计(下文中称为“网络表”4),所述电路设计被用来配置电路测试系统2,以便对根据“网络表”4所定义的电路设计实现的集成电路装置运行测试。
电路测试系统2接收一个集成电路装置(这里也称为“被测装置”或者“DUT”)3,该装置依据网络表4所定义的电路设计而被实现,并且被提供给电路测试系统2以便接受测试。
电路测试系统2可以被配置为对DUT3运行若干测试。测试例如但不限于包括连接性测试,功能性测试等等。在测试中,一个或多个信号被施加到DUT3的节点,从而可以进行相应的测量。测试结果5由电路测试系统2生成。在一个实施例中,测试结果5在每元件-端子的基础上被生成。换句话说,每个受激励的元件端子和对该端子的相应测量都会产生测试结果5,该测试结果5对应于包含相应测量或者从相应测量导出的元件端子。对一个给定的元件端子,可以进行一次或多次测试,从而产生不止一个测试结果5。
在一个实施例中,测试结果5可以被储存在存储器6中,例如可以包括寄存器、RAM、本地盘或外部存储器等形式的计算机存储器,以上仅仅列举了一些可能性。
电路测试结果分析系统10接收测试结果5。在一个实施例中,电路测试结果分析系统10从存储器6中读出测试结果5。另一个实施例中,电路测试结果分析系统10直接从电路测试系统2中接收测试结果5。
图2是一个电路测试结果分析系统10的实施例的框图,显示了系统中的主要元件和他们之间的逻辑连接。电路测试结果分析系统10包括处理器11,其可以被实现为计算机、微处理器、微控制器、可编程逻辑阵列(PLA)或其他能执行如这里所述的处理器11的功能的计算装置。在一个实施例中,处理器操作来读取存储在程序存储器12中的电路测试结果分析程序20的程序指令。在另一个实施例中,电路测试结果分析程序20的程序指令被嵌入或直接编码到处理器装置本身中,例如用PLA来实现处理器11。处理器11执行电路测试结果分析程序20的功能,这将在下文详细叙述。
电路测试结果分析程序20需要访问测试结果5和一个或多个电路图15。测试结果5和电路图15可以存储在计算机可读的数据存储器上以便处理器11进行访问,所述存储器可以被实现为随机访问存储器(RAM)、只读存储器(ROM),本地缓存、本地硬盘驱动器存储器和/或长期存储器的任何组合或变化。
处理器11还直接或间接执行与电路测试结果分析系统10的输入和输出装置相接口所需的功能。系统10的输入装置包括用于接收用户输入的装置,所述用于接收用户输入的装置可以采取键盘、鼠标、红外(IR)装置、触摸屏、可以与语音识别软件相接口的麦克风、能读取媒体的外部媒体驱动器或可以接收用户输入的任何其他设备的任意组合的形式。系统10的输出设备包括将电路测试结果分析程序的输出呈现给用户的装置,这种装置可以采取显示器、触摸屏、打印机或其他能显示输出的任何装置的任意组合的形式。
图3是实现了电路测试结果分析程序20的功能的软件的一个实施例的流程图。在框3 1,软件获得对应于特定DUT的测试结果。测试结果包括将在下文中称为“DUT节点名”的内容和相应的测试结果信息。DUT节点名是电路测试系统所知道的DUT上相应节点的名称。因而,DUT节点名一般是在用来配置电路测试系统的网络表中所定义的节点名。相应的测试结果信息是关于对应节点在给定测试中的表现的信息。因此,相应的测试结果信息可以采取合格/故障的指示,故障次数或是测量的参数值等等的形式。
软件在框32获得用户输入。软件处理用户输入,并选择符合框33中用户输入标准的图。
框34中,软件从对应于被请求图的图池里访问被请求的图。所述被请求的图可以是框图、示意图或电路封装的形式。每个图都包括下文所称的“被测图节点”。被测图节点是这样的图节点,所述图节点的相应DUT节点的测试结果已经被接收到(在框31中)。
在一个实施例中,DUT节点的DUT节点名和对应于各个DUT节点的被测图节点的被测图节点名可能具有不同的名称。对于一个给定的“网络表”,每个电路元件都被分配唯一的装置名。既然对任意给定元件可能有多个实例,那么给定元件的端子也可能有多个实例,从而电路中会有多个相同的端子名。因此,在DUT示意图中的每个端子可以被分配唯一的名称。在一个实施例中,通过端子名和相应元件的唯一装置名的组合来引用端子。
框35中,软件把DUT节点名映射到相应被测图节点名。软件在框36中显示所请求的图。然后软件在框32中等待用户的再次输入。
被测图节点的测试结果信息可以在所显示的图中直接显示。在一个实施例中,图以图表的形式显示在各被测节点上检测得到的故障数。例如,在一个实施例中,各个被测节点故障数用柱状图或条状图的形式被显示,图中条的长度对应于在各个节点上检测到的故障数。在一个实施例中,各个被测节点故障数用颜色的形式被显示,其中不同的颜色就对应于不同的故障数。
在一个实施例中,软件为被显示电路的存在更多可显示信息的一个或多个元件和/或节点显示可用扩展的指示。在一个实施例中,扩展指示器包括一个超级链接。其他实施例中,这种扩展指示器可以是一个下拉列表,一个按钮等等。
用户输入可以包括对用户所选图中显示的可扩展元件或节点的选择。在这个实施例中,软件从与选定的元件或节点相对应的图池中选择下一张图。对所有图而言,具有相应测试结果的下一张图的节点被映射然后被显示出来。通常,下一张图可以包括比先前的图更精细的细节。例如,下一张图可以包括前张图所示电路的子电路,并且可以包括更多细节,包括未在前张图上显示的元件和/或节点。当然也可看到对应于下一张图各个节点的可用测试结果。
在一个实施例中,电路图包括可从对应于各个电路的公开的数据表获得的框图和原理图。DUT节点名被映射到相应被测图节点名,而被测图节点名是在对应于元件的数据表中所公开的元件的端子名。
就像先前所描述的那样,集成电路装置通常都用ICT测试仪进行测试。集成电路装置包括一些互联的电子元器件。每个元件通常有至少一个输入端和至少一个输出端。输入端可以被连接以便接收电源信号、接地或者是输入信号。输出端可以被连接以将输出信号输出到电路的其他部分。输入和输出端可以被实现为针脚、引线、导线、焊垫等等。
为了对给定的集成电路装置进行测试,测试仪必须被配置为能够理解装置中什么节点将被探测,以及这些节点应该连接到哪些元件端子。通常通过下载集成电路装置的电路网络表到ICT测试仪等动作来实现对ICT测试仪的配置。网络表通常是电路连接性的文本描述,其包括连接器的列表,元件实例的列表,并且对每个元件示例而言,包括连接到元件实例端子的信号列表。对一个特定元件,可以存在不止一个实例。一个特定元件的所有实例都是相同的,有相同的内部电路、相同的端子数目和名称。包括端子名(也叫做“针脚输出”)和特定元件的操作的封装布图可以在元件制造商提供的对应数据表中被定义。因此,利用一张数据表就可以理解特定元件的所有实例。
定制设计的电路的命名约定可能不同于集成电路装置设计中所使用的预制元件的相应数据表中使用的命名约定。因而,仅基于从ICT测试仪与测试结果一起返回的故障DUT节点的故障DUT节点名,很难确定该次故障的位置和原因,也很难知道怎样修复它。
例如,考虑安在PCB41上的电路40的框图(包含一个四路收发器),如图4所示。在框图级别上,电路40包括CPU块42,存储器块44,和一个输入/输出块46,它们按照可运行的方式连接。电路中的很多元件都可以使用标准非定制元件来实现,所述标准非定制元件的操作可以通过各个元件制造商提供的数据表得到很好的理解。例如,假设I/O模块46包括一对四路收发器48a,48b,并在PCB41上封装并安装好。进一步假设已经提供了通常由制造商在对应的数据表中提供的四路收发器48a,48b的说明书,所述对应的数据表包括封装的针脚输出和收发器电路的内部操作的框图和/或原理图。数据表通常也包括诸如电压电平的最大和最小值、温度最高和最低值等说明,以及示出了收发器输入端接收的输入信号和输出到收发器的输出端子的输出信号之间关系的时序图。芯片的数据表将显示封装的针脚输出,用相应名称标记每个封装端子。
图5是一个四路收发器50的示例性框图,该框图采取可以在对应于实现收发器42的特定收发器芯片的数据表中表现的框图和封装布图的组合的形式。收发器50包括四个单独的收发器块51a,51b,51c和52d,一个连接控制块55,和一个同步块56。框图中所示的输入和输出端对应于实际的四路收发器芯片的输入和输出端。输入和输出端的标记通常至少在一定程度上描述要相应端子上输入或输出的(一个或多个)信号。
诸如集成电路芯片等预制元件的数据表可能包括主电路中个体模块的附加框图。例如,四路收发器50的相应数据表也可能包括个体发射器53的示意框图,就像图6中所示,在相应的每个收发器块51a,51b,51c,51d实现每个相应的发送器块53a,53b,53c,53d。框图53更详细给出了发送器块53a,53b,53c,53d的电路,这对以后调试电路连接或设置中的问题是很有用的。
应当理解,从测试仪的观点看,为了使ICT测试仪唯一地测试电路中的每个节点或端子,给定DUT的每个节点、端子和信号在电路中都必须有唯一的名称。对调试电路的工程师而言也是如此。
然而需要进一步注意的是,因为给定电路的每个信号和节点必须被唯一地命名以便输入ICT测试仪,所以为DUT中每个节点、元件和元件端子选择的名称(通常是在一个网络表中定义)实际上很少与相关元件在制造商数据表中标记的端子名相匹配。当在DUT电路中使用给定元件的多于一个实例(会导致多个元件有相同的端子名集合),和当一个或多个高级元件通过采用多于一个不同制造商的低级元件来实现的时候(即使功能和针脚输出都是一样的,但是不同制造商仍然会使用不同的名称标记它们制造的芯片的端子),这种状况就更加剧了。
当测试结果被提供给调试工程师时,通常用DUT节点名来呈现结果,所述DUT节点名即工程师工作时使用的示意图的节点、端子和信号的名称。就像先前讨论过的那样,ICT测试仪的结果可以在每端子的基础上返回,并且包括端子名和对应的测试结果信息。因此,当接收到一组ICT测试结果时,要让调试工程师去确定和理解在ICT测试故障和电路中的故障位置之间的关系,或者如何去改变电路中的信号从而修复电路都是非常困难和耗时的,因为ICT测试仪所知道的元件、节点、端子以及DUT的信号的命名约定跟电路中使用的预制元件的数据表里所标识的那些端子和信号的命名约束是不一样的。
图7是电路测试结果分析系统10的实施例,其示出电路测试结果分析程序20的实施例的功能图。在这个实施例中,电路测试结果分析程序20包括用户输入功能21,其监视(一个或多个)输入装置14以获得来自用户的图选择输入,并且在接收了有效的图选择输入之后调用选择处理器22。选择处理器22调用对应于图选择输入的图生成器功能之一(例如,封装图生成器24,故障图生成器25或电路图生成器26)。图生成器24、25、26取得相应的图15。这个相应的图将有一些要被显示的节点、元件、端子和/或信号,以及与那些节点、元件、端子和/或信号相对应的测试结果。测试结果处理器23取得对应于图节点、元件、端子和/或信号的测试结果5。映射功能模块25将DUT设计名映射为图名,或者反之。活动图生成器24、25、26在输出装置14(例如显示器)上显示选择的图。如果对图中显示的节点、端子、元件或信号可以得到测试结果的话,那么测试结果就可以直接(例如通过显示屏的可视化指示)或间接(通过扩展机制,例如超级链接,菜单等等)得到。
现在转到一个例子,考虑使用电路测试结果分析系统10检查图5中四路收发器50的测试结果。图8是可以由电路测试结果分析程序20的实施例所产生的示例显示屏的实施例。显示屏80可为显示测试结果提供链接。例如,屏幕80可以提供一个超级链接82,以便显示DUT的封装图。屏幕80可以提供超级链接84以便允许DUT电路图的显示。屏幕80可以显示实际测试结果本身(如86所示),或提供显示实际测试结果的超级链接(未示出)。可以利用任何一种或几种己知的图形用户界面或网页遍历导航机制,包括超级链接、菜单、工具栏等等来访问图。
图9是一个封装图90的例子,其可以通过从图8所示的屏幕80上选择封装图超级链接82而被显示。就图所示,封装图90包括所选元件封装的表示92。元件封装表示92包括元件包输入和输出端子的表示,以及可获得相应测试结果的那些端子的相应测试结果信息。封装图90是有用的,例如其可以立即确定哪个端子有连接性故障。在一个实施例中,测试结果信息可以用对应于不同故障的数目的不同颜色表示。例如,假设ICT测试仪对DUT运行一系列十个测试。封装的每个端子的测试结果可以累积起来,并且直接在封装图上通过向不同故障数范围分配不同颜色表示出来。因而,正如图9所示,端子XLINKP_1_A和XLINKN_1_A每个都有超过50%的故障率,端子XMT_1_A[0],XMT_1_A[3],XMT_1_A[4],XMT_1_A[13]每个也有超过50%的故障率,而剩下的端子就没有故障。
图10是另外一个封装图100的例子,其可以从图8所示的屏幕80上通过选择封装图超级链接82而被显示。如图所示,封装图100包括被选元件包的表示102。元件封装表示102包括元件封装输入和输出端子的表示,还包括那些相应的测试结果可得的端子的相应的端子标记和相应的测试结果信息。这个实施例中的测试结果用一个条状图显示。封装的视图被旋转,所以每个端子上都可以显示一张条状图。柱的长度指示在相应端子上检测到的故障数。进一步,如图10所示,端子XLINKP_1_A和XLINKN_1_A每个都有超过50%的故障率,端子XMT_1_A[0],XMT_1_A[3],XMT_1_A[4],XMT_1_A[13]每个也有超过50%的故障率,而剩下的端子就没有故障。
图11是电路图110的例子,其可以通过从图8所示的屏幕80上选择电路图超级链接84而被显示。电路图110示出了元件的功能电路。电路图110可以以框图、原理框图、或原理图的形式表示元件的功能电路。元件封装的输入和输出端可以连同直接或间接得到的相应测试结果信息一起表示出来。例如,电路图110所示与特定端子相对应的测试结果信息可以直接在图本身中用指示不同测试结果的不同颜色或直接在端子上显示条线图等等来显示。或者,如图10中的阴影阴影所示,与测试结果信息相关的端子是可选择的(例如,通过超级链接、菜单项、工具栏项等等),从而当用户选择时,测试结果就可以在另一个窗口或屏幕中显示出来。
电路图110所示的元件也是可选择的(也用阴影指示),从而看到可选元件更进一步的细节图。通过能够了解哪些输入端有故障和哪些输出端受那些输入端影响,用户就可以很容易知道故障的原因,并可能去修复与所看到的元件有关的故障。
例如,图11中的发送器模块112可以被选择以观察发送器的内部功能。图12示出了在图11中选择发送器模块112后可以被显示的电路图120的例子。端子也可进一步被选择,就像图11中用阴影所示的那样,以便显示附加的图,相关的测试信息和/或者设置对话框。
例如,可选择端子XLINKP_1_A,从而产生一个如图13中示例屏幕130所示的设置对话框。设置对话框可以允许用户设置与端子或施加到端子的信号有关的参数。例如,可以选择定时参数从而建立一个定时设置对话框,就如同图14中示例屏幕140所示的那样。定时和其他设置参数可以依据测试和测试到的故障类型进行调整,这样就可在调试所关心的DUT的问题时提供协助。
所示图中的元件端子名称可以以DUT节点名的方式,或在元件数据表中所采用的名称的方式而被显示出来,只要测试结果被映射到所显示的图中的适当的端子。图8-14中所示的屏幕图用相应的DUT节点名表示元件端子名。是显示DUT节点名还是数据表中所示的元件端子名取决于与电路测试分析系统的特定实现有关的偏好。另外,电路测试结果分析系统可以允许用户例如通过一个选项设置菜单主动选择如何显示端子名,。
图15是一个流程图,其示出了将DUT节点名(包括DUT端子名)映射到图端子名的方法。在框151中接收DUT节点名。在框152中,收到的DUF节点名位于DUT到图的映射表中。在框153中,接收到的DUT节点名所标识的DUT节点的相应测试结果被映射到在映射表中查到的与接收到的DUT节点名相对应的图节点名。
图16是一个流程图,示出一种将测试结果映射到图端子名的方法。框161中接收图端子名。在框162中,在图表到DUT的映射表中定位接收到的图端子名。在框163中,在相应于所接收到的图节点名的映射中标识出DUT节点,相应于该DUT节点的测试结果被映射到所接收到的图节点名。
总之,ICT测试仪的测试结果输出可以一种有用的形式被提供,这种形式直接联系到被测电路的图表,这种图形图表与说明电路中元件的电路功能和与元件端子的相关测试结果信息的图相联系。将测试结果信息和电路元件的电路功能的图表联系,用户就可以有效了解哪些元件端子与哪些输出端子有联系。关联图表和设置对话框,从而可以更快捷和有效地进行调试和故障分析。
所属领域中技术人员将知道,这里所描述的方法和仪器可以用软件、固件、硬件或上述任意合适的组合实现。本发明的方法和仪器也可用执行指令的计算机或微处理器进程实现,其中执行指令存储在计算机可读的介质上,并且可以被任意适合的指令处理器所执行。然而,可以预期对于符合发明主旨和范围的备选实施例。
为了解释的目的,本发明的优选实施例已经被公开了,但所属领域中的那些技术人员将明白,只要不脱离所附权利要求中所公开的发明范围和精神的情况下,各种对发明的修正、添加和替换也是可能的。
Claims (20)
1、一种用于图形化表示被测电路装置的测试结果的方法,所述方法包括:
获得所述被测电路装置的相应电路装置节点的测试结果;
访问包括对至少一部分所述被测电路装置的描述的图表,所述描述包括电路元件和相关的电路元件端子;
将在所述图表中描述的电路元件端子映射到所述被测电路装置的相应电路装置节点;以及
显示所述图表,从而显示与映射到在所述图表中描述的电路元件端子的电路装置节点相对应的测试结果。
2、如权利要求1中的方法,其中在对所述电路元件和相关的电路元件端子的描述中显示与映射到在所述图表中描述的电路元件端子的电路装置节点相对应的测试结果。
3、如权利要求1中的方法,其中显示所述图表的步骤包括针对各个电路元件端子显示描述与被映射到所述各个电路元件端子的电路装置节点相对应的测试结果的条状图。
4、如权利要求1中的方法,其中显示所述图表的步骤包括针对各个电路元件端子显示描述在被映射到所述各个电路元件端子的相应电路装置节点上检测到的故障数的颜色。
5、如权利要求1中的方法,其中所述图表包括所述元件的封装布图描述。
6、如权利要求5中的方法,其中所述封装布图描述包括描述与映射到所述各个电路元件端子的电路装置节点相对应的测试结果的条状图。
7、如权利要求1中的方法,其中显示与映射到在所述图表中描述的电路元件端子的电路装置节点相对应的测试结果的步骤包括提供与所述图表中描述的电路元件端子相关的选择机制,当选择某个电路元件端子时,显示映射到所选择的电路元件端子的电路装置节点的相应测试结果。
8、如权利要求1中的方法,其中显示图像的步骤包括提供与所述图表中描述的电路元件相关的选择机制,当选择某个电路元件时,显示所选电路元件的功能图。
9、一种计算机可读存储介质,有形地存储一些程序指令,这些指令实现用于图形化表示被测电路装置的测试结果的方法,所述方法包括:
获得所述被测电路装置的相应电路装置节点的测试结果;
访问包括对至少一部分所述被测电路装置的描述的图表,所述描述包括电路元件和相关的电路元件端子;
将在所述图表中描述的电路元件端子映射到所述被测电路装置的相应电路装置节点;以及
显示所述图表,从而显示与映射到在所述图表中描述的电路元件端子的电路装置节点相对应的测试结果。
10、如权利要求9中的计算机可读存储介质,在对所述电路元件和相关的电路元件端子的描述中显示与映射到在所述图表中描述的电路元件端子的电路装置节点相对应的测试结果。
11、如权利要求9中的计算机可读存储介质,其中显示所述图表的步骤包括针对各个电路元件端子显示描述与被映射到所述各个电路元件端子的电路装置节点相对应的测试结果的条状图。
12、如权利要求9中的计算机可读存储介质,其中显示所述图表的步骤包括针对各个电路元件端子显示描述在被映射到所述各个电路元件端子的相应电路装置节点上检测到的故障数的颜色。
13、如权利要求9中的计算机可读存储介质,其中所述图表包括所述元件的封装布图描述。
14、如权利要求13中的计算机可读存储介质,其中所述封装布图描述包括描述与映射到所述各个电路元件端子的电路装置节点相对应的测试结果的条状图。
15、如权利要求9中的计算机可读存储介质,其中显示与映射到在所述图表中描述的电路元件端子的电路装置节点相对应的测试结果的步骤包括提供与所述图表中描述的电路元件端子相关的选择机制,当选择某个电路元件端子时,显示映射到所选择的电路元件端子的电路装置节点的相应测试结果。
16、如权利要求9中的计算机可读存储介质,其中显示图像的步骤包括提供与所述图表中描述的电路元件相关的选择机制,当选择某个电路元件时,显示所选电路元件的功能图。
17、一种电路测试结果分析系统,包括:
测试结果接收装置,用于接收被测电路装置的相应电路装置节点的测试结果;
图表生成装置,用于:访问包括对至少一部分所述被测电路装置的描述的图表,所述描述包括电路元件和相关的电路元件端子;将在所述图表中描述的电路元件端子映射到所述被测电路装置的相应电路装置节点;以及显示所述图表,从而显示与映射到在所述图表中描述的电路元件端子的电路装置节点相对应的测试结果。
18、如权利要求17中的系统,其中图表生成装置显示与映射到在所述图表中描述的电路元件端子的电路装置节点相对应的测试结果。
19.如权利要求17中的系统,其中图表生成装置针对各个电路元件端子生成和显示描述与被映射到所述各个电路元件端子的电路装置节点相对应的测试结果的条状图。
20、如权利要求17中的系统,其中图表生成装置为有可用的扩展信息的各个电路元件和各个电路元件端子生成和显示一个选择机制,所述选择机制与在所述图表中描述的各个电路元件和各个电路元件端子相关,当选择各个电路元件或电路元件端子时,显示可用的对应于各个电路元件或电路元件端子的扩展信息。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/385,438 | 2006-03-21 | ||
US11/385,438 US20070226555A1 (en) | 2006-03-21 | 2006-03-21 | Graphical presentation of semiconductor test results |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101042422A true CN101042422A (zh) | 2007-09-26 |
Family
ID=38535018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2007101035582A Pending CN101042422A (zh) | 2006-03-21 | 2007-03-20 | 半导体测试结果的图形表示 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20070226555A1 (zh) |
KR (1) | KR20070095804A (zh) |
CN (1) | CN101042422A (zh) |
DE (1) | DE102007013580A1 (zh) |
TW (1) | TW200741222A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103488559A (zh) * | 2013-09-18 | 2014-01-01 | 北京安兔兔科技有限公司 | 系统测评结果显示方法、系统测评装置及电子设备 |
CN106959412A (zh) * | 2017-05-09 | 2017-07-18 | 深圳市安硕科技有限公司 | 电路板测试的图形显示方法 |
CN110850141A (zh) * | 2019-09-30 | 2020-02-28 | 深圳市元征科技股份有限公司 | 一种电平显示方法、装置、终端设备及存储介质 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9367166B1 (en) * | 2007-12-21 | 2016-06-14 | Cypress Semiconductor Corporation | System and method of visualizing capacitance sensing system operation |
US8180142B2 (en) * | 2008-12-02 | 2012-05-15 | International Business Machines Corporation | Test fail analysis on VLSI chips |
JP5051252B2 (ja) * | 2010-02-18 | 2012-10-17 | 沖電気工業株式会社 | ネットワーク障害検出システム |
EP2530584A1 (de) * | 2011-06-03 | 2012-12-05 | dSPACE digital signal processing and control engineering GmbH | Konfigurationseinrichtung zur graphischen Erstellung einer Testsequenz |
TW201546468A (zh) * | 2014-06-11 | 2015-12-16 | Signality System Engineering Co Ltd | 晶圓測試數據圖形化判讀系統 |
US10429437B2 (en) * | 2015-05-28 | 2019-10-01 | Keysight Technologies, Inc. | Automatically generated test diagram |
US9401222B1 (en) | 2015-11-23 | 2016-07-26 | International Business Machines Corporation | Determining categories for memory fail conditions |
US10223242B1 (en) | 2018-08-27 | 2019-03-05 | Capital One Services, Llc | Testing an application in a production infrastructure temporarily provided by a cloud computing environment |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6988229B1 (en) * | 2002-02-11 | 2006-01-17 | Folea Jr Richard Victor | Method and apparatus for monitoring and controlling boundary scan enabled devices |
US20060174161A1 (en) * | 2005-02-01 | 2006-08-03 | Credence Systems Corporation | Viewer for test apparatus hardware |
-
2006
- 2006-03-21 US US11/385,438 patent/US20070226555A1/en not_active Abandoned
-
2007
- 2007-03-20 CN CNA2007101035582A patent/CN101042422A/zh active Pending
- 2007-03-20 TW TW096109508A patent/TW200741222A/zh unknown
- 2007-03-21 DE DE102007013580A patent/DE102007013580A1/de not_active Withdrawn
- 2007-03-21 KR KR1020070027552A patent/KR20070095804A/ko not_active Application Discontinuation
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103488559A (zh) * | 2013-09-18 | 2014-01-01 | 北京安兔兔科技有限公司 | 系统测评结果显示方法、系统测评装置及电子设备 |
CN103488559B (zh) * | 2013-09-18 | 2016-03-09 | 北京安兔兔科技有限公司 | 系统测评结果显示方法、装置及电子设备 |
CN106959412A (zh) * | 2017-05-09 | 2017-07-18 | 深圳市安硕科技有限公司 | 电路板测试的图形显示方法 |
CN106959412B (zh) * | 2017-05-09 | 2023-08-22 | 深圳市安硕科技有限公司 | 电路板测试的图形显示方法 |
CN110850141A (zh) * | 2019-09-30 | 2020-02-28 | 深圳市元征科技股份有限公司 | 一种电平显示方法、装置、终端设备及存储介质 |
CN110850141B (zh) * | 2019-09-30 | 2022-02-22 | 深圳市元征科技股份有限公司 | 一种电平显示方法、装置、终端设备及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
TW200741222A (en) | 2007-11-01 |
DE102007013580A1 (de) | 2007-11-29 |
US20070226555A1 (en) | 2007-09-27 |
KR20070095804A (ko) | 2007-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101042422A (zh) | 半导体测试结果的图形表示 | |
CN102156255B (zh) | 用于测试印刷电路板上的连接的方法及装置 | |
CN103592593A (zh) | 用于系统内扫描测试的半导体电路和方法 | |
US8996928B2 (en) | Devices for indicating a physical layer error | |
US8745447B2 (en) | System and method for analyzing an electronics device including a logic analyzer | |
CN103698686B (zh) | 一种信号测试方法及设备 | |
CN1928573A (zh) | 系统芯片的故障诊断设备及方法以及系统芯片 | |
CN110494965B (zh) | 检查系统、晶圆图显示器、晶圆图显示方法以及存储介质 | |
CN1828322A (zh) | 不使用感测板对固定和不可接触连接的非接触式测试方法 | |
US20120131385A1 (en) | Testing mehtod for unit under test | |
US20140375346A1 (en) | Test control device and method for testing signal integrities of electronic product | |
US20020116675A1 (en) | Method and system for determining common failure modes for integrated circuits | |
CN1474272A (zh) | 通过jtag对单板进行测试的方法以及设备 | |
CN1826536A (zh) | 具有容易修改的软件的自动测试系统 | |
US20010028256A1 (en) | Diagnostic apparatus for electronics circuit and diagnostic method using same | |
US20180100890A1 (en) | System and Method for Efficient Electrostatic Discharge Testing and Analysis | |
US5825191A (en) | IC fault location tracing apparatus and method | |
CN107526027A (zh) | 一种pcba板bga芯片焊点问题快速诊断方法 | |
CN110716849B (zh) | 应用程序的测试用例录制方法和装置 | |
JP3686124B2 (ja) | 電子ビームテストシステムを使用する故障解析方法 | |
JP2004061508A (ja) | 被検査デバイスの入出力信号波形の再表示方法およびシステム | |
JPH06230081A (ja) | 電子機器ボードの異常個所検出装置及びこれに用いるプローブ | |
US20150039955A1 (en) | Systems and methods for Analog, Digital, Boundary Scan, and SPI Automatic Test Equipment | |
JPH10170585A (ja) | 回路基板検査方法 | |
CN221007789U (zh) | 一种fpga核心板io口检测电路和检测工装 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20070926 |