CN113945823B - 一种芯片潜在缺陷检测方法 - Google Patents
一种芯片潜在缺陷检测方法 Download PDFInfo
- Publication number
- CN113945823B CN113945823B CN202111126264.8A CN202111126264A CN113945823B CN 113945823 B CN113945823 B CN 113945823B CN 202111126264 A CN202111126264 A CN 202111126264A CN 113945823 B CN113945823 B CN 113945823B
- Authority
- CN
- China
- Prior art keywords
- chip
- current
- derivative
- tested
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000007547 defect Effects 0.000 title claims abstract description 51
- 238000000034 method Methods 0.000 title claims abstract description 34
- 238000012360 testing method Methods 0.000 claims abstract description 37
- 101000970561 Homo sapiens Myc box-dependent-interacting protein 1 Proteins 0.000 claims description 14
- 102100021970 Myc box-dependent-interacting protein 1 Human genes 0.000 claims description 14
- 238000012937 correction Methods 0.000 claims description 13
- 238000001514 detection method Methods 0.000 abstract description 9
- 230000002159 abnormal effect Effects 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 2
- 238000011056 performance test Methods 0.000 abstract description 2
- 238000010998 test method Methods 0.000 abstract description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
Abstract
本发明公开了一种芯片潜在缺陷检测方法，能够检测出具有潜在缺陷的异常芯片，解决了现有芯片性能测试方法不能将具有潜在缺陷的异常芯片完全检测出来的技术问题。本发明采用的芯片潜在缺陷检测方法可以显著遏制芯片量产测试的正常波动对于量产测试的干扰作用，有效拦截了具有潜在缺陷的异常芯片，避免其成为合格品，从而提高芯片良品率。此外本发明采用基于五点等步进差值比较法或三点非等步进差值比较法的IV测试方法对芯片潜在缺陷进行检测，检测速度快，检测环境简单。
Description
技术领域
本发明属于芯片性能测试技术领域，具体涉及一种芯片潜在缺陷检测方法的设计。
背景技术
芯片在制造或加工过程中，将不可避免地受到外力作用，可能产生微裂纹。同时，芯片在封装过程中也会出现包括引线变形、翘曲、芯片破裂、分层和外来颗粒等缺陷，虽然以上缺陷都有相应的缺陷检测方法，但是目前所有缺陷检测方法都不是百分百有效，导致部分存在潜在缺陷的芯片会进入芯片量产测试流程。
存在潜在缺陷的芯片会在后续的使用过程中，或一定的环境条件下出现性能下降、间歇性失效，甚至完全失效的风险。潜在缺陷的芯片一旦出现上述故障，将会影响电路以及整个系统的质量及可靠性，从而带来巨大的经济损失。因此提高芯片的出厂良品率对于提高电路以及整个系统的可靠性具有重要意义。
发明内容
本发明的目的是为了解决现有的芯片缺陷检测方法无法将具有潜在缺陷的异常芯片完全检测出来，导致部分存在潜在缺陷的芯片会进入芯片量产测试流程问题，提出了一种芯片潜在缺陷检测方法。
本发明的技术方案为：一种芯片潜在缺陷检测方法，采用五点等步进差值比较法对芯片潜在缺陷进行检测，包括以下步骤：
A1、在待测芯片的FT测试阶段，在待测芯片的VDD端口依次输入五点等步进电压，保持待测芯片的其余端口开路，依次记录每个输入电压对应的输出电流值。
A2、根据每个输入电压对应的输出电流值计算电流的一阶导数差值。
A3、采集待测芯片的PCM测试数据。
A4、根据待测芯片的PCM测试数据计算得到批次波动补偿值。
A5、采用批次波动补偿值对电流的一阶导数差值进行修正，得到修正电流一阶导数。
A6、将修正电流一阶导数在预设标准值范围内的待测芯片归入合格芯片集合BIN1，将修正电流一阶导数不在预设标准值范围内的待测芯片归入失效芯片集合BIN2。
进一步地，步骤A1中的五点等步进电压为V0-2ΔV,V0-ΔV,V0,V0+ΔV,V0+2ΔV，其中V0表示基准电压，ΔV表示电压步进值，且电压V0+2ΔV小于或等于待测芯片的最大工作电压Vmax，每个输入电压对应的输出电流值为I1,I2,I3,I4,I5。
进一步地，步骤A2中电流的一阶导数差值计算公式为：
ΔI＝I1-8I2+8I4-I5
其中ΔI表示电流的一阶导数差值。
进一步地，步骤A4中批次波动补偿值的计算公式为：
其中ΔGm表示批次波动补偿值，Gm表示芯片标准件的电流一阶导数，Gmi表示PCM测试数据中第i个待测芯片的电流一阶导数，i＝1,2,...,N，N表示PCM测试数据中的待测芯片数目。
步骤A5中采用批次波动补偿值对电流的一阶导数差值进行修正的公式为：
ΔIDD＝ΔI-ΔGm
其中ΔIDD表示修正电流一阶导数。
进一步地，步骤A6中预设标准值范围为ΔIlow≤ΔIDD≤ΔIhigh，其中ΔIlow表示预设的卡控门限最小值，ΔIhigh表示预设的卡控门限最大值。
步骤A6中合格芯片集合BIN1为无潜在缺陷风险的芯片集合，失效芯片集合BIN2为有潜在缺陷的芯片集合。
本发明还提供了一种芯片潜在缺陷检测方法，采用三点非等步进差值比较法对芯片潜在缺陷进行检测，包括以下步骤：
B1、在待测芯片的FT测试阶段，在待测芯片的VDD端口依次输入三点非等步进电压，保持待测芯片的其余端口开路，依次记录每个输入电压对应的输出电流值。
B2、根据每个输入电压对应的输出电流值计算芯片电流的内差导数。
B3、采集待测芯片的PCM测试数据。
B4、根据待测芯片的PCM测试数据计算得到批次波动补偿值。
B5、采用批次波动补偿值对芯片电流的内差导数进行修正，得到修正电流一阶导数。
B6、将修正电流一阶导数在预设标准值范围内的待测芯片归入合格芯片集合BIN1，将修正电流一阶导数不在预设标准值范围内的待测芯片归入失效芯片集合BIN2。
进一步地，步骤B1中的三点非等步进电压为Vd1,Vd2,Vd3，其中Vd1<Vd2<Vd3且Vd2-Vd1≠Vd3-Vd2，电压Vd3小于或等于待测芯片的最大工作电压Vmax，每个输入电压对应的输出电流值为Id1,Id2,Id3。
进一步地，步骤B2中芯片电流的内差导数计算公式为：
其中ΔID表示芯片电流的内差导数。
进一步地，步骤B4中批次波动补偿值的计算公式为：
其中ΔGm表示批次波动补偿值，Gm表示芯片标准件的电流一阶导数，Gmi表示PCM测试数据中第i个待测芯片的电流一阶导数，i＝1,2,...,N，N表示PCM测试数据中的待测芯片数目。
步骤B5中采用批次波动补偿值对芯片电流的内差导数进行修正的公式为：
ΔIDD＝ΔID-ΔGm
其中ΔIDD表示修正电流一阶导数。
进一步地，步骤B6中预设标准值范围为ΔIlow≤ΔIDD≤ΔIhigh，其中ΔIlow表示预设的卡控门限最小值，ΔIhigh表示预设的卡控门限最大值。
步骤B6中合格芯片集合BIN1为无潜在缺陷风险的芯片集合，失效芯片集合BIN2为有潜在缺陷的芯片集合。
本发明的有益效果是：
(1)本发明可以显著遏制芯片量产测试的正常波动对于量产测试的干扰作用，有效拦截具有潜在缺陷的异常芯片，避免其成为合格品，从而提高芯片良品率。
(2)本发明采用基于五点等步进差值比较法或三点非等步进差值比较法的IV测试方法对芯片潜在缺陷进行检测，检测速度快，检测环境简单。
(3)本发明通过批次波动补偿值ΔGm对电流的一阶导数差值ΔI或芯片电流的内差导数ΔID进行修正后，可以有效规避因晶圆批次波动等原因造成的误杀，从而使得本发明在保证筛选的有效性的同时具有很强的批次波动适应性。
附图说明
图1所示为本发明实施例一提供的一种芯片潜在缺陷检测方法流程图。
图2所示为本发明实施例二提供的一种芯片潜在缺陷检测方法流程图。
图3所示为本发明实施例一、二提供的性能正常和具有潜在缺陷的芯片ΔIDD电流示意图。
具体实施方式
现在将参考附图来详细描述本发明的示例性实施方式。应当理解，附图中示出和描述的实施方式仅仅是示例性的，意在阐释本发明的原理和精神，而并非限制本发明的范围。
实施例一：
本发明实施例提供了一种芯片潜在缺陷检测方法，采用五点等步进差值比较法对芯片潜在缺陷进行检测，如图1所示，包括以下步骤A1～A6：
A1、在待测芯片的FT测试阶段，在待测芯片的VDD端口依次输入五点等步进电压，保持待测芯片的其余端口开路，依次记录每个输入电压对应的输出电流值。
本发明实施例中，在待测芯片的VDD端口输入的五点等步进电压为V0-2ΔV,V0-ΔV,V0,V0+ΔV,V0+2ΔV，每个输入电压对应的输出电流值为I1,I2,I3,I4,I5。即在待测芯片的VDD端口输入电压V0-2ΔV，对应记录得到输出电流值I1；在待测芯片的VDD端口输入电压V0-ΔV，对应记录得到输出电流值I2；在待测芯片的VDD端口输入电压V0，对应记录得到输出电流值I3；在待测芯片的VDD端口输入电压V0+ΔV，对应记录得到输出电流值I4；在待测芯片的VDD端口输入电压V0+2ΔV，对应记录得到输出电流值I5。
其中V0表示基准电压，ΔV表示电压步进值，且本发明实施例中电压V0+2ΔV小于或等于待测芯片的最大工作电压Vmax，
A2、根据每个输入电压对应的输出电流值计算电流的一阶导数差值，计算公式为：
ΔI＝I1-8I2+8I4-I5
其中ΔI表示电流的一阶导数差值。
A3、采集待测芯片的PCM测试数据。
A4、根据待测芯片的PCM测试数据计算得到批次波动补偿值，计算公式为：
其中ΔGm表示批次波动补偿值，Gm表示芯片标准件的电流一阶导数，Gmi表示PCM测试数据中第i个待测芯片的电流一阶导数，i＝1,2,...,N，N表示PCM测试数据中的待测芯片数目。
A5、采用批次波动补偿值对电流的一阶导数差值进行修正，得到修正电流一阶导数，计算公式为：
ΔIDD＝ΔI-ΔGm
其中ΔIDD表示修正电流一阶导数。
A6、将修正电流一阶导数在预设标准值范围内的待测芯片归入合格芯片集合BIN1，将修正电流一阶导数不在预设标准值范围内的待测芯片归入失效芯片集合BIN2。
本发明实施例中，预设标准值范围为ΔIlow≤ΔIDD≤ΔIhigh，其中ΔIlow表示预设的卡控门限最小值，ΔIhigh表示预设的卡控门限最大值。
本发明实施例中，合格芯片集合BIN1为无潜在缺陷风险的芯片集合，失效芯片集合BIN2为有潜在缺陷的芯片集合。
如图3所示，本发明实施例中，ΔIlow＝10，ΔIhigh＝15，则针对超出预设标准值范围的ΔIDD对应的待测芯片，说明其是具有潜在缺陷的，将其归入失效芯片集合BIN2，其余在预设标准值范围内的待测芯片则归入合格芯片集合BIN1。
实施例二：
本发明实施例提供了一种芯片潜在缺陷检测方法，采用三点非等步进差值比较法对芯片潜在缺陷进行检测，如图2所示，包括以下步骤B1～B6：
B1、在待测芯片的FT测试阶段，在待测芯片的VDD端口依次输入三点非等步进电压，保持待测芯片的其余端口开路，依次记录每个输入电压对应的输出电流值。
本发明实施例中，在待测芯片的VDD端口输入的三点非等步进电压为Vd1,Vd2,Vd3，每个输入电压对应的输出电流值为Id1,Id2,Id3。即在待测芯片的VDD端口输入电压Vd1，对应记录得到输出电流值Id1；在待测芯片的VDD端口输入电压Vd2，对应记录得到输出电流值Id2；在待测芯片的VDD端口输入电压Vd3，对应记录得到输出电流值Id3。
其中Vd1<Vd2<Vd3且Vd2-Vd1≠Vd3-Vd2，电压Vd3小于或等于待测芯片的最大工作电压Vmax。
B2、根据每个输入电压对应的输出电流值计算芯片电流的内差导数，计算公式为：
其中ΔID表示芯片电流的内差导数。
B3、采集待测芯片的PCM测试数据。
B4、根据待测芯片的PCM测试数据计算得到批次波动补偿值，计算公式为：
其中ΔGm表示批次波动补偿值，Gm表示芯片标准件的电流一阶导数，Gmi表示PCM测试数据中第i个待测芯片的电流一阶导数，i＝1,2,...,N，N表示PCM测试数据中的待测芯片数目。
B5、采用批次波动补偿值对芯片电流的内差导数进行修正，修正电流一阶导数，计算公式为：
ΔIDD＝ΔID-ΔGm
其中ΔIDD表示修正电流一阶导数。
B6、将修正电流一阶导数在预设标准值范围内的待测芯片归入合格芯片集合BIN1，将修正电流一阶导数不在预设标准值范围内的待测芯片归入失效芯片集合BIN2。
本发明实施例中，预设标准值范围为ΔIlow≤ΔIDD≤ΔIhigh，其中ΔIlow表示预设的卡控门限最小值，ΔIhigh表示预设的卡控门限最大值。
本发明实施例中，合格芯片集合BIN1为无潜在缺陷风险的芯片集合，失效芯片集合BIN2为有潜在缺陷的芯片集合。
如图3所示，本发明实施例中，ΔIlow＝10，ΔIhigh＝15，则针对超出预设标准值范围的ΔIDD对应的待测芯片，说明其是具有潜在缺陷的，将其归入失效芯片集合BIN2，其余在预设标准值范围内的待测芯片则归入合格芯片集合BIN1。
本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。
Claims (4)
1.一种芯片潜在缺陷检测方法，其特征在于，采用五点等步进差值比较法对芯片潜在缺陷进行检测，包括以下步骤：
A1、在待测芯片的FT测试阶段，在待测芯片的VDD端口依次输入五点等步进电压，保持待测芯片的其余端口开路，依次记录每个输入电压对应的输出电流值；
A2、根据每个输入电压对应的输出电流值计算电流的一阶导数差值；
A3、采集待测芯片的PCM测试数据；
A4、根据待测芯片的PCM测试数据计算得到批次波动补偿值；
A5、采用批次波动补偿值对电流的一阶导数差值进行修正，得到修正电流一阶导数；
A6、将修正电流一阶导数在预设标准值范围内的待测芯片归入合格芯片集合BIN1，将修正电流一阶导数不在预设标准值范围内的待测芯片归入失效芯片集合BIN2；
所述步骤A1中的五点等步进电压为V0-2ΔV,V0-ΔV,V0,V0+ΔV,V0+2ΔV，其中V0表示基准电压，ΔV表示电压步进值，且电压V0+2ΔV小于或等于待测芯片的最大工作电压Vmax，所述每个输入电压对应的输出电流值为I1,I2,I3,I4,I5；
所述步骤A2中电流的一阶导数差值计算公式为：
ΔI＝I1-8I2+8I4-I5
其中ΔI表示电流的一阶导数差值；
所述步骤A4中批次波动补偿值的计算公式为：
其中ΔGm表示批次波动补偿值，Gm表示芯片标准件的电流一阶导数，Gmi表示PCM测试数据中第i个待测芯片的电流一阶导数，i＝1,2,...,N，N表示PCM测试数据中的待测芯片数目；
所述步骤A5中采用批次波动补偿值对电流的一阶导数差值进行修正的公式为：
ΔIDD＝ΔI-ΔGm
其中ΔIDD表示修正电流一阶导数。
2.根据权利要求1所述的芯片潜在缺陷检测方法，其特征在于，所述步骤A6中预设标准值范围为ΔIlow≤ΔIDD≤ΔIhigh，其中ΔIlow表示预设的卡控门限最小值，ΔIhigh表示预设的卡控门限最大值；
所述步骤A6中合格芯片集合BIN1为无潜在缺陷风险的芯片集合，失效芯片集合BIN2为有潜在缺陷的芯片集合。
3.一种芯片潜在缺陷检测方法，其特征在于，采用三点非等步进差值比较法对芯片潜在缺陷进行检测，包括以下步骤：
B1、在待测芯片的FT测试阶段，在待测芯片的VDD端口依次输入三点非等步进电压，保持待测芯片的其余端口开路，依次记录每个输入电压对应的输出电流值；
B2、根据每个输入电压对应的输出电流值计算芯片电流的内差导数；
B3、采集待测芯片的PCM测试数据；
B4、根据待测芯片的PCM测试数据计算得到批次波动补偿值；
B5、采用批次波动补偿值对芯片电流的内差导数进行修正，得到修正电流一阶导数；
B6、将修正电流一阶导数在预设标准值范围内的待测芯片归入合格芯片集合BIN1，将修正电流一阶导数不在预设标准值范围内的待测芯片归入失效芯片集合BIN2；
所述步骤B1中的三点非等步进电压为Vd1,Vd2,Vd3，其中Vd1<Vd2<Vd3且Vd2-Vd1≠Vd3-Vd2，电压Vd3小于或等于待测芯片的最大工作电压Vmax，所述每个输入电压对应的输出电流值为Id1,Id2,Id3；
所述步骤B2中芯片电流的内差导数计算公式为：
其中ΔID表示芯片电流的内差导数；
所述步骤B4中批次波动补偿值的计算公式为：
其中ΔGm表示批次波动补偿值，Gm表示芯片标准件的电流一阶导数，Gmi表示PCM测试数据中第i个待测芯片的电流一阶导数，i＝1,2,...,N，N表示PCM测试数据中的待测芯片数目；
所述步骤B5中采用批次波动补偿值对芯片电流的内差导数进行修正的公式为：
ΔIDD＝ΔID-ΔGm
其中ΔIDD表示修正电流一阶导数。
4.根据权利要求3所述的芯片潜在缺陷检测方法，其特征在于，所述步骤B6中预设标准值范围为ΔIlow≤ΔIDD≤ΔIhigh，其中ΔIlow表示预设的卡控门限最小值，ΔIhigh表示预设的卡控门限最大值；
所述步骤B6中合格芯片集合BIN1为无潜在缺陷风险的芯片集合，失效芯片集合BIN2为有潜在缺陷的芯片集合。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111126264.8A CN113945823B (zh) | 2021-09-26 | 2021-09-26 | 一种芯片潜在缺陷检测方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111126264.8A CN113945823B (zh) | 2021-09-26 | 2021-09-26 | 一种芯片潜在缺陷检测方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113945823A CN113945823A (zh) | 2022-01-18 |
| CN113945823B true CN113945823B (zh) | 2024-04-09 |
Family
ID=79328620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111126264.8A Active CN113945823B (zh) | 2021-09-26 | 2021-09-26 | 一种芯片潜在缺陷检测方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113945823B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6151694A (en) * | 1997-11-17 | 2000-11-21 | Kabushiki Kaisha Toshiba | Method of evaluating fault coverage |
| CN103852691A (zh) * | 2012-12-06 | 2014-06-11 | 施耐德电器工业公司 | 在补偿或绝缘中性点的接地系统的网络中故障的定向检测 |
| CN109144160A (zh) * | 2018-08-31 | 2019-01-04 | 重庆惠科金渝光电科技有限公司 | 一种校正方法及装置 |
| CN110503211A (zh) * | 2019-08-22 | 2019-11-26 | 贵州电网有限责任公司 | 基于机器学习的缺陷预测方法 |
| CN110907793A (zh) * | 2019-11-29 | 2020-03-24 | 中国南方电网有限责任公司超高压输电公司贵阳局 | 一种晶闸管阻断特性测试系统及方法 |
| CN111123077A (zh) * | 2020-01-15 | 2020-05-08 | 深圳赛意法微电子有限公司 | 一种芯片的失效定位方法 |
| CN211478545U (zh) * | 2019-11-19 | 2020-09-11 | 西人马联合测控（泉州）科技有限公司 | 一种压力芯片测试装置 |
| CN112275667A (zh) * | 2020-09-29 | 2021-01-29 | 成都嘉纳海威科技有限责任公司 | 基于差值比较法的芯片esd二极管工艺缺陷检测方法 |
| CN112557876A (zh) * | 2020-12-10 | 2021-03-26 | 苏州英嘉通半导体有限公司 | 一种用于芯片模拟参数校准的装置及其测试方法 |
| CN113945824A (zh) * | 2021-09-26 | 2022-01-18 | 成都嘉纳海威科技有限责任公司 | 一种射频芯片筛测方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201331601A (zh) * | 2012-01-19 | 2013-08-01 | Hung-Pin Wen | 變異感測型靜態電流測試資料分析方法 |
| US10296025B2 (en) * | 2016-06-28 | 2019-05-21 | Silicon Laboratories Inc. | Apparatus for electric current measurement or calibration and associated methods |
| US10495680B2 (en) * | 2017-06-14 | 2019-12-03 | Schweitzer Engineering Laboratories, Inc. | Systems and methods for detecting current transformer ultrasaturation to enhance relay security and dependability |
-
2021
- 2021-09-26 CN CN202111126264.8A patent/CN113945823B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6151694A (en) * | 1997-11-17 | 2000-11-21 | Kabushiki Kaisha Toshiba | Method of evaluating fault coverage |
| CN103852691A (zh) * | 2012-12-06 | 2014-06-11 | 施耐德电器工业公司 | 在补偿或绝缘中性点的接地系统的网络中故障的定向检测 |
| EP2741390A1 (fr) * | 2012-12-06 | 2014-06-11 | Schneider Electric Industries SAS | Détection directionnelle d'un défaut, notamment dans un réseau à neutre compensé ou isolé |
| CN109144160A (zh) * | 2018-08-31 | 2019-01-04 | 重庆惠科金渝光电科技有限公司 | 一种校正方法及装置 |
| CN110503211A (zh) * | 2019-08-22 | 2019-11-26 | 贵州电网有限责任公司 | 基于机器学习的缺陷预测方法 |
| CN211478545U (zh) * | 2019-11-19 | 2020-09-11 | 西人马联合测控（泉州）科技有限公司 | 一种压力芯片测试装置 |
| CN110907793A (zh) * | 2019-11-29 | 2020-03-24 | 中国南方电网有限责任公司超高压输电公司贵阳局 | 一种晶闸管阻断特性测试系统及方法 |
| CN111123077A (zh) * | 2020-01-15 | 2020-05-08 | 深圳赛意法微电子有限公司 | 一种芯片的失效定位方法 |
| CN112275667A (zh) * | 2020-09-29 | 2021-01-29 | 成都嘉纳海威科技有限责任公司 | 基于差值比较法的芯片esd二极管工艺缺陷检测方法 |
| CN112557876A (zh) * | 2020-12-10 | 2021-03-26 | 苏州英嘉通半导体有限公司 | 一种用于芯片模拟参数校准的装置及其测试方法 |
| CN113945824A (zh) * | 2021-09-26 | 2022-01-18 | 成都嘉纳海威科技有限责任公司 | 一种射频芯片筛测方法 |
Non-Patent Citations (2)
| Title |
|---|
| CMOS集成电路潜在缺陷的最小电压检测;王宁波;崔艳;;单片机与嵌入式系统应用;20090301(第03期);第42-43页 * |
| 基于神经网络的集成电路芯片失效诊断系统设计;孙斌;哈尔滨工业大学;20210115;第15-30页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113945823A (zh) | 2022-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN115100199B (zh) | 一种晶圆低纹理缺陷的检测方法 | |
| CN113945823B (zh) | 一种芯片潜在缺陷检测方法 | |
| CN111289874A (zh) | 一种功率半导体芯片的鲁棒性测试方法、系统及装置 | |
| CN113945824B (zh) | 一种射频芯片筛测方法 | |
| CN112991264A (zh) | 一种单晶硅光伏电池裂纹缺陷的检测方法 | |
| TWI229915B (en) | Method and system for analyzing wafer yield against uses of a semiconductor tool | |
| CN115099290A (zh) | 一种太阳能电池板生产质量检测方法 | |
| CN112528230B (zh) | 基于精密度和分布转换修正的参数一致性控制方法及装置 | |
| CN112816216A (zh) | 一种滚动轴承性能测试台和异常测试样本的识别与修正方法 | |
| CN115115626A (zh) | 一种机械零件缺陷检测系统及检测方法 | |
| JP5024162B2 (ja) | 半導体装置の製造方法及び半導体試験装置 | |
| CN115189219A (zh) | 一种获得边发射激光器芯片最优老化条件的方法及采用该条件筛选芯片的方法 | |
| CN112631250B (zh) | 基于去噪自编码器的非线性过程中的故障隔离与识别方法 | |
| CN113030711B (zh) | 一种功率放大器芯片、芯片测试系统及方法 | |
| CN114354491A (zh) | 一种基于机器视觉的dcb陶瓷基板缺陷检测方法 | |
| TWI618937B (zh) | 積體電路測試方法 | |
| CN112116014A (zh) | 一种配电自动化设备测试数据离群值检测方法 | |
| CN113567842B (zh) | 一种基于梯度自校验的芯片筛选方法 | |
| CN113611629B (zh) | 一种芯片隔离环设计及筛片方法 | |
| CN113627523B (zh) | 一种卫星微小故障的检测方法 | |
| CN116487285B (zh) | 一种光伏组件电参数测试结果修正方法及相关装置 | |
| US20230236553A1 (en) | Training method for semiconductor process prediction model, semiconductor process prediction device, and semiconductor process prediction method | |
| TWI759237B (zh) | 晶錠評估方法 | |
| CN103559566A (zh) | 一种缺陷扫描结果控制制程机台的派工方法 | |
| TWI789997B (zh) | 基於木馬電路檢測的資料處理方法及資料處理電路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |