CN112275667A - 基于差值比较法的芯片esd二极管工艺缺陷检测方法 - Google Patents

基于差值比较法的芯片esd二极管工艺缺陷检测方法 Download PDF

Info

Publication number
CN112275667A
CN112275667A CN202011049190.8A CN202011049190A CN112275667A CN 112275667 A CN112275667 A CN 112275667A CN 202011049190 A CN202011049190 A CN 202011049190A CN 112275667 A CN112275667 A CN 112275667A
Authority
CN
China
Prior art keywords
chip
esd diode
value
current
tested
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011049190.8A
Other languages
English (en)
Other versions
CN112275667B (zh
Inventor
王测天
羊洪轮
邬海峰
张谦
黄梦
覃良
杨聪聪
李仁侠
胡柳林
石君
吕继平
童伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Ganide Technology Co ltd
Original Assignee
Chengdu Ganide Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Ganide Technology Co ltd filed Critical Chengdu Ganide Technology Co ltd
Priority to CN202011049190.8A priority Critical patent/CN112275667B/zh
Publication of CN112275667A publication Critical patent/CN112275667A/zh
Application granted granted Critical
Publication of CN112275667B publication Critical patent/CN112275667B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B07—SEPARATING SOLIDS FROM SOLIDS; SORTING
    • B07C—POSTAL SORTING; SORTING INDIVIDUAL ARTICLES, OR BULK MATERIAL FIT TO BE SORTED PIECE-MEAL, e.g. BY PICKING
    • B07C5/00—Sorting according to a characteristic or feature of the articles or material being sorted, e.g. by control effected by devices which detect or measure such characteristic or feature; Sorting by manually actuated devices, e.g. switches
    • B07C5/34—Sorting according to other particular properties
    • B07C5/344—Sorting according to other particular properties according to electric or electromagnetic properties

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种基于差值比较法的芯片ESD二极管工艺缺陷检测方法，能够筛选出ESD二极管导通电压或击穿电压异常的芯片，解决了现有芯片性能测试方法不能将二极管导通电压或击穿电压异常芯片完全筛选出来的技术问题。本发明采用的差值法可以显著遏制芯片量产测试的正常波动对于量产测试的干扰作用，有效拦截了ESD二极管导通电压或击穿电压异常的芯片。此外本发明采用两点IV的测试方法，测试速度快，测试环境简单。

Description

基于差值比较法的芯片ESD二极管工艺缺陷检测方法
技术领域
本发明属于芯片性能测试技术领域，具体涉及一种基于差值比较法的芯片ESD二极管工艺缺陷检测方法的设计。
背景技术
静电放电(Electro-Static discharge，ESD)是造成大多数电子元器件、芯片或集成电路性能失效的主要原因。因为静电产生的瞬间电压通常可达到几千伏甚至更高，高电压对于芯片等器件的损伤是永久性的、不可恢复的，会直接导致芯片里面电路结构烧毁。基于此原因，芯片制造厂商推出ESD保护二极管模型，用于对静电的泄放，起到保护内部电路的作用。芯片设计师只需要在相应的端口加入ESD保护二极管就能够防止静电对芯片的损伤。
由于各个芯片制造厂商的工艺以及能力参差不齐，在ESD二极管制造过程中，会存在一些技术缺陷，使得ESD二极管实测导通电压或击穿电压出现一定概率的偏低而导致器件失效，这种性能异常的ESD二极管会降低对芯片电路的保护能力，增加芯片被静电损伤的风险，如果此类芯片用于系统，会造成系统抗风险能力的降低，且发生故障时不易定位。
目前常规的芯片性能测试，比如开路短路测试，只能测试芯片端口存在开路或者短路的异常情况，无法筛测正向ESD保护二极管导通电压偏低或反向ESD保护二极管击穿电压偏低的芯片；同时如果采用典型的单点电压电流(IV)判定方法，因为采用单点测试，受到芯片量产测试的正常波动值的影响较大，判别精度较差，因此容易造成误判。
发明内容
本发明的目的是为了解决现有芯片性能测试方法不能将二极管导通电压或击穿电压异常芯片完全筛选出来的问题，提出了一种基于差值比较法的芯片ESD二极管工艺缺陷检测方法，以筛选出ESD二极管导通电压或击穿电压异常的芯片。
本发明的技术方案为：基于差值比较法的芯片ESD二极管工艺缺陷检测方法，包括以下步骤：
S1、在待测芯片的VDD端口内部连接一个反向ESD二极管M1以及5个正向ESD二极管M2-M6。
S2、在待测芯片的VDD端口接入电压Vd1，保持待测芯片的其余端口开路，电源限流Ilimit。
S3、判断待测芯片电流是否超过电源限流值Ilimit，若是则记录芯片电流值Id1m并进入步骤S5，否则进入步骤S4。
S4、将芯片电流超过电源限流值Ilimit的待测芯片归入失效芯片集合BIN3。
S5、在待测芯片的VDD端口接入电压Vd2，并记录芯片电流值Id2m。
S6、根据芯片电流值Id1m和Id2m计算电流差值ΔId。
S7、判断电流差值ΔId是否在预设标准值范围内，若是则进入步骤S8，否则进入步骤S9。
S8、将电流差值ΔId在预设标准值范围内的待测芯片归入合格芯片集合BIN1。
S9、将电流差值ΔId不在预设标准值范围内的待测芯片归入失效芯片集合BIN2。
进一步地，步骤S1中正向ESD二极管M2-M6按照阴极-阳极的形式依次串联，正向ESD二极管M2的阳极以及反向ESD二极管M1的阴极均与待测芯片的VDD端口连接，正向ESD二极管M6的阴极以及反向ESD二极管M1的阳极均接地。
进一步地，步骤S6中电流差值ΔId的计算公式为：
ΔId＝ΔId2-ΔId1＝(Id2a-Id2m)-(Id1a-Id1m)
其中ΔId1表示第一中间电流差值，ΔId2表示第二中间电流差值，Id1a表示系统设置的芯片标准件在电压Vd1时的测试值，Id2a表示系统设置的芯片标准件在电压Vd2时的测试值。
进一步地，步骤S7中电流差值ΔId的预设标准值范围为：Ilow<ΔId<Ihigh，其中Ilow表示预设的卡控门限最小值，Ihigh表示预设的卡控门限最大值。
进一步地，合格芯片集合BIN1为ESD二极管导通电压或击穿电压在正常范围内的芯片集合，失效芯片集合BIN2为ESD二极管导通电压或击穿电压低于或高于标准值的芯片集合，失效芯片集合BIN3为端口特性异常的芯片集合。
本发明的有益效果是：
(1)本发明采用的差值法可以显著遏制芯片量产测试的正常波动对于量产测试的干扰作用，有效拦截了ESD二极管导通电压或击穿电压异常的芯片。
(2)本发明采用两点IV的测试方法，测试速度快，测试环境简单。
附图说明
图1所示为本发明实施例提供的基于差值比较法的芯片ESD二极管工艺缺陷检测方法流程图。
图2所示为本发明实施例提供的待测芯片端口示意图。
图3所示为本发明实施例提供的性能正常与异常的ESD二极管IV曲线示意图。
具体实施方式
现在将参考附图来详细描述本发明的示例性实施方式。应当理解，附图中示出和描述的实施方式仅仅是示例性的，意在阐释本发明的原理和精神，而并非限制本发明的范围。
本发明实施例提供了一种基于差值比较法的芯片ESD二极管工艺缺陷检测方法，如图1所示，包括以下步骤S1～S9：
S1、在待测芯片的VDD端口内部连接一个反向ESD二极管M1以及5个正向ESD二极管M2-M6。
本发明实施例中，待测芯片以图2所示的芯片为例，共有12个管脚，其中PIN2管脚作为输入端口RFIN，PIN8管脚作为输出端口RFOUT，PIN11管脚作为VDD端口。将VDD端口作为待测端口，在其内部连接一个反向ESD二极管M1以及5个正向ESD二极管M2-M6。
本发明实施例中，如图2所示，正向ESD二极管M2-M6按照阴极-阳极的形式依次串联，正向ESD二极管M2的阳极以及反向ESD二极管M1的阴极均与待测芯片的VDD端口连接，正向ESD二极管M6的阴极以及反向ESD二极管M1的阳极均接地。
当待测端口加上不同的电压时，由于ESD二极管工艺缺陷会导致其导通电压或击穿电压降低，造成二极管提前开启或者击穿，会得到如图3所示的IV曲线图，基于此原理即可筛选出ESD二极管性能异常的芯片。
S2、在待测芯片的VDD端口接入电压Vd1，保持待测芯片的其余端口开路，电源限流Ilimit。
S3、判断待测芯片电流是否超过电源限流值Ilimit，若是则记录芯片电流值Id1m并进入步骤S5，否则进入步骤S4。
S4、将芯片电流超过电源限流值Ilimit的待测芯片归入失效芯片集合BIN3。
S5、在待测芯片的VDD端口接入电压Vd2，并记录芯片电流值Id2m。
S6、根据芯片电流值Id1m和Id2m计算电流差值ΔId。
如图3所示，电流差值ΔId的计算公式为：
ΔId＝ΔId2-ΔId1＝(Id2a-Id2m)-(Id1a-Id1m)
其中ΔId1表示第一中间电流差值，ΔId2表示第二中间电流差值，Id1a表示系统设置的芯片标准件在电压Vd1时的测试值，Id2a表示系统设置的芯片标准件在电压Vd2时的测试值。
S7、判断电流差值ΔId是否在预设标准值范围内，若是则进入步骤S8，否则进入步骤S9。
本发明实施例中，电流差值ΔId的预设标准值范围为：Ilow<ΔId<Ihigh，其中Ilow表示预设的卡控门限最小值，Ihigh表示预设的卡控门限最大值。
S8、将电流差值ΔId在预设标准值范围内的待测芯片归入合格芯片集合BIN1。
S9、将电流差值ΔId不在预设标准值范围内的待测芯片归入失效芯片集合BIN2。
本发明实施例中，合格芯片集合BIN1为ESD二极管导通电压或击穿电压在正常范围内的芯片集合，失效芯片集合BIN2为ESD二极管导通电压或击穿电压低于或高于标准值的芯片集合，失效芯片集合BIN3为端口特性异常的芯片集合。
本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (5)

1.基于差值比较法的芯片ESD二极管工艺缺陷检测方法，其特征在于，包括以下步骤：
S1、在待测芯片的VDD端口内部连接一个反向ESD二极管M1以及5个正向ESD二极管M2-M6；
S2、在待测芯片的VDD端口接入电压Vd1，保持待测芯片的其余端口开路，电源限流Ilimit；
S3、判断待测芯片电流是否超过电源限流值Ilimit，若是则记录芯片电流值Id1m并进入步骤S5，否则进入步骤S4；
S4、将芯片电流超过电源限流值Ilimit的待测芯片归入失效芯片集合BIN3；
S5、在待测芯片的VDD端口接入电压Vd2，并记录芯片电流值Id2m；
S6、根据芯片电流值Id1m和Id2m计算电流差值ΔId；
S7、判断电流差值ΔId是否在预设标准值范围内，若是则进入步骤S8，否则进入步骤S9；
S8、将电流差值ΔId在预设标准值范围内的待测芯片归入合格芯片集合BIN1；
S9、将电流差值ΔId不在预设标准值范围内的待测芯片归入失效芯片集合BIN2。
2.根据权利要求1所述的芯片ESD二极管工艺缺陷检测方法，其特征在于，所述步骤S1中正向ESD二极管M2-M6按照阴极-阳极的形式依次串联，所述正向ESD二极管M2的阳极以及反向ESD二极管M1的阴极均与待测芯片的VDD端口连接，所述正向ESD二极管M6的阴极以及反向ESD二极管M1的阳极均接地。
3.根据权利要求1所述的芯片ESD二极管工艺缺陷检测方法，其特征在于，所述步骤S6中电流差值ΔId的计算公式为：
ΔId＝ΔId2-ΔId1＝(Id2a-Id2m)-(Id1a-Id1m)
其中ΔId1表示第一中间电流差值，ΔId2表示第二中间电流差值，Id1a表示系统设置的芯片标准件在电压Vd1时的测试值，Id2a表示系统设置的芯片标准件在电压Vd2时的测试值。
4.根据权利要求1所述的芯片ESD二极管工艺缺陷检测方法，其特征在于，所述步骤S7中电流差值ΔId的预设标准值范围为：Ilow<ΔId<Ihigh，其中Ilow表示预设的卡控门限最小值，Ihigh表示预设的卡控门限最大值。
5.根据权利要求1所述的芯片ESD二极管工艺缺陷检测方法，其特征在于，所述合格芯片集合BIN1为ESD二极管导通电压或击穿电压在正常范围内的芯片集合，所述失效芯片集合BIN2为ESD二极管导通电压或击穿电压低于或高于标准值的芯片集合，所述失效芯片集合BIN3为端口特性异常的芯片集合。
CN202011049190.8A 2020-09-29 2020-09-29 基于差值比较法的芯片esd二极管工艺缺陷检测方法 Active CN112275667B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011049190.8A CN112275667B (zh) 2020-09-29 2020-09-29 基于差值比较法的芯片esd二极管工艺缺陷检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011049190.8A CN112275667B (zh) 2020-09-29 2020-09-29 基于差值比较法的芯片esd二极管工艺缺陷检测方法

Publications (2)

Publication Number Publication Date
CN112275667A true CN112275667A (zh) 2021-01-29
CN112275667B CN112275667B (zh) 2022-07-08

Family

ID=74421616

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011049190.8A Active CN112275667B (zh) 2020-09-29 2020-09-29 基于差值比较法的芯片esd二极管工艺缺陷检测方法

Country Status (1)

Country Link
CN (1) CN112275667B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113567842A (zh) * 2021-09-26 2021-10-29 成都嘉纳海威科技有限责任公司 一种基于梯度自校验的芯片筛选方法
CN113687995A (zh) * 2021-10-27 2021-11-23 成都嘉纳海威科技有限责任公司 一种基于神经网络的芯片筛测方法
CN113945824A (zh) * 2021-09-26 2022-01-18 成都嘉纳海威科技有限责任公司 一种射频芯片筛测方法
CN113945823A (zh) * 2021-09-26 2022-01-18 成都嘉纳海威科技有限责任公司 一种芯片潜在缺陷检测方法
CN114171422A (zh) * 2022-02-11 2022-03-11 浙江里阳半导体有限公司 半导体器件的制造方法及其蒸镀缺陷的检测方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW503499B (en) * 2001-05-28 2002-09-21 Taiwan Semiconductor Mfg Chip screening method for reducing the defectiveness rate by dynamic voltage stressing
US20070297105A1 (en) * 2006-06-23 2007-12-27 Brennan Ciaran J Active ESD Protection
CN104020407A (zh) * 2013-03-01 2014-09-03 深圳市海洋王照明工程有限公司 一种集成电路静电防护性能的测试方法
CN108231619A (zh) * 2018-01-22 2018-06-29 无锡昌德微电子股份有限公司 用于功率半导体芯片的检测方法
CN108519541A (zh) * 2018-04-23 2018-09-11 珠海深圳清华大学研究院创新中心 一种检测电路及检测设备
CN109975689A (zh) * 2019-03-28 2019-07-05 华东师范大学 一种集成电路io特性智能测试仪
WO2020073426A1 (zh) * 2018-10-08 2020-04-16 惠科股份有限公司 芯片异常检测电路及芯片异常检测装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW503499B (en) * 2001-05-28 2002-09-21 Taiwan Semiconductor Mfg Chip screening method for reducing the defectiveness rate by dynamic voltage stressing
US20070297105A1 (en) * 2006-06-23 2007-12-27 Brennan Ciaran J Active ESD Protection
CN104020407A (zh) * 2013-03-01 2014-09-03 深圳市海洋王照明工程有限公司 一种集成电路静电防护性能的测试方法
CN108231619A (zh) * 2018-01-22 2018-06-29 无锡昌德微电子股份有限公司 用于功率半导体芯片的检测方法
CN108519541A (zh) * 2018-04-23 2018-09-11 珠海深圳清华大学研究院创新中心 一种检测电路及检测设备
WO2020073426A1 (zh) * 2018-10-08 2020-04-16 惠科股份有限公司 芯片异常检测电路及芯片异常检测装置
CN109975689A (zh) * 2019-03-28 2019-07-05 华东师范大学 一种集成电路io特性智能测试仪

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113567842A (zh) * 2021-09-26 2021-10-29 成都嘉纳海威科技有限责任公司 一种基于梯度自校验的芯片筛选方法
CN113945824A (zh) * 2021-09-26 2022-01-18 成都嘉纳海威科技有限责任公司 一种射频芯片筛测方法
CN113945823A (zh) * 2021-09-26 2022-01-18 成都嘉纳海威科技有限责任公司 一种芯片潜在缺陷检测方法
CN113945824B (zh) * 2021-09-26 2023-12-22 成都嘉纳海威科技有限责任公司 一种射频芯片筛测方法
CN113945823B (zh) * 2021-09-26 2024-04-09 成都嘉纳海威科技有限责任公司 一种芯片潜在缺陷检测方法
CN113687995A (zh) * 2021-10-27 2021-11-23 成都嘉纳海威科技有限责任公司 一种基于神经网络的芯片筛测方法
CN113687995B (zh) * 2021-10-27 2022-01-04 成都嘉纳海威科技有限责任公司 一种基于神经网络的芯片筛测方法
CN114171422A (zh) * 2022-02-11 2022-03-11 浙江里阳半导体有限公司 半导体器件的制造方法及其蒸镀缺陷的检测方法
CN114171422B (zh) * 2022-02-11 2022-06-03 浙江里阳半导体有限公司 半导体器件的制造方法及其蒸镀缺陷的检测方法

Also Published As

Publication number Publication date
CN112275667B (zh) 2022-07-08

Similar Documents

Publication Publication Date Title
CN112275667B (zh) 基于差值比较法的芯片esd二极管工艺缺陷检测方法
Li et al. Fault detection for linear analog IC-the method of short-circuit admittance parameters
US6807507B2 (en) Electrical over stress (EOS) monitor
KR100228322B1 (ko) 반도체 집적회로의 검사방법
CN112630621B (zh) 一种引脚短路检测电路及检测方法
CN101986167B (zh) 一种三极管快捷识别分档的方法
CN100395555C (zh) Cmos电路的闩锁效应测试方法
US6876218B1 (en) Method for accurate output voltage testing
CN117648892A (zh) 一种利用ai动态调节老化测试参数的方法及系统
US5343479A (en) Semiconductor integrated circuit having therein circuit for detecting abnormality of logical levels outputted from input buffers
CN219512353U (zh) 一种射频芯片检测电路
US20140107961A1 (en) Testing method and testing system for semiconductor element
CN114210605B (zh) 碳化硅功率半导体器件测试方法
KR20140131605A (ko) 번인 보드의 테스트 시스템
JP6091393B2 (ja) 半導体装置
WO2022179031A1 (zh) 复合测试机及其使用方法
CN115684997A (zh) 一种压接封装功率器件短路耐受能力测试及评估方法
JP4945403B2 (ja) 半導体集積回路の故障箇所推定装置
Yan et al. Research on chip test method for improving test quality
CN113945824A (zh) 一种射频芯片筛测方法
Brodbeck et al. Influence of the device package on the results of CDM tests-consequences for tester characterization and test procedure
CN111257677B (zh) 一种电磁脉冲干扰测试方法及系统
Smedes et al. Characterization methods to replicate EOS fails
CN111103527B (zh) 一种芯片端口的抗雷击检测方法
KR20050118767A (ko) 집적회로의 핀간 결함 측정방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant