CN114171422A - 半导体器件的制造方法及其蒸镀缺陷的检测方法 - Google Patents
半导体器件的制造方法及其蒸镀缺陷的检测方法 Download PDFInfo
- Publication number
- CN114171422A CN114171422A CN202210126894.3A CN202210126894A CN114171422A CN 114171422 A CN114171422 A CN 114171422A CN 202210126894 A CN202210126894 A CN 202210126894A CN 114171422 A CN114171422 A CN 114171422A
- Authority
- CN
- China
- Prior art keywords
- voltage
- semiconductor device
- value
- actual
- voltage point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 85
- 238000000034 method Methods 0.000 title claims abstract description 44
- 230000007547 defect Effects 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000007740 vapor deposition Methods 0.000 title claims description 28
- 229910052751 metal Inorganic materials 0.000 claims abstract description 51
- 239000002184 metal Substances 0.000 claims abstract description 51
- 238000001704 evaporation Methods 0.000 claims abstract description 49
- 230000008020 evaporation Effects 0.000 claims abstract description 47
- 230000002457 bidirectional effect Effects 0.000 claims abstract description 34
- 238000001514 detection method Methods 0.000 claims abstract description 23
- 230000008859 change Effects 0.000 claims description 35
- 230000015556 catabolic process Effects 0.000 claims description 21
- 238000012216 screening Methods 0.000 claims description 8
- 239000007858 starting material Substances 0.000 claims description 5
- 238000007689 inspection Methods 0.000 claims description 3
- 238000009864 tensile test Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 description 10
- 238000004458 analytical method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 238000007747 plating Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004519 grease Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000001883 metal evaporation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
一种半导体器件的制造方法及其蒸镀缺陷的检测方法，包括确定器件在工作电压之间的第一实际工作电压点和第二实际工作电压点，并确定合适的标准电压变化值，由于半导体器件在工作电压中两个电压点之间的电流变化的斜率与蒸镀金属层的电阻大小对应，并且，两个工作电压点之间的电流变化斜率和两个工作电压的变化大小成正比关系，所以，可以通过这两个电压点的变化是否在正常工作范围，来推测出蒸镀金属值VR是否正常。这种蒸镀缺陷的检测方法，能够用于双向TVS蒸镀电极的检测，不限定器件是否需要顺向导通的条件，能够在器件制作过程中对每一个器件进行检测，检测效率高，进行检测的同时不会影响生产效率。
Description
技术领域
本发明涉及半导体制造领域，具体涉及一种半导体器件的制造方法及其蒸镀缺陷的检测方法。
背景技术
蒸镀，是指在真空条件下，采用一定的加热蒸发方式蒸发镀膜材料（或称膜料）并使之气化，粒子飞至基片表面凝聚成膜的工艺方法。蒸镀是使用较早、用途较广泛的气相沉积技术，具有成膜方法简单、薄膜纯度和致密性高、膜结构和性能独特等优点。在半导体的蒸镀制程中，蒸镀用于连接半导体跟金属，以便后续封装可以打线或者是连接铜片，但是蒸镀过程中是否存在缺陷通常没法判断，目前的蒸镀设备质量规格不一，好的蒸镀设备可以控制水气，灌入惰性气体排出水气，以及设备真空温度控制等等，但是好的蒸镀设备也仅仅只能尽量提高蒸镀设备的性能，但是所蒸镀完成的半导体本体与所接触的金属层之间还是会出现接触不良或连接不良的问题，即该半导体蒸镀中存在缺陷。
一般蒸镀不良是因为矽的PN层表面有其他物质，导致金属无法与矽PN层结合紧密，其他物质如油脂、不明物质的颗粒，甚至是蒸镀制程的温度设定不佳，抽真空等时间不够等造成有空洞。目前，针对蒸镀不良的检测只能通过抽检或者外观检测，或类似使用拉力测试来确定金属层是否蒸镀牢靠，如果只是外观的不良还可以通过观察检测的方式排除，但是如果外观正常，但内部接触不良的情况，只能针对整片芯片进行抽检进行拉力测试，这种方法由于有破坏动作，所以被测试的芯片都会报废，所以并不能100%的对每片芯片进行测试，使得这种方式效率非常低下，而且检测结果的精确度也低。现有技术中还有提出一种能够通过利用二极管导通电压的方式来计算等效的电阻作为检测的方法，虽然这种方式能够在生产线中100%的对每个芯片进行检测，但是这种方法并不能应用在双向TVS（Transient Voltage Suppressor，瞬态二极管）的产品检测中。
因此，蒸镀金属良率影响着半导体器件的生产良率，对半导体器件应用有至关重要的影响，但是至今没有一种有效的能够应用在双向TVS的蒸镀金属的检测方法，以提高TVS产品的出产良率，从而提高应用性能。
发明内容
本发明主要解决的技术问题是提供一种半导体器件蒸镀缺陷的检测方法，能够应用在双向TVS的检测中，提高TVS产品的出产良率，从而提高应用性能。
根据第一方面，一种实施例中提供一种半导体器件蒸镀缺陷的检测方法，包括：
在半导体器件的实际工作电压范围中确定第一实际工作电压点和第二实际工作电压点，其中，所述第一实际工作电压点大于所述第二实际工作电压点；
确定第一实际工作电压点和第二实际工作电压点之间的标准电压变化值，并计算第一实际工作电压点和第二实际工作电压点的差值，将所述差值与所述标准电压变化值进行比较；
根据所述差值与所述标准电压变化值的大小关系判定所述半导体器件是否存在蒸镀缺陷问题。
可选的，确定第一实际工作电压点包括：
获取所述半导体器件的峰值脉冲电流IPP值；
通过在所述半导体器件上施加所述峰值脉冲电流IPP值时，所测得的电压值设定为所述第一实际工作电压点。
可选的，确定第二实际工作电压点包括：
获取所述半导体器件的脉冲直流电流IT值；
通过在所述半导体器件上施加所述脉冲直流电流IT值时，所测得的电压值设定为所述第二实际工作电压点。
可选的，确定第一实际工作电压点和第二实际工作电压点的标准电压变化值包括：
获取所述半导体器件的最大反向漏电流IR值；
通过在所述半导体器件上施加所述最大反向漏电流IR值时，所测得的电压值设定为所述标准电压变化值。
可选的，确定第一实际工作电压点和第二实际工作电压点的标准电压变化值包括：
获取已确认为蒸镀良好的同型号的半导体器件；
获取所述同型号的半导体器件对应的第一实际工作电压点和第二实际工作电压点的对应差值，将所述对应差值作为所述标准电压变化值。
可选的，根据所述差值与所述标准电压变化值的大小关系判定所述半导体器件是否存在蒸镀缺陷问题，包括：
当所述差值大于所述标准电压变化值时，判定所述半导体器件存在蒸镀缺陷问题。
可选的，判定所述半导体器件存在蒸镀缺陷问题之后，还包括：
观测所述半导体器件的蒸镀金属层中是否存在接触不规则现象；
确定蒸镀金属原材料中的掺杂情况。
可选的，观测所述半导体器件的蒸镀金属层中是否存在接触不规则现象之后，还包括：
对所述半导体器件中的芯片和蒸镀金属接触层进行拉力测试。
根据第二方面，一种实施例中提供一种半导体器件的制造方法，包括：
通过蒸镀的方式在双向二极管芯片的两个电极上蒸镀金属层，形成双向二极管器件；
将具有蒸镀缺陷问题的双向二极管器件筛除；
保留不具有蒸镀缺陷的双向二极管器件进行塑封包装。
可选的，将具有蒸镀缺陷问题的双向二极管器件筛除，包括：
确定所述双向二极管器件的实际的击穿电压和实际的钳位电压；
比较实际的击穿电压和实际的钳位电压的差值与最高工作电压的关系；
根据所述差值与所述最高工作电压的大小关系判定所述双向二极管器件是否存在蒸镀缺陷问题。
依据上述实施例中半导体器件的制造方法及其蒸镀缺陷的检测方法，由于稳压二极管器件在工作时，两个工作电压点之间的电流变化斜率和两个工作电压的变化大小成正比关系，所以预设器件在工作电压之间的第一实际工作电压点和第二实际工作电压点，确定这两个电压点的变化是否在标准电压变化值内，可以确定这两个电压之间的电流变化斜率是否正常，从而能够推测出蒸镀金属值VR是否正常。这种蒸镀缺陷的检测方法，能够用于双向TVS蒸镀电极的检测，不限定器件是否需要顺向导通的条件，能够在器件制作过程中对每一个器件进行检测，检测效率高，进行检测的同时不会影响生产效率。
附图说明
图1为本发明一实施例中提供的单向二极管器件的伏安特性曲线示意图；
图2为本发明一实施例中提供的双向二极管器件的伏安特性曲线示意图；
图3为本发明一实施例中提供的单向二极管器件的等效电路示意图；
图4为本发明一实施例中提供的单向二极管器件的等效电路示意图；
图5为本发明一实施例中提供的半导体器件的产品规格要求示意表；
图6为本发明一实施例中提供的半导体器件蒸镀金属检测流程示意图。
具体实施方式
下面通过具体实施方式结合附图对本发明作进一步详细说明。其中不同实施方式中类似元件采用了相关联的类似的元件标号。在以下的实施方式中，很多细节描述是为了使得本申请能被更好的理解。然而，本领域技术人员可以毫不费力的认识到，其中部分特征在不同情况下是可以省略的，或者可以由其他元件、材料、方法所替代。在某些情况下，本申请相关的一些操作并没有在说明书中显示或者描述，这是为了避免本申请的核心部分被过多的描述所淹没，而对于本领域技术人员而言，详细描述这些相关操作并不是必要的，他们根据说明书中的描述以及本领域的一般技术知识即可完整了解相关操作。
另外，说明书中所描述的特点、操作或者特征可以以任意适当的方式结合形成各种实施方式。同时，方法描述中的各步骤或者动作也可以按照本领域技术人员所能显而易见的方式进行顺序调换或调整。因此，说明书和附图中的各种顺序只是为了清楚描述某一个实施例，并不意味着是必须的顺序，除非另有说明其中某个顺序是必须遵循的。
本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本申请所说“连接”、“联接”，如无特别说明，均包括直接和间接连接（联接）。
经分析可知，参考图1和图2，其中图1是单向TVS的电气特性曲线图，其中，VF是正向导通电压；IFM为正向导通电流；VC为钳位电压；VBR为击穿电压；VRWM为最高工作电压；IR为漏电流；IT为脉冲直流电流；IPP为峰值脉冲电流。图2是双向TVS的电气特性曲线图，其中，VC为钳位电压；VBR为击穿电压；VRWM为最高工作电压；IR为漏电流；IT为脉冲直流电流；IPP为峰值脉冲电流。由于单向TVS的结构特征使得单向TVS的伏安特性曲线中具有正向导通电压和正向导通电流，从而单向TVS可以通过顺向导通的VF的方式检测缺陷不良。然而，由于双向TVS的伏安特性曲线中上下两个方向都没有顺向导通电压，因此无法适用利用二极管导通电压的方式来计算等效电阻作为双向TVS中蒸镀缺陷的检测方法。由此可知，目前还没有一种能够有效检测双向TVS蒸镀缺陷的检测方法。
在单向TVS元件中，例如在单向稳压二极管器件中，包含有蒸镀金属以及PN结二极管，因此蒸镀金属层之后的等效电路为图3所示，相当于是一个电阻R和一个PN结二极管D串联，则对应的，蒸镀金属之后其等效电阻电路图相当于两个电阻串联，可以参考图4中的二极管D的电压源等效图。当R的电阻极大时，D的电压可以忽略。此时D的电压实质上是PN结二极管D的实际工作电压，结合图2，可知，IT对应的电压点既是VBR的点。又可知，VRD=VD+VR，VRD为该稳压二极管整体电压，VD为VBR，VR为蒸镀金属R对应的电压，也就是VRD=VBR+VR。
可知，在实际中，无论是单向还是双向稳压二极管器件，每个稳压二极管器件在实际工作中的VBR可能都不相同。如果每个稳压二极管器件中的电极蒸镀都是良好的，则斜率将是一定的，但是如果电极蒸镀中存在蒸镀缺陷不良的情况，蒸镀金属R的电阻会变大，即VR会变大。因此，在本发明中，先通过IT测得实际VBR，通过VRD -VBR=VR，如果VR过大，蒸镀不良的几率也越大。但是蒸镀金属的材料原料的不良也会导致VR过大，也就是说，会出现蒸镀金属的材料原料的不良导致VR过大的情况，例如蒸镀金属的材料是纯铝，当纯铝的原材料中掺杂有其他导电不良颗粒过多时，也可能会出现使VR过大的情况，所以此种方法只能将有疑虑的器件排查出来，然后还需进一步的做判断。
因此，可以将每个稳压二极管器件的不良曲率表示出来，可知，无论是单向还是双向的稳压二极管器件中，稳压二极管器件实际工作时，由于稳压二极管工作在击穿电压和钳位电压之间，在这个区间电流变化很大，电压变化一点点。因此，如果每个稳压二极管器件的蒸镀中无缺陷，则会使得其在实际工作时，击穿电压和钳位电压之间的电流变化斜率是相同的，相反地，如果每个稳压二极管器件的蒸镀金属层中有缺陷，那么其在实际工作时，击穿电压和钳位电压之间的电流变化斜率是就会有所偏差。因此，可以通过判断每个稳压二极管工作电压的斜率，是否在正常范围内，即可判定其蒸镀金属VR值是否过大，从而判断蒸镀金属中是否存在缺陷。也就是说，可以通过稳压二极管器件的工作电压中两个电压之间的电流变化的斜率的关系来判断蒸镀金属的阻值。因此， VRD -VBR之后的VR过大，这代表蒸镀金属层的阻值过大，所以推测蒸镀不良的几率就很大，从而将此片晶圆挑出作进一步分析检测。
可知，稳压二极管器件在工作时，两个工作电压点之间的电流变化斜率和两个工作电压的变化大小成正比关系，所以只需要预设器件在工作电压之间的两个电压点，确定这两个电压点的变化是否在标准电压变化值内，可以确定这两个电压之间的电流变化斜率是否正常，从而能够推测出蒸镀金属值VR是否正常。
本发明实施例中，选择两个电压点分别是实际的击穿电压点和钳位电压点，由于击穿电压和钳位电压之间的电流变化的斜率和实际击穿电压和钳位电压变化成正比关系，所以只需要确定器件实际的击穿电压和钳位电压变化是否在标准电压变化值内，即可知道击穿电压和钳位电压之间的电流变化的斜率是否正常。由于器件规格上有对器件的规格参数进行标注，所以通过峰值脉冲电流IPP测得钳位电压VPP的值，通过脉冲直流电流IT测得VBR，标准电压变化值为最高工作电压VRWM，因此，如果VPP-VBR＞VRWM，则将判定该器件具有蒸镀不良疑虑，将该器件挑出作进一步分析检测即可。这种蒸镀缺陷的检测方法，能够用于双向TVS蒸镀电极的检测，不限定器件是否需要顺向导通的条件，能够在器件制作过程中对每一个器件进行检测，检测效率高，进行检测的同时不会影响生产效率。
请参考图6，本实施例提供一种半导体器件蒸镀缺陷的检测方法，包括：
步骤1，在待测的半导体器件的实际工作电压范围中确定第一实际工作电压点和第二实际工作电压点。
本实施例中，待测的半导体器件可以是在生产线上的双向稳压二极管器件、ESD（Electro-Static discharge，静电阻抗器件）等二极管防护器件。该半导体器件包含有芯片和蒸镀在芯片电机上的蒸镀金属层。
理论上半导体器件工作在击穿电压和钳位电压之间，所以第一实际工作电压点和第二实际工作电压点的取值应在击穿电压和钳位电压之间进行选择，选择合适的两个电压点即可。由于实际工作时由于半导体器件蒸镀工艺的原因使其蒸镀金属层的蒸镀状态有所区别，所以，需要得到半导体器件具有实际工作的电压区间，也就在实际的击穿电压和实际的钳位电压之间选择合适的电压点，第一实际工作电压点和第二实际工作电压点的取值也应是实际的电压取值。
本实施例中，首先获取该半导体器件的峰值脉冲电流IPP值，然后通过在该半导体器件上施加该峰值脉冲电流IPP值，将施加该峰值脉冲电流IPP值时所测得的电压值设定为该第一实际工作电压点，这样使得第一实际工作电压为该半导体器件实质上是真实的钳位电压值。
本实施例中，首先获取该半导体器件的脉冲直流电流IT值，然后通过在该半导体器件上施加该脉冲直流电流IT值，将施加该脉冲直流电流IT值时所测得的电压值设定为该第二实际工作电压点，这样使得第二实际工作电压点为该半导体器件实质上是真实的击穿电压值。由于这两个值比较容易得到，例如图5所示的产品规格要求表中，各个产品的峰值脉冲电流IPP值和脉冲直流电流IT均已给出，只需在该规格要求表中查找对应的峰值脉冲电流IPP值和脉冲直流电流IT值即可，因此以这种方式得到的两个值分别作为第一实际工作电压点和第二实际工作电压点可靠性高。
步骤2，确定第一实际工作电压点和第二实际工作电压点之间的标准电压变化值，并计算第一实际工作电压点和第二实际工作电压点的差值，将该差值与该标准电压变化值进行比较。
本实施例中，首先获取该半导体器件的最大反向漏电流IR值，然后通过在该半导体器件上施加该最大反向漏电流IR值时，所测得的电压值设定为该标准电压变化值。最大反向漏电流IR值也可以通过规格要求表中的数据进行查找，例如图5所示的产品规格要求表中给出的数据示例中IR值。
一些实施例中，可以通过获取已确认为蒸镀良好的同型号的半导体器件，然后再获取该同型号的半导体器件对应的第一实际工作电压点和第二实际工作电压点的对应差值，将该对应差值作为该标准电压变化值。也就是说可以通过经验先确定一个第一实际工作电压点和第二实际工作电压之间合适的标准电压变化值，以此标准电压变化值与待测半导体器件的第一实际工作电压点和第二实际工作电压的变化差值进行比较。
步骤3，根据该差值与该标准电压变化值的大小关系判定该半导体器件是否存在蒸镀缺陷问题。
本实施例中，如果该差值大于该标准电压变化值，则可以判定该半导体器件存在蒸镀缺陷问题。由前述分析可知，半导体器件在工作电压中两个电压点之间的电流变化的斜率与蒸镀金属层的电阻大小对应，并且，两个工作电压点之间的电流变化斜率和两个工作电压的变化大小成正比关系，所以，可以通过这两个电压点的变化是否在正常工作范围，来推测出蒸镀金属值VR是否正常。
本实施例中，由于器件规格上有对器件的规格参数进行标注，所以通过峰值脉冲电流IPP测得钳位电压VPP的值为第一实际工作电压点，通过脉冲直流电流IT测得VBR的值为第一实际工作电压点，可以预设合理电压范围为最大反向漏电流IR对应的最高工作电压VRWM，因此，如果有VPP-VBR＞VRWM，则将判定该器件具有蒸镀不良疑虑。
本实施例中，判定该半导体器件存在蒸镀缺陷问题之后，将挑出的半导体器件挑出作进一步分析检测即可。分析的方式可以是：观测该半导体器件的蒸镀金属层中是否存在接触不规则现象。一些较为明显的接触不良可以通过观察的方式将有蒸镀不良缺陷的芯片筛除。
还可以是：确定蒸镀金属原材料中的掺杂情况。由于如果蒸镀金属原材料中掺杂有其他导电不良的颗粒物的话，也可能会出现VPP-VBR过大的情况，所以要确认一下是否是蒸镀金属原材料的问题，一般蒸镀金属原材料的导电属性通过常规材料和电阻的关系即可确定。如果仅是因为蒸镀金属原材料的问题，可以不筛除，让该半导体器件或者对应的晶圆继续下一个制造流程中。
观测该半导体器件的蒸镀金属层中是否存在接触不规则现象之后或者确定蒸镀金属原材料中的掺杂情况之后，还包括步骤：对该半导体器件中的芯片和蒸镀金属接触层进行拉力测试。拉力测试是绝对能检测蒸镀是否良好的方式，使用一定强度的拉力对蒸镀金属层进行拉扯，以判断该蒸镀金属层是否牢靠，从而判定待测半导体器件是否存在蒸镀金属层接触不良的情况。
本实施例中还提供一种半导体器件的制造方法，具体为在双向二极管器件的制造中，通过蒸镀的方式在双向二极管芯片的两个电极上蒸镀金属层，形成双向二极管器件，将具有蒸镀缺陷问题的双向二极管器件筛除，其中筛除的方法为：确定该双向二极管器件的实际的击穿电压和实际的钳位电压，然后比较实际的击穿电压和实际的钳位电压的差值与最高工作电压的关系，实际的击穿电压和实际的钳位电压的差值大于该最高工作电压则可以判定该双向二极管器件存在蒸镀缺陷问题，将有问题的筛除，没有问题的双向二极管器件进行下一制造程序，例如进行塑封包装形成完整的良品器件。
通过上述的方法将VPP-VBR＞VRWM的器件筛除，可以快速的从每一个半导体器件中筛除具有蒸镀不良疑虑的器件，其余没有疑虑的器件可以继续顺利的进行下一制造环节，不限定器件是否需要顺向导通的条件，能够用于双向TVS蒸镀电极的检测，检测效率高，进行检测的同时不会影响生产效率，这样生产得到的半导体器件的良品率会更高，对于实际应用非常有意义。
以上应用了具体个例对本发明进行阐述，只是用于帮助理解本发明，并不用以限制本发明。对于本发明所属技术领域的技术人员，依据本发明的思想，还可以做出若干简单推演、变形或替换。
Claims (10)
1.一种半导体器件蒸镀缺陷的检测方法，其特征在于，包括：
在半导体器件的实际工作电压范围中确定第一实际工作电压点和第二实际工作电压点，其中，所述第一实际工作电压点大于所述第二实际工作电压点；
确定第一实际工作电压点和第二实际工作电压点之间的标准电压变化值，并计算第一实际工作电压点和第二实际工作电压点的差值，将所述差值与所述标准电压变化值进行比较；
根据所述差值与所述标准电压变化值的大小关系判定所述半导体器件是否存在蒸镀缺陷问题。
2.如权利要求1所述的检测方法，其特征在于，确定第一实际工作电压点包括：
获取所述半导体器件的峰值脉冲电流IPP值；
通过在所述半导体器件上施加所述峰值脉冲电流IPP值时，所测得的电压值设定为所述第一实际工作电压点。
3.如权利要求1或2所述的检测方法，其特征在于，确定第二实际工作电压点包括：
获取所述半导体器件的脉冲直流电流IT值；
通过在所述半导体器件上施加所述脉冲直流电流IT值时，所测得的电压值设定为所述第二实际工作电压点。
4.如权利要求3所述的检测方法，其特征在于，确定第一实际工作电压点和第二实际工作电压点的标准电压变化值包括：
获取所述半导体器件的最大反向漏电流IR值；
通过在所述半导体器件上施加所述最大反向漏电流IR值时，所测得的电压值设定为所述标准电压变化值。
5.如权利要求1所述的检测方法，其特征在于，确定第一实际工作电压点和第二实际工作电压点的标准电压变化值包括：
获取已确认为蒸镀良好的同型号的半导体器件；
获取所述同型号的半导体器件对应的第一实际工作电压点和第二实际工作电压点的对应差值，将所述对应差值作为所述标准电压变化值。
6.如权利要求1所述的检测方法，其特征在于，根据所述差值与所述标准电压变化值的大小关系判定所述半导体器件是否存在蒸镀缺陷问题，包括：
当所述差值大于所述标准电压变化值时，判定所述半导体器件存在蒸镀缺陷问题。
7.如权利要求6所述的检测方法，其特征在于，判定所述半导体器件存在蒸镀缺陷问题之后，还包括：
观测所述半导体器件的蒸镀金属层中是否存在接触不规则现象；
确定蒸镀金属原材料中的掺杂情况。
8.如权利要求7所述的检测方法，其特征在于，观测所述半导体器件的蒸镀金属层中是否存在接触不规则现象之后，还包括：
对所述半导体器件中的芯片和蒸镀金属接触层进行拉力测试。
9.一种半导体器件的制造方法，其特征在于，包括：
通过蒸镀的方式在双向二极管芯片的两个电极上蒸镀金属层，形成双向二极管器件；
将具有蒸镀缺陷问题的双向二极管器件筛除；
保留不具有蒸镀缺陷的双向二极管器件进行塑封包装。
10.如权利要求9所述的制造方法，其特征在于，将具有蒸镀缺陷问题的双向二极管器件筛除，包括：
确定所述双向二极管器件的实际的击穿电压和实际的钳位电压；
比较实际的击穿电压和实际的钳位电压的差值与最高工作电压的关系；
根据所述差值与所述最高工作电压的大小关系判定所述双向二极管器件是否存在蒸镀缺陷问题。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210126894.3A CN114171422B (zh) | 2022-02-11 | 2022-02-11 | 半导体器件的制造方法及其蒸镀缺陷的检测方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210126894.3A CN114171422B (zh) | 2022-02-11 | 2022-02-11 | 半导体器件的制造方法及其蒸镀缺陷的检测方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114171422A true CN114171422A (zh) | 2022-03-11 |
| CN114171422B CN114171422B (zh) | 2022-06-03 |
Family
ID=80489694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210126894.3A Active CN114171422B (zh) | 2022-02-11 | 2022-02-11 | 半导体器件的制造方法及其蒸镀缺陷的检测方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114171422B (zh) |
Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56153745A (en) * | 1980-04-28 | 1981-11-27 | Nippon Telegr & Teleph Corp <Ntt> | Method for defect evaluation on insulative thin film |
| JPS61121471A (ja) * | 1984-11-19 | 1986-06-09 | Matsushita Electric Ind Co Ltd | 薄膜集積装置の製造方法 |
| JPH06268253A (ja) * | 1993-03-10 | 1994-09-22 | Hitachi Cable Ltd | 電極付エピタキシャルウェハの製造方法および電極付エピタキシャルウェハの評価方法 |
| JP2002190390A (ja) * | 2000-10-10 | 2002-07-05 | Semiconductor Energy Lab Co Ltd | 発光装置の修理方法及び作製方法 |
| TW503499B (en) * | 2001-05-28 | 2002-09-21 | Taiwan Semiconductor Mfg | Chip screening method for reducing the defectiveness rate by dynamic voltage stressing |
| CN1874013A (zh) * | 2005-06-02 | 2006-12-06 | 鼎元光电科技股份有限公司 | 发光二极管的制法及其结构 |
| US20070181987A1 (en) * | 2004-03-09 | 2007-08-09 | Sam-Hyo Hong | Highly reliable, cost effective and thermally enhanced AuSn die-attach technology |
| CN101419270A (zh) * | 2008-12-03 | 2009-04-29 | 佛山市蓝箭电子有限公司 | 半导体三极管发生bvceo软击穿的测试方法 |
| CN104091901A (zh) * | 2014-06-24 | 2014-10-08 | 京东方科技集团股份有限公司 | 一种oled制备方法 |
| CN104465553A (zh) * | 2014-01-10 | 2015-03-25 | 立昌先进科技股份有限公司 | 一种小型化表面黏着型二极体封装元件及其制法 |
| CN106814298A (zh) * | 2017-01-20 | 2017-06-09 | 吉林麦吉柯半导体有限公司 | 二极管反向特性筛选测试方法及其应用 |
| CN108039348A (zh) * | 2018-01-17 | 2018-05-15 | 上海长园维安微电子有限公司 | 可实现高耐压的esd保护器件及其制造方法 |
| CN109244069A (zh) * | 2018-09-19 | 2019-01-18 | 深圳市心版图科技有限公司 | 瞬态电压抑制器及其制备方法 |
| CN112275667A (zh) * | 2020-09-29 | 2021-01-29 | 成都嘉纳海威科技有限责任公司 | 基于差值比较法的芯片esd二极管工艺缺陷检测方法 |
| US20210096086A1 (en) * | 2019-09-27 | 2021-04-01 | Taiwan Semiconductor Manufacturing Company Ltd. | Method for defect inspection |
| CN113871316A (zh) * | 2021-09-26 | 2021-12-31 | 浙江里阳半导体有限公司 | 半导体器件蒸镀缺陷的检测方法 |
-
2022
- 2022-02-11 CN CN202210126894.3A patent/CN114171422B/zh active Active
Patent Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56153745A (en) * | 1980-04-28 | 1981-11-27 | Nippon Telegr & Teleph Corp <Ntt> | Method for defect evaluation on insulative thin film |
| JPS61121471A (ja) * | 1984-11-19 | 1986-06-09 | Matsushita Electric Ind Co Ltd | 薄膜集積装置の製造方法 |
| JPH06268253A (ja) * | 1993-03-10 | 1994-09-22 | Hitachi Cable Ltd | 電極付エピタキシャルウェハの製造方法および電極付エピタキシャルウェハの評価方法 |
| JP2002190390A (ja) * | 2000-10-10 | 2002-07-05 | Semiconductor Energy Lab Co Ltd | 発光装置の修理方法及び作製方法 |
| TW503499B (en) * | 2001-05-28 | 2002-09-21 | Taiwan Semiconductor Mfg | Chip screening method for reducing the defectiveness rate by dynamic voltage stressing |
| US20070181987A1 (en) * | 2004-03-09 | 2007-08-09 | Sam-Hyo Hong | Highly reliable, cost effective and thermally enhanced AuSn die-attach technology |
| CN1874013A (zh) * | 2005-06-02 | 2006-12-06 | 鼎元光电科技股份有限公司 | 发光二极管的制法及其结构 |
| CN101419270A (zh) * | 2008-12-03 | 2009-04-29 | 佛山市蓝箭电子有限公司 | 半导体三极管发生bvceo软击穿的测试方法 |
| CN104465553A (zh) * | 2014-01-10 | 2015-03-25 | 立昌先进科技股份有限公司 | 一种小型化表面黏着型二极体封装元件及其制法 |
| CN104091901A (zh) * | 2014-06-24 | 2014-10-08 | 京东方科技集团股份有限公司 | 一种oled制备方法 |
| CN106814298A (zh) * | 2017-01-20 | 2017-06-09 | 吉林麦吉柯半导体有限公司 | 二极管反向特性筛选测试方法及其应用 |
| CN108039348A (zh) * | 2018-01-17 | 2018-05-15 | 上海长园维安微电子有限公司 | 可实现高耐压的esd保护器件及其制造方法 |
| CN109244069A (zh) * | 2018-09-19 | 2019-01-18 | 深圳市心版图科技有限公司 | 瞬态电压抑制器及其制备方法 |
| US20210096086A1 (en) * | 2019-09-27 | 2021-04-01 | Taiwan Semiconductor Manufacturing Company Ltd. | Method for defect inspection |
| CN112275667A (zh) * | 2020-09-29 | 2021-01-29 | 成都嘉纳海威科技有限责任公司 | 基于差值比较法的芯片esd二极管工艺缺陷检测方法 |
| CN113871316A (zh) * | 2021-09-26 | 2021-12-31 | 浙江里阳半导体有限公司 | 半导体器件蒸镀缺陷的检测方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114171422B (zh) | 2022-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6538462B1 (en) | Method for measuring stress induced leakage current and gate dielectric integrity using corona discharge | |
| US6202029B1 (en) | Non-contact electrical conduction measurement for insulating films | |
| US6072320A (en) | Product wafer junction leakage measurement using light and eddy current | |
| CN100353515C (zh) | 晶片金属互连线可靠性在线测试方法 | |
| WO2014097448A1 (ja) | 炭化珪素半導体装置の製造方法 | |
| CN105676099B (zh) | 一种基于电学特性判断led器件可靠性的系统及其方法 | |
| JP6387904B2 (ja) | 太陽電池モジュールのはんだ接合評価装置及び評価方法 | |
| CN114171422B (zh) | 半导体器件的制造方法及其蒸镀缺陷的检测方法 | |
| US9201094B2 (en) | Wafer examination device and wafer examination method | |
| CN109545699B (zh) | 一种测量SiC衬底背面欧姆接触的比接触电阻率的方法 | |
| US6207468B1 (en) | Non-contact method for monitoring and controlling plasma charging damage in a semiconductor device | |
| CN109216220A (zh) | 半导体器件的缺陷结构定位方法 | |
| US6228665B1 (en) | Method of measuring oxide thickness during semiconductor fabrication | |
| CN113871316A (zh) | 半导体器件蒸镀缺陷的检测方法 | |
| Devoto et al. | Contact resistivity of ECA bonded joints | |
| CN100561700C (zh) | 评估栅极介质层电性参数及形成栅极介质层的方法 | |
| CN201022075Y (zh) | 电子迁移率测试结构 | |
| US6597182B1 (en) | Detector for detecting contact resistance anomaly of cathode electrode in electroplating machine | |
| Harten | The surface recombination on silicon contacting an electrolyte | |
| JP4623807B2 (ja) | 半導体素子の電圧計測装置および電圧計測方法 | |
| JP3250158B2 (ja) | Ｐｎ接合のリーク電流の解析方法 | |
| Zainal et al. | Electrical characterisation of PVD germanium resistors with rapid melt growth (RMG) process | |
| US20080290889A1 (en) | Method of destructive testing the dielectric layer of a semiconductor wafer or sample | |
| Seungje et al. | Detection of solder bump marginal contact resistance degradation using 4-point resistance measurement method | |
| CN102122625A (zh) | 半导体元件的分析方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |