JP4623807B2 - 半導体素子の電圧計測装置および電圧計測方法 - Google Patents
半導体素子の電圧計測装置および電圧計測方法 Download PDFInfo
- Publication number
- JP4623807B2 JP4623807B2 JP2000288799A JP2000288799A JP4623807B2 JP 4623807 B2 JP4623807 B2 JP 4623807B2 JP 2000288799 A JP2000288799 A JP 2000288799A JP 2000288799 A JP2000288799 A JP 2000288799A JP 4623807 B2 JP4623807 B2 JP 4623807B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- value
- external voltage
- current value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＭＩＳ構造の半導体素子の絶縁破壊電圧を計測する装置および方法並びにその測定装置に関するものである。
【０００２】
【従来の技術】
図９に示すようにシリコン基板などの半導体基板２上に、酸化膜などの絶縁膜３を形成しこの絶縁膜３上に電極４を形成したＭＩＳ（Metal-Ｉnsulator-Semiconductor）構造の半導体素子１はＭＯＳ構造のトランジスタなどとして使用される。ＭＩＳ構造の半導体素子１の絶縁膜３の品質の評価法の一つに、ＴＺＤＢ（Time Zro-Dielectric Break down）法がある。
【０００３】
図９はＴＺＤＢ法で絶縁膜３の品質を評価するために用いられる測定装置を示している。すなわちこの測定装置では半導体素子１が測定対象の試料（以下ＭＩＳ試料という）１として試料台５上に載置される。そして試料台５とＭＩＳ試料１の電極４との間に電源６が電気的に接続され、電源６から探針（プローブ）７を介して電極４に電圧（以下外部電圧という）が印加される。外部電圧値Ｖは電圧計８で測定される。またＭＩＳ試料１に通電される電流の電流値ｉは電流計９で測定される。電源６から電極４に印加される電圧は図示しないコントローラによって制御される。
【０００４】
ＴＺＤＢ法は図１０の特性１００に示すようにＭＩＳ試料１の電極４に印加する電圧を単位時間（たとえば０．２ｓ）ごとにステップ状に段階的に（たとえば１．２５Ｖづつ）、最大印加電圧（たとえば３７．５Ｖ）に至るまで上昇変化させていき、各ステップの終端１０１で外部電圧値ＶとＭＩＳ試料１に通電される電流値ｉを測定し、電流が急激に上昇したときの外部電圧値Ｖをもって絶縁膜３の絶縁破壊電圧値とする計測方法のことである。なお絶縁破壊電圧Ｖbdは必要に応じて下記（２０）式に基づいて絶縁破壊電界値Ｅbdに換算される。
【０００５】
Ｅbd＝Ｖbd/ｄox …（２０）
ただしｄoxは絶縁膜３の厚さ（たとえば２５ｎｍ）である。この式ではフラットバンド電圧は無視している。
【０００６】
図１１は外部電圧Ｖと電流ｉとの関係を示している。ＭＩＳ試料１は図示するような電圧−電流特性１０４を備えている。
【０００７】
絶縁破壊電圧の計測はつぎの（１）、（２）で示すいずれかの方法で行われる。
【０００８】
（１）絶縁破壊を判定するための判定電流値ｉc（たとえば２Ｅ−２Ａ）が設定される。たとえば外部電圧ＶがＶaに達したときに１１０で示すように絶縁破壊が生じ電流が判定電流値ｉcを超えたならば、そのときの外部電圧値Ｖaを絶縁破壊電圧値とする。また外部電圧ＶがＶbに達したときに１１１で示すように絶縁破壊が生じ電流が判定電流値ｉcを超えたならば、そのときの外部電圧値Ｖbを絶縁破壊電圧値とする。
【０００９】
（２）電圧−電流特性１０４の傾きが急峻に変化した時点の電圧を絶縁破壊電圧とみなす。
【００１０】
この結果絶縁破壊電圧値が高い場合には絶縁膜３の絶縁耐圧が良好と評価し、絶縁破壊電圧値が低い場合には絶縁膜３の絶縁耐圧が不良と評価する。
【００１１】
しかし図９に示すＭＩＳ試料１においては絶縁膜３で電圧降下が生じるのみならず、絶縁膜３以外の部分でも電圧降下が生じる。すなわち電極４、半導体基板２、試料１の裏面と試料台５の接触部がそれぞれもっている直列抵抗成分１２（図９で破線にて仮想的に示す）によっても電圧降下が生じる。この直列抵抗成分１２を寄生抵抗という。この直列抵抗成分１２の大小いかんは絶縁破壊電圧の計測に影響を与える。これを図１２、図１３を参照して説明する。
【００１２】
図１２は絶縁膜３にかかる電界Ｅと電流ｉとの関係を示している。ＭＩＳ試料１は図示するような電界−電流特性１１２を備えている。
【００１３】
同図１２に示すようにＭＩＳ試料１に通電される電流ｉは様々な要因による電流の和で表される。低電界の領域では絶縁膜３に対する充電、電極４の周辺からのリークなどによる電流成分１１３が支配的となる。これに対して高電界の領域ではファウラ−ノルドハイム（Fowler-Nordheim）トンネル電流の成分１０９が支配的となる。以下適宜ＦＮトンネル電流と略称する。
【００１４】
ファウラ−ノルドハイムトンネル電流ＩFNはつぎの式（これをファウラ−ノルドハイムトンネル電流式と定義する）で表される。
【００１５】
ＩＦＮ＝ＣＥＩ ２exp（−Ｂ/ＥＩ） …（１）
ここで、Ｃ、Ｂは次式で表される。
【００１６】
…（２）
である。ただしＥＩ は絶縁膜３にかかる電界で、ｄは絶縁膜３の厚さで、ｑは電子の電荷で、ｈはプランク定数で、φＢ は電子に対する絶縁膜３の障壁高さで、ｍは電子の有効質量である。
【００１７】
図１３はＭＩＳ試料１の電圧−電流特性を、直列抵抗成分１２が大きい場合の特性１０４（実線にて示す）と小さい場合の理想的な特性１１４（破線にて示す）とを比較して示している。
【００１８】
ＭＩＳ試料１における外部電圧Ｖは、次式で示すように、絶縁膜３による電圧降下ＶＩ とその他の直列抵抗成分１２による電圧降下Ｖｇ、Ｖｓｕｂ、ＶＢＣ
との和で表される。
【００１９】
Ｖ＝ＶＩ＋Ｖｇ＋Ｖｓｕｂ＋ＶＢＣ …（３）
ただしＶｇは電極４の持つ抵抗による電圧降下で、Ｖｓｕｂは半導体基板２の持つ抵抗による電圧降下で、ＶＢＣ はＭＩＳ試料１の裏面と試料台５との接触部の抵抗による電圧降下である。
【００２０】
外部電圧Ｖが高い領域では絶縁膜３をとおしてＦＮトンネル電流が流れ、絶縁膜３のもつ抵抗に対して相対的に直列抵抗成分１２の影響が大きくなる。このため高電圧（高電界）領域では、図１３に示すように直列抵抗成分１２の大きい場合（実線）と小さい場合（破線）とで特性が大きく異なってしまう。
【００２１】
複数のＭＩＳ試料１を評価する場合、複数の試料間で直列抵抗成分１２の大きさが常に同じとみなせるのであれば、実際に測定される特性１０４がたとえ理想的な特性１１４からかけ離れていたとしても、直列抵抗成分１２による影響は各試料間で共通であるので絶縁膜３の良否の判定を同じ基準で行うことができる。しかしながら複数の試料間で直列抵抗成分１２の大きさが互いに異なる場合には、直列抵抗成分１２による影響は各試料間で互いに異なり実際に得られる特性１０４がばらつくので絶縁膜３の良否の判定を同じ基準で行うことはできない。つまり各試料間で高電界領域における絶縁破壊電圧の大小を比較したり各試料を定量的に評価することはできない。
【００２２】
図１４は図１５（ａ）、（ｂ）、（ｃ）にそれぞれ示す直列抵抗成分１２の大きさが異なる試料１１５、１１６、１１７間で電圧−電流特性を実際に測定した結果を示している。
【００２３】
図１５（ａ）、（ｂ）、（ｃ）に示す各試料１１５、１１６、１１７は絶縁膜３が厚さ２５ｎｍのシリコン酸化膜で共通しており、電極４についても厚さ４００ｎｍの低抵抗多結晶シリコン電極で共通している。しかし半導体基板２については各試料１１５、１１６、１１７間で厚さ、抵抗率などが異なっており、直列抵抗成分１２の大きさが異なっている。
【００２４】
このため図１４に示すように各試料１１５、１１６、１１７毎に実際に得られる特性がばらつき、絶縁膜３の良否の判定を同じ基準で行うことはできない。
【００２５】
そこで高電圧領域における寄生抵抗の影響を無視できる判定方法が、つぎの文献に記載されている。すなわち「ASTM F1771-97゛Standard Test Method for Evaluating Gate Oxide Integrity by Voltage Ramp Technique゛」には、寄生抵抗が事実上無視できるような低電圧つまりシリコン酸化膜にかかる電界にして８ＭＶ/ｃｍ以下で絶縁破壊が発生した場合には絶縁耐圧不良と判定し、それ以上の耐圧をもつ場合には絶縁耐圧良好（合格）と判定するという方法が記載されている。しかしこの文献には寄生抵抗が無視できないような高電圧の領域で判定を定量的に行う方法については記載されていない。
【００２６】
また直列抵抗成分１２を別途測定し、その測定結果を用いて絶縁破壊電圧値を補正して判定を同じ基準で行い判定を定量的に行うことも考えられる。しかし直列抵抗成分１２を別途測定することにした場合には評価のプロセスが複雑となるという問題が発生する。また以下に述べる公報記載の発明と同様の問題が発生する。
【００２７】
ここに特開平６−３３４０１５号公報には、ＴＺＤＢ法によって低電界領域で測定された電圧値と電流値を用いてＦＮトンネル電流式を求め、高電界領域で実測された電流値をＦＮトンネル電流式に代入することによって酸化膜にかかる真の電界値を求めるという発明が記載されている。
【００２８】
しかしこの公報には、図１６（ａ）に示すようにＴＺＤＢ法によって低電界領域のみならず高電界領域においても外部電圧値Ｖを段階的にステップ状に上昇変化させていく点しか記載されていない。図１６（ｂ）は低電界領域のみならず高電界領域においても外部電圧値を段階的にステップ状に上昇変化させていった場合の時間ｔと電界Ｅとの関係を示している。同図１６（ｂ）は各ＭＩＳ試料間で直列抵抗成分１２の大きさが異なる場合の特性を比較して示す図であり、実線で示す特性１１８は直列抵抗成分１２が大きい場合であり、破線で示す特性は直列抵抗成分１２が小さい場合である。この図から明らかなように、高電界領域では外部電圧を同じ上昇率で上昇させていったとして直列抵抗成分１２の大きさが異なる試料間で電界Ｅの上昇率が異なってしまう。このため直列抵抗成分１２の大きさの異なる試料間で、絶縁破壊に至るまでの測定結果を統一的に扱えないという問題が発生する。
【００２９】
ところで図１に示すようにＭＩＳ試料１の電極４には、絶縁膜３上にＣＶＤ法（化学的気相堆積法）で堆積させ不純物をドープした多結晶シリコンが広く用いられる。そこで図示するように多結晶シリコン電極４の面内の一点に探針７を電気的に接触させて絶縁破壊電圧を計測する際には、上述した直列抵抗成分１２による電圧降下の影響のみならず電極面の横方向の抵抗成分による電圧降下の影響をも受けることになる。すなわち電極４の面内で探針７の接触点と絶縁破壊が生じた点とが離れている場合には、その離間距離に応じて抵抗成分が発生し、これに応じて電圧降下が生じ、この電圧降下が絶縁破壊電圧の計測結果に影響を与える。
【００３０】
この電極面における横方向の抵抗成分による電圧降下の影響を抑えるために、多結晶シリコン電極４の上に、低抵抗の金属膜を形成して電極を二重にして測定することが考えられる。しかしこの方法によると試料を作成する工程が複雑となり時間を要するという問題が発生する。したがって電極自体は簡易な方法で作成される電極を用いることが望ましい。
【００３１】
【発明が解決しようとする課題】
そこで本発明は、直列抵抗成分１２の大きさの異なる試料間で絶縁破壊に至るまでの測定結果を統一的に扱えるようにすることを第１の解決課題とするものである。
【００３２】
また本発明は、半導体素子の電圧または電流を測定する測定装置において、試料を作成する工程を複雑にすることなく、電極面の横方向における電圧降下の影響を受けることのない測定を行えるようにすることを第２の解決課題とするものである。
【００３３】
【課題を解決するための手段および効果】
そこで、第１発明では、第１の解決課題を達成するために、
半導体基板上に絶縁膜を形成しこの絶縁膜上に電極を形成した半導体素子の前記電極に外部より電圧を印加し、この外部電圧を上昇変化させる毎に当該外部電圧値と前記半導体素子に通電される電流値を測定することにより、前記絶縁膜の絶縁破壊電圧を計測するようにした半導体素子の電圧計測装置において、
前記半導体素子に通電される電流が、ファウラ−ノルドハイムトンネル電流式にしたがって変化し、かつ前記絶縁膜以外の寄生抵抗が無視できる所定電圧値まで前記外部電圧を上昇変化させ、当該外部電圧値と電流値を測定する第１の測定手段と、
前記第１の測定手段によって測定された外部電圧値と電流値に基づいて、前記半導体素子についてのファウラ−ノルドハイムトンネル電流式を演算する第１の演算手段と、
前記所定電圧値になったときの電流値から更に電流を所定の比率で段階的に上昇変化させる毎に当該電流値と外部電圧値を測定し、外部電圧値が急激に減少したときの電流値を絶縁破壊時電流値として測定する第２の測定手段と、
前記第２の測定手段によって測定された絶縁破壊時電流値に対応する絶縁破壊電圧値を、前記第１の演算手段で演算されたファウラ−ノルドハイムトンネル電流式から演算する第２の演算手段と
を具えたことを特徴とする。
【００３４】
第１発明を図１、図２、図３、図４を参照して説明する。
【００３５】
第１発明によれば、半導体素子１に通電される電流ｉが、ファウラ−ノルドハイムトンネル電流式（ＩＦＮ＝ＣＥＩ ２exp（−Ｂ/ＥＩ））にしたがって変化し、かつ絶縁膜３以外の寄生抵抗１２が無視できる所定電圧値αまで外部電圧Ｖを上昇変化させ、当該外部電圧値Ｖと電流値ｉを測定する。
【００３６】
そして測定された外部電圧値Ｖと電流値ｉに基づいて、半導体素子１についてのファウラ−ノルドハイムトンネル電流式を演算する。これにより図４で破線で示す理想曲線１０９が求められる。
【００３７】
つぎに所定電圧値αになったときの電流値から更に電流ｉを図２（ｂ）に示すように所定の比率で段階的に上昇変化させる毎に当該電流値ｉと外部電圧値Ｖを測定し、外部電圧値Ｖが急激に減少したとき、つまり直線１０８で示すように絶縁破壊が生じたときの電流値を絶縁破壊時電流値として測定する。
【００３８】
つぎに、この測定された絶縁破壊時電流値に対応する絶縁破壊電圧値Ｖbdつまり理想曲線１０９と直線１０８との交点の電圧値Ｖbdを、ファウラ−ノルドハイムトンネル電流式から演算する。
【００３９】
第１発明によれば、測定された絶縁破壊時電流値に対応する絶縁破壊電圧値Ｖbdを、ファウラ−ノルドハイムトンネル電流式から演算するようにしているので、真の絶縁破壊電圧値Ｖbdを求めることができる。また図２（ｂ）に示すように高電界領域において電流値ｉを所定の比率で段階的に上昇変化させるようにしているので、高電界領域では絶縁膜３にかかる電界Ｅを所定の比率で上昇させることができる。このため図１６（ｂ）に示す従来技術のように直列抵抗成分１２の大きさが異なる試料間で電界Ｅの上昇率が異なってしまうことはない。このため直列抵抗成分１２の大きさの異なる試料間で、絶縁破壊に至るまでの測定結果を統一的に扱うことができるという効果が得られる。
【００４０】
また第２発明は第１発明において、
前記第１の測定手段は、外部電圧を所定の比率で段階的に上昇変化させ、段階的に所定の比率で外部電圧を上昇変化させる毎に当該外部電圧値と電流値を測定し、測定された電流値が急激に上昇した場合には、この電流値に対応する外部電圧値を絶縁破壊電圧値とすること
を特徴とする。
【００４１】
第３発明は第１発明の装置の発明を方法の発明に置換したものである。
【００４２】
第４発明は第２発明の装置の発明を方法の発明に置換したものである。
【００４３】
また第５発明は第１発明または第２発明において、第２の解決課題を達成するために、
前記電極の面内の複数点で電気的に接触する複数の接触子を介して前記電極に外部電圧を印加すること
を特徴とする。
【００４４】
第５発明を図１（ｂ）を参照して説明する。
【００４５】
第５発明によれば、電極４の面内の複数点で電気的に接触する複数の接触子７ａ、７ｂ、７ｃ、７ｄを介して電極４に外部電圧Ｖを印加するようにしているので、電極面の横方向における電圧降下の影響を受けることなく電圧または電流を測定することができる。また電極を二重にして電極面の横方向の抵抗成分による電圧降下の影響を抑える必要がないので、試料１を作成する工程が複雑にならない。
【００４６】
第６発明は第２の解決課題を達成するために、
半導体基板上に絶縁膜を形成しこの絶縁膜上に電極を形成した半導体素子の前記電極の面内で接触子を電気的に接触させ、この接触子を介して外部より前記電極に電圧を印加したときの外部電圧値または前記半導体素子に通電される電流値を測定するようにした半導体素子の測定装置において、
前記電極の面内の複数点で電気的に接触するように前記接触子を複数設けたこと
を特徴とする。
【００４７】
第６発明は第５発明を独立の請求項としたものである。
【００４８】
【発明の実施の形態】
以下本発明の実施の形態について図面を参照して説明する。なお本実施形態ではＰ型シリコン基板を半導体基板２とするＭＩＳ試料１を想定する。
【００４９】
図１（ａ）は実施形態の第１の測定装置を示す図であり、図１（ｂ）は実施形態の第２の測定装置を示す図である。
【００５０】
図１に示すようにＭＩＳ試料１は、Ｐ型シリコンからなる半導体基板２上に、シリコン酸化膜からなる絶縁膜３を形成しこの絶縁膜３上に、低抵抗多結晶シリコンからなる電極４を形成して、構成されている。
【００５１】
ＭＩＳ試料１を作成する工程を図５、図６、図７を参照して説明する。
【００５２】
（工程１）図７に示すように、たとえば直径２００ｍｍのＰ型シリコン基板２が酸化性雰囲気中で熱処理される。Ｐ型シリコン基板２の抵抗率はたとえば１０Ω・ｃｍで、厚さはたとえば７２５μｍである。そしてＰ型シリコン基板２の表面にたとえば厚さ２５ｎｍのシリコン酸化膜が絶縁膜３として成長される。
【００５３】
（工程２）つぎにＬＰＣＶＤ法によって多結晶シリコン膜が堆積される。この多結晶シリコン膜にガス拡散によってリンがドーピングされる。
【００５４】
（工程３）つぎにフォトリソグラフィーによって多結晶シリコン膜をたとえば２．５ｍｍ×４ｍｍ（縦×横）のサイズの電極４に整形する。こうして低抵抗多結晶シリコンの電極４が形成される。電極４の抵抗率はたとえば１．６Ｅ−３Ω・ｃｍで、厚さはたとえば４００ｎｍである。
【００５５】
上記（工程１）、（工程２）、（工程３）が終了した時点のＭＩＳ試料１の断面構造を図５（ａ）に示している。またＰ型シリコン基板２の裏面にアルミを真空蒸着によって堆積したＭＩＳ試料１も図５（ｂ）に示すように作成される。この裏面アルミ蒸着のＭＩＳ試料１の場合には、ＭＩＳ試料１の裏面と試料台５との間の接触抵抗が下がり、直列抵抗成分１２を小さくすることができる。
【００５６】
図６は２．５ｍｍ×４ｍｍ（縦×横）のサイズの電極４を有する４つのＭＩＳ試料１が配置されたＴＥＧ（テストエレメントグループ）１１を示している。後述するようにＴＥＧ１１の４つのＭＩＳ試料１はそれぞれ異なる測定条件で絶縁破壊電界Ｅが計測される。測定条件を区別するためにＴＥＧ１１上の各ＭＩＳ試料を１ａ、１ｂ、１ｃ、１ｄとする。
【００５７】
図７に示すように図６のＴＥＧ１１は１枚のＰ型シリコン基板２の面内に７２個作成される。したがって全体で７２×４＝２８８個のＭＩＳ試料１が作成される。
【００５８】
ＭＩＳ試料１は試料台５上に載置されている。試料台５とＭＩＳ試料１の電極４との間に電源６が電気的に接続され、電源６から１本の探針（プローブ）７を介して電極４に外部電圧が印加される。外部電圧値Ｖは電圧計８で測定される。またＭＩＳ試料１に通電される電流の電流値ｉは電流計９で測定される。電源６から電極４に印加される電圧は図示しないコントローラによって制御される。
【００５９】
図１（ｂ）に示す第２の測定装置の場合は、電源６に対して４本の接触子７ａ、７ｂ、７ｃ、７ｄが電気的に並列に接続される。そして４本の７ａ、７ｂ、７ｃ、７ｄが電極４の面内の複数点で電気的に接触している。接触子７ａ、７ｂ、７ｃ、７ｄは１．５ｍｍの間隔で隣接するように配置されている。第２の測定装置によれば、４本の接触子７ａ、７ｂ、７ｃ、７ｄを介して電極４に外部電圧Ｖを印加するようにしているので、電極面の横方向における電圧降下の影響を受けることなく電圧または電流を測定することができる。また電極を二重にして電極面の横方向の抵抗成分による電圧降下の影響を抑える必要がないので、従来のように試料１を作成する工程が複雑にならない。
【００６０】
つぎに図１（ａ）または（ｂ）に示す測定装置を用いてＭＩＳ試料１の絶縁膜３の絶縁破壊電界を計測する処理手順について説明する。
【００６１】
図２（ａ）、（ｂ）は外部電圧Ｖおよび電流ｉを測定する処理手順を示している。測定装置の図示しないコントローラは図２（ａ）、（ｂ）で示すような特性１００、１０２で外部電圧、電流が所定の比率で上昇変化するように外部電圧を制御する。
【００６２】
（測定過程１）図２（ａ）に特性１００で示すようにＴＺＤＢ法と同様に、ＭＩＳ試料１の電極４に印加する電圧を単位時間（たとえば０．２ｓ）ごとにステップ状に段階的に（たとえば１．２Ｖづつ）、最大印加電圧α（たとえば２５Ｖ）に至るまで上昇変化させていき、各ステップの終端１０１で外部電圧値ＶとＭＩＳ試料１に通電される電流値ｉを測定する。
【００６３】
図１１は外部電圧Ｖと電流ｉとの関係を示している。ＭＩＳ試料１は図示するような電圧−電流特性１０４を備えている。同図１１に示すように最大印加電圧αはＭＩＳ試料１の寄生抵抗１２の影響が無視でき、かつＭＩＳ試料１に通電される電流ｉに対してＦＮトンネル電流が支配的となる、つまり電圧−電流特性がＦＮ電流式（ＩＦＮ＝ＣＥＩ ２exp（−Ｂ/ＥＩ））にしたがって変化する所定の電圧値に設定される。最大印加電圧αは絶縁膜３の種類、厚さ等に影響されるので、実験結果に基づいて設定される。
【００６４】
測定過程１では図３に矢印１０５で示す電圧−電流特性が得られる。
【００６５】
（測定過程２）つぎに図２（ｂ）に１０２で示すように最大印加電圧値αになったときの電流値Ｉ(v=α)から更に電流ｉを単位時間（たとえば０．０５ｓ）ごとにステップ状に段階的に（たとえば１．２６）、比率Ｃ1（たとえば１．２６）で、最大電流（たとえば０．１Ａ）または最大電圧（たとえば６０Ｖ）に至るまで上昇変化させていき、各ステップの終端１０３で電流値ｉと外部電圧値Ｖを測定する。
【００６６】
すなわちＣ1を定数とし、ｎをステップの番号（ｎ＝１、２、３…ｎ、ｎ＋１…）として、電流Ｉ1、Ｉ2、Ｉ3…Ｉn、Ｉn+1が下記（４）式に示される関係で順次変化するようにＭＩＳ試料１に電流ｉが通電される。
【００６７】
Ｉn+1/Ｉn＝Ｃ1 …（４）
また（４）式の代わりに下記（５）式に示される関係でＭＩＳ試料１に電流ｉを通電させてもよい。
【００６８】
ΔＩ/Ｉn＝Ｃ2 …（５）
ここでＣ2は定数で、ΔＩはＩn+1−Ｉnである。
【００６９】
（４）式に従い電流ｉを変化させるときの１番目のステップ（ｎ＝１）の電流Ｉn=1は下記（６）式に示す値となり、（５）式に従い電流ｉを変化させるときの１番目のステップ（ｎ＝１）の電流Ｉn=1は下記（７）式に示す値となる。
【００７０】
Ｉn=1＝Ｃ1・Ｉ(v=α) …（６）
Ｉn=1＝（Ｃ2＋１）・Ｉ(v=α) …（７）
測定過程２で最大電流（たとえば０．１Ａ）または最大電圧（たとえば６０Ｖ）に達したときをもって測定終了とする。測定過程２では図３に矢印１０６で示す電圧−電流特性が得られる。
【００７１】
図３、図４は測定過程１、２の測定結果を解析処理する手順を示している。測定装置の図示しないコントローラでは下記の解析処理が実行される。
【００７２】
（解析過程１）測定過程１の判定電流ｉcが図１１と同様に設定される。測定過程１の測定中に、測定電流値ｉが判定電流値ｉcに達した場合には、そのときの測定外部電圧Ｖを絶縁破壊電圧値Ｖbd1とする。
【００７３】
絶縁破壊電圧Ｖbd1は必要に応じて下記（８）式に基づいて絶縁破壊電界Ｅbdに換算される。
【００７４】
Ｅbd＝｜Ｖbd−ＶFB｜/ｄ …（８）
ここでｄは絶縁膜３の厚さであり、ＶFBはフラットバンド電圧である。フラットバンド電圧ＶFBとは絶縁膜３がフラットバンド条件になる電圧のことであり、電極４とシリコン基板２の仕事関数差、絶縁膜３中の電荷分布等で定まり、ＭＩＳ試料１の容量−電圧特性を別途測定することによって求められる。絶縁破壊電圧Ｖbdと比較してフラットバンド電圧ＶFBが十分小さい場合にはこのフラットバンド電圧ＶFBを（８）式で無視することができる。
【００７５】
測定過程１で測定電流値ｉが判定電流値ｉcに達した場合には、解析処理はこれで終了する。
【００７６】
また測定過程１で測定電流値ｉが判定電流値ｉcに達しない場合には解析処理はつぎの解析過程２に移行する。
【００７７】
（解析過程２）つぎに測定過程１の測定結果に基づいて上記（１）式のＦＮ電流式（ＩＦＮ＝ＣＥＩ ２exp（−Ｂ/ＥＩ））が演算される。具体的には図３において外部電圧値Ｖがγ≦Ｖ≦δの範囲の測定結果を（１）式に回帰させて、係数Ｂ、Ｃが求められる。ただしβ≦γ≦δ≦αなる関係があるものとする。ここでβは電流ｉのうちＦＮトンネル電流成分が支配的となる外部電圧下限値である。βは絶縁膜３の種類、厚さ、電極４の面積/周辺長など試料１の構造等の種々の条件に影響されるので、実験的に予め求められる。またγ、δはたとえばγ＝２０Ｖ、δ＝α＝２５Ｖに設定される。
【００７８】
測定電流値ｉを（１）式に代入して絶縁膜３にかかる電界ＥＩが求められる。（１）式の電界ＥＩと外部電圧Ｖとの関係は下記（９）式のように表され、（９）式から電界ＥＩに対応する外部電圧Ｖが求められる。
【００７９】
ＥＩ＝｜Ｖ−ＶFB｜/ｄ …（９）
外部電圧Ｖと比較してフラットバンド電圧ＶFBが十分小さい場合にはこのフラットバンド電圧ＶFBを（９）式で無視することができる。
【００８０】
以上により図４に示すように電圧−電流特性の理想的な特性つまり直列抵抗成分１２の影響のない特性１０９が破線で示すごとく得られる。
【００８１】
（解析過程３）解析過程３で得られた理想的な特性１０９は図４に示すように、実測値の特性（実線）と重ね合わせられる。
【００８２】
測定過程２の測定中に、測定電圧値Ｖが直線１０８で示すように急減に減少したときには、絶縁破壊が生じたものと判断し、そのときの測定電流値ｉを絶縁破壊時電流値ｉとして（１）式に代入することによって絶縁破壊電界Ｅbdが求められる。なお絶縁破壊時に実測された外部電圧値はＶbd2であるが、これは真の絶縁破壊電圧ではない。
【００８３】
（１）式の絶縁破壊電界Ｅbdと絶縁破壊電圧Ｖとの関係は下記（１０）式のように表され、（１０）式から絶縁破壊電界Ｅbdに対応する絶縁破壊電圧Ｖbd3が求められる。
【００８４】
Ｅbd＝｜Ｖbd3−ＶFB｜/ｄ …（１０）
絶縁破壊電圧Ｖbd3と比較してフラットバンド電圧ＶFBが十分小さい場合にはこのフラットバンド電圧ＶFBを（１０）式で無視することができる。
【００８５】
具体的には測定された絶縁破壊時電流値ｉに対応する絶縁破壊電圧値Ｖbd3が、理想曲線１０９と実測の直線１０８との交点を読み取ることで求められる。
【００８６】
以上のように本実施形態によれば、測定された絶縁破壊時電流値ｉに対応する絶縁破壊電圧値Ｖbd3を、ファウラ−ノルドハイムトンネル電流式から演算するようにしているので、真の絶縁破壊電圧値Ｖbd3を求めることができる。また図２（ｂ）に示すように高電界領域において電流値ｉを所定の比率Ｃ1またはＣ2で段階的に上昇変化させるようにしているので、高電界領域では絶縁膜３にかかる電界Ｅを所定の比率で上昇させることができる。このため図１６（ｂ）に示す従来技術のように直列抵抗成分１２の大きさが異なる試料間で電界Ｅの上昇率が異なってしまうことはない。このため直列抵抗成分１２の大きさの異なる試料間で、絶縁破壊に至るまでの測定結果を統一的に扱うことができる。したがって本実施形態によれば直列抵抗成分１２の大小にかかわりなく高電界領域で絶縁膜３で生じる絶縁破壊を定量的に評価することができる。
【００８７】
また本実施形態では、図２（ａ）に示すように低電界領域の測定過程１において、電圧Ｖを段階的に上昇変化させている。これは低電界領域では電流ｉを段階的に上昇変化させたとしても電流が微小な量しか変化せずに測定装置のレスポンスによって測定時間が長くかかるからである。しかし低電界領域の測定過程１においても、高電界領域の測定過程２と同様にして、電流ｉを段階的に上昇変化させるように電圧を制御してもよい。
【００８８】
また図１（ｂ）に示す第２の測定装置を用いて計測を行った場合には、第１の測定装置を用いた場合と比較して、電極面における接触子７ａ〜７ｄの接触点と絶縁破壊点との距離を短くすることができる。接触子の数を増やすことで更に距離を短くすることができる。このため電極面の横方向における電圧降下の影響を受けることなく電圧または電流を測定することができる。したがって電極４の面に対して垂直な方向の直列抵抗成分１２のみならず横方向の直列抵抗成分をも減少させることができるので、異なる試料間の評価の精度を更に向上させることができる。
【００８９】
つぎに実施形態と従来技術の効果の差について図８を参照して説明する。ここで実施形態の測定法とは、図１（ｂ）に示すように４本の接触子７ａ〜７ｄを備えた第２の測定装置を用いて、図２（ａ）、（ｂ）で説明したように高電界領域では電流を段階的に上昇変化させていくという測定法のことである。また従来技術の測定法とは、図１（ａ）に示すように１本の接触子７を備えた第１の測定装置を用いて、図１０に示すようにＴＺＤＢ法により高電界領域に至るまで外部電圧を段階的に上昇変化させていく測定法のことである。
図６に示す測定条件の異なるＭＩＳ試料１ａ、１ｂ、１ｃ、１ｄについて絶縁破壊電界Ｅbdを計測した結果を図８（ａ）、（ｂ）、（ｃ）、（ｄ）にそれぞれヒストグラムにて示す。図８の各ヒストグラムの横軸は絶縁破壊電界Ｅbdであり、縦軸は試料個数である。
【００９０】
図８（ａ）は図５（ａ）に示すように、裏面アルミ蒸着の無いＭＩＳ試料１ａについて、従来技術の測定法を用いて計測した結果を示す。
【００９１】
図８（ｂ）は同じく図５（ａ）に示す裏面アルミ蒸着無しのＭＩＳ試料１ｂについて、実施形態の測定法を用いて計測した結果を示す。
【００９２】
図８（ｃ）は図５（ｂ）に示すように、裏面アルミ蒸着のあるＭＩＳ試料１ｃについて、従来技術の測定法を用いて計測した結果を示す。
【００９３】
図８（ｂ）は同じく図５（ｂ）に示す裏面アルミ蒸着ありのＭＩＳ試料１ｄについて、実施形態の測定法を用いて計測した結果を示す。
【００９４】
図８（ａ）と図８（ｂ）を比較すると、従来技術の測定法で得られたヒストグラム（図８（ａ））は実施形態の測定法で得られたヒストグラム（図８（ｂ））と比較して、直列抵抗成分１２の影響を受けているため試料個数を示す山が高電界領域側にシフトしている。
【００９５】
また裏面アルミ蒸着無しの試料１ａ、１ｂについて得られたヒストグラム（図８（ａ）、（ｂ））と裏面アルミ蒸着有りの試料１ｃ、１ｄについて得られたヒストグラム（図８（ｃ）、（ｄ））をそれぞれ比較すると、裏面アルミ蒸着有りの試料１ｃ、１ｄの方が、直列抵抗成分が小さいので、試料個数を示す山は低電界領域側にシフトしているのがわかる。
【００９６】
また従来技術の測定方法で得られたヒストグラム（図８（ａ）、（ｃ））と実施形態の測定方法で得られたヒストグラム（図８（ｂ）、（ｄ））をそれぞれ比較すると、実施形態の測定方法の方が、試料間で直列抵抗成分１２の大小の影響を受けないので、試料個数を示す山がばらつかずに大きなピーク値をもっているのがわかる。この結果から本発明によれば、直列抵抗成分１２の大小にかかわりなく高電界領域で絶縁膜３で生じる絶縁破壊を定量的に評価できることがわかる。
【００９７】
なお以上説明した実施形態では４本の接触子７ａ〜７ｄを備えた第２の測定装置を、絶縁破壊電圧（電界）の計測に使用する場合を想定した。しかし第２の測定装置はＴＤＤＢ法で絶縁破壊寿命を計測する際に使用してもよい。
【図面の簡単な説明】
【図１】図１（ａ）は第１の測定装置を示す図であり、図１（ｂ）は第２の測定装置を示す図である。
【図２】図２（ａ）は実施形態の測定過程１において外部電圧が段階的に上昇変化する様子を示す図で、図２（ｂ）は測定過程２において電流が段階的に上昇変化する様子を示す図である。
【図３】図３は実施形態の外部電圧と電流の関係を示す図である。
【図４】図３は実施形態の外部電圧と電流の関係を示す図であり、ＦＮ電流式から真の絶縁破壊電圧を求める処理を説明する図である。
【図５】図５（ａ）、（ｂ）は実施形態のＭＩＳ試料の断面をそれぞれ示す図である。
【図６】図６は実施形態のＴＥＧを示す図である。
【図７】図７は実施形態のＰ型シリコン基板を示す図である。
【図８】図８（ａ）、（ｂ）、（ｃ）、（ｄ）は絶縁破壊電界と試料個数の関係を示す図で、実施形態と従来技術の効果上の差を説明する図である。
【図９】図９は従来の測定装置を示す図である。
【図１０】図１０はＴＺＤＢ法を説明する図である。
【図１１】図１１は外部電圧と電流の関係を示す図で、絶縁破壊の判定を説明する図である。
【図１２】図１２は絶縁膜にかかる電界と電流の関係を示す図で、高電界領域でＦＮトンネル電流が支配的になる様子を説明する図である。
【図１３】図１３は外部電圧と電流の関係を示す図で、高電界領域で直列抵抗成分の影響を受けることを説明する図である。
【図１４】図１４は外部電圧と電流の関係を示す図で、直列抵抗成分の大きさの異なる各試料間で電圧−電流特性が異なることを説明する図である。
【図１５】図１５（ａ）、（ｂ）、（ｃ）は直列抵抗成分の大きさの異なる各試料の断面構造をそれぞれ示す図である。
【図１６】図１６（ａ）は時間と外部電圧の関係を示す図であり、また図１６（ｂ）は時間と絶縁膜にかかる電界の関係を示す図で、直列抵抗成分の大きさによって高電界領域で電界のステップごとの高さが異なることを説明する図である。
【符号の説明】
１ ＭＩＳ試料（半導体素子）
２ 半導体基板
３ 絶縁膜
４ 電極
５ 試料台
６ 電源
７（７ａ〜７ｄ） 接触子
８ 電圧計
９ 電流計
【発明の属する技術分野】
本発明は、ＭＩＳ構造の半導体素子の絶縁破壊電圧を計測する装置および方法並びにその測定装置に関するものである。
【０００２】
【従来の技術】
図９に示すようにシリコン基板などの半導体基板２上に、酸化膜などの絶縁膜３を形成しこの絶縁膜３上に電極４を形成したＭＩＳ（Metal-Ｉnsulator-Semiconductor）構造の半導体素子１はＭＯＳ構造のトランジスタなどとして使用される。ＭＩＳ構造の半導体素子１の絶縁膜３の品質の評価法の一つに、ＴＺＤＢ（Time Zro-Dielectric Break down）法がある。
【０００３】
図９はＴＺＤＢ法で絶縁膜３の品質を評価するために用いられる測定装置を示している。すなわちこの測定装置では半導体素子１が測定対象の試料（以下ＭＩＳ試料という）１として試料台５上に載置される。そして試料台５とＭＩＳ試料１の電極４との間に電源６が電気的に接続され、電源６から探針（プローブ）７を介して電極４に電圧（以下外部電圧という）が印加される。外部電圧値Ｖは電圧計８で測定される。またＭＩＳ試料１に通電される電流の電流値ｉは電流計９で測定される。電源６から電極４に印加される電圧は図示しないコントローラによって制御される。
【０００４】
ＴＺＤＢ法は図１０の特性１００に示すようにＭＩＳ試料１の電極４に印加する電圧を単位時間（たとえば０．２ｓ）ごとにステップ状に段階的に（たとえば１．２５Ｖづつ）、最大印加電圧（たとえば３７．５Ｖ）に至るまで上昇変化させていき、各ステップの終端１０１で外部電圧値ＶとＭＩＳ試料１に通電される電流値ｉを測定し、電流が急激に上昇したときの外部電圧値Ｖをもって絶縁膜３の絶縁破壊電圧値とする計測方法のことである。なお絶縁破壊電圧Ｖbdは必要に応じて下記（２０）式に基づいて絶縁破壊電界値Ｅbdに換算される。
【０００５】
Ｅbd＝Ｖbd/ｄox …（２０）
ただしｄoxは絶縁膜３の厚さ（たとえば２５ｎｍ）である。この式ではフラットバンド電圧は無視している。
【０００６】
図１１は外部電圧Ｖと電流ｉとの関係を示している。ＭＩＳ試料１は図示するような電圧−電流特性１０４を備えている。
【０００７】
絶縁破壊電圧の計測はつぎの（１）、（２）で示すいずれかの方法で行われる。
【０００８】
（１）絶縁破壊を判定するための判定電流値ｉc（たとえば２Ｅ−２Ａ）が設定される。たとえば外部電圧ＶがＶaに達したときに１１０で示すように絶縁破壊が生じ電流が判定電流値ｉcを超えたならば、そのときの外部電圧値Ｖaを絶縁破壊電圧値とする。また外部電圧ＶがＶbに達したときに１１１で示すように絶縁破壊が生じ電流が判定電流値ｉcを超えたならば、そのときの外部電圧値Ｖbを絶縁破壊電圧値とする。
【０００９】
（２）電圧−電流特性１０４の傾きが急峻に変化した時点の電圧を絶縁破壊電圧とみなす。
【００１０】
この結果絶縁破壊電圧値が高い場合には絶縁膜３の絶縁耐圧が良好と評価し、絶縁破壊電圧値が低い場合には絶縁膜３の絶縁耐圧が不良と評価する。
【００１１】
しかし図９に示すＭＩＳ試料１においては絶縁膜３で電圧降下が生じるのみならず、絶縁膜３以外の部分でも電圧降下が生じる。すなわち電極４、半導体基板２、試料１の裏面と試料台５の接触部がそれぞれもっている直列抵抗成分１２（図９で破線にて仮想的に示す）によっても電圧降下が生じる。この直列抵抗成分１２を寄生抵抗という。この直列抵抗成分１２の大小いかんは絶縁破壊電圧の計測に影響を与える。これを図１２、図１３を参照して説明する。
【００１２】
図１２は絶縁膜３にかかる電界Ｅと電流ｉとの関係を示している。ＭＩＳ試料１は図示するような電界−電流特性１１２を備えている。
【００１３】
同図１２に示すようにＭＩＳ試料１に通電される電流ｉは様々な要因による電流の和で表される。低電界の領域では絶縁膜３に対する充電、電極４の周辺からのリークなどによる電流成分１１３が支配的となる。これに対して高電界の領域ではファウラ−ノルドハイム（Fowler-Nordheim）トンネル電流の成分１０９が支配的となる。以下適宜ＦＮトンネル電流と略称する。
【００１４】
ファウラ−ノルドハイムトンネル電流ＩFNはつぎの式（これをファウラ−ノルドハイムトンネル電流式と定義する）で表される。
【００１５】
ＩＦＮ＝ＣＥＩ ２exp（−Ｂ/ＥＩ） …（１）
ここで、Ｃ、Ｂは次式で表される。
【００１６】
である。ただしＥＩ は絶縁膜３にかかる電界で、ｄは絶縁膜３の厚さで、ｑは電子の電荷で、ｈはプランク定数で、φＢ は電子に対する絶縁膜３の障壁高さで、ｍは電子の有効質量である。
【００１７】
図１３はＭＩＳ試料１の電圧−電流特性を、直列抵抗成分１２が大きい場合の特性１０４（実線にて示す）と小さい場合の理想的な特性１１４（破線にて示す）とを比較して示している。
【００１８】
ＭＩＳ試料１における外部電圧Ｖは、次式で示すように、絶縁膜３による電圧降下ＶＩ とその他の直列抵抗成分１２による電圧降下Ｖｇ、Ｖｓｕｂ、ＶＢＣ
との和で表される。
【００１９】
Ｖ＝ＶＩ＋Ｖｇ＋Ｖｓｕｂ＋ＶＢＣ …（３）
ただしＶｇは電極４の持つ抵抗による電圧降下で、Ｖｓｕｂは半導体基板２の持つ抵抗による電圧降下で、ＶＢＣ はＭＩＳ試料１の裏面と試料台５との接触部の抵抗による電圧降下である。
【００２０】
外部電圧Ｖが高い領域では絶縁膜３をとおしてＦＮトンネル電流が流れ、絶縁膜３のもつ抵抗に対して相対的に直列抵抗成分１２の影響が大きくなる。このため高電圧（高電界）領域では、図１３に示すように直列抵抗成分１２の大きい場合（実線）と小さい場合（破線）とで特性が大きく異なってしまう。
【００２１】
複数のＭＩＳ試料１を評価する場合、複数の試料間で直列抵抗成分１２の大きさが常に同じとみなせるのであれば、実際に測定される特性１０４がたとえ理想的な特性１１４からかけ離れていたとしても、直列抵抗成分１２による影響は各試料間で共通であるので絶縁膜３の良否の判定を同じ基準で行うことができる。しかしながら複数の試料間で直列抵抗成分１２の大きさが互いに異なる場合には、直列抵抗成分１２による影響は各試料間で互いに異なり実際に得られる特性１０４がばらつくので絶縁膜３の良否の判定を同じ基準で行うことはできない。つまり各試料間で高電界領域における絶縁破壊電圧の大小を比較したり各試料を定量的に評価することはできない。
【００２２】
図１４は図１５（ａ）、（ｂ）、（ｃ）にそれぞれ示す直列抵抗成分１２の大きさが異なる試料１１５、１１６、１１７間で電圧−電流特性を実際に測定した結果を示している。
【００２３】
図１５（ａ）、（ｂ）、（ｃ）に示す各試料１１５、１１６、１１７は絶縁膜３が厚さ２５ｎｍのシリコン酸化膜で共通しており、電極４についても厚さ４００ｎｍの低抵抗多結晶シリコン電極で共通している。しかし半導体基板２については各試料１１５、１１６、１１７間で厚さ、抵抗率などが異なっており、直列抵抗成分１２の大きさが異なっている。
【００２４】
このため図１４に示すように各試料１１５、１１６、１１７毎に実際に得られる特性がばらつき、絶縁膜３の良否の判定を同じ基準で行うことはできない。
【００２５】
そこで高電圧領域における寄生抵抗の影響を無視できる判定方法が、つぎの文献に記載されている。すなわち「ASTM F1771-97゛Standard Test Method for Evaluating Gate Oxide Integrity by Voltage Ramp Technique゛」には、寄生抵抗が事実上無視できるような低電圧つまりシリコン酸化膜にかかる電界にして８ＭＶ/ｃｍ以下で絶縁破壊が発生した場合には絶縁耐圧不良と判定し、それ以上の耐圧をもつ場合には絶縁耐圧良好（合格）と判定するという方法が記載されている。しかしこの文献には寄生抵抗が無視できないような高電圧の領域で判定を定量的に行う方法については記載されていない。
【００２６】
また直列抵抗成分１２を別途測定し、その測定結果を用いて絶縁破壊電圧値を補正して判定を同じ基準で行い判定を定量的に行うことも考えられる。しかし直列抵抗成分１２を別途測定することにした場合には評価のプロセスが複雑となるという問題が発生する。また以下に述べる公報記載の発明と同様の問題が発生する。
【００２７】
ここに特開平６−３３４０１５号公報には、ＴＺＤＢ法によって低電界領域で測定された電圧値と電流値を用いてＦＮトンネル電流式を求め、高電界領域で実測された電流値をＦＮトンネル電流式に代入することによって酸化膜にかかる真の電界値を求めるという発明が記載されている。
【００２８】
しかしこの公報には、図１６（ａ）に示すようにＴＺＤＢ法によって低電界領域のみならず高電界領域においても外部電圧値Ｖを段階的にステップ状に上昇変化させていく点しか記載されていない。図１６（ｂ）は低電界領域のみならず高電界領域においても外部電圧値を段階的にステップ状に上昇変化させていった場合の時間ｔと電界Ｅとの関係を示している。同図１６（ｂ）は各ＭＩＳ試料間で直列抵抗成分１２の大きさが異なる場合の特性を比較して示す図であり、実線で示す特性１１８は直列抵抗成分１２が大きい場合であり、破線で示す特性は直列抵抗成分１２が小さい場合である。この図から明らかなように、高電界領域では外部電圧を同じ上昇率で上昇させていったとして直列抵抗成分１２の大きさが異なる試料間で電界Ｅの上昇率が異なってしまう。このため直列抵抗成分１２の大きさの異なる試料間で、絶縁破壊に至るまでの測定結果を統一的に扱えないという問題が発生する。
【００２９】
ところで図１に示すようにＭＩＳ試料１の電極４には、絶縁膜３上にＣＶＤ法（化学的気相堆積法）で堆積させ不純物をドープした多結晶シリコンが広く用いられる。そこで図示するように多結晶シリコン電極４の面内の一点に探針７を電気的に接触させて絶縁破壊電圧を計測する際には、上述した直列抵抗成分１２による電圧降下の影響のみならず電極面の横方向の抵抗成分による電圧降下の影響をも受けることになる。すなわち電極４の面内で探針７の接触点と絶縁破壊が生じた点とが離れている場合には、その離間距離に応じて抵抗成分が発生し、これに応じて電圧降下が生じ、この電圧降下が絶縁破壊電圧の計測結果に影響を与える。
【００３０】
この電極面における横方向の抵抗成分による電圧降下の影響を抑えるために、多結晶シリコン電極４の上に、低抵抗の金属膜を形成して電極を二重にして測定することが考えられる。しかしこの方法によると試料を作成する工程が複雑となり時間を要するという問題が発生する。したがって電極自体は簡易な方法で作成される電極を用いることが望ましい。
【００３１】
【発明が解決しようとする課題】
そこで本発明は、直列抵抗成分１２の大きさの異なる試料間で絶縁破壊に至るまでの測定結果を統一的に扱えるようにすることを第１の解決課題とするものである。
【００３２】
また本発明は、半導体素子の電圧または電流を測定する測定装置において、試料を作成する工程を複雑にすることなく、電極面の横方向における電圧降下の影響を受けることのない測定を行えるようにすることを第２の解決課題とするものである。
【００３３】
【課題を解決するための手段および効果】
そこで、第１発明では、第１の解決課題を達成するために、
半導体基板上に絶縁膜を形成しこの絶縁膜上に電極を形成した半導体素子の前記電極に外部より電圧を印加し、この外部電圧を上昇変化させる毎に当該外部電圧値と前記半導体素子に通電される電流値を測定することにより、前記絶縁膜の絶縁破壊電圧を計測するようにした半導体素子の電圧計測装置において、
前記半導体素子に通電される電流が、ファウラ−ノルドハイムトンネル電流式にしたがって変化し、かつ前記絶縁膜以外の寄生抵抗が無視できる所定電圧値まで前記外部電圧を上昇変化させ、当該外部電圧値と電流値を測定する第１の測定手段と、
前記第１の測定手段によって測定された外部電圧値と電流値に基づいて、前記半導体素子についてのファウラ−ノルドハイムトンネル電流式を演算する第１の演算手段と、
前記所定電圧値になったときの電流値から更に電流を所定の比率で段階的に上昇変化させる毎に当該電流値と外部電圧値を測定し、外部電圧値が急激に減少したときの電流値を絶縁破壊時電流値として測定する第２の測定手段と、
前記第２の測定手段によって測定された絶縁破壊時電流値に対応する絶縁破壊電圧値を、前記第１の演算手段で演算されたファウラ−ノルドハイムトンネル電流式から演算する第２の演算手段と
を具えたことを特徴とする。
【００３４】
第１発明を図１、図２、図３、図４を参照して説明する。
【００３５】
第１発明によれば、半導体素子１に通電される電流ｉが、ファウラ−ノルドハイムトンネル電流式（ＩＦＮ＝ＣＥＩ ２exp（−Ｂ/ＥＩ））にしたがって変化し、かつ絶縁膜３以外の寄生抵抗１２が無視できる所定電圧値αまで外部電圧Ｖを上昇変化させ、当該外部電圧値Ｖと電流値ｉを測定する。
【００３６】
そして測定された外部電圧値Ｖと電流値ｉに基づいて、半導体素子１についてのファウラ−ノルドハイムトンネル電流式を演算する。これにより図４で破線で示す理想曲線１０９が求められる。
【００３７】
つぎに所定電圧値αになったときの電流値から更に電流ｉを図２（ｂ）に示すように所定の比率で段階的に上昇変化させる毎に当該電流値ｉと外部電圧値Ｖを測定し、外部電圧値Ｖが急激に減少したとき、つまり直線１０８で示すように絶縁破壊が生じたときの電流値を絶縁破壊時電流値として測定する。
【００３８】
つぎに、この測定された絶縁破壊時電流値に対応する絶縁破壊電圧値Ｖbdつまり理想曲線１０９と直線１０８との交点の電圧値Ｖbdを、ファウラ−ノルドハイムトンネル電流式から演算する。
【００３９】
第１発明によれば、測定された絶縁破壊時電流値に対応する絶縁破壊電圧値Ｖbdを、ファウラ−ノルドハイムトンネル電流式から演算するようにしているので、真の絶縁破壊電圧値Ｖbdを求めることができる。また図２（ｂ）に示すように高電界領域において電流値ｉを所定の比率で段階的に上昇変化させるようにしているので、高電界領域では絶縁膜３にかかる電界Ｅを所定の比率で上昇させることができる。このため図１６（ｂ）に示す従来技術のように直列抵抗成分１２の大きさが異なる試料間で電界Ｅの上昇率が異なってしまうことはない。このため直列抵抗成分１２の大きさの異なる試料間で、絶縁破壊に至るまでの測定結果を統一的に扱うことができるという効果が得られる。
【００４０】
また第２発明は第１発明において、
前記第１の測定手段は、外部電圧を所定の比率で段階的に上昇変化させ、段階的に所定の比率で外部電圧を上昇変化させる毎に当該外部電圧値と電流値を測定し、測定された電流値が急激に上昇した場合には、この電流値に対応する外部電圧値を絶縁破壊電圧値とすること
を特徴とする。
【００４１】
第３発明は第１発明の装置の発明を方法の発明に置換したものである。
【００４２】
第４発明は第２発明の装置の発明を方法の発明に置換したものである。
【００４３】
また第５発明は第１発明または第２発明において、第２の解決課題を達成するために、
前記電極の面内の複数点で電気的に接触する複数の接触子を介して前記電極に外部電圧を印加すること
を特徴とする。
【００４４】
第５発明を図１（ｂ）を参照して説明する。
【００４５】
第５発明によれば、電極４の面内の複数点で電気的に接触する複数の接触子７ａ、７ｂ、７ｃ、７ｄを介して電極４に外部電圧Ｖを印加するようにしているので、電極面の横方向における電圧降下の影響を受けることなく電圧または電流を測定することができる。また電極を二重にして電極面の横方向の抵抗成分による電圧降下の影響を抑える必要がないので、試料１を作成する工程が複雑にならない。
【００４６】
第６発明は第２の解決課題を達成するために、
半導体基板上に絶縁膜を形成しこの絶縁膜上に電極を形成した半導体素子の前記電極の面内で接触子を電気的に接触させ、この接触子を介して外部より前記電極に電圧を印加したときの外部電圧値または前記半導体素子に通電される電流値を測定するようにした半導体素子の測定装置において、
前記電極の面内の複数点で電気的に接触するように前記接触子を複数設けたこと
を特徴とする。
【００４７】
第６発明は第５発明を独立の請求項としたものである。
【００４８】
【発明の実施の形態】
以下本発明の実施の形態について図面を参照して説明する。なお本実施形態ではＰ型シリコン基板を半導体基板２とするＭＩＳ試料１を想定する。
【００４９】
図１（ａ）は実施形態の第１の測定装置を示す図であり、図１（ｂ）は実施形態の第２の測定装置を示す図である。
【００５０】
図１に示すようにＭＩＳ試料１は、Ｐ型シリコンからなる半導体基板２上に、シリコン酸化膜からなる絶縁膜３を形成しこの絶縁膜３上に、低抵抗多結晶シリコンからなる電極４を形成して、構成されている。
【００５１】
ＭＩＳ試料１を作成する工程を図５、図６、図７を参照して説明する。
【００５２】
（工程１）図７に示すように、たとえば直径２００ｍｍのＰ型シリコン基板２が酸化性雰囲気中で熱処理される。Ｐ型シリコン基板２の抵抗率はたとえば１０Ω・ｃｍで、厚さはたとえば７２５μｍである。そしてＰ型シリコン基板２の表面にたとえば厚さ２５ｎｍのシリコン酸化膜が絶縁膜３として成長される。
【００５３】
（工程２）つぎにＬＰＣＶＤ法によって多結晶シリコン膜が堆積される。この多結晶シリコン膜にガス拡散によってリンがドーピングされる。
【００５４】
（工程３）つぎにフォトリソグラフィーによって多結晶シリコン膜をたとえば２．５ｍｍ×４ｍｍ（縦×横）のサイズの電極４に整形する。こうして低抵抗多結晶シリコンの電極４が形成される。電極４の抵抗率はたとえば１．６Ｅ−３Ω・ｃｍで、厚さはたとえば４００ｎｍである。
【００５５】
上記（工程１）、（工程２）、（工程３）が終了した時点のＭＩＳ試料１の断面構造を図５（ａ）に示している。またＰ型シリコン基板２の裏面にアルミを真空蒸着によって堆積したＭＩＳ試料１も図５（ｂ）に示すように作成される。この裏面アルミ蒸着のＭＩＳ試料１の場合には、ＭＩＳ試料１の裏面と試料台５との間の接触抵抗が下がり、直列抵抗成分１２を小さくすることができる。
【００５６】
図６は２．５ｍｍ×４ｍｍ（縦×横）のサイズの電極４を有する４つのＭＩＳ試料１が配置されたＴＥＧ（テストエレメントグループ）１１を示している。後述するようにＴＥＧ１１の４つのＭＩＳ試料１はそれぞれ異なる測定条件で絶縁破壊電界Ｅが計測される。測定条件を区別するためにＴＥＧ１１上の各ＭＩＳ試料を１ａ、１ｂ、１ｃ、１ｄとする。
【００５７】
図７に示すように図６のＴＥＧ１１は１枚のＰ型シリコン基板２の面内に７２個作成される。したがって全体で７２×４＝２８８個のＭＩＳ試料１が作成される。
【００５８】
ＭＩＳ試料１は試料台５上に載置されている。試料台５とＭＩＳ試料１の電極４との間に電源６が電気的に接続され、電源６から１本の探針（プローブ）７を介して電極４に外部電圧が印加される。外部電圧値Ｖは電圧計８で測定される。またＭＩＳ試料１に通電される電流の電流値ｉは電流計９で測定される。電源６から電極４に印加される電圧は図示しないコントローラによって制御される。
【００５９】
図１（ｂ）に示す第２の測定装置の場合は、電源６に対して４本の接触子７ａ、７ｂ、７ｃ、７ｄが電気的に並列に接続される。そして４本の７ａ、７ｂ、７ｃ、７ｄが電極４の面内の複数点で電気的に接触している。接触子７ａ、７ｂ、７ｃ、７ｄは１．５ｍｍの間隔で隣接するように配置されている。第２の測定装置によれば、４本の接触子７ａ、７ｂ、７ｃ、７ｄを介して電極４に外部電圧Ｖを印加するようにしているので、電極面の横方向における電圧降下の影響を受けることなく電圧または電流を測定することができる。また電極を二重にして電極面の横方向の抵抗成分による電圧降下の影響を抑える必要がないので、従来のように試料１を作成する工程が複雑にならない。
【００６０】
つぎに図１（ａ）または（ｂ）に示す測定装置を用いてＭＩＳ試料１の絶縁膜３の絶縁破壊電界を計測する処理手順について説明する。
【００６１】
図２（ａ）、（ｂ）は外部電圧Ｖおよび電流ｉを測定する処理手順を示している。測定装置の図示しないコントローラは図２（ａ）、（ｂ）で示すような特性１００、１０２で外部電圧、電流が所定の比率で上昇変化するように外部電圧を制御する。
【００６２】
（測定過程１）図２（ａ）に特性１００で示すようにＴＺＤＢ法と同様に、ＭＩＳ試料１の電極４に印加する電圧を単位時間（たとえば０．２ｓ）ごとにステップ状に段階的に（たとえば１．２Ｖづつ）、最大印加電圧α（たとえば２５Ｖ）に至るまで上昇変化させていき、各ステップの終端１０１で外部電圧値ＶとＭＩＳ試料１に通電される電流値ｉを測定する。
【００６３】
図１１は外部電圧Ｖと電流ｉとの関係を示している。ＭＩＳ試料１は図示するような電圧−電流特性１０４を備えている。同図１１に示すように最大印加電圧αはＭＩＳ試料１の寄生抵抗１２の影響が無視でき、かつＭＩＳ試料１に通電される電流ｉに対してＦＮトンネル電流が支配的となる、つまり電圧−電流特性がＦＮ電流式（ＩＦＮ＝ＣＥＩ ２exp（−Ｂ/ＥＩ））にしたがって変化する所定の電圧値に設定される。最大印加電圧αは絶縁膜３の種類、厚さ等に影響されるので、実験結果に基づいて設定される。
【００６４】
測定過程１では図３に矢印１０５で示す電圧−電流特性が得られる。
【００６５】
（測定過程２）つぎに図２（ｂ）に１０２で示すように最大印加電圧値αになったときの電流値Ｉ(v=α)から更に電流ｉを単位時間（たとえば０．０５ｓ）ごとにステップ状に段階的に（たとえば１．２６）、比率Ｃ1（たとえば１．２６）で、最大電流（たとえば０．１Ａ）または最大電圧（たとえば６０Ｖ）に至るまで上昇変化させていき、各ステップの終端１０３で電流値ｉと外部電圧値Ｖを測定する。
【００６６】
すなわちＣ1を定数とし、ｎをステップの番号（ｎ＝１、２、３…ｎ、ｎ＋１…）として、電流Ｉ1、Ｉ2、Ｉ3…Ｉn、Ｉn+1が下記（４）式に示される関係で順次変化するようにＭＩＳ試料１に電流ｉが通電される。
【００６７】
Ｉn+1/Ｉn＝Ｃ1 …（４）
また（４）式の代わりに下記（５）式に示される関係でＭＩＳ試料１に電流ｉを通電させてもよい。
【００６８】
ΔＩ/Ｉn＝Ｃ2 …（５）
ここでＣ2は定数で、ΔＩはＩn+1−Ｉnである。
【００６９】
（４）式に従い電流ｉを変化させるときの１番目のステップ（ｎ＝１）の電流Ｉn=1は下記（６）式に示す値となり、（５）式に従い電流ｉを変化させるときの１番目のステップ（ｎ＝１）の電流Ｉn=1は下記（７）式に示す値となる。
【００７０】
Ｉn=1＝Ｃ1・Ｉ(v=α) …（６）
Ｉn=1＝（Ｃ2＋１）・Ｉ(v=α) …（７）
測定過程２で最大電流（たとえば０．１Ａ）または最大電圧（たとえば６０Ｖ）に達したときをもって測定終了とする。測定過程２では図３に矢印１０６で示す電圧−電流特性が得られる。
【００７１】
図３、図４は測定過程１、２の測定結果を解析処理する手順を示している。測定装置の図示しないコントローラでは下記の解析処理が実行される。
【００７２】
（解析過程１）測定過程１の判定電流ｉcが図１１と同様に設定される。測定過程１の測定中に、測定電流値ｉが判定電流値ｉcに達した場合には、そのときの測定外部電圧Ｖを絶縁破壊電圧値Ｖbd1とする。
【００７３】
絶縁破壊電圧Ｖbd1は必要に応じて下記（８）式に基づいて絶縁破壊電界Ｅbdに換算される。
【００７４】
Ｅbd＝｜Ｖbd−ＶFB｜/ｄ …（８）
ここでｄは絶縁膜３の厚さであり、ＶFBはフラットバンド電圧である。フラットバンド電圧ＶFBとは絶縁膜３がフラットバンド条件になる電圧のことであり、電極４とシリコン基板２の仕事関数差、絶縁膜３中の電荷分布等で定まり、ＭＩＳ試料１の容量−電圧特性を別途測定することによって求められる。絶縁破壊電圧Ｖbdと比較してフラットバンド電圧ＶFBが十分小さい場合にはこのフラットバンド電圧ＶFBを（８）式で無視することができる。
【００７５】
測定過程１で測定電流値ｉが判定電流値ｉcに達した場合には、解析処理はこれで終了する。
【００７６】
また測定過程１で測定電流値ｉが判定電流値ｉcに達しない場合には解析処理はつぎの解析過程２に移行する。
【００７７】
（解析過程２）つぎに測定過程１の測定結果に基づいて上記（１）式のＦＮ電流式（ＩＦＮ＝ＣＥＩ ２exp（−Ｂ/ＥＩ））が演算される。具体的には図３において外部電圧値Ｖがγ≦Ｖ≦δの範囲の測定結果を（１）式に回帰させて、係数Ｂ、Ｃが求められる。ただしβ≦γ≦δ≦αなる関係があるものとする。ここでβは電流ｉのうちＦＮトンネル電流成分が支配的となる外部電圧下限値である。βは絶縁膜３の種類、厚さ、電極４の面積/周辺長など試料１の構造等の種々の条件に影響されるので、実験的に予め求められる。またγ、δはたとえばγ＝２０Ｖ、δ＝α＝２５Ｖに設定される。
【００７８】
測定電流値ｉを（１）式に代入して絶縁膜３にかかる電界ＥＩが求められる。（１）式の電界ＥＩと外部電圧Ｖとの関係は下記（９）式のように表され、（９）式から電界ＥＩに対応する外部電圧Ｖが求められる。
【００７９】
ＥＩ＝｜Ｖ−ＶFB｜/ｄ …（９）
外部電圧Ｖと比較してフラットバンド電圧ＶFBが十分小さい場合にはこのフラットバンド電圧ＶFBを（９）式で無視することができる。
【００８０】
以上により図４に示すように電圧−電流特性の理想的な特性つまり直列抵抗成分１２の影響のない特性１０９が破線で示すごとく得られる。
【００８１】
（解析過程３）解析過程３で得られた理想的な特性１０９は図４に示すように、実測値の特性（実線）と重ね合わせられる。
【００８２】
測定過程２の測定中に、測定電圧値Ｖが直線１０８で示すように急減に減少したときには、絶縁破壊が生じたものと判断し、そのときの測定電流値ｉを絶縁破壊時電流値ｉとして（１）式に代入することによって絶縁破壊電界Ｅbdが求められる。なお絶縁破壊時に実測された外部電圧値はＶbd2であるが、これは真の絶縁破壊電圧ではない。
【００８３】
（１）式の絶縁破壊電界Ｅbdと絶縁破壊電圧Ｖとの関係は下記（１０）式のように表され、（１０）式から絶縁破壊電界Ｅbdに対応する絶縁破壊電圧Ｖbd3が求められる。
【００８４】
Ｅbd＝｜Ｖbd3−ＶFB｜/ｄ …（１０）
絶縁破壊電圧Ｖbd3と比較してフラットバンド電圧ＶFBが十分小さい場合にはこのフラットバンド電圧ＶFBを（１０）式で無視することができる。
【００８５】
具体的には測定された絶縁破壊時電流値ｉに対応する絶縁破壊電圧値Ｖbd3が、理想曲線１０９と実測の直線１０８との交点を読み取ることで求められる。
【００８６】
以上のように本実施形態によれば、測定された絶縁破壊時電流値ｉに対応する絶縁破壊電圧値Ｖbd3を、ファウラ−ノルドハイムトンネル電流式から演算するようにしているので、真の絶縁破壊電圧値Ｖbd3を求めることができる。また図２（ｂ）に示すように高電界領域において電流値ｉを所定の比率Ｃ1またはＣ2で段階的に上昇変化させるようにしているので、高電界領域では絶縁膜３にかかる電界Ｅを所定の比率で上昇させることができる。このため図１６（ｂ）に示す従来技術のように直列抵抗成分１２の大きさが異なる試料間で電界Ｅの上昇率が異なってしまうことはない。このため直列抵抗成分１２の大きさの異なる試料間で、絶縁破壊に至るまでの測定結果を統一的に扱うことができる。したがって本実施形態によれば直列抵抗成分１２の大小にかかわりなく高電界領域で絶縁膜３で生じる絶縁破壊を定量的に評価することができる。
【００８７】
また本実施形態では、図２（ａ）に示すように低電界領域の測定過程１において、電圧Ｖを段階的に上昇変化させている。これは低電界領域では電流ｉを段階的に上昇変化させたとしても電流が微小な量しか変化せずに測定装置のレスポンスによって測定時間が長くかかるからである。しかし低電界領域の測定過程１においても、高電界領域の測定過程２と同様にして、電流ｉを段階的に上昇変化させるように電圧を制御してもよい。
【００８８】
また図１（ｂ）に示す第２の測定装置を用いて計測を行った場合には、第１の測定装置を用いた場合と比較して、電極面における接触子７ａ〜７ｄの接触点と絶縁破壊点との距離を短くすることができる。接触子の数を増やすことで更に距離を短くすることができる。このため電極面の横方向における電圧降下の影響を受けることなく電圧または電流を測定することができる。したがって電極４の面に対して垂直な方向の直列抵抗成分１２のみならず横方向の直列抵抗成分をも減少させることができるので、異なる試料間の評価の精度を更に向上させることができる。
【００８９】
つぎに実施形態と従来技術の効果の差について図８を参照して説明する。ここで実施形態の測定法とは、図１（ｂ）に示すように４本の接触子７ａ〜７ｄを備えた第２の測定装置を用いて、図２（ａ）、（ｂ）で説明したように高電界領域では電流を段階的に上昇変化させていくという測定法のことである。また従来技術の測定法とは、図１（ａ）に示すように１本の接触子７を備えた第１の測定装置を用いて、図１０に示すようにＴＺＤＢ法により高電界領域に至るまで外部電圧を段階的に上昇変化させていく測定法のことである。
図６に示す測定条件の異なるＭＩＳ試料１ａ、１ｂ、１ｃ、１ｄについて絶縁破壊電界Ｅbdを計測した結果を図８（ａ）、（ｂ）、（ｃ）、（ｄ）にそれぞれヒストグラムにて示す。図８の各ヒストグラムの横軸は絶縁破壊電界Ｅbdであり、縦軸は試料個数である。
【００９０】
図８（ａ）は図５（ａ）に示すように、裏面アルミ蒸着の無いＭＩＳ試料１ａについて、従来技術の測定法を用いて計測した結果を示す。
【００９１】
図８（ｂ）は同じく図５（ａ）に示す裏面アルミ蒸着無しのＭＩＳ試料１ｂについて、実施形態の測定法を用いて計測した結果を示す。
【００９２】
図８（ｃ）は図５（ｂ）に示すように、裏面アルミ蒸着のあるＭＩＳ試料１ｃについて、従来技術の測定法を用いて計測した結果を示す。
【００９３】
図８（ｂ）は同じく図５（ｂ）に示す裏面アルミ蒸着ありのＭＩＳ試料１ｄについて、実施形態の測定法を用いて計測した結果を示す。
【００９４】
図８（ａ）と図８（ｂ）を比較すると、従来技術の測定法で得られたヒストグラム（図８（ａ））は実施形態の測定法で得られたヒストグラム（図８（ｂ））と比較して、直列抵抗成分１２の影響を受けているため試料個数を示す山が高電界領域側にシフトしている。
【００９５】
また裏面アルミ蒸着無しの試料１ａ、１ｂについて得られたヒストグラム（図８（ａ）、（ｂ））と裏面アルミ蒸着有りの試料１ｃ、１ｄについて得られたヒストグラム（図８（ｃ）、（ｄ））をそれぞれ比較すると、裏面アルミ蒸着有りの試料１ｃ、１ｄの方が、直列抵抗成分が小さいので、試料個数を示す山は低電界領域側にシフトしているのがわかる。
【００９６】
また従来技術の測定方法で得られたヒストグラム（図８（ａ）、（ｃ））と実施形態の測定方法で得られたヒストグラム（図８（ｂ）、（ｄ））をそれぞれ比較すると、実施形態の測定方法の方が、試料間で直列抵抗成分１２の大小の影響を受けないので、試料個数を示す山がばらつかずに大きなピーク値をもっているのがわかる。この結果から本発明によれば、直列抵抗成分１２の大小にかかわりなく高電界領域で絶縁膜３で生じる絶縁破壊を定量的に評価できることがわかる。
【００９７】
なお以上説明した実施形態では４本の接触子７ａ〜７ｄを備えた第２の測定装置を、絶縁破壊電圧（電界）の計測に使用する場合を想定した。しかし第２の測定装置はＴＤＤＢ法で絶縁破壊寿命を計測する際に使用してもよい。
【図面の簡単な説明】
【図１】図１（ａ）は第１の測定装置を示す図であり、図１（ｂ）は第２の測定装置を示す図である。
【図２】図２（ａ）は実施形態の測定過程１において外部電圧が段階的に上昇変化する様子を示す図で、図２（ｂ）は測定過程２において電流が段階的に上昇変化する様子を示す図である。
【図３】図３は実施形態の外部電圧と電流の関係を示す図である。
【図４】図３は実施形態の外部電圧と電流の関係を示す図であり、ＦＮ電流式から真の絶縁破壊電圧を求める処理を説明する図である。
【図５】図５（ａ）、（ｂ）は実施形態のＭＩＳ試料の断面をそれぞれ示す図である。
【図６】図６は実施形態のＴＥＧを示す図である。
【図７】図７は実施形態のＰ型シリコン基板を示す図である。
【図８】図８（ａ）、（ｂ）、（ｃ）、（ｄ）は絶縁破壊電界と試料個数の関係を示す図で、実施形態と従来技術の効果上の差を説明する図である。
【図９】図９は従来の測定装置を示す図である。
【図１０】図１０はＴＺＤＢ法を説明する図である。
【図１１】図１１は外部電圧と電流の関係を示す図で、絶縁破壊の判定を説明する図である。
【図１２】図１２は絶縁膜にかかる電界と電流の関係を示す図で、高電界領域でＦＮトンネル電流が支配的になる様子を説明する図である。
【図１３】図１３は外部電圧と電流の関係を示す図で、高電界領域で直列抵抗成分の影響を受けることを説明する図である。
【図１４】図１４は外部電圧と電流の関係を示す図で、直列抵抗成分の大きさの異なる各試料間で電圧−電流特性が異なることを説明する図である。
【図１５】図１５（ａ）、（ｂ）、（ｃ）は直列抵抗成分の大きさの異なる各試料の断面構造をそれぞれ示す図である。
【図１６】図１６（ａ）は時間と外部電圧の関係を示す図であり、また図１６（ｂ）は時間と絶縁膜にかかる電界の関係を示す図で、直列抵抗成分の大きさによって高電界領域で電界のステップごとの高さが異なることを説明する図である。
【符号の説明】
１ ＭＩＳ試料（半導体素子）
２ 半導体基板
３ 絶縁膜
４ 電極
５ 試料台
６ 電源
７（７ａ〜７ｄ） 接触子
８ 電圧計
９ 電流計
Claims (5)
- 半導体基板上に絶縁膜を形成しこの絶縁膜上に電極を形成した半導体素子の前記電極に外部より電圧を印加し、この外部電圧を上昇変化させる毎に当該外部電圧値と前記半導体素子に通電される電流値を測定することにより、前記絶縁膜の絶縁破壊電圧を計測するようにした半導体素子の電圧計測方法において、
前記半導体素子に通電される電流が、ファウラ−ノルドハイムトンネル電流式にしたがって変化し、かつ前記絶縁膜以外の寄生抵抗が無視できる所定電圧値まで前記外部電圧を上昇変化させ、当該外部電圧値と電流値を測定する第１の測定工程と、
前記第１の測定工程によって測定された外部電圧値と電流値に基づいて、前記半導体素子についてのファウラ−ノルドハイムトンネル電流式を演算する第１の演算工程と、
前記所定電圧値になったときの電流値から更に電流を所定の比率で段階的に上昇変化させる毎に当該電流値と外部電圧値を測定し、外部電圧値が急激に減少したときの電流値を絶縁破壊時電流値として測定する第２の測定工程と、
前記第２の測定工程によって測定された絶縁破壊時電流値に対応する絶縁破壊電圧値を、前記第１の演算工程で演算されたファウラ−ノルドハイムトンネル電流式から演算する第２の演算工程と
を具えたことを特徴とする半導体素子の電圧計測方法。 - 前記第１の測定工程は、外部電圧を所定の比率で段階的に上昇変化させ、段階的に所定の比率で外部電圧を上昇変化させる毎に当該外部電圧値と電流値を測定し、測定された電流値が急激に上昇した場合には、この電流値に対応する外部電圧値を絶縁破壊電圧値とすること
を特徴とする請求項１記載の半導体素子の電圧計測方法。 - 請求項１に記載の半導体素子の電圧計測方法を実施するための装置であって、
半導体基板上に絶縁膜を形成しこの絶縁膜上に電極を形成した半導体素子の前記電極に外部より電圧を印加し、この外部電圧を上昇変化させる毎に当該外部電圧値と前記半導体素子に通電される電流値を測定することにより、前記絶縁膜の絶縁破壊電圧を計測するようにした半導体素子の電圧計測装置において、
前記半導体素子に通電される電流が、ファウラ−ノルドハイムトンネル電流式にしたがって変化し、かつ前記絶縁膜以外の寄生抵抗が無視できる所定電圧値まで前記外部電圧を上昇変化させ、当該外部電圧値と電流値を測定する第１の測定手段と、
前記第１の測定手段によって測定された外部電圧値と電流値に基づいて、前記半導体素子についてのファウラ−ノルドハイムトンネル電流式を演算する第１の演算手段と、
前記所定電圧値になったときの電流値から更に電流を所定の比率で段階的に上昇変化させる毎に当該電流値と外部電圧値を測定し、外部電圧値が急激に減少したときの電流値を絶縁破壊時電流値として測定する第２の測定手段と、
前記第２の測定手段によって測定された絶縁破壊時電流値に対応する絶縁破壊電圧値を、前記第１の演算手段で演算されたファウラ−ノルドハイムトンネル電流式から演算する第２の演算手段と
を具えたことを特徴とする半導体素子の電圧計測装置。 - 前記第１の測定手段は、外部電圧を所定の比率で段階的に上昇変化させ、段階的に所定の比率で外部電圧を上昇変化させる毎に当該外部電圧値と電流値を測定し、測定された電流値が急激に上昇した場合には、この電流値に対応する外部電圧値を絶縁破壊電圧値とすること
を特徴とする請求項３記載の半導体素子の電圧計測装置。 - 前記電極の面内の複数点で電気的に接触する複数の接触子を介して前記電極に外部電圧を印加すること
を特徴とする請求項３または４記載の半導体素子の電圧計測装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000288799A JP4623807B2 (ja) | 2000-09-22 | 2000-09-22 | 半導体素子の電圧計測装置および電圧計測方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000288799A JP4623807B2 (ja) | 2000-09-22 | 2000-09-22 | 半導体素子の電圧計測装置および電圧計測方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002100663A JP2002100663A (ja) | 2002-04-05 |
| JP4623807B2 true JP4623807B2 (ja) | 2011-02-02 |
Family
ID=18772321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000288799A Expired - Lifetime JP4623807B2 (ja) | 2000-09-22 | 2000-09-22 | 半導体素子の電圧計測装置および電圧計測方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4623807B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10620258B2 (en) | 2017-01-13 | 2020-04-14 | Samsung Electronics Co., Ltd. | Method of testing semiconductor device and method of manufacturing a semiconductor device including the testing method |
| US11668743B2 (en) | 2021-01-26 | 2023-06-06 | Samsung Electronics Co., Ltd. | Semiconductor device defect analysis method |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4576981B2 (ja) * | 2004-11-05 | 2010-11-10 | 信越半導体株式会社 | 半導体基板の評価方法及び半導体基板評価用素子 |
| JP4570935B2 (ja) * | 2004-11-05 | 2010-10-27 | 信越半導体株式会社 | 半導体基板の評価方法及び半導体基板評価用素子 |
| JP5487579B2 (ja) * | 2008-08-28 | 2014-05-07 | 株式会社Ｓｕｍｃｏ | シリコンウェーハの評価方法および製造方法 |
| US8501504B2 (en) * | 2008-11-12 | 2013-08-06 | Advanced Micro Devices, Inc. | Method and system for non-destructive determination of dielectric breakdown voltage in a semiconductor wafer |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6188539A (ja) * | 1984-10-08 | 1986-05-06 | Nec Corp | Ｍｏｓ電界効果トランジスタ |
| JP2921270B2 (ja) * | 1992-07-16 | 1999-07-19 | 三菱電機株式会社 | 経時絶縁膜破壊評価方法および経時絶縁膜破壊評価装置 |
| JPH06334015A (ja) * | 1993-05-19 | 1994-12-02 | Miyazaki Oki Electric Co Ltd | 半導体素子の絶縁膜の評価方法 |
| JP3789220B2 (ja) * | 1997-12-25 | 2006-06-21 | 松下電器産業株式会社 | 絶縁膜評価方法および装置ならびにプロセス評価方法 |
| JP3859357B2 (ja) * | 1998-06-01 | 2006-12-20 | 松下電器産業株式会社 | 絶縁膜評価方法 |
-
2000
- 2000-09-22 JP JP2000288799A patent/JP4623807B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10620258B2 (en) | 2017-01-13 | 2020-04-14 | Samsung Electronics Co., Ltd. | Method of testing semiconductor device and method of manufacturing a semiconductor device including the testing method |
| US11668743B2 (en) | 2021-01-26 | 2023-06-06 | Samsung Electronics Co., Ltd. | Semiconductor device defect analysis method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002100663A (ja) | 2002-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6202029B1 (en) | Non-contact electrical conduction measurement for insulating films | |
| JP2004500707A (ja) | コロナ放電を用いて応力誘電リーク電流を測定する方法とゲート誘電体の完全性を測定する方法 | |
| JP4623807B2 (ja) | 半導体素子の電圧計測装置および電圧計測方法 | |
| JP4504264B2 (ja) | 半導体素子評価装置および半導体素子評価方法 | |
| US20050225345A1 (en) | Method of testing semiconductor wafers with non-penetrating probes | |
| JP4844101B2 (ja) | 半導体装置の評価方法および半導体装置の製造方法 | |
| CN105247669B (zh) | 半导体晶圆的评价方法 | |
| EP1710594B1 (en) | Method of measuring semiconductor wafers with an oxide enhanced probe | |
| US6528335B2 (en) | Electrical method for assessing yield-limiting asperities in silicon-on-insulator wafers | |
| JP5487579B2 (ja) | シリコンウェーハの評価方法および製造方法 | |
| US6975102B2 (en) | Apparatus and method for analyzing capacitance of insulator | |
| US6407558B2 (en) | Method of determining the doping concentration across a surface of a semiconductor material | |
| US20080290889A1 (en) | Method of destructive testing the dielectric layer of a semiconductor wafer or sample | |
| JP5018053B2 (ja) | 半導体ウエーハの評価方法 | |
| US7106087B2 (en) | Method and apparatus for evaluating semiconductor device | |
| JP6572839B2 (ja) | 半導体基板の評価方法 | |
| CN102610538A (zh) | 通过测量隧穿电场来快速评价sonos可靠性的方法 | |
| US20230041405A1 (en) | Characterizing defects in semiconductor layers | |
| JP4735337B2 (ja) | 半導体素子の評価方法、ならびに半導体ウェーハの品質評価方法および製造方法 | |
| JP3610817B2 (ja) | 半導体装置の評価方法 | |
| JP2906776B2 (ja) | シリコンウェーハの結晶評価方法 | |
| Marinskiy et al. | Measuring CET of high-k dielectrics with novel kinetic approach using micro-site corona–Kelvin method | |
| JP3897797B2 (ja) | 半導体装置の評価方法及び評価装置 | |
| Aguilera et al. | Pre-and post-BD electrical conduction of stressed HfO2/SiO2 MOS gate stacks observed at the nanoscale | |
| CN105390409B (zh) | 鸟嘴长度的测试方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070816 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091020 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100810 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100917 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101026 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101102 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4623807 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131112 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |