JP3789220B2 - 絶縁膜評価方法および装置ならびにプロセス評価方法 - Google Patents

絶縁膜評価方法および装置ならびにプロセス評価方法 Download PDF

Info

Publication number
JP3789220B2
JP3789220B2 JP35709597A JP35709597A JP3789220B2 JP 3789220 B2 JP3789220 B2 JP 3789220B2 JP 35709597 A JP35709597 A JP 35709597A JP 35709597 A JP35709597 A JP 35709597A JP 3789220 B2 JP3789220 B2 JP 3789220B2
Authority
JP
Japan
Prior art keywords
insulating film
stress
leakage current
amount
induced leakage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP35709597A
Other languages
English (en)
Other versions
JPH11186351A (ja
Inventor
健治 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP35709597A priority Critical patent/JP3789220B2/ja
Priority to US09/154,026 priority patent/US6326792B1/en
Publication of JPH11186351A publication Critical patent/JPH11186351A/ja
Application granted granted Critical
Publication of JP3789220B2 publication Critical patent/JP3789220B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/92Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating breakdown voltage
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/12Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
    • G01R31/1227Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials
    • G01R31/1263Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation
    • G01R31/129Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation of components or parts made of semiconducting materials; of LV components or parts

Landscapes

  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Biochemistry (AREA)
  • Immunology (AREA)
  • Electrochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Pathology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は絶縁膜評価方法および絶縁膜評価装置ならびにプロセス評価方法に関する。
【0002】
【従来の技術】
近年、半導体集積回路装置の集積度の向上に伴って、素子のサイズは縮小の一途をたどっている。超LSIの分野でゲート絶縁膜として用いられるシリコン酸化膜(SiO2)の厚さは10nmを下回っており、その信頼性の評価が以前にもまして重要になってきている。ゲート絶縁膜の信頼性を評価する方法として、定電圧ストレス印加方法および定電流ストレス印加方法が広く用いられている。
【0003】
図18を参照しながら、従来の定電圧ストレス印加方法を最初に説明する。
【0004】
まず、ステップS50で、評価用としてあらかじめ設定された任意の電圧V0、判定電流量I0、および、測定を行なう試料の個数Nを設定する。
【0005】
次に、ステップS51で、複数の試料の中から選択された最初の試料へ測定用プローブ端子を移動させる。
【0006】
次に、ステップS52で、評価用電圧V0を試料の絶縁膜に供給する。そして、ステップS53で、評価用電圧V0の供給状態をt1秒間保持したのち、ステップS54で、電流量Iを測定する。ステップS55で、電流量Iの大きさから絶縁破壊が発生したかどうかの判定を行う。たとえば、電流量Iの絶対値が判定電流量I0の絶対値よりも大きい場合に絶縁破壊が発生したと判定する。
【0007】
ステップS55で、絶縁破壊が発生していないと判定された場合、ステップS53に戻り、絶縁膜に絶縁破壊が発生するまでステップS53、ステップS54、およびステップS55の操作を繰り返す。
【0008】
ステップS55で、絶縁破壊が発生していると判定された場合には、ステップS56で、評価用電圧V0供給開始から絶縁破壊が発生するまでに要した所要時間tを記録する。
【0009】
N個の試料について測定を終了した場合には(ステップS57)、ステップS58で、N個の試料について測定された所要時間tを統計的に処理し、これらの試料についての絶縁破壊時間tBDを算出する。統計的な処理方法としては、一般にワイブルプロットと呼ばれる手法が用いられている。以下に、その手法を説明する。
【0010】
まず、累積不良率Fから算出される指数Wを、logスケールのストレス印加時間tに対してプロットする。ここで、累積不良率Fは、ある時間までに絶縁破壊した試料の個数の割合を示し、ストレス印加時間tは、評価用電圧V0印加時間を示す。すると、指数Wは以下の式(1)により計算される。
【0011】
W=ln[ln{1/(1−F)}] 式(1)
このようにして算出されたWとtとは、上記ワイブルプロットを行なうことによって直線的な関係を有することが経験的に知られており、絶縁膜の寿命を簡便に知る方法として使用されている。測定の結果得られたデータをワイブルプロットし、たとえばF=50%になるときのストレス印加時間を求める。次に、これを絶縁膜の50%絶縁破壊寿命tBDまたはt50して記述する。
【0012】
ステップS57でN個の試料についての測定を終了していない場合には、次の試料へ移動し(ステップS59)、ステップS52に戻り、N個の試料をすべて測定するまで、ステップS52からステップS59までの各操作を繰り返す。
【0013】
測定個数Nは、通常、20から100である。これは、個々の測定におけるt値が統計的な分布を有するため、数回程度の測定によって得られたt値に基づいては、その分布を正確に知ることが不可能だからである。
【0014】
このようにして得られるtBDは、絶縁膜の絶縁破壊に要する時間を表している。そのため、tBDは、絶縁膜の品質を定量的に検証して比較・検討するためや、品質保証を示す情報としては最適であり、絶縁膜質・信頼性を表現する指標として広く用いられている。
【0015】
次に、図19を参照しながら、従来の定電流ストレス印加方法を説明する。
【0016】
まず、ステップS60で、評価用としてあらかじめ設定された任意の電流量I0、判定電圧V0、および、測定を行なう試料の個数Nを設定し、ステップS61で初めの試料へと移動する。
【0017】
次に、ステップS62で、評価用電流I0を絶縁膜に供給する。そして、評価用電流I0の供給状態をt1秒間保持したのち(ステップS63)、ステップS64で電圧値Vを測定し、ステップS65で絶縁破壊が発生したかどうかの判定を行う。たとえば電圧値Vの絶対値が判定電圧V0の絶対値よりも小さいときには、絶縁破壊が発生したと判定する。ステップS65で、絶縁破壊が発生していないと判定される場合には、ステップS62に戻り、絶縁膜に絶縁破壊が発生するまでステップS63からステップS65までの操作を繰り返す。
【0018】
ステップS65で絶縁破壊が発生していると判定された場合には、ステップS66で、評価用電流I0供給開始から絶縁破壊が発生するまでに要した所要時間をtとして記録する。N個の試料について測定を終了した場合には(ステップS67)、N個の試料についての各所要時間tを統計的に処理することにより、これらの試料における絶縁破壊時間tBDをおよび絶縁破壊までの総注入電荷量QBDを算出する(ステップS68)。絶縁破壊時間tBDの算出には、前述のワイブルプロットが一般に用いられる。ここで、QBDはtBDと評価用電流I0の積を面積Sで割った値として定義される。
【0019】
ステップS67で、N個の試料について測定を終了していない場合には、ステップS69で、次の試料へ移動し、N個の試料のすべてについて測定を終了するまでステップS62からステップS69までの操作を繰り返す。この場合も、測定個数Nは、20から100程度である。
【0020】
【発明が解決しようとする課題】
従来の絶縁膜信頼性評価方法によれば、測定個数Nが通常20から100程度であるため、多数の試料を用意することが必要になるとともに、膨大な測定時間を必要とするという問題点を有している。測定個数をN個とすると、その測定誤差は一般にNの平方根に比例することが知られており、測定個数が少ない場合にはその測定結果は十分に信用できないものとなる。そこで、測定結果の信頼性を上げるためには、測定個数を多くすることが必要となるが、測定に要する時間も増大してしまい、また、測定用に多数の試料を用意することが必要となる。
【0021】
本発明はかかる点に鑑みてなされたものであり、その目的とするところは、測定結果の信頼性を低下させることなく、測定に要する時間および試料数を抑制することが可能となる絶縁膜評価方法および装置を提供することにある。
【0022】
【課題を解決するための手段】
本発明による絶縁膜評価方法は、絶縁膜に電気的ストレスを印加するストレス印加工程と、Aモードストレス誘起リーク電流量をモニタし、前記絶縁膜の絶縁破壊が生じるときの前記Aモードストレス誘起リーク電流量の値を測定する工程とを包含する。
【0023】
本発明による他の絶縁膜評価方法は、複数の試料について、絶縁膜に電気的ストレスを印加するストレス印加工程と、各試料について、Aモードストレス誘起リーク電流量をモニタし、前記絶縁膜の絶縁破壊が生じるときの前記Aモードストレス誘起リーク電流量の値を測定する工程と、測定された前記Aモードストレス誘起リーク電流量の複数の値を統計的に処理することによって、前記Aモードストレス誘起リーク電流量の絶縁破壊しきい値を決定するしきい値決定工程とを包含する。
【0024】
前記しきい値決定工程において、温度を含むストレス条件に応じて異なる値を前記絶縁破壊しきい値に割り当てるようにしてもよい。
【0025】
本発明による更に他の絶縁膜評価方法は、絶縁膜に電気的ストレスを印加するストレス印加工程と、Aモードストレス誘起リーク電流量を測定する工程と、前記Aモードストレス誘起リーク電流量の測定値と、前記Aモードストレス誘起リーク電流量の絶縁破壊しきい値に基づいて決められた判定値との関係に基づいて、前記絶縁膜の寿命を推定する寿命推定工程とを包含する。
【0026】
前記判定値は、前記Aモードストレス誘起リーク電流量の絶縁破壊しきい値そのものであってもよい。
【0027】
前記寿命推定工程は、前記Aモードストレス誘起リーク電流量の測定値(IA)と前記ストレス印加時間(t)をlog−logスケールでプロットする工程と、プロットされた前記測定値(IA)から前記測定値(IA)と前記ストレス印加時間(t)との関係を決定し、前記関係に基づいて、前記Aモードストレス誘起リーク電流量が前記判定値に達するまでの時間を求める工程とを包含するようにしてもよい。
【0028】
前記寿命推定工程は、前記Aモードストレス誘起リーク電流量の測定値(IA)とストレス印加時間(t)との間に成立する関係式に基づいて、前記Aモードストレス誘起リーク電流量が前記判定値に達するまでの時間を求める工程を包含するようにしてもよい。
【0029】
前記関係式は、数aおよびbをパラメータとした場合に、IA= a×tbで表現されてもよい。
【0030】
本発明による更に他の絶縁膜評価方法は、複数の試料について、絶縁膜に電気的ストレスを印加するストレス印加工程と、各試料について、前記絶縁膜を流れる電流の量が規定値を示すように前記絶縁膜に電圧を印加する工程と、前記電圧の値をモニタし、前記絶縁膜の絶縁破壊が生じるときの前記電圧のしきい値を測定する工程と、測定された前記電圧のしきい値の複数の値を統計的に処理することによって、電圧に関する絶縁破壊しきい値を決定する工程とを包含する。
【0031】
本発明による更に他の絶縁膜評価方法は、絶縁膜に電気的ストレスを印加するストレス印加工程と、Aモードストレス誘起リーク電流量が規定値を示すときに前記絶縁膜に印加される電圧を測定する工程と、前記電圧の測定値と前記電圧のしきい値との関係に基づいて、前記絶縁膜の寿命を推定する寿命推定工程と、
を包含する。
【0032】
本発明による更に他の絶縁膜評価方法は、絶縁膜に電気的ストレスを印加するストレス印加工程と、前記ストレスの印加によって引き起こされた前記絶縁膜の性質変化を、Aモードストレス誘起リーク電流量を測定することによってモニタする工程と、モニタされた前記絶縁膜の性質変化に基づいて、前記絶縁膜の寿命を予測する。
【0033】
本発明による更に他の絶縁膜評価方法は、絶縁膜に第1の電圧V0を印加するストレス印加工程と、前記第1の電圧V0の絶対値よりも絶対値の小さな第2の電圧Vmを前記絶縁膜に印加したときに前記絶縁膜を流れるリーク電流の値をモニタする工程と、
を包含し、前記リーク電流の値に基づいて、前記絶縁膜を評価する。
【0034】
前記絶縁膜と同種類の他の絶縁膜の絶縁破壊が生じるときに前記他の絶縁膜を流れたリーク電流の値と、前記絶縁膜についてモニタされたリーク電流の値とに基づいて、前記絶縁膜の寿命を推定するようにしてもよい。
【0035】
本発明によるプロセス評価方法は、異なるプロセス条件を経た複数の試料について、絶縁膜を流れるA−SILC電流量を測定する工程と、測定されたA−SILC電流量に基づいて、絶縁膜の寿命を最適化するプロセス条件を選択する工程とを包含するプロセス評価方法。
【0036】
本発明の絶縁膜評価装置は、前記絶縁膜評価方法を実施するための絶縁膜評価装置であって、評価対象の絶縁膜が形成された試料を保持するホルダと、ホルダ上に置かれた試料に電気的に接触するプローブと、プローブを介して試料に電気的ストレスを印加し、電流・電圧の測定を実行するための測定部とを備えている。
【0037】
前記測定部によって得られたデータを解析するための解析部を更に備えていることが好ましい。
【0038】
【発明の実施の形態】
ゲート酸化膜の厚さが約6nm程度以下になると、2つのモードのストレス誘起リーク電流(Stress Induced Leakage Current:以下、「SILC」と称する)が観察されることが知られている(K. Okada, S. Kawasaki and Y. Hirofuji:Extended Abstructs of the 1994 International Conference on SOLID STATE DEVICES AND MATERIALS (1994) p.565)。これら2つのモードの電流は、それぞれ「Aモードストレス誘起リーク電流」および「Bモードストレス誘起リーク電流」と呼び、区別される。本願明細書では、Aモードストレス誘起リーク電流を「A−SILC」と称し、Bモードストレス誘起リーク電流を「B−SILC」と称することとする。
【0039】
図1は、本発明の絶縁膜評価方法に使用されるMOSキャパシタの一例の断面構造を示している。このMOSキャパシタは、P型の単結晶シリコン基板1上に形成された厚さ4.3nmのゲート酸化膜(面積0.01mm2)2と、そのゲート酸化膜2上に形成されたゲート電極3とを備えている。ゲート電極3の側面には絶縁性のサイドウォール4が設けられている。ゲート酸化膜2はシリコン基板1の表面を熱酸化することによって形成され、ゲート電極3は、例えば、CVD法で堆積した多結晶シリコン膜をパターニングすることによって形成される。
【0040】
シリコン基板1およびゲート電極3は、それぞれ、絶縁膜評価装置5の測定部に電気的に接続される。このようなMOSキャパシタのゲート電極3に負電圧を繰り返し印加することによって、ゲート絶縁膜2に電気的なストレスを与えることができる。
【0041】
図2は、図1のMOSキャパシタを用いて、そのゲート絶縁膜2にストレスを与えた場合に測定される、「電流−電圧特性」の変化を示している。この電流−電圧特性は、ゲート電極3に負電圧を可変的に印加しながら、シリコン基板1からゲート絶縁膜2を介してゲート電極3へ流れるリーク電流(以下、「ゲート電流」と称する場合がある)を測定することによって得られる。電流−電圧特性の測定は、前述のストレス印加を時折中断して実行される。
【0042】
図2のグラフには、典型的なA−SILCおよびB−SILCが観測されている。ストレス印加前の初期特性では、ファウラー・ノードハイム(FN)トンネル電流、および直接トンネル電流が支配的であるが、ストレス印加を開始すると、まず、A−SILCが観察されるようになる。A−SILCは、ストレス印加時間の経過とともに連続的に増大する。さらにストレス印加を継続すると、やがて、より大きな電流レベルを有するB−SILCが観察されるようになる。A−SILCはストレス印加時間の経過に伴って連続的に増大するのに対し、B−SILCは突然不連続に現れる。さらにストレス印加を継続することによって、完全な絶縁破壊に至る。この完全絶縁破壊は、厚さが10nm程度を越える比較的に厚い絶縁膜で観察される絶縁破壊と同様のものである。
【0043】
A−SILCは、酸化膜のほぼ全面を流れる電流であるのに対し、B−SILCは、数nm〜数10nm程度のサイズを有する局所領域を流れる電流である。B−SILCが現れる現象は、絶縁破壊過程の一部であることがわかっている (K. Okada and S. Kawasaki:Extended Abstructs of the 1995 International Conference on SOLID STATE DEVICES AND MATERIALS (1995) p.473, およびK. Okada:Extended Abstructs of the 1996 International Conference on SOLID STATE DEVICES AND MATERIALS (1996) p.782)。従って、この現象を部分絶縁破壊(partial-breakdown、以下、p−BD)と呼び、B−SILC状態から完全に絶縁破壊に至る反応を完全絶縁破壊(complete-breakdown、以下、c−BD)と呼んでいる。
【0044】
また、B−SILC状態を経ることなく完全に絶縁破壊に至る場合もある。なお、p−BDを疑似絶縁破壊(quasi−breakdown)もしくはソフトブレークダウン(soft-breakdown)、B−SILCを疑似絶縁破壊電流(quasi−breakdown current)と呼ぶこともあるが、本願明細書では、A−SILC、B−SILC、p−BD、c−BDの用語を用いることにする。
【0045】
p−BDの発生によってリーク電流は増大するが、直ちにデバイスが動作しなくなることはない。このため、ゲート酸化膜の寿命としては完全絶縁破壊が発生するまでの時間をとるべきである。しかしながら、デバイス構造によってはB−SILCのリーク電流でも動作不良の原因となりうるし、また、リーク電流レベルの規格の厳しいデバイスについてはp−BDまでの時間を寿命と考えるべきである。したがって、p−BDまでの時間を測定もしくは推定することが、デバイス評価のために重要となる。そこで、本願明細書においては、p−BDが発生する現象、およびp−BDを経ることなく完全絶縁破壊する現象を含めて絶縁破壊と呼ぶこととし、それまでの時間をゲート酸化膜の寿命と定義し用いることとする。
【0046】
図3は、図1のMOSキャパシタのゲート電極3に負の一定電圧(−6V)を印加した場合における、ゲート電流量の時間変化を示している。この試料については、ストレス電圧(−6V)の印加開始から410秒後にp−BDが発生し、B−SILCが流れ始めている。ストレス電圧が印加された状態でのゲート電流量はストレス印加時間の経過とともに連続的に増大しているが、その変化は、410秒間に0.823μAから0.889μAへと僅か8%程度の増加に過ぎない。この変化の割合(変化率)は、酸化膜厚が薄くなるほど、より小さくなることが知られている。したがって、ストレス印加電圧と同じレベルの電圧がゲート電極に印加されているときのゲート電流の時間変化をモニタするだけでは、絶縁破壊の発生を予見することは非常に困難である。前述したように、従来の絶縁膜信頼性評価は、このようなゲート電流量をモニターするため、実際に絶縁破壊が発生するまでストレスの印加を続けることが必要となり、非常に長い測定時間を要している。
【0047】
測定時間を短縮するためにストレス条件を厳しく、すなわち、評価用電圧の絶対値をより大きくするか、もしくはストレス印加時の温度を高くする、などの方法が用いられている。これは電界もしくは温度加速試験と呼ばれている。この方法によれば、デバイスの実使用条件下におけるゲート酸化膜寿命を推定するためには、ゲート酸化膜寿命が電界もしくは温度によってどのように変化するかを知ることが必要になる。そのモデルとしていくつか存在するが、未だにどのモデルが正しいのか明確になっていないのが現状である。また電界もしくは温度加速試験により求めた寿命をデバイスの実使用条件(電界、温度)まで外挿することによって実使用条件下におけるゲート酸化膜寿命を求めるため、正確な寿命推定を行うためには、より低電界・低温度で試験を行うことが求められる。
【0048】
以上のように、試験時間を短縮すると推定寿命の精度が低下するため、精度を上げるためには試験時間が非常に長くなってしまう原因となっている。
【0049】
図4は、厚さ4.3nmのシリコン酸化膜を有するMOSキャパシタについて定電圧ストレス印加を行ったときの電流−電圧特性の時間変化を示している。ストレス印加は、MOSキャパシタのゲート電極側に負一定電圧(−6V)を印加することによって行った。ストレス印加前にはカーブ1で示される特性を示していたが、ストレス印加時間の増加とともに、ゲート電圧が−2Vから−5V程度までの領域におけるゲート電流、すなわちA−SILCが連続的に増大し、p−BDの直前にはカーブ2で示される特性を示している。ゲート電圧が−4Vのときのゲート電流量(A−SILC)は、2けた以上変化している。
【0050】
図5は、ストレス印加時間と、ゲート電圧が−4Vのときのゲート電流量(A−SILC)との関係を示している。図5のグラフの縦軸は、上記MOSキャパシタのゲート電極に−4Vの電圧を印加したときのAモードSILC電流量を示し、横軸はストレス印加時間を示している。図5に示されるように、ゲート電圧が−4Vのときのゲート電流量(A−SILC)は、ストレス印加時間に対して、log−logスケールにおける直線関係にある。
【0051】
図6は、異なるストレス条件下での、AモードSILC電流量(ゲート電圧−4V)の時間変化を示している。図6のグラフ中においては、絶縁破壊の発生時間およびそのときのA−SILC電流量を逆三角形のマーク(▼)で示している。ストレス電界の大きさに応じて、直線の位置が変化しているが、直線の傾きは変化していない。さらに、絶縁破壊までのストレス印加時間は電界強度に応じて変化しているが、絶縁破壊時のA−SILC電流量は概略一定である。
【0052】
図7は、異なる作製プロセスにより形成した膜厚3.8nmの3種類のシリコン酸化膜(試料1〜3)についての、AモードSILC電流量(ゲート電圧−4V)の時間変化を示している。ストレス印加は、ゲート電極に−6Vの定電圧を印加することによって行った。試料1〜3の作成プロセスの相違点は、ゲート酸化膜の形成プロセスの差にある。具体的には、酸化炉中にシリコン基板(シリコンウェハ)を挿入する際の炉の温度と酸化工程中の炉内雰囲気の組み合わせが異なっている。試料1の炉挿入時温度は800℃、酸化雰囲気は酸素(ドライ酸化)であり、試料2の炉挿入時温度は700℃、酸化雰囲気は水蒸気(パイロ酸化)であり、試料3の炉挿入時温度は500℃、酸化雰囲気は水蒸気(パイロ酸化)である。なお、酸化温度は、各試料に共通で800℃である。図7のグラフ中においても、絶縁破壊の発生時間およびそのときのA−SILC電流量を逆三角形のマーク(▼)で示している。作製プロセスの違いに応じて、直線の位置が変化しているが、直線の傾きは変化していない。さらに、絶縁破壊までのストレス印加時間は試料毎に異なるが、絶縁破壊時のA−SILC電流量はほぼ一定である。
【0053】
実際の個々の試料における絶縁破壊寿命には多少のばらつきが存在するため、個々の試料における絶縁破壊時点でのA−SILC電流量にもばらつきが存在する。
【0054】
本願発明者は、上記絶縁破壊時点でのA−SILC電流量がストレス条件(ストレス電圧およびストレス電流の大きさ)やプロセス条件にほとんど依存しないことに着目し、その現象を利用して絶縁膜の寿命推定を行う方法に想到した。具体的には、複数の試料について、絶縁破壊時点でのA−SILC電流量を実際に測定し、測定値を統計的に処理することによって、絶縁膜寿命推定に最適な「絶縁破壊しきい値」を決定する。この「しきい値」を決定する際に測定値のばらつきを考慮することによって、従来例のように多数の試料の寿命を実際に測定することなく、統計的に信用できる寿命値を得ることが可能になる。
【0055】
このように本願発明では、上述した極薄絶縁膜の破壊メカニズムに関する研究成果を基礎とすることにより、測定結果の信頼性を低下させることなく、測定に要する時間および試料数を抑制できる絶縁膜評価方法および装置を提供するこができる。
【0056】
以下、図面を参照しながら、本発明による絶縁膜評価方法の実施形態を説明する。
【0057】
(第1の実施形態)
図8のフローチャートを参照する。
【0058】
本実施形態の絶縁膜信頼性評価方法(定電圧ストレス法)においては、まず、ステップS1で、判定電圧Vmと判定AモードSILC電流量Imとを設定し、ステップS2で、評価用電圧V0を設定する。ここで、「判定電圧Vm」は、A−SILC電流量を測定するためにゲート電極に印加する電圧であり、例えば、−4Vである。「判定AモードSILC電流量Im」としては、試料の絶縁膜と同じ種類・同じ膜厚の絶縁膜について絶縁破壊が生じるときに、その絶縁膜を流れるAモードSILC電流量が用いられ得る。なお、本願明細書で用いる「絶縁破壊が生じるとき」という言葉は、単調・連続的に増加するA−SILC電流量を有限の時間間隔をおいて測定し、測定値が突然に大きく増加した場合において、そのような電流量の大きな増加が実際に測定された時の直前の測定時(電流量が単調・連続的な増加を示している状態の最後の測定時)を意味するものとする。また、このような絶縁破壊が生じるときに絶縁膜を流れるAモードSILC電流量を、本願明細書では、「絶縁破壊しきい値」と称する場合がある。「絶縁破壊しきい値」は、本実施形態の絶縁膜評価方法を実施する前に、前もって、後述する方法によって決定されたものである。「判定AモードSILC電流量Im」としては、「絶縁破壊しきい値」の代わりに、「絶縁破壊しきい値」に比較的に近い値を用いても良い。例えば、絶縁破壊しきい値の90%ないしは110%の値を「判定AモードSILC電流量Im」として用いても良い。「評価用電圧V0」は、ストレス印加工程で絶縁膜に印加する電圧であり、例えば、−6Vである。なお、ステップS1およびステップS2は、その順序を交換しても良いことは言うまでもない。
【0059】
ステップS1およびS2の後、ステップS3で、絶縁膜に評価用電圧V0を供給し、ストレス印加工程を開始する。そして、評価用電圧V0の供給状態をt1秒間保持したのち(ステップS4)、ステップS5で、電圧VmにおけるAモードSILC電流量IAを測定し、ステップS6でIAの絶対値がImの絶対値以上になったかどうかの判定を行う。
【0060】
ステップS6において、IAの絶対値がImの絶対値以上になっていないと判定された場合には、ステップS4に戻り、ステップS4〜ステップS6の操作を繰り返す。
【0061】
ステップS6において、IAの絶対値がImの絶対値以上になっていると判定された場合には、ステップS7で評価用電圧V0供給開始から要した所要時間をtBDとして記録する。この時間tBDは、評価対象絶縁膜の寿命に相当している。なぜなら、ストレスの印加時間の経過にともなって増加するIAの絶対値がImの絶対値以上になったときに、統計的に有意な確率で絶縁膜の絶縁破壊が生じるからである。
【0062】
このような測定を、1つの試料(1つのMOSキャパシタ内のゲート絶縁膜)に対して1度だけ実施することにより、測定対象絶縁膜と同一種類・同一膜厚の絶縁膜を有する複数の試料全体について、そのtBD値を得ることができる。ここでいう「複数の試料」は、上記測定対象となった絶縁膜が形成されたシリコンウェハ内の他の場所に形成された他の絶縁膜を含む。この「他の絶縁膜」は、測定対象絶縁膜を含むチップとは別のチップ内に含まれていてもよい。また、測定対象絶縁膜が形成されたシリコンウェハが経験してきた製造プロセスと実質的に同一の製造プロセスを経験してきた他のシリコンウェハ内に含まれる絶縁膜も上記「複数の試料」に含まれ得る。上記測定は、ある試料(絶縁膜)について、現実に絶縁破壊(p−BD)が生じるか、または、絶縁破壊が生じると判断し得るレベル程度のAモードSILC電流量IAが測定されるまでストレス印加を続けている。しかし、他の複数の試料については、そのような測定を実行する必要がない。
【0063】
次に、「判定AモードSILC電流量Im」または「絶縁破壊しきい値」の決定方法を説明する。
【0064】
上記測定方法とほぼ同様にして、MOSキャパシタ内のゲート絶縁膜にストレスを印加し、ゲート電流量を測定する(モニタする)。そして、実際にゲート絶縁膜が絶縁破壊するまでストレス印加を継続して行う。ゲート電流の不連続的な増加が観測された場合、観測時点直前の測定時(電流量が単調・連続的な増加を示している状態の最後の測定時)点でのゲート電流量を、絶縁破壊時点の「AモードSILC電流量」として記録する。言い換えると、「絶縁膜が絶縁破壊するとき」のAモードSILC電流量の値を記録する。この作業を複数の試料について実行する。試料の数としては、例えば、20〜100個が適当である。
【0065】
こうして、複数の試料(複数の絶縁膜)について、「絶縁破壊が生じるとき」の「AモードSILC電流量」の測定値を得ることができる。これを統計的に処理することによって、「絶縁破壊しきい値」を決定することができる。
【0066】
図9は、複数の試料について測定された「絶縁膜が絶縁破壊するとき」の「AモードSILC電流量」の値と累積不良率との関係を示している。図9のグラフは、一枚のシリコンウェハ内に同時形成された17個のMOSキャパシタについて、そのゲート絶縁膜の絶縁破壊を行うことによって得た測定値をワイブルプロットしたものである。測定は、複数の異なるストレス電界を絶縁膜に与えて行った。
【0067】
図9において、「50%しきい値」と表記されている値は、統計的に全体の50%の試料(絶縁膜)について絶縁破壊が生じるAモードSILC電流量である。たとえば、この「50%しきい値」を「判定AモードSILC電流量Im」として用いることができる。その場合、図8のフローチャートに示す方法を一回だけ実行することにより、絶縁膜の50%絶縁破壊寿命tBD(またはt50)が求められる。
【0068】
なお、図9において、「1%しきい値」および「99%しきい値」と表記される値は、それぞれ、統計的に全体の1%の試料(絶縁膜)について絶縁破壊が生じるAモードSILC電流量、および、統計的に全体の99%の試料(絶縁膜)について絶縁破壊が生じるAモードSILC電流量である。
【0069】
このように統計的処理によって図9に示す関係を得れば、所望の累積不良率に対するAモードSILC電流しきい値を「絶縁破壊しきい値」として決定し、絶縁膜の寿命の測定・推定に用いることができる。
【0070】
この「絶縁破壊しきい値」は、絶縁膜の面積やストレス印加時の温度によって変化することがわかっている。「絶縁破壊しきい値」と絶縁膜の面積との関係や、「絶縁破壊しきい値」とストレス印加時の温度と関係が求まれば、絶縁膜の面積やストレス印加時の温度に応じて「絶縁破壊しきい値」を補正して使用しても良い。
【0071】
このように本実施形態によれば、ストレス印加にともなうA−SILC電流量IAの時間変化をモニタすることによって、より短時間に精度の高い酸化膜寿命の測定を行なうことが可能となる。なお、AモードSILC電流量IAの絶対値が判定AモードSILC電流量Imの絶対値以上になったかどうかにより前述の「判定」を行う代わりに、ある一定のAモードSILC電流量が流れるために必要なゲート電圧値を用いることによっても判定することが可能である。これは、ある一定のAモードSILC電流が絶縁膜を流れる際に、その絶縁膜に印加される電圧(ゲート電圧)の値が、ストレス印加時間の経過によって単調・連続的に減少し、絶縁破壊(p−BD)が生じたときに、大きく不連続的に減少するからである。絶縁破壊が生じたときに絶縁膜に印加されるべき電圧の値にも「しきい値」があり、そのしきい値もストレス条件や製造プロセス条件によらず、ほぼ一定である。
【0072】
(第2の実施形態)
図10のフローチャートを参照する。
【0073】
本実施形態の絶縁膜信頼性評価方法(定電流ストレス法)においては、まず、ステップS11で判定電圧Vmと判定AモードSILC電流量Imとを設定し、ステップS12で評価用電流量I0を設定する。ここで、「判定電圧Vm」および「判定AモードSILC電流量Im」は、第1の実施形態について説明したとおりである。「評価用電流量I0」は、定電流ストレス印加工程において、測定対象の絶縁膜に与えるストレス電流である。
【0074】
次に、ステップS13で絶縁膜に評価用電流(I0)を供給する。そして、ステップS14で評価用電流(I0)の供給状態をt1秒間保持したのち、ステップS15で判定電圧VmにおけるAモードSILC電流量IAを測定し、ステップS16でIAの絶対値がImの絶対値以上になったかどうかの判定を行う。
【0075】
ステップS16で、IAの絶対値がImの絶対値以上になっていないと判定された場合には、ステップS14に戻り、ステップS14〜ステップS16の操作を繰り返す。
【0076】
ステップS16で、IAの絶対値がImの絶対値以上になっていると判定された場合には、ステップS17で評価用電流量I0の供給開始から要した所要時間をtBDとして記録し、ステップS18でtBDから絶縁破壊までの総注入電荷量QBDを算出する。ここで、QBDは、tBDと評価用電流I0の積を面積Sで割った値として定義される。
【0077】
本実施形態では、絶縁膜に定電圧ストレスを印加する代わりに、定電流ストレスを印加している点で前述の実施形態と異なっている。しかし、本実施形態によっても、基本的には同様の方法で絶縁膜の寿命tBDが求められる。従って、第1の実施形態について説明した理由と同様の理由から、上記測定を1度だけ実施すれば、その試料を含む試料全体におけるtBD値を得ることが可能である。また、本実施形態の場合は、絶縁破壊までの総注入電荷量QBDが簡単に算出され得る。
【0078】
以上のように本実施形態によれば、ストレス印加にともなうA−SILC電流量の時間変化をモニタすることによってより短時間に精度の高いゲート酸化膜寿命推定を行なうことが可能となる。
【0079】
なお、本実施形態においても、AモードSILC電流量IAの絶対値が判定AモードSILC電流量Imの絶対値以上になったかどうかにより判定する代わりに、ある一定のAモードSILC電流量が流れるために必要なゲート電圧値を用いることによっても判定することが可能である。
【0080】
(第3の実施形態)
図11のフローチャートを参照する。以下に述べる本実施形態によれば、絶縁膜の寿命を簡単に推定することができる。
【0081】
本実施形態では、まず、ステップS21で、判定電圧Vmと判定AモードSILC電流量Imとを設定し、ステップS22で、評価用ストレス印加条件およびストレス印加時間ttotalを設定する。「評価用ストレス印加条件」は、例えば、第1の実施形態で採用した定電圧ストレス、第2の実施形態で採用した定電流ストレスなどの条件である。ストレスは、室温から昇温した加速試験状態で印加してもよい。
【0082】
次に、ステップS22で設定したストレス条件のもと、ステップS23で絶縁膜に対するストレス試験を実施する。絶縁膜へのストレス印加開始後、ストレス印加時間ttotalが経過したとき、ストレス試験を終了する。ストレス試験終了後、ステップS24で、ストレス試験中に記録しておいた各ストレス印加時間tにおけるAモードSILC電流量IAをlog−logスケールでストレス印加時間tに対してプロットする。ステップS25で、このプロットにlog−logスケール上で直線を当てはめる。そして、ステップS26で、AモードSILC電流量IAの絶対値が判定AモードSILC電流量Imの絶対値よりも大きくなっている場合には、判定AモードSILC電流量Imに到達するまでの時間をtBDとする。また、大きくなっていない場合には直線を長時間側へ外挿し、判定AモードSILC電流量Imに到達するまでの時間をtBDとする。
【0083】
次に、図12を参照しながら、ステップS23のストレス試験の具体的な手順を説明する。
【0084】
まず、ステップS31で、指定されたストレス印加条件のもとでストレスを絶縁膜に印加する。この状態をt1秒間保持したのち(ステップS32)、ステップS34で指定電圧Vm(例えば、−4V)におけるAモードSILC電流量IAを測定し、ステップS35でIAおよび時間tを記録する。ストレス試験開始からの経過時間が指定のストレス印加時間ttotal以上になった場合には(ステップS36)、ストレス印加を終了し、ストレス試験を終了する。ステップS36で、ストレス試験開始からの経過時間が指定のストレス印加時間ttotal以上になっていない場合には、ステップS32に戻り、ステップS32、ステップS34、ステップS35、ステップS36の操作を繰り返す。t1は、例えば、0.1〜10秒であり、ストレス印加時間ttotalは、例えば、10〜10000秒である。
【0085】
本実施形態では、測定対象試料について、絶縁膜の絶縁破壊に至るまでストレスを印加する必要はない。ストレス印加時間ttotalとして、前述した絶縁膜の寿命tBDに比較して充分に短い時間を設定してもよい。本実施形態では、AモードSILC電流量IAおよびストレス印加時間tが、図6および図7に示されるように、log−logスケールで直線的な関係を持つことに着目して、絶縁膜の寿命を推定している。これは、AモードSILC電流量IAが「絶縁破壊しきい値」以上になったときに絶縁破壊が生じること、および、その「しきい値」がストレス電圧の大きさや試料作製のプロセス条件にほとんど依存しないという事実の発見に基づいている。
【0086】
第1の実施形態について説明した理由と同様の理由によって、上記測定を1度だけ実施すれば、その試料全体におけるtBD値を得ることが可能である。
【0087】
なお、本実施形態において、AモードSILC電流量IAをプロットする代わりに、ある一定のAモードSILC電流量が流れるために必要なゲート電圧値を用いることによっても可能である。
【0088】
以上のように本実施形態によれば、より短時間に精度の高いゲート酸化膜寿命推定を行なうことが可能となる。本実施形態は実際に絶縁膜が絶縁破壊するまでストレス試験を継続する必要がないため、試験時間を短縮することが可能であるという点で、第1の実施形態と比べて優れている。
【0089】
本実施形態では、ストレス試験開始からの経過時間が指定のストレス印加時間ttotal以上になったときにストレス試験を終了するが、こうする代わりに、AモードSILC電流量IAがあらかじめ指定した電流量IAA以上になったときにストレス試験を終了するようにしてもよい。図13および図14は、そのような方法の手順を示しており、図11および図12のステップS22およびステップS36が、それぞれ、ステップS22’およびステップS36’に入れ替わっている。図13および図14に示す方法は、AモードSILC電流量IAとストレス時間との間に図15に示されるような関係がある場合に特に効果的である。なぜなら、ストレス印加時間ttotalの設定が短すぎると、絶縁膜の劣化に伴ってAモードSILC電流量IAの実質的な増加が観察される前にストレス試験が終了してしまうおそれがあるからである。なお、絶縁膜に印加する電気的ストレスが比較的に小さい場合に、AモードSILC電流量IAは図15に示すような変化を示す可能性がある。
【0090】
(第4の実施形態)
図16のフローチャートを参照する。
【0091】
まず、ステップS41で、判定電圧Vmと判定AモードSILC電流量Imとを設定する。次に、ステップS42で評価用ストレス印加条件およびストレス印加時間ttotalを設定する。ステップS42で設定したストレス条件で絶縁膜に対してストレス試験を実施する(ステップS43)。ストレス試験終了後、ステップS44で、ストレス試験中に記録しておいた各ストレス印加時間tにおけるAモードSILC電流量IAを以下の式(2)または式(3)に代入し、フィッティングを実行する。
【0092】
A= a×tb 式(2)
log(IA)=log(a) + b・log(t) 式(3)
ここで、IAはAモードSILC電流量電流量、tはストレス時間、aおよびbはフィッティングパラメータである。
【0093】
フィッティングの実行により、パラメータaおよびbの値が決定される。次に、ステップS44で求めたaおよびbの値を式(2)に代入し、IAが既定値(判定AモードSILC電流量Im)になるときのストレス時間tを算出すれば、tBDが得られる(ステップS45)。
【0094】
なお、ステップS43のストレス試験の具体的な手順は、図11のフローに示した手順と同様で良い。
【0095】
本実施形態によっても、第1の実施形態において説明した理由と同様の理由によって上記測定を1度だけ実施すれば、その試料全体におけるtBD値を得ることが可能である。なお、本実施形態において、AモードSILC電流量IAを用いる代わりに、ある一定のAモードSILC電流量が流れるために必要なゲート電圧値を用いることによっても可能である。
【0096】
また、第3の実施形態について説明したように、ストレス試験開始からの経過時間が指定のストレス印加時間ttotal以上になったときにストレス試験を終了する代わりに、AモードSILC電流量IAがあらかじめ指定した電流量IAA以上になったときにストレス試験を終了するようにしてもよい。
【0097】
以上のように本実施形態によれば、より短時間に精度の高いゲート酸化膜寿命推定を行なうことが可能となる。本実施形態は実際に絶縁膜が絶縁破壊するまでストレス試験を継続する必要がないため、試験時間を短縮することが可能であるという点で、第1の実施形態と比べて優れており、また、数式化することによりフィッティングパラメータaおよびbの値を定量化することが可能となり、aおよびbの値をチェックすることによって、測定および寿命推定が妥当であるかどうか知ることができる。この点で本実施形態は第3の実施形態に比べて優れている。
【0098】
なお、ストレス印加時間tとAモードSILC電流量IAとの関係が、本実施形態で用いた式以外の式を用いてフィッティングする方がより好ましいフィッティングを達成できる場合は、適宜、前述の式(2)または式(3)を他の式と交換するか、補正することが好ましい。図6や図7のグラフでは、ストレス印加時間tとAモードSILC電流量IAと関係が直線的であるが、前述したように、AモードSILC電流量IAが比較的に小さい領域と大きい領域との間で直線の傾きが異なることもあり得る。従って、ストレス印加時間tとAモードSILC電流量IAとの関係は、図6や図7に示されるような関係に限定されるわけではない。
【0099】
(絶縁膜評価装置)
以下に、図17を参照しながら、本発明の絶縁膜評価方法の実施のために用いる絶縁膜評価装置を説明する。
【0100】
図示されている絶縁膜評価装置は、試料10を保持するサンプルホルダ20と、サンプルホルダ20上に置かれた試料10に電気的に接触するプローブ(探針)21と、プローブ21を介して試料10に電気的ストレスの印加と電流・電圧の測定を実行するための測定部22と、得られたデータを解析するための解析部26とを備えている。
【0101】
試料10は、シリコン基板11と、基板11上に形成されたゲート酸化膜12と、ゲート酸化膜上に形成されたゲート電極13とを有している。この試料10を保持するホルダ20は、ストレス印加工程中に試料10を加熱することができるようにヒータを備えている。ホルダ20は、試料10のシリコン基板11に電気的に接触するとともに、接地されている。
【0102】
測定部22は、電圧印加部23と、電流測定部24と、記録部25とを備えており、電圧印加部23は、ストレス印加工程では、試料10に評価用電圧V0(ストレス電圧:例えば−6V)を印加し、AモードSILC電流量IAを測定する工程では、試料10に判定電圧Vm(例えば、−4V)を印加する。電流測定部24は、AモードSILC電流量IAを測定する工程において、試料10に判定電圧Vmが例印加されたときに絶縁膜12を流れる電流を測定する。測定されたAモードSILC電流量IAは、測定時刻(ストレス時間t)に関連づけられて記録部25に記録される。定電流ストレスを印加する場合には、不図示の定電流供給部から定電流が試料に供給される。
【0103】
第4の実施形態の方法を実施する場合には、記録部25に記録されたデータに対して、解析部26の演算器で前述のフィッティングが実行され、フィッティングパラメータaおよびbが求められるともに、既定値(判定AモードSILC電流量Im)が与えられていると、tBDが算出される。
【0104】
なお、上記各実施形態では、判定AモードSILC電流量Imまたは絶縁破壊しきい値がストレス条件やプロセス条件によらず一定であるとして、絶縁膜寿命の推定を行っているが、絶縁膜破壊しきい値は、ストレス印加時の温度に応じて変化することがわかっている。このため、前記絶縁破壊しきい値をストレス印加時の温度の関数として表現するようにしてもよい。
【0105】
また、本発明は、絶縁膜の寿命・信頼性の観点から最適なプロセスを選択する方法にも適用できる。図7に示されるように、同一の絶縁膜についても、その絶縁膜が経験したプロセス条件が異なる場合、ストレス時間とAモードSILC電流量との関係が大きく変化する。図7のグラフからは、試料3が経験したプロセス条件が他の試料が経験したプロセス条件に比較して最も好ましく、絶縁膜の寿命を長くするものであることがわかる。プロセス条件の異なる試料に対して、ストレス時間が例えばtx秒におけるAモードSILC電流量を測定し、その測定値を比較することによって、絶縁膜の信頼性向上にとって最適なプロセス条件を選択することが可能である。
【0106】
【発明の効果】
このように本発明の絶縁膜評価方法によれば、絶縁膜にストレスを印加するストレス印加工程と、Aモードストレス誘起リーク電流量をモニタし、絶縁膜の絶縁破壊が生じるときのAモードストレス誘起リーク電流量の値を測定する工程と、を包含することによって、絶縁破壊時点でのAモードストレス誘起リーク電流量を知ることができる。
【0107】
本発明の他の絶縁膜評価装置によれば、複数の試料について、絶縁膜の絶縁破壊が生じるときのAモードストレス誘起リーク電流量の値を測定する工程と、測定された複数の値を統計的に処理することによって、Aモードストレス誘起リーク電流量の絶縁破壊しきい値を決定するしきい値決定工程とを包含することにより、絶縁膜の寿命推定に用いることのできる有用なしきい値または判定値を求めることが可能になる。
【0108】
本発明の更に他の絶縁膜評価装置によれば、Aモードストレス誘起リーク電流量を測定する工程と、Aモードストレス誘起リーク電流量の測定値とAモードストレス誘起リーク電流量の絶縁破壊しきい値との関係に基づいて、絶縁膜の寿命を推定する寿命推定工程とを包含することにより、実際に絶縁破壊が生じるまでストレス印加を継続しなくても、絶縁膜の寿命を知ることが可能になる。
【0109】
このように、本発明によれば、測定結果の信頼性を低下させることなく、測定に要する時間および試料数を抑制することが可能となるため、より短時間に精度の高い酸化膜の寿命推定を行なうことできる。
【図面の簡単な説明】
【図1】本発明の絶縁膜評価方法に用いる試料の構造の一例を示した断面図である。
【図2】極薄シリコン酸化膜における2つのモードのストレス誘起リーク電流の電流−電圧特性を示したグラフである。
【図3】膜厚4.3nmのシリコン酸化膜にゲート電圧−6Vの定電圧ストレス印加を行ったときのゲート電圧−6Vにおけるゲート電流量の時間変化を示したグラフである。
【図4】膜厚4.3nmのシリコン酸化膜にゲート電圧−6Vの定電圧ストレス印加を行ったときの電流−電圧特性の時間変化を示したグラフである。
【図5】膜厚4.3nmのシリコン酸化膜にゲート電圧−6Vの定電圧ストレス印加を行ったときのゲート電圧−4VにおけるAモードSILC電流量の時間変化を示したグラフである。
【図6】膜厚4.3nmのシリコン酸化膜に種々の大きさの定電圧ストレス印加を行ったときのゲート電圧−4VにおけるAモードSILC電流量の時間変化を示したグラフである。
【図7】種々の作製プロセスにより形成した膜厚3.8nmの3種類のシリコン酸化膜にゲート電圧−6Vの定電圧ストレス印加を行ったときのゲート電圧−4VにおけるAモードSILC電流量の時間変化を示したグラフである。
【図8】本発明による絶縁膜評価方法の第1の実施形態の手順を示すフローチャートである。
【図9】 絶縁破壊時点のAモードSILC電流量の複数の測定値から絶縁破壊しきい値を決定する方法を説明する図である。
【図10】本発明による絶縁膜評価方法の第2の実施形態の手順を示すフローチャートである。
【図11】本発明による絶縁膜評価方法の第3の実施形態の手順を示すフローチャートである。
【図12】本発明による絶縁膜評価方法で行うストレス試験の手順の一例を示すフローチャートである。
【図13】本発明による絶縁膜評価方法の第3の実施形態の改変された手順を示すフローチャートである。
【図14】本発明による絶縁膜評価方法で行うストレス試験の改変された手順の一例を示すフローチャートである。
【図15】シリコン酸化膜に比較的に小さなストレス印加を行ったときのゲート電圧−4VにおけるAモードSILC電流量の時間変化を示したグラフである。
【図16】本発明による絶縁膜評価方法の第4の実施形態の手順を示すフローチャートである。
【図17】 本発明による絶縁膜評価装置の構成例を示す模式的なブロック図である。
【図18】従来の絶縁膜信頼性評価方法の手順を示すフローチャートである。
【図19】従来の他の絶縁膜信頼性評価方法の手順を示すフローチャートである。
【符号の説明】
1 シリコン基板
2 ゲート絶縁膜
3 ゲート電極
4 絶縁性サイドウォール
5 絶縁膜評価装置
10 試料
11 シリコン基板
12 ゲート絶縁膜
13 ゲート電極
20 試料ホルダ
21 プローブ
22 測定部
23 電圧印加部
24 電流測定
25 記録部
26 解析部

Claims (10)

  1. 複数の絶縁膜試料に対して電気的ストレスとして第1の電圧を所定時間印加する工程(a)と、
    前記各絶縁膜試料に対して第2の電圧を印加して前記各絶縁膜試料を流れるAモードストレス誘起リーク電流量を測定する工程(b)と、
    前記各絶縁膜試料に対して前記工程(a)と前記工程(b)とを繰り返し行い、当該繰り返し期間において前記各絶縁膜試料を流れるAモードストレス誘起リーク電流量をモニタリングする工程(c)と、
    前記工程(c)のモニタリング結果から、前記各絶縁膜試料に絶縁破壊が生じるときのAモードストレス誘起リーク電流量を求める工程(d)と、
    前記工程(d)で求めた前記各絶縁膜試料のAモードストレス誘起リーク電流量を統計的に処理することによって、Aモードストレス誘起リーク電流量の絶縁破壊しきい値を決定する工程(e)とを備えていることを特徴とする絶縁膜評価方法。
  2. 請求項1に記載の絶縁膜評価方法において、
    前記工程(e)は、前記工程(d)で求めた前記各絶縁膜試料のAモードストレス誘起リーク電流量と、前記各絶縁膜試料のうち所定の時間までに絶縁破壊した試料の個数の割合を示す累積不良率との関係を統計的処理によって求め、所定の累積不良率となるときのAモードストレス誘起リーク電流量を前記絶縁破壊しきい値とする工程を含むことを特徴とする絶縁膜評価方法。
  3. 請求項1に記載の絶縁膜評価方法において、
    少なくとも1つの測定対象絶縁膜試料に対して電気的ストレスとして第1の電圧を所定時間印加する工程(f1)と、
    前記測定対象絶縁膜試料に対して第2の電圧を印加して前記測定対象絶縁膜試料を流れるAモードストレス誘起リーク電流量を測定する工程(f2)と、
    前記工程(f2)で測定された前記測定対象絶縁膜試料のAモードストレス誘起リーク電流量と、前記絶縁破壊しきい値との大きさを比較する工程(f3)と、
    前記工程(f2)で測定されたAモードストレス誘起リーク電流量が前記絶縁破壊しきい値よりも小さいと前記工程(f3)において判定された場合には前記工程(f1)、前記工程(f2)及び前記工程(f3)を繰り返し行い、前記工程(f2)で測定されたAモードストレス誘起リーク電流量が前記絶縁破壊しきい値以上であると前記工程(f3)において判定された場合には前記工程(f1)で前記第1の電圧を印加した通算時間を求める工程(f4)とをさらに備えていることを特徴とする絶縁膜評価方法。
  4. 請求項1に記載の絶縁膜評価方法において、
    少なくとも1つの測定対象絶縁膜試料に対して電気的ストレスとして第1の電圧を第1の所定時間印加する工程(g1)と、
    前記測定対象絶縁膜試料に対して第2の電圧を印加して前記測定対象絶縁膜試料を流れるAモードストレス誘起リーク電流量を測定する工程(g2)と、
    前記第1の電圧の累積ストレス印加時間が第2の所定時間に達するまで、前記工程(g1)と前記工程(g2)とを繰り返し行う工程(g3)と、
    前記工程(g3)で得られた複数のAモードストレス誘起リーク電流量と、当該各Aモードストレス誘起リーク電流量と対応する前記累積ストレス印加時間との相関関係を、統計的処理によって直線近似する工程(g4)と、
    前記直線上又はその延長線上において前記絶縁破壊しきい値と対応する前記累積ストレス印加時間を求める工程(g5)とをさらに備えていることを特徴とする絶縁膜評価方法。
  5. 請求項1に記載の絶縁膜評価方法において、
    少なくとも1つの測定対象絶縁膜試料に対して電気的ストレスとして第1の電圧を所定時間印加する工程(h1)と、
    前記測定対象絶縁膜試料に対して第2の電圧を印加して前記測定対象絶縁膜試料を流れるAモードストレス誘起リーク電流量を測定する工程(h2)と、
    前記測定対象絶縁膜試料を流れるAモードストレス誘起リーク電流量が所定の電流量に達するまで、前記工程(h1)と前記工程(h2)とを繰り返し行う工程(h3)と、
    前記工程(h3)で得られた複数のAモードストレス誘起リーク電流量と、当該各Aモードストレス誘起リーク電流量と対応する前記第1の電圧の累積ストレス印加時間との相関関係を、統計的処理によって直線近似する工程(h4)と、
    前記直線上又はその延長線上において前記絶縁破壊しきい値と対応する前記累積ストレス印加時間を求める工程(h5)とをさらに備えていることを特徴とする絶縁膜評価方法。
  6. 複数の絶縁膜試料に対して電気的ストレスとして所定の電流量を所定時間印加する工程(a)と、
    前記各絶縁膜試料に対して所定の電圧を印加して前記各絶縁膜試料を流れるAモードストレス誘起リーク電流量を測定する工程(b)と、
    前記各絶縁膜試料に対して前記工程(a)と前記工程(b)とを繰り返し行い、当該繰り返し期間において前記各絶縁膜試料を流れるAモードストレス誘起リーク電流量をモニタリングする工程(c)と、
    前記工程(c)のモニタリング結果から、前記各絶縁膜試料に絶縁破壊が生じるときのAモードストレス誘起リーク電流量を求める工程(d)と、
    前記工程(d)で求めた前記各絶縁膜試料のAモードストレス誘起リーク電流量を統計的に処理することによって、Aモードストレス誘起リーク電流量の絶縁破壊しきい値を決定する工程(e)とを備えていることを特徴とする絶縁膜評価方法。
  7. 請求項6に記載の絶縁膜評価方法において、
    少なくとも1つの測定対象絶縁膜試料に対して電気的ストレスとして所定の電流量を所定時間印加する工程(f1)と、
    前記測定対象絶縁膜試料に対して所定の電圧を印加して前記測定対象絶縁膜試料を流れるAモードストレス誘起リーク電流量を測定する工程(f2)と、
    前記工程(f2)で測定された前記測定対象絶縁膜試料のAモードストレス誘起リーク電流量と、前記絶縁破壊しきい値との大きさを比較する工程(f3)と、
    前記工程(f2)で測定されたAモードストレス誘起リーク電流量が前記絶縁破壊しきい値よりも小さいと前記工程(f3)において判定された場合には前記工程(f1)、前記工程(f2)及び前記工程(f3)を繰り返し行い、前記工程(f2)で測定されたAモードストレス誘起リーク電流量が前記絶縁破壊しきい値以上であると前記工程(f3)において判定された場合には前記工程(f1)で前記所定の電流量を印加した通算時間を求める工程(f4)とをさらに備えていることを特徴とする絶縁膜評価方法。
  8. 請求項7に記載の絶縁膜評価方法において、
    前記所定の電流量と前記通算時間とを用いて、前記測定対象絶縁膜試料における絶縁破壊までの総注入電荷量を算出する工程(f5)をさらに備えていることを特徴とする絶縁膜評価方法。
  9. 請求項6に記載の絶縁膜評価方法において、
    少なくとも1つの測定対象絶縁膜試料に対して電気的ストレスとして所定の電流量を第1の所定時間印加する工程(g1)と、
    前記測定対象絶縁膜試料に対して所定の電圧を印加して前記測定対象絶縁膜試料を流れるAモードストレス誘起リーク電流量を測定する工程(g2)と、
    前記所定の電流量の累積ストレス印加時間が第2の所定時間に達するまで、前記工程(g1)と前記工程(g2)とを繰り返し行う工程(g3)と、
    前記工程(g3)で得られた複数のAモードストレス誘起リーク電流量と、当該各Aモードストレス誘起リーク電流量と対応する前記累積ストレス印加時間との相関関係を、統計的処理によって直線近似する工程(g4)と、
    前記直線上又はその延長線上において前記絶縁破壊しきい値と対応する前記累積ストレス印加時間を求める工程(g5)とをさらに備えていることを特徴とする絶縁膜評価方法。
  10. 請求項6に記載の絶縁膜評価方法において、
    少なくとも1つの測定対象絶縁膜試料に対して電気的ストレスとして第1の電流量を所定時間印加する工程(h1)と、
    前記測定対象絶縁膜試料に対して所定の電圧を印加して前記測定対象絶縁膜試料を流れるAモードストレス誘起リーク電流量を測定する工程(h2)と、
    前記測定対象絶縁膜試料を流れるAモードストレス誘起リーク電流量が第2の電流量に達するまで、前記工程(h1)と前記工程(h2)とを繰り返し行う工程(h3)と、
    前記工程(h3)で得られた複数のAモードストレス誘起リーク電流量と、当該各Aモードストレス誘起リーク電流量と対応する前記第1の電流量の累積ストレス印加時間との相関関係を、統計的処理によって直線近似する工程(h4)と、
    前記直線上又はその延長線上において前記絶縁破壊しきい値と対応する前記累積ストレス印加時間を求める工程(h5)とをさらに備えていることを特徴とする絶縁膜評価方法。
JP35709597A 1997-12-25 1997-12-25 絶縁膜評価方法および装置ならびにプロセス評価方法 Expired - Fee Related JP3789220B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP35709597A JP3789220B2 (ja) 1997-12-25 1997-12-25 絶縁膜評価方法および装置ならびにプロセス評価方法
US09/154,026 US6326792B1 (en) 1997-12-25 1998-09-16 Method and apparatus for lifetime prediction of dielectric breakdown

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35709597A JP3789220B2 (ja) 1997-12-25 1997-12-25 絶縁膜評価方法および装置ならびにプロセス評価方法

Publications (2)

Publication Number Publication Date
JPH11186351A JPH11186351A (ja) 1999-07-09
JP3789220B2 true JP3789220B2 (ja) 2006-06-21

Family

ID=18452361

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35709597A Expired - Fee Related JP3789220B2 (ja) 1997-12-25 1997-12-25 絶縁膜評価方法および装置ならびにプロセス評価方法

Country Status (2)

Country Link
US (1) US6326792B1 (ja)
JP (1) JP3789220B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220029352A (ko) * 2020-09-01 2022-03-08 건국대학교 산학협력단 반도체 소자의 초기 불량 검출 방법 및 장치

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000077845A1 (fr) * 1999-06-15 2000-12-21 Matsushita Electric Industrial Co., Ltd. Procede d'estimation de la duree de vie d'un film isolant et procede de commande d'un dispositif a semiconducteur
US6538462B1 (en) * 1999-11-30 2003-03-25 Semiconductor Diagnostics, Inc. Method for measuring stress induced leakage current and gate dielectric integrity using corona discharge
US6836693B1 (en) * 2000-07-24 2004-12-28 Industrial Technology Research Institute Method to predict dielectric film properties using chemical bonding measurements as input to computer modeling
JP4841737B2 (ja) * 2000-08-21 2011-12-21 東京エレクトロン株式会社 検査方法及び検査装置
JP4623807B2 (ja) * 2000-09-22 2011-02-02 Sumco Techxiv株式会社 半導体素子の電圧計測装置および電圧計測方法
US6858448B2 (en) 2001-06-07 2005-02-22 Matsushita Electric Industrial Co., Ltd. Method for evaluating and manufacturing a semiconductor device
DE10132452B4 (de) * 2001-07-04 2005-07-28 Robert Bosch Gmbh Vorrichtung und Verfahren zum Messen von Betriebstemperaturen eines elektrischen Bauteils
US6756806B1 (en) * 2002-03-28 2004-06-29 Advanced Micro Devices, Inc. Method of determining location of gate oxide breakdown of MOSFET by measuring currents
US7019545B2 (en) * 2002-10-17 2006-03-28 United Microelectronics Corp. Method for monitoring quality of an insulation layer
US6831451B1 (en) * 2003-06-16 2004-12-14 Advanced Micro Devices, Inc. Method for adjusting a Weibull slope for variations in temperature and bias voltage
US6806696B1 (en) * 2003-06-16 2004-10-19 Advanced Micro Devices, Inc. Method for determining a Weibull slope having a bias voltage variation adjustment
JP2006118880A (ja) * 2004-10-19 2006-05-11 Sharp Corp 半導体集積回路の検査方法及び検査装置
US7106088B2 (en) * 2005-01-10 2006-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method of predicting high-k semiconductor device lifetime
US7340360B1 (en) * 2006-02-08 2008-03-04 Advanced Micro Devices, Inc. Method for determining projected lifetime of semiconductor devices with analytical extension of stress voltage window by scaling of oxide thickness
US7782074B2 (en) * 2007-09-18 2010-08-24 Infineon Technologies Ag System that detects damage in adjacent dice
US8362784B2 (en) * 2009-06-22 2013-01-29 Mitsubishi Electric Corporation Capacitor capacitance diagnosis device and electric power apparatus equipped with capacitor capacitance diagnosis device
US20120187974A1 (en) * 2011-01-20 2012-07-26 International Business Machines Corporation Dual Stage Voltage Ramp Stress Test for Gate Dielectrics
US8937487B2 (en) 2011-05-27 2015-01-20 International Business Machines Corporation Correction for stress induced leakage current in dielectric reliability evaluations
US9551744B2 (en) * 2013-02-04 2017-01-24 Hamilton Sundstrand Corporation Detecting early failures in printed wiring boards
JP6472014B2 (ja) * 2014-08-28 2019-02-20 国立研究開発法人物質・材料研究機構 飛行時間型二次イオン質量分析装置内電流電圧印加測定機構
GB2616875A (en) * 2022-03-23 2023-09-27 Megger Instruments Ltd Measurement apparatus

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2921270B2 (ja) * 1992-07-16 1999-07-19 三菱電機株式会社 経時絶縁膜破壊評価方法および経時絶縁膜破壊評価装置
US5600578A (en) * 1993-08-02 1997-02-04 Advanced Micro Devices, Inc. Test method for predicting hot-carrier induced leakage over time in short-channel IGFETs and products designed in accordance with test results
US6043102A (en) * 1997-09-05 2000-03-28 Advanced Micro Devices, Inc. Assessing plasma induced gate dielectric degradation with stress induced leakage current measurements
US6049213A (en) * 1998-01-27 2000-04-11 International Business Machines Corporation Method and system for testing the reliability of gate dielectric films

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220029352A (ko) * 2020-09-01 2022-03-08 건국대학교 산학협력단 반도체 소자의 초기 불량 검출 방법 및 장치
KR102636299B1 (ko) 2020-09-01 2024-02-15 건국대학교 산학협력단 반도체 소자의 초기 불량 검출 방법 및 장치

Also Published As

Publication number Publication date
US6326792B1 (en) 2001-12-04
JPH11186351A (ja) 1999-07-09

Similar Documents

Publication Publication Date Title
JP3789220B2 (ja) 絶縁膜評価方法および装置ならびにプロセス評価方法
Martin et al. Dielectric reliability measurement methods: a review
JP2921270B2 (ja) 経時絶縁膜破壊評価方法および経時絶縁膜破壊評価装置
US20110031981A1 (en) Valuation method of dielectric breakdown lifetime of gate insulating film, valuation device of dielectric breakdown lifetime of gate insulating film and program for evaluating dielectric breakdown lifetime of gate insulating film
Degraeve et al. Reliability: A possible showstopper for oxide thickness scaling?
JP2004500707A (ja) コロナ放電を用いて応力誘電リーク電流を測定する方法とゲート誘電体の完全性を測定する方法
JP2006194875A (ja) Misfetの寿命予測方法
Yeats Assessing the reliability of silicon nitride capacitors in a GaAs IC process
JP3859357B2 (ja) 絶縁膜評価方法
JP4844101B2 (ja) 半導体装置の評価方法および半導体装置の製造方法
Rodriguez et al. Monitoring the degradation that causes the breakdown of ultrathin (< 5 nm) SiO 2 gate oxides
JP4640203B2 (ja) 半導体ウエーハの評価方法
JP5487579B2 (ja) シリコンウェーハの評価方法および製造方法
EP0219266B1 (en) Method for evaluating the breakdown time of an insulating film
JP4040446B2 (ja) Mis型半導体層装置の評価方法
US7106087B2 (en) Method and apparatus for evaluating semiconductor device
Chen et al. A new technique for determining long-term TDDB acceleration parameters of thin gate oxides
JP3019564B2 (ja) 絶縁膜の評価方法
US6858448B2 (en) Method for evaluating and manufacturing a semiconductor device
JP2003332399A (ja) 絶縁膜の評価方法及び評価装置
JP2000058612A (ja) 半導体素子の絶縁膜の評価方法
JPH0949861A (ja) 半導体装置の寿命推定方法
JPH09330968A (ja) 絶縁膜の信頼性評価方法
JPH08153764A (ja) 半導体素子の信頼性試験方法
JP3897797B2 (ja) 半導体装置の評価方法及び評価装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060328

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100407

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110407

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120407

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130407

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees