JP3897797B2 - 半導体装置の評価方法及び評価装置 - Google Patents

Description

本発明は、半導体装置の評価方法及び評価装置に関し、特に、２層以上の絶縁膜を積層することによって得られた積層絶縁膜をゲート絶縁膜、容量絶縁膜又は層間絶縁膜等として使用する半導体素子において、絶縁膜の膜厚及び絶縁破壊寿命を評価する方法及びそのための評価装置に関するものである。

近年、半導体集積回路装置の高集積化、高機能化及び高速化に伴ってゲート絶縁膜の薄膜化が進展し、従来、使用されてきたシリコン酸化膜（ＳｉＯ₂ 膜）ではリーク電流量規格等のスペックを満足できなくなってきている。そのために、新たな高誘電率の材料、例えばハフニウム系材料（ＨｆＯ_X 、ＨｆＳｉＯ_X 、ＨｆＡｌＯ_X 、ＨｆＯ_X Ｎ_y 等）を用いたゲート絶縁膜が提案されている。

また、これらの高誘電率材料は、ゲート絶縁膜としてだけではなく、メモリ素子における容量絶縁膜、例えばフラッシュメモリにおけるコントロールゲート電極とフローティングゲート電極との間の層間絶縁膜、又はトンネル絶縁膜などにも使用されることが期待されている。

これらの用途に使用される絶縁膜においては、一般に、高誘電率膜とシリコン酸化膜（ＳｉＯ₂ 膜）又はシリコン窒化膜（Ｓｉ₃ Ｎ₄ 膜）等との２層又はそれ以上の積層構造が採用されている。

そのため、積層構造を有する絶縁膜における各層の物理的な膜厚（物理膜厚）を正確に評価する方法が必要になってきている。さらには、このような積層構造を有するゲート絶縁膜における信頼性つまり絶縁破壊寿命を正確に推定する方法も求められている。

従来、積層構造を有する絶縁膜における各層の物理膜厚を評価する方法として、透過型電子顕微鏡（Transmission Electron Microscope：ＴＥＭ）を用いて絶縁膜の断面形状及びその膜厚を評価する断面ＴＥＭ観察が主として用いられてきた。また、絶縁破壊寿命を正確に推定するためには寿命のストレス電圧依存性を正しく評価することが不可欠であるが、従来は、種々のストレス電圧を試料に印加することによって実際にゲート絶縁膜が絶縁破壊するまでの時間、つまり寿命の測定を多数実施し、それらの測定結果を統計的に処理することによって絶縁破壊寿命の評価を行なってきた（例えば非特許文献１参照）。
M. Koyama et al.、International Electron Devices Meeting (IEDM)、2004年、p.931-934

しかしながら、断面ＴＥＭ観察法においては、ＴＥＭ観察が破壊試験であること、及びＴＥＭ観察用試料の作製に時間やコストがかかること等の短所がある。

さらに、絶縁破壊寿命を正確に推定しようとすると、測定に膨大な時間が必要となるという問題が生じる。

前記に鑑み、本発明は、２層以上の絶縁膜を積層することによって得られた積層絶縁膜をゲート絶縁膜又は容量絶縁膜等として使用する半導体素子を対象として、断面ＴＥＭ観察等の物理的な手法を用いることなく、ゲート絶縁膜等の膜厚及び絶縁破壊寿命を簡便且つ正確に評価する方法を提供することを目的とする。

前記の目的を達成するために、本発明に係る第１の半導体装置の評価方法は、積層構造を有する絶縁膜を用いた半導体素子における前記絶縁膜の最下層絶縁膜の膜厚を求める半導体装置の評価方法であって、前記絶縁膜を挟むように形成された一対の電極間に電圧印加を行なうことにより前記絶縁膜に流れる電流量の絶対値が極大値となるときに前記一対の電極間に印加されている電圧をピーク電圧として測定する第１の工程と、前記第１の工程で測定されたピーク電圧、及び、予め算出された前記ピーク電圧と前記最下層絶縁膜の膜厚との関係に基づいて、前記最下層絶縁膜の膜厚を求める第２の工程とを備えている。

また、本発明に係る第２の半導体装置の評価方法は、積層構造を有する絶縁膜を用いた半導体素子における前記絶縁膜の最下層絶縁膜の膜厚を求める半導体装置の評価方法であって、前記絶縁膜を挟むように形成された一対の電極間に電圧印加を行なうことにより前記絶縁膜に流れる電流量の絶対値が極大値となるときの当該電流量をピーク電流量として測定する第１の工程と、前記第１の工程で測定されたピーク電流量、及び、予め算出された前記ピーク電流量と前記最下層絶縁膜の膜厚との関係に基づいて、前記最下層絶縁膜の膜厚を求める第２の工程とを備えている。

また、本発明に係る第３の半導体装置の評価方法は、積層構造を有する絶縁膜を用いた半導体素子における前記絶縁膜の所定のストレス電圧下での絶縁破壊寿命を求める半導体装置の評価方法であって、前記絶縁膜を挟むように形成された一対の電極間に参照ストレス電圧の印加を行なうことによって前記絶縁膜の絶縁破壊が発生するまでの時間を参照絶縁破壊寿命として測定する第１の工程と、前記一対の電極間に電圧印加を行なうことにより前記絶縁膜に流れる電流量の絶対値が極大値となるときに前記一対の電極間に印加されている電圧であるピーク電圧における、前記参照ストレス電圧の印加に起因する変化を測定する第２の工程と、前記第２の工程で測定された前記ピーク電圧の変化量が飽和するまでの第１の飽和時間を求める第３の工程と、前記ピーク電圧における前記所定のストレス電圧の印加に起因する変化を測定する第４の工程と、前記第４の工程で測定された前記ピーク電圧の変化量が飽和するまでの第２の飽和時間を求める第５の工程と、前記第１の工程で測定された前記参照絶縁破壊寿命と、前記第３の工程で求められた前記第１の飽和時間と、前記第５の工程で求められた前記第２の飽和時間とに基づいて、前記所定のストレス電圧下での前記絶縁破壊寿命を求める第６の工程とを備えている。

また、本発明に係る第１の半導体装置の評価装置は、積層構造を有する絶縁膜を用いた半導体素子における前記絶縁膜の最下層絶縁膜の膜厚を求める半導体装置の評価装置であって、前記半導体素子を保持するウェハステージと、前記絶縁膜を挟むように形成された一対の電極間に所定の電圧を印加するためのプローブと、前記絶縁膜を流れる電流量を測定する電流計とを備え、前記プローブを用いて前記一対の電極間に電圧印加を行なうことにより前記絶縁膜に流れる電流量を前記電流計を用いて測定し、測定された前記電流量の絶対値が極大値となるときに前記一対の電極間に印加されている電圧をピーク電圧として求め、求められたピーク電圧、及び、予め算出された前記ピーク電圧と前記最下層絶縁膜の膜厚との関係に基づいて、前記最下層絶縁膜の膜厚を求める。

また、本発明に係る第２の半導体装置の評価装置は、積層構造を有する絶縁膜を用いた半導体素子における前記絶縁膜の最下層絶縁膜の膜厚を求める半導体装置の評価装置であって、前記半導体素子を保持するウェハステージと、前記絶縁膜を挟むように形成された一対の電極間に所定の電圧を印加するためのプローブと、前記絶縁膜を流れる電流量を測定する電流計とを備え、前記プローブを用いて前記一対の電極間に電圧印加を行なうことにより前記絶縁膜に流れる電流量を前記電流計を用いて測定し、測定された前記電流量の絶対値が極大値となるときの当該電流量をピーク電流量として求め、求められたピーク電流量、及び、予め算出された前記ピーク電流量と前記最下層絶縁膜の膜厚との関係に基づいて、前記最下層絶縁膜の膜厚を求める。

また、本発明に係る第３の半導体装置の評価装置は、積層構造を有する絶縁膜を用いた半導体素子における前記絶縁膜の所定のストレス電圧下での絶縁破壊寿命を求める半導体装置の評価装置であって、前記半導体素子を保持するウェハステージと、前記絶縁膜を挟むように形成された一対の電極間に所定の電圧を印加するためのプローブと、前記絶縁膜を流れる電流量を測定する電流計とを備え、前記プローブを用いて前記一対の電極間に参照ストレス電圧の印加を行なうことによって前記絶縁膜の絶縁破壊が発生するまでの時間を参照絶縁破壊寿命として測定し、前記プローブを用いて前記一対の電極間に電圧印加を行なうことにより前記絶縁膜に流れる電流量を前記電流計を用いて測定し、測定された前記電流量の絶対値が極大値となるときに前記一対の電極間に印加されている電圧であるピーク電圧における、前記参照ストレス電圧の印加に起因する変化を求め、前記参照ストレス電圧の印加に起因する前記ピーク電圧の変化量が飽和するまでの第１の飽和時間を求め、前記ピーク電圧における前記所定のストレス電圧の印加に起因する変化を求め、前記所定のストレス電圧の印加に起因する前記ピーク電圧の変化量が飽和するまでの第２の飽和時間を求め、前記参照絶縁破壊寿命と前記第１の飽和時間と前記第２の飽和時間とに基づいて、前記所定のストレス電圧下での前記絶縁破壊寿命を求める。

本発明に係る半導体装置の評価方法及び評価装置によると、断面ＴＥＭ観察等の物理的な手法を用いることなく、ゲート絶縁膜や容量絶縁膜等の膜厚及び絶縁破壊寿命を評価することができる。また、寿命の測定を多数実施し、それらの測定結果を統計的に処理することなく、絶縁破壊寿命を正確に推定することができる。従って、絶縁膜の膜厚及び絶縁破壊寿命を簡便且つ正確に評価することができる。

本発明の各実施形態においては、簡単のため、絶縁膜を挟む一対の電極のうちの一方をゲート電極、他方を基板（電極）として、ゲート電極構造を想定した場合について説明する。しかし、本発明は、ゲート電極構造に限定されるものではなく、例えばメモリ素子における下部電極と上部電極とによって挟まれた容量絶縁膜構造、フラッシュメモリにおけるコントロールゲート電極とフローティングゲート電極とによって挟まれた層間絶縁膜、又はトンネル絶縁膜等を想定した場合にも同様に成立するものである。

以上のように、用途によっては、絶縁膜を挟む一対の電極のそれぞれがゲート電極及び基板（電極）とは呼ばれない場合もあるが、本願においては、そのような場合も含めて、絶縁膜を挟む一対の電極のうちの一方をゲート電極、他方を基板（電極）と称する。

（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置の評価方法について図面を参照しながら説明する。

図１（ａ）は、以下に説明するデータの測定に用いた試料の断面形状を簡単に示している。図１（ａ）に示すように、シリコン基板１上には、下層のＳｉＯ₂ 膜２Ａ及び上層のＨｆＡｌＯ_x 膜２Ｂからなるゲート絶縁膜２が形成されている。また、ゲート絶縁膜２上には、ポリシリコンよりなるゲート電極３が形成されている。ゲート電極３には不純物としてのリンが注入されている。ここで、ＨｆＡｌＯ_x 膜２Ｂは高誘電率膜（high-k膜）であり、ＳｉＯ₂ 膜２Ａは層間膜（Interlayer（ＩＬ）膜）又は下部絶縁膜と呼ばれる。

図１（ｂ）は、シリコン基板１としてＰ型基板を用いた、図１（ａ）に示すＭＯＳ（metal oxide semiconductor ）構造を有するキャパシタにおける電流−電圧特性を示している。尚、当該電流−電圧特性は、１００μｍ四方のサイズを持つキャパシタにおいてゲート電極３に負バイアスを印加することによって得られたものである。

図１（ｂ）に示すように、ゲート電圧が約−０．５Ｖのときに、ピーク形状を有する電流が流れている。その後、ゲート電圧（絶対値）を増大させるに従ってゲート電流（絶対値）も増大しているが、ゲート電圧が約−６Ｖのときにゲート絶縁膜２が絶縁破壊している。

本実施形態では、前述のピーク形状を有する電流（以下、低電圧ピーク電流（Low Voltage Peak Current：ＬＶＰＣ）と称する）に着目する。図２は、図１（ｂ）に示す低電圧ピーク電流及びその近傍の電流−電圧特性を拡大した図である。図２に示すように、低電圧ピーク電流が流れるときのピーク電流量Ｉ_p 及びそれと対応する電圧（ピーク電圧）Ｖ_p を、ゲート電流量（絶対値）が極大値となるときの当該ゲート電流量及びゲート電圧と定義する。

図３は、図１（ａ）に示すＭＯＳ構造を有するキャパシタにおいてＨｆＡｌＯ_x 膜２Ｂの膜厚を変化させた場合における電流−電圧特性の変化を示している。また、図４は、図１（ａ）に示すＭＯＳ構造を有するキャパシタにおいてＳｉＯ₂ 膜２Ａの膜厚を変化させた場合における電流−電圧特性の変化を示している。尚、図３に示す結果は、１００μｍ四方のサイズを持つキャパシタにおいてＳｉＯ₂ 膜２Ａの膜厚を１．３ｎｍに固定し、ＨｆＡｌＯ_x 膜２Ｂの膜厚を３．０ｎｍ、５．７ｎｍ、８．６ｎｍとそれぞれ変化させることによって得られたものである。また、図４に示す結果は、１００μｍ四方のサイズを持つキャパシタにおいてＨｆＡｌＯ_x 膜２Ｂの膜厚を３．０ｎｍに固定し、ＳｉＯ₂ 膜２Ａの膜厚を１．３ｎｍ、１．６ｎｍ、２．６ｎｍとそれぞれ変化させることによって得られたものである。

図３及び図４に示すように、ピーク電圧及びピーク電流量はＨｆＡｌＯ_x 膜の膜厚にはほとんど依存せず、ＳｉＯ₂ 膜の膜厚に大きく依存している。このような依存性は、ピーク電流が、基板側から、ＨｆＡｌＯ_x 膜とＳｉＯ₂ 膜との界面近傍へと電荷（電子又はホール）がＳｉＯ₂ 膜をトンネルして移動することにより生じる電流であることを示している。すなわち、図３及び図４に示す結果は、低電圧ピーク電流を用いて、ＨｆＡｌＯ_x 膜とは独立にＳｉＯ₂ 膜の膜厚を推定することが可能であることを示している。

図５（ａ）は、図４に示す結果から得られた、ＳｉＯ₂ 膜の膜厚とピーク電圧との相関関係を示している。また、図５（ｂ）は、図４に示す結果から得られた、ピーク電流量とピーク電圧との相関関係を示している。図５（ａ）に示すように、ＳｉＯ₂ 膜の膜厚とピーク電圧とは一対一の関係にあるため、ピーク電圧値を用いてＳｉＯ₂ 膜の膜厚を推定することが可能である。尚、図５（ｂ）において、Ｔ_HfAlOxは、ＳｉＯ₂ 膜とＨｆＡｌＯ_x 膜とからなる積層絶縁膜におけるＨｆＡｌＯ_x 膜の膜厚を示している。

図６は、第１の実施形態に係る半導体装置の評価方法の流れを示している。

まず、ステップＳ１１において、下部絶縁膜であるＳｉＯ₂ 膜の膜厚を求めたいゲート絶縁膜を有するＭＯＳ型キャパシタに対してゲート電圧掃引を実施する。続いて、ステップＳ１２において、ステップＳ１１で得られた電流−電圧特性から低電圧ピーク電流モードを見出し、当該モードにおけるピーク電圧及びピーク電流量を求める。

次に、ステップＳ１３において、ステップＳ１２で求められたピーク電圧、及び、予め求めておいたピーク電圧とＳｉＯ₂ 膜の膜厚との相関関係に基づいて、ゲート絶縁膜の下部絶縁膜であるＳｉＯ₂ 膜の膜厚を推定する。

以上に説明したように、本実施形態によると、断面ＴＥＭ観察等の物理的な手法を用いることなく、下部絶縁膜（本実施形態ではＳｉＯ₂ 膜）の膜厚をより簡便に且つ正確に推定することが可能となる。

尚、本実施形態において、図５（ｂ）に示したようにピーク電流量とピーク電圧との間にも相関関係があるので、ステップＳ１３において、ピーク電圧の測定値に代えてピーク電流量の測定値を用いると共にピーク電圧とＳｉＯ₂ 膜の膜厚との相関関係に代えてピーク電流量とＳｉＯ₂ 膜の膜厚との相関関係を用いることによって、ＳｉＯ₂ 膜の膜厚を推定することも可能である。

また、本実施形態において、ピーク電流量及びピーク電圧のそれぞれの測定値に基づいて推定ＳｉＯ₂ 膜厚を求め、両方の推定膜厚を比較することにより、具体的には両方の推定膜厚の差が例えば１０％以内である場合には推定膜厚が有効であると判断する等の方法により、より精密な膜厚推定を行なうことも可能である。

また、本実施形態において、ＳｉＯ₂ 膜２Ａ及びＨｆＡｌＯ_x 膜２Ｂの２層構造を持つゲート絶縁膜２における下部絶縁膜であるＳｉＯ₂ 膜の膜厚推定を行なった。しかし、これに代えて、３層以上の多層構造を持つゲート絶縁膜における最下層絶縁膜の膜厚推定を行なってもよい。また、膜厚推定の対象となる絶縁膜の種類は特に限定されない。

（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置の評価方法について図面を参照しながら説明する。尚、本実施形態に係る半導体装置の評価方法は、ゲート絶縁膜の絶縁破壊寿命を推定するための方法である。

図７は、膜厚１．３ｎｍの下層のＳｉＯ₂ 膜と膜厚５．７ｎｍの上層のＨｆＡｌＯ_x 膜とが積層されてなるゲート絶縁膜を有するＭＯＳキャパシタに対して、−５．５Ｖの定電圧ストレス印加を繰り返し行なったときの電流−電圧特性（特に低電圧ピーク電流）の変化挙動を示している。図７において、Ｃ１〜Ｃ５は各時点での電流−電圧特性を示し、矢印は、ストレス印加時間の増大に伴う電流−電圧特性のピーク位置（低電圧ピーク電流が生じる位置）の移動を示している。

図７に示すように、ストレス印加時間が増大するに従って、ピーク電圧（絶対値）は当初大きく増大するものの、やがて変化しなくなる。一方、ピーク電流量（絶対値）の変化は初期においては小さいが、その後、ピーク電流量は大きく増大している。

図８は、前述のＭＯＳキャパシタに対して定電圧ストレス印加を繰り返し行なったときのピーク電圧及びピーク電流量のそれぞれの変化をストレス時間（ストレス印加時間）に対してプロットしたものである。尚、図８において、白丸はピーク電流量を示し、黒丸はピーク電圧を示す。図８に示すように、ピーク電圧及びピーク電流量について、図７で説明したのと同様の傾向が見られる。具体的には、破線で示したストレス時間程度でピーク電圧の変動量が飽和している。

図９は、ストレス電圧の変化に対する絶縁破壊寿命の変化、及びストレス電圧の変化に対する前述のピーク電圧変動が飽和するまでの時間（ピーク電圧がほぼ一定値になるまでの時間：ピーク電圧変動飽和時間）の変化をそれぞれプロットしたものである。尚、図９に示す結果は、０．０１ｍｍ² のサイズを持つキャパシタに対して定電圧ストレス（ＣＶＳ）印加（試験）を行なうことによって得られたものである。図９に示すように、絶縁破壊寿命及びピーク電圧変動飽和時間のそれぞれの傾きはほぼ一致しており、各ストレス電圧に対してピーク電圧変動飽和時間は絶縁破壊寿命の約２０分の１の大きさになっている。

以上の結果より、ピーク電圧変動飽和時間を評価することによって絶縁破壊寿命を推定することが可能であることが分かる。すなわち、絶縁破壊寿命までの測定を行なうことなく、ピーク電圧変動飽和時間までの測定を行なうことによって絶縁破壊寿命の推定を行なうことができるので、寿命推定のための計測に要する時間を大幅に短縮することが可能となる（例えば、前述の試料（ＭＯＳキャパシタ）の場合には、計測に要する時間を約２０分の１に短縮可能）。

図１０は、前述の知見に基づく、第２の実施形態に係る半導体装置の評価方法の流れ、具体的には、ゲート絶縁膜の絶縁破壊寿命を推定するための方法の流れを示している。

まず、ステップＳ２１において、ゲート絶縁膜を挟むゲート電極と基板との間に、予め決められたストレス電圧（参照ストレス電圧）Ｖ₀ の印加を行なうことによってゲート絶縁膜の絶縁破壊が発生するまでの時間を絶縁破壊寿命（参照絶縁破壊寿命）Ｔ_BD0 として測定する。ここで、ストレス印加方法としては、定電圧ストレス又は定電流ストレス等の任意の方法を用いることができる。

次に、ステップＳ２２において、前記ストレス電圧Ｖ₀ をゲート絶縁膜に繰り返し印加することによって、低電圧ピーク電流が流れるときのピーク電圧のストレス印加時間に対する変動を測定する。このとき、例えば一定時間のストレス印加と電流−電圧特性の測定とを繰り返し実施することによって、ピーク電圧変動を求めてもよい。続いて、測定されたピーク電圧変動から、ピーク電圧の変化量が飽和するまでのストレス印加時間（ピーク電圧がほぼ一定になるまでのストレス印加時間、又はストレス印加時間に対するピーク電圧変動がほぼ無視できるレベルになるまでのストレス印加時間）を第１の飽和時間Ｔ_P0として求める。

次に、ステップＳ２３において、実使用時のゲート絶縁膜の絶縁破壊寿命を推定するためのストレス電圧Ｖ₁ をゲート絶縁膜に繰り返し印加することによって、低電圧ピーク電流が流れるときのピーク電圧のストレス印加時間に対する変動を測定する。このとき、例えば一定時間のストレス印加と電流−電圧特性の測定とを繰り返し実施することによって、ピーク電圧変動を求めてもよい。続いて、測定されたピーク電圧変動から、ピーク電圧の変化量が飽和するまでのストレス印加時間（ピーク電圧がほぼ一定になるまでのストレス印加時間、又はストレス印加時間に対するピーク電圧変動がほぼ無視できるレベルになるまでのストレス印加時間）を第２の飽和時間Ｔ_P1として求める。

最後に、ステップＳ２４において、ステップＳ２１で測定された参照絶縁破壊寿命Ｔ_BD0 と、ステップＳ２２で求められた第１の飽和時間Ｔ_P0と、ステップＳ２３で求められた第２の飽和時間Ｔ_P1とに基づいて、ストレス電圧Ｖ₁ が印加された状態における絶縁破壊寿命Ｔ_BD1 を計算により求める。ここで、例えば、図９に示したように絶縁破壊寿命とピーク電圧変動飽和時間との比がストレス電圧に関係なくほぼ一定であるという知見に基づいて、下記（式１）
Ｔ_BD1 ＝Ｔ_BD0 ×Ｔ_P1／Ｔ_P0 ・・・ （式１）
を用いてもよい。

以上に説明したように、本実施形態によると、ピーク電圧変動飽和時間を評価することによって絶縁破壊寿命を推定することが可能である。このため、絶縁破壊寿命までの測定をすることなく、言い換えると、寿命の測定を多数実施し、それらの測定結果を統計的に処理することなく、ピーク電圧変動飽和時間までの測定をするだけで、絶縁破壊寿命を正確に推定することができる。従って、計測に要する時間を大幅に短縮することが可能となり、絶縁破壊寿命を簡便且つ正確に評価することができる。

尚、本実施形態において、ピーク電圧変動飽和時間の測定に要する時間を短縮するためには、ストレス電圧（参照ストレス電圧）Ｖ₀ として、実際にゲート絶縁膜の絶縁破壊寿命を推定したいストレス電圧Ｖ₁ よりも高い電圧（絶対値）を使用することが好ましい。

また、本実施形態において、参照絶縁破壊寿命Ｔ_BD0 、第１の飽和時間Ｔ_P0及び第２の飽和時間Ｔ_P1を用いて絶縁破壊寿命Ｔ_BD1 を求める方法を説明した。しかし、これに代えて、参照絶縁破壊寿命Ｔ_BD0 までの総電荷注入量Ｑ_BD0 、第１の飽和時間Ｔ_P0及び第２の飽和時間Ｔ_P1を用いて、絶縁破壊寿命Ｔ_BD1 までの総電荷注入量Ｑ_BD1 を下記（式２）
Ｑ_BD1 ＝Ｑ_BD0 ×Ｔ_P1／Ｔ_P0 ・・・ （式２）
に従って算出してもよい。

或いは、参照絶縁破壊寿命Ｔ_BD0 までの総電荷注入量Ｑ_BD0 、第１の飽和時間Ｔ_P0までの総電荷注入量Ｑ_P0、及び第２の飽和時間Ｔ_P1までの総電荷注入量Ｑ_P1を用いて、絶縁破壊寿命Ｔ_BD1 までの総電荷注入量Ｑ_BD1 を下記（式３）
Ｑ_BD1 ＝Ｑ_BD0 ×Ｑ_P1／Ｑ_P0 ・・・ （式３）
に従って算出してもよい。

（第３の実施形態）
以下、本発明の第３の実施形態に係る半導体装置の評価装置、具体的には、本発明の第１及び第２の実施形態に係る半導体装置の評価方法を実施するために用いる評価装置について図面を参照しながら説明する。

図１１は、第３の実施形態に係る半導体装置の評価装置（絶縁膜評価装置）の概略構成の一例を模式的に示すブロック図である。

図１１に示すように、本実施形態の絶縁膜評価装置は、試料（評価対象となる絶縁膜を有する半導体素子）１０を保持するサンプルホルダ（ウェハステージ）１５と、サンプルホルダ１５上に置かれた試料１０に電気的に接触するプローブ（探針）１１と、プローブ１１を介して試料１０に対する電気的ストレスの印加と電流及び電圧の測定とを実行するための測定部１９と、測定部１９により得られたデータを解析するための解析部２０とを備えている。

試料１０は、シリコン基板１４と、シリコン基板１４上に形成され且つ積層構造を有する絶縁膜１３と、絶縁膜１３上に形成されたゲート電極１２とから構成されている。試料１０を保持するホルダ１５は、ストレス印加工程中に試料１０を加熱又は冷却することができるように温度調節機構を備えている。また、ホルダ１５は、試料１０のシリコン基板１４に電気的に接触すると共に接地されている。従って、プローブ１１を試料１０のゲート電極１２に電気的に接触させることによって、ゲート電極１２とシリコン基板１４との間に所定の電圧を印加することができる。

測定部１９は、電圧印加部１６と電流測定部（電流計）１７と記録部１８とを備えている。電圧印加部１６は、ストレス印加工程では試料１０に評価用電圧（ストレス電圧：例えば−６Ｖ）を印加し、電流量を測定する工程では試料１０に種々の電圧（例えば−４Ｖ）を印加する。電流測定部１７は、電流量を測定する工程において、試料１０に種々の電圧が印加されたときに絶縁膜１３を流れる電流量を測定する。測定された電流量は測定時刻（ストレス印加時間ｔ）又は印加電圧に関連づけられて記録部１８に記録される。

本実施形態の評価装置を用いて、第１の実施形態に係る半導体装置の評価方法を実施する場合における本実施形態の評価装置の動作は次の通りである。すなわち、プローブ１１及び電圧印加部１６によって試料１０に対してゲート電圧掃引を実施することにより絶縁膜１３に流れる電流量を電流測定部１７を用いて測定し、測定された電流量をゲート電圧と関連づけて記録部１８に記録する。このように記録されたデータを解析部２０によって解析し、低電圧ピーク電流モードの判定並びに当該モードにおけるピーク電流量及びピーク電圧の抽出を行なう。さらに、得られたピーク電流量又はピーク電圧、及び、予め求めておいたピーク電流量又はピーク電圧と絶縁膜１３の最下層絶縁膜の膜厚（例えばＳｉＯ₂ 膜厚）との相関関係に基づいて当該最下層絶縁膜の膜厚を解析部２０により推定する。

また、本実施形態の評価装置を用いて、第２の実施形態に係る半導体装置の評価方法を実施する場合における本実施形態の評価装置の動作は次の通りである。すなわち、プローブ１１及び電圧印加部１６によって試料１０に対してストレス電圧Ｖ₀ 及びＶ₁ の印加並びに電流−電圧特性取得のためのゲート電圧の印加を実施することにより絶縁膜１３に流れる電流量を電流測定部１７を用いて測定し、測定された電流量をストレス電圧、ストレス印加時間又はゲート電圧と関連づけて記録部１８に記録する。このように記録されたデータを解析部２０によって解析し、ストレス電圧（参照ストレス電圧）Ｖ₀ が印加された状態における絶縁破壊寿命（参照絶縁破壊寿命）Ｔ_BD0 の判定、ストレス電圧Ｖ₀ 及びＶ₁ のそれぞれと対応する低電圧ピーク電流モードの判定、並びに当該各モードにおけるピーク電流量及びピーク電圧の抽出を行なう。さらに、得られたピーク電流量又はピーク電圧のストレス印加時間に対する変動から、ストレス電圧Ｖ₀ 及びＶ₁ のそれぞれと対応する第１の飽和時間Ｔ_P0及び第２の飽和時間Ｔ_P1を解析部２０により抽出すると共に、参照絶縁破壊寿命Ｔ_BD0 と第１の飽和時間Ｔ_P0と第２の飽和時間Ｔ_P1とに基づいて、ストレス電圧Ｖ₁ が印加された状態における絶縁破壊寿命Ｔ_BD1 を解析部２０により求める。

以上に説明したように、本発明は、半導体装置の評価方法及び評価装置に関し、２層以上の絶縁膜を積層することによって得られた積層絶縁膜をゲート絶縁膜等として使用する半導体素子に適用した場合、ゲート絶縁膜等の膜厚及び絶縁破壊寿命をより簡便且つ正確に求めることができ、非常に有用である。

図１（ａ）は、本発明の第１の実施形態に係る半導体装置の評価方法に用いた試料の断面形状を示す図であり、図１（ｂ）は、図１（ａ）に示したＭＯＳ構造を有するキャパシタにおける電流−電圧特性を示す図である。 図１（ｂ）に示す低電圧ピーク電流が流れるときのピーク電圧（Ｖ_p ）及びピーク電流量（Ｉ_p ）のそれぞれの定義を示す図である。 図１（ａ）に示すＭＯＳ構造を有するキャパシタにおいてゲート絶縁膜を構成するＨｆＡｌＯ_x 膜の膜厚を変化させた場合（下部絶縁膜であるＳｉＯ₂ 膜の膜厚は一定）における電流−電圧特性の変化を示す図である。 図１（ａ）に示すＭＯＳ構造を有するキャパシタにおいてゲート絶縁膜を構成するＳｉＯ₂ 膜の膜厚を変化させた場合（上部絶縁膜であるＨｆＡｌＯ_x 膜の膜厚は一定）における電流−電圧特性の変化を示す図である。 図５（ａ）は、図４に示す結果から得られた、下部絶縁膜であるＳｉＯ₂ 膜の膜厚と低電圧ピーク電流モードのピーク電圧（Ｖ_p ）との相関関係を示す図であり、図５（ｂ）は、図４に示す結果から得られた、低電圧ピーク電流モードのピーク電流量（Ｉ_p ）とピーク電圧（Ｖ_p ）との相関関係を示す図である。 本発明の第１の実施形態に係る半導体装置の評価方法のフローチャートである。 積層構造を持つゲート絶縁膜を有するＭＯＳキャパシタに対して定電圧ストレス印加を繰り返し行なったときの電流−電圧特性（特に低電圧ピーク電流）の変化挙動を示す図である。 積層構造を持つゲート絶縁膜を有するＭＯＳキャパシタに対して定電圧ストレス印加を繰り返し行なったときの低電圧ピーク電流モードのピーク電圧（Ｖ_p ）及びピーク電流量（Ｉ_p ）のそれぞれの変化を示す図である。 絶縁破壊寿命及びピーク電圧変動飽和時間のストレス電圧依存性を示す図である。 本発明の第２の実施形態に係る半導体装置の評価方法（ゲート絶縁膜の絶縁破壊寿命の推定方法）のフローチャートである。 本発明の第３の実施形態に係る半導体装置の評価装置（絶縁膜評価装置）の概略構成の一例を模式的に示すブロック図である。

符号の説明

１ シリコン基板
２ ゲート絶縁膜
２Ａ ＳｉＯ₂ 膜
２Ｂ ＨｆＡｌＯ_x 膜
３ ゲート電極
１０ 試料
１１ プローブ
１２ ゲート電極
１３ 絶縁膜
１４ シリコン基板
１５ ホルダ
１６ 電圧印加部
１７ 電流測定部（電流計）
１８ 記録部
１９ 測定部
２０ 解析部

Claims (6)

1. 積層構造を有する絶縁膜を用いた半導体素子における前記絶縁膜の最下層絶縁膜の膜厚を求める半導体装置の評価方法であって、
   前記絶縁膜を挟むように形成された一対の電極間に電圧印加を行なうことにより前記絶縁膜に流れる電流量の絶対値が極大値となるときに前記一対の電極間に印加されている電圧をピーク電圧として測定する第１の工程と、
   前記第１の工程で測定されたピーク電圧、及び、予め算出された前記ピーク電圧と前記最下層絶縁膜の膜厚との関係に基づいて、前記最下層絶縁膜の膜厚を求める第２の工程とを備えていることを特徴とする半導体装置の評価方法。
2. 積層構造を有する絶縁膜を用いた半導体素子における前記絶縁膜の最下層絶縁膜の膜厚を求める半導体装置の評価方法であって、
   前記絶縁膜を挟むように形成された一対の電極間に電圧印加を行なうことにより前記絶縁膜に流れる電流量の絶対値が極大値となるときの当該電流量をピーク電流量として測定する第１の工程と、
   前記第１の工程で測定されたピーク電流量、及び、予め算出された前記ピーク電流量と前記最下層絶縁膜の膜厚との関係に基づいて、前記最下層絶縁膜の膜厚を求める第２の工程とを備えていることを特徴とする半導体装置の評価方法。
3. 積層構造を有する絶縁膜を用いた半導体素子における前記絶縁膜の所定のストレス電圧下での絶縁破壊寿命を求める半導体装置の評価方法であって、
   前記絶縁膜を挟むように形成された一対の電極間に参照ストレス電圧の印加を行なうことによって前記絶縁膜の絶縁破壊が発生するまでの時間を参照絶縁破壊寿命として測定する第１の工程と、
   前記一対の電極間に電圧印加を行なうことにより前記絶縁膜に流れる電流量の絶対値が極大値となるときに前記一対の電極間に印加されている電圧であるピーク電圧における、前記参照ストレス電圧の印加に起因する変化を測定する第２の工程と、
   前記第２の工程で測定された前記ピーク電圧の変化量が飽和するまでの第１の飽和時間を求める第３の工程と、
   前記ピーク電圧における前記所定のストレス電圧の印加に起因する変化を測定する第４の工程と、
   前記第４の工程で測定された前記ピーク電圧の変化量が飽和するまでの第２の飽和時間を求める第５の工程と、
   前記第１の工程で測定された前記参照絶縁破壊寿命と、前記第３の工程で求められた前記第１の飽和時間と、前記第５の工程で求められた前記第２の飽和時間とに基づいて、前記所定のストレス電圧下での前記絶縁破壊寿命を求める第６の工程とを備えていることを特徴とする半導体装置の評価方法。
4. 積層構造を有する絶縁膜を用いた半導体素子における前記絶縁膜の最下層絶縁膜の膜厚を求める半導体装置の評価装置であって、
   前記半導体素子を保持するウェハステージと、
   前記絶縁膜を挟むように形成された一対の電極間に所定の電圧を印加するためのプローブと、
   前記絶縁膜を流れる電流量を測定する電流計とを備え、
   前記プローブを用いて前記一対の電極間に電圧印加を行なうことにより前記絶縁膜に流れる電流量を前記電流計を用いて測定し、測定された前記電流量の絶対値が極大値となるときに前記一対の電極間に印加されている電圧をピーク電圧として求め、
   求められたピーク電圧、及び、予め算出された前記ピーク電圧と前記最下層絶縁膜の膜厚との関係に基づいて、前記最下層絶縁膜の膜厚を求めることを特徴とする半導体装置の評価装置。
5. 積層構造を有する絶縁膜を用いた半導体素子における前記絶縁膜の最下層絶縁膜の膜厚を求める半導体装置の評価装置であって、
   前記半導体素子を保持するウェハステージと、
   前記絶縁膜を挟むように形成された一対の電極間に所定の電圧を印加するためのプローブと、
   前記絶縁膜を流れる電流量を測定する電流計とを備え、
   前記プローブを用いて前記一対の電極間に電圧印加を行なうことにより前記絶縁膜に流れる電流量を前記電流計を用いて測定し、測定された前記電流量の絶対値が極大値となるときの当該電流量をピーク電流量として求め、
   求められたピーク電流量、及び、予め算出された前記ピーク電流量と前記最下層絶縁膜の膜厚との関係に基づいて、前記最下層絶縁膜の膜厚を求めることを特徴とする半導体装置の評価装置。
6. 積層構造を有する絶縁膜を用いた半導体素子における前記絶縁膜の所定のストレス電圧下での絶縁破壊寿命を求める半導体装置の評価装置であって、
   前記半導体素子を保持するウェハステージと、
   前記絶縁膜を挟むように形成された一対の電極間に所定の電圧を印加するためのプローブと、
   前記絶縁膜を流れる電流量を測定する電流計とを備え、
   前記プローブを用いて前記一対の電極間に参照ストレス電圧の印加を行なうことによって前記絶縁膜の絶縁破壊が発生するまでの時間を参照絶縁破壊寿命として測定し、
   前記プローブを用いて前記一対の電極間に電圧印加を行なうことにより前記絶縁膜に流れる電流量を前記電流計を用いて測定し、測定された前記電流量の絶対値が極大値となるときに前記一対の電極間に印加されている電圧であるピーク電圧における、前記参照ストレス電圧の印加に起因する変化を求め、
   前記参照ストレス電圧の印加に起因する前記ピーク電圧の変化量が飽和するまでの第１の飽和時間を求め、
   前記ピーク電圧における前記所定のストレス電圧の印加に起因する変化を求め、
   前記所定のストレス電圧の印加に起因する前記ピーク電圧の変化量が飽和するまでの第２の飽和時間を求め、
   前記参照絶縁破壊寿命と前記第１の飽和時間と前記第２の飽和時間とに基づいて、前記所定のストレス電圧下での前記絶縁破壊寿命を求めることを特徴とする半導体装置の評価装置。

Images