JP4575271B2

JP4575271B2 - 半導体素子の評価方法

Info

Publication number: JP4575271B2
Application number: JP2005311578A
Authority: JP
Inventors: 直樹安田; 幸江西川
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2005-10-26
Filing date: 2005-10-26
Publication date: 2010-11-04
Anticipated expiration: 2025-10-26
Also published as: JP2007121032A

Description

本発明は、MIS(metal-insulator-semiconductor)、MIM(metal-insulator-metal)などのキャパシタ構造を持つ半導体素子の評価方法に関する。

ＬＳＩの微細化と共に、その中で使用される絶縁材料も多様化している。

例えば、ロジック回路を構成するCMOS素子(MIS型トランジスタ、MIM型トランジスタなど）のゲート絶縁膜についてみると、酸化シリコンや酸窒化シリコンなどの材料に代わり、これらよりも高い誘電率を有する金属酸化物などのいわゆるHigh-k材料が使用され始めている。

また、不揮発性半導体メモリのメモリセルについても、このようなHigh-k材料を使用する研究開発が盛んに行われている。

特に、NAND型不揮発半導体メモリでは、フローティングゲート電極とコントロールゲート電極との間に存在する電極間絶縁膜（以下、このような絶縁膜を総称してIPD膜(inter-polysilicon dielectric film)と称する）にHigh-k材料を使用する試みがなされている。

このような半導体素子に使われる絶縁膜（ゲート絶縁膜、IPD膜など）の電気伝導特性を表す指標としてリーク電流がある。リーク電流は、半導体素子を評価するにあたって、最も重要なパラメータのうちの一つである。

従って、半導体製品の研究開発及び品質管理においては、絶縁膜のトラップ密度（欠陥密度）及び電気伝導機構の評価を正確かつ効率的に行う必要があり、同時に、そのための評価方法も求められている（例えば、非特許文献１，２を参照）。

しかし、従来の評価方法には以下の問題がある。

第一に、リーク電流のＩ（電流）−Ｖ（電圧）特性から電気伝導機構を決定するには、定常状態におけるＩ−Ｖ特性を得る必要があるが、それを得るまでに多大な時間を要する。

例えば、High-k材料からなる絶縁膜に関しては、膜中の電荷トラップが多いため、絶縁膜を流れるリーク電流に過渡応答が発生する。この影響を排除して定常状態のＩ−Ｖ特性を得るには長時間の測定が必要になる。

第二に、定常状態のＩ−Ｖ特性の温度依存性を解析すれば、リーク電流の電気伝導機構に関する正確な評価が行えるが、この温度依存性の解析には、測定装置の温度調整も含めると、多大な時間を要する。

第三に、Ｉ−Ｖ特性の温度依存性を解析しても、リーク電流の原因となる絶縁膜のトラップ密度を直接知る方法はない。このトラップ密度は、製造プロセスへのフィードバックを行う上で重要な指標であるため、これを直接評価する方法が望まれている。
R. W. Major, A. E. Werner, C. B. Wilson, and F. A. Modine, J. Appl. Phys. 76, 7367 (1994) W. Mizubayashi, Naoki Yasuda, Hirokazu Hisamatsu, Kunihiko Iwamoto, Koji Tominaga, Katsuhiko Yamamoto, Hiroyuki Ota, Tsuyoshi Horikawa, Toshihide Nabatame, and Akira Toriumi, "Effect of the interfacial SiO2 layer thickness on the dominant carrier type in leakage currents through HfAlOx/SiO2 gate dielectric films," Appl. Phys. Lett. 85, 6227 (2004)

本発明の例では、絶縁膜の定常状態におけるＩ−Ｖ特性を短時間で抽出し、温度依存性の解析なしにリーク電流の電気伝導機構を決定し、リーク電流に関与する絶縁膜中のトラップ密度を直接評価する。

本発明の例に係わる半導体素子の評価方法は、絶縁膜に電界を印加した状態で前記絶縁膜に流れる電流又は前記絶縁膜にかかる電圧の経時変化を測定し、前記電流又は前記電圧の時間微分を用いて過渡電流成分又は過渡電圧成分を抽出し、定常状態に至る以前のある測定時刻における測定電流又は測定電圧と抽出された前記過渡電流成分又は前記過渡電圧成分との差を算出することで定常電流又は定常電圧を評価する、というものである。
本発明の例に係わる半導体素子の評価方法は、上述の評価方法において、抽出された前記過渡電流成分と算出された前記定常電流とが等しくなる測定時刻を特性時間と定義し、前記特性時間と前記定常電流との積を電界の関数として表した場合に、前記積に電界依存性が無い場合又は試料間の比較で電界依存性が小さい場合は、欠陥を介したリーク電流が支配的であると判断し、前記積に電界依存性がある場合又は試料間の比較で電界依存性が大きい場合は、トンネル電流が支配的であると判断する、というものである。
本発明の例に係わる半導体素子の評価方法は、上述の評価方法において、前記積に電界依存性が無い場合に、前記特性時間と単位面積あたりの前記定常電流との積を、電荷素量で除した値をトラップの面密度として算出する、というものである。

本発明の例に係わる半導体素子の評価方法は、上述の電気伝導機構の評価方法において、前記絶縁膜がMIS型トランジスタのゲート絶縁膜である場合には、前記ゲート絶縁膜の伝導帯及び価電子帯を流れる電子電流及び正孔電流に対して前記特性時間と前記定常電流との積をそれぞれ作成し、それらの電界依存性から各電流の伝導機構を分離して抽出する、というものである。

本発明の例によれば、絶縁膜の定常状態におけるＩ−Ｖ特性を短時間で抽出でき、温度依存性の解析なしにリーク電流の電気伝導機構を決定でき、リーク電流に関与する絶縁膜中のトラップ密度を直接評価できる。

以下、図面を参照しながら、本発明の例を実施するための最良の形態について詳細に説明する。

１．概要
本発明の例では、まず、絶縁膜(ex. High-k材料)のゲート電流J_gと時間tとの関係を表すJ_g-t特性の電界依存性を測定する。但し、定常状態まで測定する必要はなく、従来よりも短時間での測定が可能である。

次に、J_g-t特性の解析を行う。ここでは、時定数τ、定常電流J_go 及び dJ_g/dt を求めて過渡電流成分を復元する。ゲート電流J_gを時間tで微分することで、過渡電流成分を正確に抽出できる。

そして、最後に、時定数τと定常電流J_goとの積(J_go×τ)の電界依存性を解析し、そこから、絶縁膜中におけるトラップ伝導／非トラップ伝導の区分及び絶縁膜中のトラップ密度を求め、リーク電流の電気伝導機構を決定する。

これにより、温度依存性を解析しなくても、リーク電流の電気伝導機構を短時間で正確に決定でき、さらに、リーク電流に関与する絶縁膜中のトラップ密度も直接評価できるので、半導体素子に使用する絶縁膜の研究開発及び品質管理の効率化と精密化の両立に寄与できる。

２．本発明の原理
本発明の原理について説明する。

まず、High-k材料からなる絶縁膜を有するＭＩＳ型半導体素子では、ゲート電流（リーク電流）は、ゲート電圧（絶縁膜にかかる電界）が一定であっても時間と共に変化する。ゲート電圧が小さい場合には、ゲート電流は、次第に小さくなって、最終的には消滅するが、ゲート電圧が大きい場合には、ゲート電流は、過渡応答を示した後に、定常値に収束する。

このように、絶縁膜に流れるリーク電流には、過渡応答成分と定常成分が混在しているため、リーク電流の電界依存性の解析は、この両成分を考慮して行わなければならない。

リーク電流の過渡応答成分を分離・抽出するために、ゲート電流J_gの時間tに対する微分dJ_g/dtを利用することが挙げられる。

この微分dJ_g/dtは、ゲート電圧（絶縁膜にかかる電界）の値に関わらず、時間のべき乗として表される。このような時間のべき乗タイプの応答については、これまでに、半導体、結晶、アモルファスなどの材料において多くの報告がなされている（例えば、非特許文献１を参照）。

従って、時間のべき乗に従う絶縁膜のリーク電流の過渡応答についても、極めて普遍的な物理現象の一つと考えられる。

このような一般則を踏まえて、ゲート電流J_gの時間tに対する微分dJ_g/dtを時間のべき乗タイプの解析関数で表し、時間無限大(t=∞)で電流値が零(J_g=0)になるという条件を与えて積分を行い、ゲート電流J_gから過渡応答成分Ｊ_過渡を分離する。

その結果、ゲート電流J_gの定常成分J_定常は、
J_定常＝Ｊ_測定−Ｊ_過渡・・・(1)
として与えられる。
但し、Ｊ_測定は、測定により得られるゲート電流J_gである。

このようにすれば、(1)式のJ_定常は、時間によらず、一定値を示すので、短時間の測定で、ゲート電流の定常値(J_定常)を容易に推定できる。

また、定常状態に至るまでの過渡応答の特性時間(時定数)τは、
J_過渡＝Ｊ_定常・・・(2)
となる時刻(t=τ)で定義できる。

なぜなら、これ以降の時刻では、過渡電流J_過渡が定常電流Ｊ_定常よりも小さくなるため、ほぼ定常状態に達したとみなしてよいからである。

以上のようにして、過渡応答の特性時間τと定常状態におけるゲート電流Ｊ_定常とが得られる。また、様々なゲート電圧（絶縁膜にかかる電界）で、同様の測定・解析を行うことにより、電界の関数として、特性時間τと定常状態におけるゲート電流Ｊ_定常とを評価できる。

この結果を、絶縁膜の電気伝導機構の解析に用いる。絶縁膜の電気伝導機構の解析については、以下のようにして行う。

絶縁膜中の電気伝導の主な要素としては、トンネリング現象と、電荷トラップによる熱的励起伝導との２つが考えられる。

尚、High-k材料からなる絶縁膜については、配向分極を持たないため、High-k材料そのものに起因する緩和電流は観測されないが、絶縁膜中の欠陥を介した電荷の捕獲／放出は存在する。

トンネリング現象は、非常に速い時定数で生じるため、通常の電気測定ではトンネリング現象によるゲート電流の経時変化は観測されない。一方、熱的励起伝導のゲート電流は、過渡特性として測定される。その特性時間τは、絶縁膜中の欠陥による電荷の捕獲／放出が釣り合うまでの時間（時定数）に相当するが、一般に、電荷の捕獲は、電荷の放出よりも速い時間のオーダーで起こるため、特性時間τは、実質的には、電荷の放出の時定数に律速される。

ここで、絶縁膜中の電気伝導機構が、電荷トラップによる熱的励起伝導のみで行われる場合を考えると、定常電流Ｊ_定常と時定数τとの間には、次の関係が成り立つ。

J_定常=qN_tT_phys/τ ・・・(3)
但し、qは、電荷素量、N_tは、電荷捕獲中心の体積密度、T_physは、絶縁膜の物理膜厚である。

従って、(3)式から、J_定常×(τ/q)という量を作成すれば、電荷トラップの面密度(N_tT_phys)を評価できる。

一方、絶縁膜中の電気伝導機構が、電荷トラップによる熱的励起伝導と、電荷トラップによらないトンネル伝導とにより行われる場合を考えると、定常電流Ｊ_定常と時定数τとの間には、次の関係が成り立つ。

J_定常=(qN_tT_phys/τ)+J_tunnel ・・・(4)
但し、J_tunnelは、トンネル電流の成分である。

この場合、J_定常×τで表される積は、もはや一定にならず、J_tunnel×τの項による電界依存性が表れる。

以上の説明から分かるように、J_定常×τで表される積の電界依存性を調べることにより、絶縁膜中の電気伝導機構を容易に決定できる。

また、電荷トラップによる電気伝導が支配的な場合は、J_定常×τで表される積は、絶縁膜にかかる電界によらず、一定であり、その値が電荷捕獲中心の面密度を与えるため、絶縁膜の厚さが既知であれば、トラップ密度(絶縁膜の体積密度の平均値)を評価できる。

尚、本発明の原理では、ゲート電極に一定電圧を印加してゲート電流の経時変化を測定・解析する例を示したが、これの代わりに、ゲート電極に定電流源からの一定電流を与え、ゲート電圧の経時変化を測定・解析してもよい。

３．実施の形態
本発明の原理に基づく実施の形態について説明する。

(1) 第１実施の形態
図１は、第１実施形態に関わるMISキャパシタ構造を示している。

p型シリコン基板１１上には、ALD(atomic layer deposition)法により厚さ20nmのハフニウムアルミネート(HfAlO_x)膜１２を形成する。この後、減圧O₂雰囲気中で、1000℃、30秒のアニールを行う。ハフニウムアルミネート膜１２の組成比は、Hf/(Hf+Al)=0.6である。ハフニウムアルミネート膜１２の形成後には、CVD(chemical vapor deposition)法により、n⁺型不純物がドープされた導電性ポリシリコン（ゲート電極）１３を形成する。

この試料(MISキャパシタ)に一定のゲート電圧を印加し、リーク電流の過渡応答特性を測定する。

様々な実効電界(ゲート電圧)を印加したときのゲート電流密度−時間特性の測定結果を、図２にまとめて示す。

ここで、実効電界とは、MISキャパシタに蓄積された電荷密度Qをシリコン酸化膜の誘電率ε_SiO2で割った値Q/ε_SiO2に相当する。

この図から分かることは、実効電界が低いときは、リーク電流が単調に減少していくのに対し、実効電界が高いとき(15 Mega V/cm以上)は、リーク電流は、減少しつつ、最終的には、一定値へ収束する傾向を示すことである。

尚、実効電界が21 Mega V/cm以上の場合に、ある時刻に達すると、急激に電流密度（リーク電流）が増大しているが、これは、ハフニウムアルミネート膜の絶縁破壊を表しており、本発明の評価対象外である。

次に、測定されたゲート電流から過渡応答の成分を分離するために、ゲート電流の時間による微分値(-dJ_g/dt)を作成する。

図３は、ゲート電流の微分値(-dJ_g/dt)とゲート電圧印加後の経過時間tとの関係を示している。

ゲート電流の時間微分値(-dJ_g/dt)は、両対数プロットにおける直線として表される。即ち、ゲート電流の過渡応答成分J_g,transは、
-(dJ_g,trans/dt)=At^-B ・・・(5)
で表される。

但し、係数Ａは、実効電界に依存し、係数Ｂは、実効電界に依存しない一定値である。

(5)式から、時間t→∞（無限大）で、J_g,trans→0となる過渡応答成分は、
J_g,trans=At^-(B-1)/(B-1) ・・・(6)
で表される。

実効電界が15 Mega V/cmの場合のゲート電流の測定値、(6)式から得られるゲート電流の過渡応答成分、及び、測定値と過渡応答成分との差として表される定常成分を、それぞれ、図４にまとめて示す。

過渡応答の特性時間(時定数)τは、図４のゲート電流の過渡応答成分と定常成分が等しくなる時間として求められる。実効電界が15 Mega V/cmの場合の特性時間τは、約50秒となる。

ゲート電極に印加する電圧を変えて、以上のような定常電流と特性時間の評価を繰り返し行った結果を、図５にまとめて示す。

その結果をみると、電界の増加と共に、定常電流は増加し、特性時間(時定数)は減少していることが分かる。

最後に、図５の結果を基にして、HfAlO_xの電気伝導機構に関する情報が得られるが、これについては、次の第２実施の形態で説明する。

(2) 第２実施の形態
図６は、第２実施形態に関わるMISキャパシタ構造を示している。

p型シリコン基板１１上には、ALD法により厚さ15nmのアルミナ(Al₂O₃)膜１４を形成する。この後、減圧O₂雰囲気中で、1000℃、30秒のアニールを行う。アルミナ膜１４の形成後には、CVD法により、n⁺型不純物がドープされた導電性ポリシリコン（ゲート電極）１３を形成する。

リーク電流の時間による微分値(-dJ_g/dt)を作成すると、時間のべき乗で減少する特性が得られる。

そこで、第１実施の形態と同様に、(6)式を用いて、t→∞（無限大）の極限で零に収束するゲート電流の過渡応答成分を抽出する。また、測定電流と過渡応答成分の差として定常電流成分を算出し、さらに、過渡応答成分と定常電流成分とが等しくなる時刻から特性時間(時定数)を求める。

これらの一連の評価を様々な実効電界(ゲート電圧)で行った結果を、図５に”Al₂O₃”として示す。

この図から分かるように、絶縁膜がAl₂O₃の場合にも、電界の増加とともに定常電流は増加し、同時に、特性時間(時定数)が減少する。

次に、図５のHfAlO_x及びAl₂O₃の定常電流と特性時間(時定数)との評価結果を基にして、それぞれの絶縁膜の電気伝導機構を決定する。

図７は、定常電流と特性時間の積を電荷素量qで割った量J_定常×(τ/q)を、実効電界の関数としてプロットしたものである。

HfAlO_xの場合、この量J_定常×(τ/q)は、実効電界によらず、一定値(1×10¹⁴cm^-2近辺)となる。これに対し、Al₂O₃の場合、この量J_定常×(τ/q)は、実効電界の増加に従い、大幅に増加する。

これは、HfAlO_xの主な電気伝導機構が電荷トラップによる熱的励起伝導であり、Al₂O₃の主な電気伝導機構がトンネリング現象であることを意味する。

HfAlO_xでは、J_定常×(τ/q)が一定値(1×10¹⁴cm^-2近辺)になるため、電荷トラップの面密度は、約1×10¹⁴cm^-2ということになる。この場合、HfAlO_xの厚さが20nmなので、電気伝導に寄与する絶縁膜中の電荷トラップの体積密度は、約5x10¹⁹cm^-3と評価される。

尚、Al₂O₃においても、トンネル電流による成分を理論式から見積もり、測定値から差し引けば、同様にして、電荷トラップによる電気伝導に寄与する欠陥密度を評価できる。

このようにして得られるHfAlO_x及びAl₂O₃の電気伝導機構の違いについては、従来技術によるリーク電流の温度依存性の測定においても、同様の結果として確認される。即ち、HfAlO_xからなる絶縁膜を流れるゲート電流（リーク電流）は、大きな温度依存性を示すのに対し、Al₂O₃からなる絶縁膜を流れるゲート電流は、温度依存性をほとんど示さない。

このことから、本発明による電気伝導機構の評価方法は、従来技術(リーク電流の温度依存性の評価)と同等の結果を与えることが分かる。また、この例から理解されるように、本発明の例は、従来技術と同等な結果を与えつつ、従来技術で必要となる温度調整時間などの待ち時間を必要としないため、従来よりも、正確かつ効率的な評価を実現する。

(3) 第３実施の形態
第３実施の形態における評価内容は、第１及び第２実施の形態と同じであるため、ここでは、デバイス構造と測定回路について説明する。

図８は、n⁺型ポリシリコンゲート電極を持つpチャネルＭＩＳ型トランジスタを示している。

同図の結線は、過渡応答特性の測定時における状態である。
n型シリコン基板２１上には、ALD法によりHigh-k材料からなる絶縁膜２２を形成する。この後、減圧O₂雰囲気中で、1000℃、30秒のアニールを行う。絶縁膜２２の形成後には、CVD法により、n⁺型不純物がドープされた導電性ポリシリコン（ゲート電極）２３を形成する。

ゲート電極２３には負電圧を印加し、ソース・ドレイン電流と基板電流の時間依存性を同時に測定する。ここで、ソース・ドレイン電流の時間依存性は、絶縁膜２２を流れる正孔電流の時間依存性を表し、また、基板電流の時間依存性は、絶縁膜２２を流れる電子電流の時間依存性を表している。

このようにして、絶縁膜２２に流れる電流をキャリアタイプで分離し、それぞれの時間依存性を測定することにより、キャリアごとの電気伝導特性を評価することができる。とりわけ、HfAlO_xのようなHigh-k材料からなる絶縁膜は、価電子帯と伝導帯のバンドオフセットの対称性が高いため、従来のSiO₂膜に比べて正孔電流が多く流れることになる（例えば、非特許文献２を参照）。

従って、本実施の形態に示すデバイス構造と測定法を適用することは、それぞれのキャリア伝導の性質を調べる上で極めて有効となる。

４．その他
本発明の例によれば、絶縁膜の定常状態におけるＩ−Ｖ特性を短時間で抽出でき、温度依存性の解析なしにリーク電流の電気伝導機構を決定でき、リーク電流に関与する絶縁膜中のトラップ密度を直接評価できる。

本発明の例に関わる半導体素子の評価方法においては、絶縁膜に一定電界を印加した状態で絶縁膜に流れる電流の経時変化を測定したが、これに代えて、絶縁膜に一定電流を流した状態で絶縁膜にかかる電圧の経時変化を測定してもよい。

本発明の例は、上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施の形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施の形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施の形態の構成要素を適宜組み合わせてもよい。

第１実施の形態に関わるMIS型キャパシタの構造を示す断面図。ゲートリーク電流の経時変化を示す特性図。ゲートリーク電流の時間微分の経時変化を示す特性図。過渡応答成分、定常成分及び特性時間の評価結果を示す特性図。時定数（特性時間）と定常電流の実効電界依存性を示す特性図。第２実施の形態に関わるMIS型キャパシタの構造を示す断面図。定常電流と時定数の積を電気素量で割った量の実効電界依存性を示す特性図。第３実施の形態に関わる測定時の結線方法の例を示す断面図。

符号の説明

１１： p型Si基板、１２： HfAlO_x膜、１３，２３： n⁺ poly-Si、１４： Al₂O₃膜、２１： n型Si基板、２２： High-k 絶縁膜。

Claims

絶縁膜に電界を印加した状態で前記絶縁膜に流れる電流又は前記絶縁膜にかかる電圧の経時変化を測定し、前記電流又は前記電圧の時間微分を用いて過渡電流成分又は過渡電圧成分を抽出し、定常状態に至る以前のある測定時刻における測定電流又は測定電圧と抽出された前記過渡電流成分又は前記過渡電圧成分との差を算出することで定常電流又は定常電圧を評価することを特徴とする半導体素子の評価方法。
請求項１の評価方法において、抽出された前記過渡電流成分と算出された前記定常電流とが等しくなる測定時刻を特性時間と定義し、前記特性時間と前記定常電流との積を電界の関数として表した場合に、前記積に電界依存性が無い場合又は試料間の比較で電界依存性が小さい場合は、欠陥を介したリーク電流が支配的であると判断し、前記積に電界依存性がある場合又は試料間の比較で電界依存性が大きい場合は、トンネル電流が支配的であると判断することを特徴とする半導体素子の評価方法。
請求項２の評価方法において、前記積に電界依存性が無い場合に、前記特性時間と単位面積あたりの前記定常電流との積を、電荷素量で除した値をトラップの面密度として算出することを特徴とする半導体素子の評価方法。
前記絶縁膜は、MIS、MIMを含むキャパシタ構造を持つ半導体素子を構成する絶縁膜、又は、不揮発性半導体メモリのフローティングゲート電極とコントロールゲート電極との間の絶縁膜であることを特徴とする請求項１乃至３のいずれか１項に記載の半導体素子の評価方法。
請求項２に記載の評価方法において、前記絶縁膜はMIS型トランジスタのゲート絶縁膜であり、前記ゲート絶縁膜の伝導帯及び価電子帯を流れる電子電流及び正孔電流に対して前記特性時間と前記定常電流との積をそれぞれ作成し、それらの電界依存性から各電流の伝導機構を分離して抽出することを特徴とする半導体素子の評価方法。