JP4640203B2 - 半導体ウエーハの評価方法 - Google Patents

半導体ウエーハの評価方法 Download PDF

Info

Publication number
JP4640203B2
JP4640203B2 JP2006040641A JP2006040641A JP4640203B2 JP 4640203 B2 JP4640203 B2 JP 4640203B2 JP 2006040641 A JP2006040641 A JP 2006040641A JP 2006040641 A JP2006040641 A JP 2006040641A JP 4640203 B2 JP4640203 B2 JP 4640203B2
Authority
JP
Japan
Prior art keywords
leakage current
oxide film
measurement
charge
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006040641A
Other languages
English (en)
Other versions
JP2007220944A (ja
Inventor
英樹 佐藤
剛 大槻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2006040641A priority Critical patent/JP4640203B2/ja
Publication of JP2007220944A publication Critical patent/JP2007220944A/ja
Application granted granted Critical
Publication of JP4640203B2 publication Critical patent/JP4640203B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、半導体ウェーハの品質評価に関し、特にMOS構造のゲート酸化膜などに代表されるキャパシタンスのリーク電流特性の評価に関するものである。
半導体ウエーハ、例えばシリコンウエーハ上やSOIウエーハのBOX膜に作製したMOS(Metal Oxide Semiconductor)キャパシタの酸化膜のリーク電流特性は、半導体ウェーハの品質の1つとして重要である。リーク電流をできるだけ正確に評価することは、例えば絶縁破壊機構の考察においても非常に重要である(特許文献1参照)。したがって、リーク電流を正確に測定する方法が望まれている。
このリーク電流は、欠陥のないものであれば一般的に微小な電流であり、リーク電流を測定するにあたっては、微小電流を正確に測定することのできる精度の高い測定器(以下、テスターとも言う)が必要とされる。
そこで、近年ではテスターの開発も進み、上記リーク電流等の微少電流を高感度、高精度で測定できるように改善および工夫がなされている。
ここで、リーク電流の従来の一般的な測定法について述べると、一定電圧を印加するか、あるいは電圧を段階的に上昇させ、その都度電流値をモニタリングすることで、時間−電流特性、あるいは電圧−電流特性を求めて評価することができる。
しかしながら、上記のような高感度・高精度のテスターを使用して従来方法で測定する場合、リーク電流の値がなかなか安定しないために、測定に長時間を要するという問題があった。
特開2004−273477号公報
本発明は、このような問題点を鑑みてなされたもので、精度の良い現行のテスターを用いつつ、安定したリーク電流の測定を短時間で可能とする方法を提供することを目的とする。
上記課題を解決するため、本発明は、MOSキャパシタを用いて半導体ウエーハの電気特性を評価する方法であって、前記半導体ウエーハ上にMOSキャパシタを作製した後、該MOSキャパシタの酸化膜に電圧を印加して酸化膜に流れるリーク電流を測定するとき、前記リーク電流の測定前に、前記MOSキャパシタの酸化膜に所定の電荷量を注入することにより充電を行い、その後リーク電流の測定を行うことを特徴とする半導体ウエーハの評価方法を提供する。
このように、半導体ウエーハ上にMOSキャパシタを作製した後、該MOSキャパシタの酸化膜に電圧を印加して酸化膜に流れるリーク電流を測定するとき、このリーク電流を測定する前に、MOSキャパシタの酸化膜に所定の電荷量を注入すれば、酸化膜への充電が十分に行われることになる。
そのため、この注入後にリーク電流の測定を行うことにより、キャパシタンスとして働く酸化膜から影響を受けることがないので、微小なリーク電流を安定させることができ、その結果、高い精度でリーク電流を測定し、評価することが可能である。
このとき、リーク電流の測定前に、予め酸化膜への充電を済まし、リーク電流を安定化させるのに必要な時間を節約できる。すなわち測定に要する時間を大幅に削減することができるので、測定効率の向上を図ることができる。
なお、この所定の電荷量とは、上記MOSキャパシタの酸化膜への充電を十分とするに要する電荷量、あるいはそれ以上の電荷量である。
そして、前記注入する所定の電荷量を、予め前記MOSキャパシタの酸化膜に電圧を印加し、前記リーク電流を安定させて、安定化するまでに必要な時間を測定し、該安定化までの時間と前記リーク電流の値から、前記所定の電荷量を見積もるのが好ましい。
このように、予めMOSキャパシタの酸化膜に電圧を印加し、リーク電流を安定させて、安定化するまでに必要な時間を測定して、この予備測定から得られたリーク電流の安定化までの時間とリーク電流の値から、充電のためのMOSキャパシタの酸化膜へ注入すべき所定の電荷量を見積もっておけば、確実に酸化膜への必要な充電すべき電荷量を知ることができ、効率良く短時間でリーク電流の安定化を図ることができる。
このとき、前記所定の電荷量を見積もるとき、前記リーク電流の値を測定初期のリーク電流の値とするのが好ましい。
このように、所定の電荷量を見積もるときのリーク電流の値を、値の大きな測定初期のリーク電流値にすることによって、少なくとも、酸化膜への充電を十分なものとするのに必要な電荷量を確実に見積もることが可能である。充電に必要な電荷量よりも小さく見積もってしまうことを防止することができる。
また、前記所定の電荷量の注入は、前記MOSキャパシタの酸化膜に電圧を印加して酸化膜に流れるリーク電流を測定するときに、テスターの測定レンジを上げることにより行うのが好ましい。
このように、所定の電荷量の注入は、MOSキャパシタの酸化膜に電圧を印加して酸化膜に流れるリーク電流を測定するときに、テスターの測定レンジを上げることにより行えば、現行の高感度・高精度のテスターを用いつつも、簡便に短時間で酸化膜への充電を行うことができ、効率良くリーク電流を安定化させることが可能である。
このような本発明の半導体ウエーハの評価方法によって、例えば現行の高感度のテスターを用いながら、酸化膜への充電を短時間で行い、リーク電流の測定に影響を与えるキャパシタンスの影響を排除することが可能であり、効率良くリーク電流を安定化させると同時に、精度の高い測定結果を得ることができる。このような正確なデータは製品や製造工程の改善等に役立てることができ有効である。
以下では、本発明の実施の形態について説明するが、本発明はこれに限定されるものではない。
従来SOIウエーハのBOX膜やシリコンウエーハ上に作製したMOSキャパシタなどのリーク電流を測定するとき、リーク電流の値が安定するのに長時間かかり、測定効率が低くなってしまうという問題があった。これは、リーク電流の測定において、MOSキャパシタの酸化膜に電圧を印加させたとき、この酸化膜への充電が行われてしまうことによるものと考えられる。
このリーク電流は、欠陥のないものであれば一般的には微小な電流であるため、リーク電流の測定には高感度・高精度のテスターを使用する。一般に、テスターでは微小電流を測定できるように感度(測定レンジ)が自動的に設定され、そのように微小電流用に自動調節されたレンジでは当然テスターの出力は小さい。そのため、上記の酸化膜への充電には長時間を要してしまう。長い場合では30分程度掛かることもある。
一方、高出力テスターを使用すれば、キャパシタへの充電効率は良いが、微小なリーク電流を測定するにあたっては、能力的に不足しており、正確に測定することが難しい。
そこで、本発明者らが、リーク電流の測定方法について鋭意研究を行った結果、このリーク電流を測定する前に、あらかじめ上記MOSキャパシタの酸化膜へ所定の電荷量を注入することによって充電を行ってからリーク電流を測定すれば、酸化膜への充電が十分に行われているため、リーク電流を短時間で安定化させることができることを見出した。このようにして、現行の高精度のテスターを用いながらも、安定したリーク電流を短時間で効率良く、しかも高精度に測定する方法を見出し、本発明を完成させた。
以下、本発明の評価方法について、SOIウエーハを評価する場合につき図面を参照しながら詳細に説明する。
図1は、本発明に係るSOIウエーハの評価方法における手順の一例を示している。
図1を参照して、本発明の半導体ウエーハの評価方法の全体的な流れについて述べる。まず、予備測定用の半導体ウエーハとしてSOIウエーハを用意し、該ウエーハにMOS構造を作製する。次に、予備測定として、従来のリーク電流測定のように、MOSキャパシタの酸化膜に電圧を印加し、リーク電流が安定するまで測定を行う。そして、この測定結果からMOSキャパシタの酸化膜への充電に必要な電荷量を見積もる。この後、MOS構造を形成した被測定ウエーハ(評価対象のウエーハであり、本測定でリーク電流を測定するウエーハ)に対して、予備測定の結果から見積もった電荷量を酸化膜へ注入し、その後リーク電流の測定を行う。
以下、上記の各工程について詳述する。
まず、予備測定用の半導体ウエーハとしてSOIウエーハを用意する(工程A)。この予備測定用のウエーハは、当然被測定ウエーハと同様のものとするのが好ましい。これは、以下に述べる予備測定の結果をもとにして、本測定において被測定ウエーハに注入する電荷量を決定するため、条件をそろえて充電に必要な電荷量を一致させるためである。ここで、用意する半導体ウエーハをSOIウエーハとしたが、もちろん通常の鏡面ウエーハ(PW)やエピタキシャルウエーハ(EPW)とすることもできる。
この予備測定用ウエーハ上にMOSキャパシタを作製する。評価対象のウエーハが上記のようにSOIウエーハである場合、まず、水酸化カリウム等によるアルカリエッチングを行ってシリコン活性層(SOI層)を除去する。次に純水等によりウエーハの洗浄を行い、この後マスクを通してAlを真空蒸着させ、Al電極を形成してMOS構造を作製する。
上記のSOI層のエッチング除去や、エッチング除去後の洗浄に使用する薬液等は特に限定されるものではない。また電極の形成方法等も特に限定されるものではない。リーク電流の測定のため、MOS構造を形成することができれば良い。
また、評価対象のウエーハが例えば通常のPWであれば、CVD法等により酸化膜を半導体ウエーハ上に形成し、上記と同様にして電極を形成してMOS構造を作製する。
このように、MOS構造をその上に形成することができれば良く、ウエーハの大きさや種類等は特に限定されない。
以上のようにしてMOSキャパシタを形成した予備測定用ウエーハに対し、予備測定として、電圧を印加してリーク電流の測定を行う。そして、このリーク電流が安定するまでに要する測定時間を測定する(工程B)。
図2には、テスターによりリーク電流を測定する場合の一例が示されている。リーク電流測定時、予備測定用ウエーハとして電極1、酸化膜(BOX)2を形成したシリコンウエーハ3は、テスター4のステージ5上に載置される。このテスター4はプローブ7を備えており、リーク電流の測定の際、その下端をMOSキャパシタの電極1に接触させることができるように移動自在に支持されている。また、プローブ7は、印加する電圧または電流の大きさを変化させることのできる可変電源6の一端子に接続されており、一方で、電源6の他端子はステージ5に接続され、接地されている。また、プローブ7と可変電源6との間には電流計8が設置されており、さらに測定レンジ調節器9が接続されている。通常、リーク電流のような微小の電流を測定できるよう感度が自動的に設定されるようになっているが、測定レンジ調節器9によって、意図的に測定レンジを変えることもできる。
このようなテスターを用いて以下のような予備測定を行う。まず、予備測定用のシリコンウエーハ3をステージ5の上に載置する。次にプローブ7を電極1に接触させ、可変電源6により電圧を印加し、このときにMOSキャパシタの酸化膜2に流れるリーク電流の値を測定する。
この予備測定においては、少なくともリーク電流が安定するまで測定を行い、その安定化までに要する時間を測定する。
この予備測定において得られる時間−電流特性の一例を図3に示す。図3に示すように、理想状態(安定化した状態:点線)とは大きく異なり、実際のリーク電流の測定値(実線)は時間経過とともに変化して不安定である。上述したように、これはMOSキャパシタの酸化膜への充電による影響の表れであり、酸化膜へ十分充電が行われるまでリーク電流は安定しないものと考えられる。
そこで、まず、この予備測定により得られた図3のような時間−電流特性から、酸化膜への充電を十分なものとするのに必要な電荷量Qを見積もる(工程C)。この電荷量Qは、測定されたリーク電流の値Iと、リーク電流が安定化するまでに要した測定時間tとから見積もることができる。具体的に、図4の電流−時間との関係を示すグラフを参照して説明すると、安定化までの測定時間tと、リーク電流の値Iとの積(Q=I×t)により概算して求めることができる。なお、安定したリーク電流の値をIとする。
このようにして充電に必要な電荷量Qを求めるときに採用するリーク電流値Iは、予備測定の測定初期のリーク電流の値Iとするのが良い。図3、図4から判るように、リーク電流の値は測定初期にピークをむかえ、あとは時間経過とともに減少している。この測定初期の値Iを採用することにより、充電に必要な電荷量Qを過小評価することなく求めることができ、酸化膜への充電を十分なものとすることができる電荷量を確実に見積もることが可能である。
このように、本測定の際、リーク電流測定前にMOSキャパシタの酸化膜に注入する所定の電荷量として、予め試験を行い、上記酸化膜への充電に要する電荷量Qを見積もっておくことにより、確実にかつ効率良く酸化膜への充電を十分なものとすることができる。
なお、酸化膜へ注入する電荷量を見積もる方法は、酸化膜への充電に必要な電荷量を測定・計算等により求めることができる方法であれば良く、上記の方法に限定されない。
また、この注入電荷量の見積もりは必ずしも毎回行う必要はなく、被評価物が同様の条件のものであれば、前に見積もった電荷量を参考にして省略することもできる。例えば酸化膜厚が似たサンプルの場合が挙げられる。シリコンウエーハ面内に多数作製したMOSキャパシタのリーク電流測定を行う場合、まず1箇所のキャパシタにおいて予備測定を行って電荷量を見積もり、他の多数のキャパシタに対してはその電荷量をそれぞれ当てはめれば良い。見積もりを行う頻度はサンプル条件やコスト、測定時間等からその都度適宜決定することができる。
そして、このようにして酸化膜へ注入する電荷量を決定した後、評価対象のウエーハに、その決定された電荷量の注入を行う(工程D)。
例えば、予備測定に使用したものと同様のテスター4を用い、同様のMOS構造を形成した被評価ウエーハをステージ5上にセットする。この後、プローブ7をウエーハの電極1に接触させ、電源6により電圧を印加して、リーク電流の測定前に、まず、予備測定の結果から見積もった所定の電荷量を注入することによってMOSキャパシタの酸化膜への充電を行う。
ここでは、この電荷量Qの注入方法として、使用するテスターの測定レンジを上げることにより行う。
上述したように、リーク電流は欠陥がなければ微小電流であり、この微小電流を正確に測定できるように、一般的なテスターにおいては測定レンジが自動的に調整されてしまう。このように測定レンジが微小電流用に調整されてしまうと、テスターの出力もまた小さくなり、MOSキャパシタへの充電に長時間を要してしまう。
そこで例えばテスターの測定レンジを一定時間、例えば数十秒から数ミリ秒の間、意図的に上げて高電流用のレンジにすることによって、テスターの出力を上げ、上記電荷量Qを短時間で注入し、MOSキャパシタへの充電を行う。この測定レンジを上げておく時間は、電荷量Qによって調整することができ、適宜決定すれば良い。このような方法によってすばやく充電が完了し、リーク電流が安定するまでの時間を効果的に短くすることができ、リーク電流の評価効率を大幅に向上することができる。しかも現行のテスターを用いつつ、実行するのが容易であり、簡便である。この注入方法は、特には、安定した製品のモニタリング時のように、注入電荷量が殆ど変化しない場合や、注入量が僅かでよい場合に好適である。
なお、この電荷量Qの注入方法は、上記のテスターの測定レンジを上げることにより行う方法に限定されるものではなく、短時間で確実にMOSキャパシタへの充電を十分に行うことができれば、測定用のテスターを用いなくとも、他の方法であっても良い。
また、電荷量Qを注入する為のレシピをリーク電流測定前に入れても良い。
このようにして、MOSキャパシタへの充電を行った後、リーク電流の測定を開始する。測定は、テスター4を用い、ステージ5上の被測定ウエーハの電極1にプローブ7を接触させ、電源6から電圧を印加してリーク電流を測定できる。このとき、微小電流を測定するため、電荷量を注入した際に高電流用に上げていた測定レンジを微小電流用のレンジになるよう下げる(工程E)。
MOSキャパシタへの充電が十分に行われているため、リーク電流は短時間で安定し、しかも微小な電流値を正確に測定することができる。
このように、本発明の半導体ウエーハの評価方法によって、リーク電流の測定前に、キャパシタンスである酸化膜への充電を行うことにより、リーク電流の測定に影響するキャパシタンスの影響を短時間で排除することができるとともに、安定したリーク電流を効果的に得ることができ、精度高くリーク電流を評価することが可能である。
特に、上記のように予め酸化膜への充電に要する電荷量を見積もるための工程A〜Cを実施しておくと、より確実にかつ効率的に充電を行ってリーク電流の評価を行うことができる。
以下に本発明の実施例を挙げて、本発明を詳細に説明するが、これらは本発明を限定するものではない。
(実施例)
本発明の半導体ウエーハの評価方法によって、SOIウエーハのBOX膜のリーク電流を測定する。
まず予備測定用の試料として、貼り合せ法により作製されたものであり、直径200mm、SOI層の厚さがおよそ100nm、BOX膜の厚さが150nmのSOIウエーハを準備した。
このSOIウエーハのBOX膜のリーク電流を評価するために、MOS構造を作製した。まず、SOI層を除去する工程としてアルカリエッチングを使用し、水洗及びRCA洗浄を行った。その後、金属マスクを通じて真空蒸着し、直径0.5cm(面積:0.2cm)で、およそ1000nmの厚さのAl電極を形成した。
このMOS構造を用い、テスター(ケースレー4200:ケースレー社製)を使用して従来方法のように電圧を印加してリーク電流の測定を行った。
測定の結果、安定化後のリーク電流の値は2×10−12Aであった。
この予備測定における時間−リーク電流値のグラフを図5に示す。図5が示すように、リーク電流が測定時間の経過とともに変化しており、不安定であることが分かる。このリーク電流が安定するまでに、およそ30分以上の長時間を要していることが分かる。
この予備測定の結果から、MOSキャパシタの酸化膜への充電に必要な注入電荷量Qを以下の式により見積もった。
Q=I×t
Q:電荷量[C]
t:測定時間[sec]
I:電流[A]
ここで、図5より、上記式に採用する電流値Iを測定初期の値1×10−9Aとし、リーク電流を安定化させるまでに必要な測定時間tを1800secとする。
これらの値を上記式に代入し、注入電荷量Qを求めると、
Q=1×10−9×1800=1.8×10−6[C]
となる(もちろん、採用する電流値Iを平均値としたり、注入電荷量Qを積分して求めることもできるが、初期の値を用いることで簡便かつ十分に安定化させる電荷量を求めることができる)。
次に、予備測定に用いたウエーハと同様の被評価ウエーハに対し、リーク電流の測定前に、上記の注入電荷量QをMOSキャパシタの酸化膜へ注入して充電を行う。この充電は予備測定に使用した同様のテスターを用い、測定レンジを最大に設定することによって行った。このときの電流値はおよそ5×10−7A、測定レンジを最大にしていた時間は約4秒間であり、およそ上記の1.8×10−6Cと同じ電荷量を注入した。
この後、測定レンジを元に戻して微小電流用のレンジとし、リーク電流の測定を行った。
測定の結果、本発明を実施した実施例では、リーク電流の値は1秒で安定し、3×10−12Aとなり、従来方法と同じ方法で測定を行ってリーク電流の安定化に30分の時間を費やした予備測定で得られた結果(2×10−12A)と同等の測定結果を得ることができた。
このように、本発明の半導体ウエーハの評価方法により、高出力のテスターを使用することなく、現行のテスターを用いつつ、MOSキャパシタの酸化膜への充電を効果的に行い、リーク電流が安定するまでの時間を短縮化することが可能なので、リーク電流の測定にかかる時間を、従来方法による測定時間よりも大幅に短縮することができる。しかも従来方法と同様に、高精度にリーク電流を評価することができる。特に、同様のサンプルを多量に評価する場合に著しく測定効率の向上を図ることができ有効である。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
本発明の半導体ウエーハの評価方法の一例を示すフロー図である。 テスターでリーク電流測定をする場合の概略説明図である。 リーク電流が安定するまでの時間−リーク電流の関係を示すグラフである。 MOSキャパシタに注入する電荷量の見積もり方法を説明する概略説明図である。 予備測定における測定時間−リーク電流の関係を示すグラフである。
符号の説明
1…電極、 2…酸化膜、 3…シリコンウエーハ、
4…テスター、 5…ステージ、 6…可変電源、 7…プローブ、
8…電流計、 9…測定レンジ調節器。

Claims (3)

  1. MOSキャパシタを用いて半導体ウエーハの電気特性を評価する方法であって、
    前記半導体ウエーハ上にMOSキャパシタを作製した後、該MOSキャパシタの酸化膜に電圧を印加して酸化膜に流れるリーク電流を測定するとき、
    前記リーク電流の測定前に、予め前記MOSキャパシタの酸化膜に電圧を印加し、前記リーク電流を安定させて、安定化するまでに必要な時間を測定し、該安定化までの時間と前記リーク電流の値から見積もった所定の電荷量を、前記MOSキャパシタの酸化膜に注入することにより充電を行い、その後リーク電流の測定を行うことを特徴とする半導体ウエーハの評価方法。
  2. 前記所定の電荷量を見積もるとき、前記リーク電流の値を測定初期のリーク電流の値とすることを特徴とする請求項1に記載の半導体ウエーハの評価方法。
  3. 前記所定の電荷量の注入は、前記MOSキャパシタの酸化膜に電圧を印加して酸化膜に流れるリーク電流を測定するときに、テスターの測定レンジを上げることにより行うことを特徴とする請求項1または請求項2に記載の半導体ウエーハの評価方法。
JP2006040641A 2006-02-17 2006-02-17 半導体ウエーハの評価方法 Active JP4640203B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006040641A JP4640203B2 (ja) 2006-02-17 2006-02-17 半導体ウエーハの評価方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006040641A JP4640203B2 (ja) 2006-02-17 2006-02-17 半導体ウエーハの評価方法

Publications (2)

Publication Number Publication Date
JP2007220944A JP2007220944A (ja) 2007-08-30
JP4640203B2 true JP4640203B2 (ja) 2011-03-02

Family

ID=38497880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006040641A Active JP4640203B2 (ja) 2006-02-17 2006-02-17 半導体ウエーハの評価方法

Country Status (1)

Country Link
JP (1) JP4640203B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103344809B (zh) * 2013-06-24 2016-02-03 国家电网公司 安全工器具耐压试验泄漏电流的测量装置及测量方法
US11808801B2 (en) * 2018-06-21 2023-11-07 Mitsubishi Electric Corporation Semiconductor device reliability evaluation apparatus and semiconductor device reliability evaluation method
JP6633719B1 (ja) * 2018-11-07 2020-01-22 電元社トーア株式会社 インバータ電源装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09330968A (ja) * 1996-06-12 1997-12-22 Matsushita Electric Ind Co Ltd 絶縁膜の信頼性評価方法
JP2004500707A (ja) * 1999-11-30 2004-01-08 セミコンダクター ダイアグノスティックス インコーポレイテッド コロナ放電を用いて応力誘電リーク電流を測定する方法とゲート誘電体の完全性を測定する方法
JP2004273477A (ja) * 2003-03-05 2004-09-30 Shin Etsu Handotai Co Ltd シリコンウエーハの評価方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09330968A (ja) * 1996-06-12 1997-12-22 Matsushita Electric Ind Co Ltd 絶縁膜の信頼性評価方法
JP2004500707A (ja) * 1999-11-30 2004-01-08 セミコンダクター ダイアグノスティックス インコーポレイテッド コロナ放電を用いて応力誘電リーク電流を測定する方法とゲート誘電体の完全性を測定する方法
JP2004273477A (ja) * 2003-03-05 2004-09-30 Shin Etsu Handotai Co Ltd シリコンウエーハの評価方法

Also Published As

Publication number Publication date
JP2007220944A (ja) 2007-08-30

Similar Documents

Publication Publication Date Title
US6538462B1 (en) Method for measuring stress induced leakage current and gate dielectric integrity using corona discharge
US20110031981A1 (en) Valuation method of dielectric breakdown lifetime of gate insulating film, valuation device of dielectric breakdown lifetime of gate insulating film and program for evaluating dielectric breakdown lifetime of gate insulating film
JP3789220B2 (ja) 絶縁膜評価方法および装置ならびにプロセス評価方法
US7397254B1 (en) Methods for imperfect insulating film electrical thickness/capacitance measurement
KR100683384B1 (ko) 반도체 소자의 계면 전하포획 밀도 측정 방법
US7339392B2 (en) Apparatus measuring substrate leakage current and surface voltage and related method
JP4640203B2 (ja) 半導体ウエーハの評価方法
EP1413892B1 (en) Method and apparatus for measuring charge carrier lifetime of a semiconductor wafer
JP4844101B2 (ja) 半導体装置の評価方法および半導体装置の製造方法
US20100050939A1 (en) Method for determining the performance of implanting apparatus
JP3925136B2 (ja) コンデンサの良否判定方法
JP3859357B2 (ja) 絶縁膜評価方法
JP3632364B2 (ja) p型シリコンエピタキシャル層のキャリア濃度測定方法
JP3767116B2 (ja) シリコンウエーハ表層の重金属汚染評価方法
JP3239617B2 (ja) 半導体素子の信頼性試験方法
JPH11297779A (ja) 半導体装置の欠陥検出方法およびその製造方法
JPH0846000A (ja) 半導体素子の信頼性試験方法
KR100955837B1 (ko) 표준 웨이퍼 제조 및 모니터링 방법
JP2003332399A (ja) 絶縁膜の評価方法及び評価装置
JP4735337B2 (ja) 半導体素子の評価方法、ならびに半導体ウェーハの品質評価方法および製造方法
JP4179003B2 (ja) 半導体基板の評価方法
KR100489994B1 (ko) 반도체 소자의 불량 검출 방법
JPH08153764A (ja) 半導体素子の信頼性試験方法
US7453280B1 (en) Method for testing semiconductor devices
JP3610817B2 (ja) 半導体装置の評価方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101102

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101115

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4640203

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250