JP3610817B2 - 半導体装置の評価方法 - Google Patents
半導体装置の評価方法 Download PDFInfo
- Publication number
- JP3610817B2 JP3610817B2 JP06974599A JP6974599A JP3610817B2 JP 3610817 B2 JP3610817 B2 JP 3610817B2 JP 06974599 A JP06974599 A JP 06974599A JP 6974599 A JP6974599 A JP 6974599A JP 3610817 B2 JP3610817 B2 JP 3610817B2
- Authority
- JP
- Japan
- Prior art keywords
- obtaining
- dielectric breakdown
- time until
- stress
- relationship
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
半導体装置の評価方法に関するもので特にＭＯＳＦＥＴ等の絶縁破壊までの寿命を評価する方法に関するものである。
【０００２】
【従来の技術】
従来、絶縁膜の寿命測定方法には、ＭＯＳＦＥＴのゲート電極に、通常使用する電圧よりも大きな電圧（たとえば−１０Ｖ）を印加し、ゲート酸化膜を流れる電流を測定し、絶縁破壊までの時間を測定するという方法（加速試験）がある。
【０００３】
【発明が解決しようとする課題】
しかしながら、この方法では加速試験とはいえ、実際に破壊するまでの時間（寿命）を測らなければならず、寿命測定に時間がかかってしまうという問題があった。
【０００４】
またその寿命も、加速電圧と実使用との電圧に大きな開きがあり外挿して算出するため、本来の寿命を精度よく測定できなかった。また精度を上げるためにはより多くの種類の電圧（電界）において、より低電圧（電界）で加速試験を行う必要があり、そのためには膨大な時間を必要としていた。
【０００５】
そこで本発明は、加速によるゲート絶縁膜の寿命を短時間、かつ正確に推定する方法を提供するものである。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、１０ｎｍ以下のゲート絶縁膜を有する電界効果トランジスタの絶縁破壊までの時間を測定する方法であって、前記絶縁膜のストレス電圧に対するＡモードＳＩＬＣ電流の飽和点（ＴＡｓａｔ）を求める工程と、前記ＴＡｓａｔとＥＯＸとの関係を求める工程と、
前記絶縁膜の所定のストレス電界での絶縁破壊までの時間を求める工程と、前記絶縁破壊までの時間と、ＴＡｓａｔとＥＯＸとの関係から、任意の電界での絶縁破壊までの時間を推定する工程とを備えた、半導体装置の評価方法とする。
【０００７】
また、１０ｎｍ以下のゲート絶縁膜を有する電界効果トランジスタの絶縁破壊までの時間を測定する方法であって、前記トランジスタのストレス電圧に対するＦＮ電流の飽和点（ＴＦＮｓａｔ）を求める工程と、前記ＴＦＮｓａｔとＥＯＸとの関係を求める工程と、前記トランジスタの所定のストレス電界での絶縁破壊までの時間を求める工程と、前記絶縁破壊までの時間と、ＴＦＮｓａｔとＥＯＸとの関係から、任意の電界での絶縁破壊までの時間を推定する工程とを備えた、半導体装置の評価方法とする。
【０００８】
また１０ｎｍ以下のゲート絶縁膜を有する電界効果トランジスタの絶縁破壊までの時間を測定する方法であって、前記トランジスタのストレス電圧に対するＡモードＳＩＬＣ電流の飽和点（ＴＡｓａｔ）を求める工程と、前記トランジスタのストレス電圧に対するＦＮ電流の飽和点（ＴＦＮｓａｔ）を求める工程と、前記ＴＡｓａｔとＥＯＸとの関係を求める工程と、前記ＴＦＮｓａｔとＥＯＸとの関係を求める工程と、前記トランジスタの所定のストレス電界での絶縁破壊までの時間を求める工程と、前記絶縁破壊までの時間と、ＴＡｓａｔとＥＯＸとの関係、およびＴＦＮｓａｔとＥＯＸとの関係から、任意の電界での絶縁破壊までの時間を推定する工程とを備えた、半導体装置の評価方法とする。
【０００９】
【発明の実施の形態】
本実施形態のＭＯＳＦＥＴのゲート絶縁膜の寿命測定方法について説明する。
【００１０】
ｐ型シリコン基板に、ゲート酸化膜（シリコン酸化膜）、ポリシリコンからなるゲート電極を備えたＭＯＳＦＥＴを用意する。ゲート酸化膜の膜厚は６．０ｎｍである。またゲート酸化膜の面積は０．０１ｍｍ２である。
【００１１】
このＭＯＳＦＥＴのゲート電極に−６．０Ｖの定電圧を印加する。この電圧がストレス電圧である。ストレス電圧を印加しながら、所定の時間（たとえば、ログスケールで一定時間ごと、１秒おき、１０秒おき、１００秒おき、……）が経過するごとにストレス電圧の印加を一時中断し、各ゲートに電圧（たとえば−４．５Ｖ）を印加したときのゲート電流をプロットしている（電流電圧特性）。この特性の変化を示したものが図１である。
【００１２】
この図１の横軸はゲート電圧であり、縦軸はゲート電流である。この図１から、所定のゲート電圧ではストレス電圧を印加する時間の経過とともに、ゲート電流が増加していくことがわかる。
【００１３】
たとえばゲート電圧がストレス電圧と同じ電圧（−６．０Ｖ）において、ゲート電流を測定すると、ストレス印加の初期から絶縁破壊（ブレークダウン）までのゲート電流の大きさはさほど変化していないことがわかる。
【００１４】
ところが、たとえばゲート電圧が−４．５Ｖでは、ストレス電圧を印加初期からストレス印加時間に応じてゲート電流が徐々に増加していくことがわかっている。初期からブレークダウンに至るまでの電流（ゲート電圧が−３ボルト〜−５．５ボルトの範囲）をＡモードＳＩＬＣ電流（ＳＩＬＣ：ｓｔｒｅｓｓ ｉｎｄｕｃｅｄ ｌｅａｋａｇｅ ｃｕｒｒｅｎｔ）と呼ぶ。
【００１５】
図２にそれぞれＡモードＳＩＬＣ電流の変化をストレス時間の変化でみて、その特性を示した。
【００１６】
この図でストレス電圧は図１と同じで定電圧ストレス方式であり、ゲート電極に−６．０Ｖを印加している。ＩＡは図１における−４．５ＶでのＡモードＳＩＬＣ電流の時間変化を示している。横軸はストレス印加時間（Ｔｓ）である。
【００１７】
さらにＩＦＮはゲート電極に−６．０Ｖを印加したときのＴｓに対するＡモードＳＩＬＣ電流の変化を示すものである。ここで、ＩＡ、ＩＦＮは次のような方法で測定した。
【００１８】
＜ＩＡについて＞
ＭＯＳＦＥＴのゲート酸化膜に−６．０Ｖの定電圧ストレスを印加する。そして所定時間（たとえば、ログスケールで一定時間ごと、１秒おき、１０秒おき、１００秒おき、……）の経過後、−４．５Ｖの電圧をゲート電極に印加してそのときのゲート電流（ＡモードＳＩＬＣ電流＝ＩＡ）を測定する。つまり図１のゲート電流（ＡモードＳＩＬＣ電流）を時間に対してプロットしている。
【００１９】
＜ＩＦＮについて＞
図１からゲート電圧が−６．０ＶのときＦＮ（ファウラーノルドハイム）電流が支配的であるので、この電圧（−６．０Ｖ）でのゲート電流の変化をストレス印加時間でプロットした（図２）。
【００２０】
測定方法については、ＩＦＮについてはＩＦＮを測定する電圧（−６．０ｖ）とストレス電圧（−６．０ｖ）が同じであるため（ここでは同じにしているが、異なっていてもよい）、ＩＡの測定のように、ストレス電圧を所定時間印加して、その後、所定の電圧を印加してＡモードＳＩＬＣ電流を測るという方法ではなく、電流ＭＯＳＦＥＴのゲート電極に−６．０ｖの電圧を印加しつづけ、同時にゲート酸化膜を流れる電流（ＩＦＮ）を測定する。したがってこの時には、ＩＡのようにストレス印加をやめてＩＡを測り、そしてまたストレス印加するといった煩雑さはない。
【００２１】
このような方法により図２のようにストレス時間ＴＳ（Ｓ）に対してのゲート電流ＩＡ、ＩＦＮの特性がわかる。
【００２２】
この図２から、ＩＡには飽和点（ＴＡｓａｔ）が存在し、またＩＦＮにも飽和点ＩＦＮ（ＳＡＴ）が存在することがわかる。
【００２３】
図２の方法を用いて、酸化膜の電界（ストレス電界＝ストレス電圧のうち酸化膜にかかる電圧／酸化膜の膜厚＝ＥＯＸとする）に対するＴ（ＴＡｓａｔ、ＴＦＮｓａｔ、ＴＢＤ）をプロットしたものを図３に示している。この図３からＭＯＳＦＥＴの寿命ＴＢＤが測定（推定）できることになる。
【００２４】
図２よりＩＡについて着目すれば、所定のＥＯＸ（ＥＯＸ＝１２．０）のときのストレス時間ＴＡｓａｔが求まる。同一のサンプル、つまり、ＥＯＸ（１）＝１１，ＥＯＸ（２）＝１１．５、ＥＯＸ（３）＝１２．０についてＴ（ＴＡｓａｔ、ＴＦＮｓａｔ、ＴＢＤ）を求めると、それぞれ６．０×１０２、１．０×１０２、１．０×１０になり、その点をプロットして直線を結び、図３のようなグラフが求まる。
【００２５】
同じ方法により図３に示したようにＩＦＮ（ＳＡＴ）のグラフが求まる。これらの関係はほぼ平行になる。
【００２６】
このＩＡ（ＳＡＴ）またはＩＦＮ（ＳＡＴ）のグラフを用いて、所定のストレス電界でのＭＯＳＦＥＴの寿命が推定できる。その方法には３通りある。これらはいずれもＴＢＤのグラフが、ＩＡ（ＳＡＴ）、ＩＦＮ（ＳＡＴ）とほぼ平行になることを利用するものである。
【００２７】
このグラフ（ＩＡ（ＳＡＴ）、ＩＦＮ（ＳＡＴ））を用いることによりＭＯＳＦＥＴの寿命を予測推定する方法について順次説明する。
（Ｉ）ＴＡｓａｔのグラフとＴＢＤの少なくとも１点から寿命を測定する方法。
（ＩＩ）ＴＦＮｓａｔとＴＢＤの少なくとも１点から寿命を測定する方法。
（ＩＩＩ）ＴＡｓａｔ、ＴＦＮｓａｔ、とＴＢＤの少なくとも１点から寿命を測定する方法。
【００２８】
（実施形態１）
（Ｉ）について（図４）
ＴＡｓａｔとストレス電界Ｅｏｘとの関係を求めることによりＡモードＳＩＬＣの電界依存性がわかる（図３）。任意のストレス電界Ｅｏｘを印加することにより、酸化膜が絶縁破壊（ブレークダウン）に至るまでの時間ＴＢＤ（１）を測定する。ここで、このストレス電界として高いストレス電界Ｅｏｘ（たとえば１２．５）を用いることにより、測定に要する時間を短縮することが可能となる。
【００２９】
絶縁破壊までの時間ＴＢＤ（１）を、ＡモードＳＩＬＣ電流の電界依存性（グラフＴＡｓａｔ）に平行に伸長したグラフ（グラフ１：寿命の電界依存性を示すグラフ）を作成する。このグラフ１から任意の電界における破壊までの時間（寿命）を推定することができる。たとえば、電界が１０であれば、横軸の１０の値（Ｅｏｘ＝１０）とグラフ１との交点を求め、この交点でのＴを求めることにより、寿命を推定することができる。
【００３０】
まとめると、１０ｎｍ以下のゲート酸化膜を有するＭＯＳＦＥＴのＡモードＳＩＬＣ電流の変極点（ＴＡｓａｔ）を求める工程と、そのＴＡｓａｔとＥＯＸとの関係式を求め、あるストレス電界での絶縁破壊までの時間を求め、その点を関係式にしたがって平行にし、任意のストレス電界での寿命を測定することができる。
【００３１】
（実施形態２）
（ＩＩ）について（図５）
（Ｉ）と同様にしてＴＡｓａｔにかえてＴＦＮｓａｔを用いている。ＴＦＮｓａｔはファウラーノルドハイム電流を求めたときの飽和電流とストレス時間との関係から求めるものである。（Ｉ）に比べてＦＮ電流を評価する電圧とストレス電圧を同じにした場合には、ストレス電圧を印加したままゲート電流をみればよいのでストレス印加を中断することなく判定することが可能となるため、測定に要する時間を短縮することが可能となる。
【００３２】
ＩＦＮを求めてそのときにＴＦＮｓａｔとＥＯＸとの関係を求めておき、絶縁破壊までの時間ＴＢＤ（２）からＴＦＮｓａｔ−ＥＯＸのグラフに平行ラインを引いて任意のストレス電界での寿命を測定することができる。
【００３３】
（実施形態３）
（ＩＩＩ）について（図６）
（Ｉ）と（ＩＩ）をあわせた方法であり、いちばん寿命測定の精度が高い方法である。（Ｉ）の方法により３点を求める。（ＩＩ）の方法により３点求める。破壊のポイントを３点求める。その３点と他の３点＋３点とをあわせて最小２乗法により線を引いて任意のストレス電界での寿命が求まることになる。
【００３４】
【発明の効果】
以上のように本発明では、ストレス電界に対するＡモード電流の飽和時間の変化を測定することにより、高電界での絶縁破壊までの時間を少なくともワンポイント求めておくだけで、任意の電界におけるＭＯＳＦＥＴの寿命を測定できるというものである。この方法では、容易かつ正確に寿命を測定することができる。
【００３５】
またストレス電界に対するＦＮ電流の飽和時間の変化を測定することにより、高電界での絶縁破壊までの時間を少なくともワンポイント求めておくだけで、任意の電界におけるＭＯＳＦＥＴの寿命を測定できるというものである。この方法では、容易かつ正確に寿命を測定することができる。
【００３６】
さらに、ストレス電界に対するＡモード電流の飽和時間の変化に加えて、ＦＮ電流の飽和時間の変化を測定することにより、より高精度に任意の電界におけるＭＯＳＦＥＴの寿命を測定できる。
【図面の簡単な説明】
【図１】定電圧ストレス印加時における電流−電圧特性の変化を示す図
【図２】定電圧ストレス印加時におけるＡモードＳＩＬＣ電流およびＦＮトンネル電流の経時変化を示す図
【図３】ＴＢＤ、ＴＦＮｓａｔ、ＴＡｓａｔのストレス電界依存性を示す図
【図４】本発明の第１の実施形態に用いるＴＢＤ、ＴＡｓａｔのストレス電界依存性を示す図
【図５】本発明の第２の実施形態に用いるＴＢＤ、ＴＦＮｓａｔのストレス電界依存性を示す図
【図６】本発明の第３の実施形態に用いるＴＢＤ、ＴＦＮｓａｔ、ＴＡｓａｔのストレス電界依存性を示す図
【符号の説明】
ＴＢＤ ゲート絶縁膜の絶縁破壊までの時間
ＴＦＮｓａｔ ＦＮ電流の飽和点
ＴＡｓａｔ ＡモードＳＩＬＣ電流の飽和点
【発明の属する技術分野】
半導体装置の評価方法に関するもので特にＭＯＳＦＥＴ等の絶縁破壊までの寿命を評価する方法に関するものである。
【０００２】
【従来の技術】
従来、絶縁膜の寿命測定方法には、ＭＯＳＦＥＴのゲート電極に、通常使用する電圧よりも大きな電圧（たとえば−１０Ｖ）を印加し、ゲート酸化膜を流れる電流を測定し、絶縁破壊までの時間を測定するという方法（加速試験）がある。
【０００３】
【発明が解決しようとする課題】
しかしながら、この方法では加速試験とはいえ、実際に破壊するまでの時間（寿命）を測らなければならず、寿命測定に時間がかかってしまうという問題があった。
【０００４】
またその寿命も、加速電圧と実使用との電圧に大きな開きがあり外挿して算出するため、本来の寿命を精度よく測定できなかった。また精度を上げるためにはより多くの種類の電圧（電界）において、より低電圧（電界）で加速試験を行う必要があり、そのためには膨大な時間を必要としていた。
【０００５】
そこで本発明は、加速によるゲート絶縁膜の寿命を短時間、かつ正確に推定する方法を提供するものである。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、１０ｎｍ以下のゲート絶縁膜を有する電界効果トランジスタの絶縁破壊までの時間を測定する方法であって、前記絶縁膜のストレス電圧に対するＡモードＳＩＬＣ電流の飽和点（ＴＡｓａｔ）を求める工程と、前記ＴＡｓａｔとＥＯＸとの関係を求める工程と、
前記絶縁膜の所定のストレス電界での絶縁破壊までの時間を求める工程と、前記絶縁破壊までの時間と、ＴＡｓａｔとＥＯＸとの関係から、任意の電界での絶縁破壊までの時間を推定する工程とを備えた、半導体装置の評価方法とする。
【０００７】
また、１０ｎｍ以下のゲート絶縁膜を有する電界効果トランジスタの絶縁破壊までの時間を測定する方法であって、前記トランジスタのストレス電圧に対するＦＮ電流の飽和点（ＴＦＮｓａｔ）を求める工程と、前記ＴＦＮｓａｔとＥＯＸとの関係を求める工程と、前記トランジスタの所定のストレス電界での絶縁破壊までの時間を求める工程と、前記絶縁破壊までの時間と、ＴＦＮｓａｔとＥＯＸとの関係から、任意の電界での絶縁破壊までの時間を推定する工程とを備えた、半導体装置の評価方法とする。
【０００８】
また１０ｎｍ以下のゲート絶縁膜を有する電界効果トランジスタの絶縁破壊までの時間を測定する方法であって、前記トランジスタのストレス電圧に対するＡモードＳＩＬＣ電流の飽和点（ＴＡｓａｔ）を求める工程と、前記トランジスタのストレス電圧に対するＦＮ電流の飽和点（ＴＦＮｓａｔ）を求める工程と、前記ＴＡｓａｔとＥＯＸとの関係を求める工程と、前記ＴＦＮｓａｔとＥＯＸとの関係を求める工程と、前記トランジスタの所定のストレス電界での絶縁破壊までの時間を求める工程と、前記絶縁破壊までの時間と、ＴＡｓａｔとＥＯＸとの関係、およびＴＦＮｓａｔとＥＯＸとの関係から、任意の電界での絶縁破壊までの時間を推定する工程とを備えた、半導体装置の評価方法とする。
【０００９】
【発明の実施の形態】
本実施形態のＭＯＳＦＥＴのゲート絶縁膜の寿命測定方法について説明する。
【００１０】
ｐ型シリコン基板に、ゲート酸化膜（シリコン酸化膜）、ポリシリコンからなるゲート電極を備えたＭＯＳＦＥＴを用意する。ゲート酸化膜の膜厚は６．０ｎｍである。またゲート酸化膜の面積は０．０１ｍｍ２である。
【００１１】
このＭＯＳＦＥＴのゲート電極に−６．０Ｖの定電圧を印加する。この電圧がストレス電圧である。ストレス電圧を印加しながら、所定の時間（たとえば、ログスケールで一定時間ごと、１秒おき、１０秒おき、１００秒おき、……）が経過するごとにストレス電圧の印加を一時中断し、各ゲートに電圧（たとえば−４．５Ｖ）を印加したときのゲート電流をプロットしている（電流電圧特性）。この特性の変化を示したものが図１である。
【００１２】
この図１の横軸はゲート電圧であり、縦軸はゲート電流である。この図１から、所定のゲート電圧ではストレス電圧を印加する時間の経過とともに、ゲート電流が増加していくことがわかる。
【００１３】
たとえばゲート電圧がストレス電圧と同じ電圧（−６．０Ｖ）において、ゲート電流を測定すると、ストレス印加の初期から絶縁破壊（ブレークダウン）までのゲート電流の大きさはさほど変化していないことがわかる。
【００１４】
ところが、たとえばゲート電圧が−４．５Ｖでは、ストレス電圧を印加初期からストレス印加時間に応じてゲート電流が徐々に増加していくことがわかっている。初期からブレークダウンに至るまでの電流（ゲート電圧が−３ボルト〜−５．５ボルトの範囲）をＡモードＳＩＬＣ電流（ＳＩＬＣ：ｓｔｒｅｓｓ ｉｎｄｕｃｅｄ ｌｅａｋａｇｅ ｃｕｒｒｅｎｔ）と呼ぶ。
【００１５】
図２にそれぞれＡモードＳＩＬＣ電流の変化をストレス時間の変化でみて、その特性を示した。
【００１６】
この図でストレス電圧は図１と同じで定電圧ストレス方式であり、ゲート電極に−６．０Ｖを印加している。ＩＡは図１における−４．５ＶでのＡモードＳＩＬＣ電流の時間変化を示している。横軸はストレス印加時間（Ｔｓ）である。
【００１７】
さらにＩＦＮはゲート電極に−６．０Ｖを印加したときのＴｓに対するＡモードＳＩＬＣ電流の変化を示すものである。ここで、ＩＡ、ＩＦＮは次のような方法で測定した。
【００１８】
＜ＩＡについて＞
ＭＯＳＦＥＴのゲート酸化膜に−６．０Ｖの定電圧ストレスを印加する。そして所定時間（たとえば、ログスケールで一定時間ごと、１秒おき、１０秒おき、１００秒おき、……）の経過後、−４．５Ｖの電圧をゲート電極に印加してそのときのゲート電流（ＡモードＳＩＬＣ電流＝ＩＡ）を測定する。つまり図１のゲート電流（ＡモードＳＩＬＣ電流）を時間に対してプロットしている。
【００１９】
＜ＩＦＮについて＞
図１からゲート電圧が−６．０ＶのときＦＮ（ファウラーノルドハイム）電流が支配的であるので、この電圧（−６．０Ｖ）でのゲート電流の変化をストレス印加時間でプロットした（図２）。
【００２０】
測定方法については、ＩＦＮについてはＩＦＮを測定する電圧（−６．０ｖ）とストレス電圧（−６．０ｖ）が同じであるため（ここでは同じにしているが、異なっていてもよい）、ＩＡの測定のように、ストレス電圧を所定時間印加して、その後、所定の電圧を印加してＡモードＳＩＬＣ電流を測るという方法ではなく、電流ＭＯＳＦＥＴのゲート電極に−６．０ｖの電圧を印加しつづけ、同時にゲート酸化膜を流れる電流（ＩＦＮ）を測定する。したがってこの時には、ＩＡのようにストレス印加をやめてＩＡを測り、そしてまたストレス印加するといった煩雑さはない。
【００２１】
このような方法により図２のようにストレス時間ＴＳ（Ｓ）に対してのゲート電流ＩＡ、ＩＦＮの特性がわかる。
【００２２】
この図２から、ＩＡには飽和点（ＴＡｓａｔ）が存在し、またＩＦＮにも飽和点ＩＦＮ（ＳＡＴ）が存在することがわかる。
【００２３】
図２の方法を用いて、酸化膜の電界（ストレス電界＝ストレス電圧のうち酸化膜にかかる電圧／酸化膜の膜厚＝ＥＯＸとする）に対するＴ（ＴＡｓａｔ、ＴＦＮｓａｔ、ＴＢＤ）をプロットしたものを図３に示している。この図３からＭＯＳＦＥＴの寿命ＴＢＤが測定（推定）できることになる。
【００２４】
図２よりＩＡについて着目すれば、所定のＥＯＸ（ＥＯＸ＝１２．０）のときのストレス時間ＴＡｓａｔが求まる。同一のサンプル、つまり、ＥＯＸ（１）＝１１，ＥＯＸ（２）＝１１．５、ＥＯＸ（３）＝１２．０についてＴ（ＴＡｓａｔ、ＴＦＮｓａｔ、ＴＢＤ）を求めると、それぞれ６．０×１０２、１．０×１０２、１．０×１０になり、その点をプロットして直線を結び、図３のようなグラフが求まる。
【００２５】
同じ方法により図３に示したようにＩＦＮ（ＳＡＴ）のグラフが求まる。これらの関係はほぼ平行になる。
【００２６】
このＩＡ（ＳＡＴ）またはＩＦＮ（ＳＡＴ）のグラフを用いて、所定のストレス電界でのＭＯＳＦＥＴの寿命が推定できる。その方法には３通りある。これらはいずれもＴＢＤのグラフが、ＩＡ（ＳＡＴ）、ＩＦＮ（ＳＡＴ）とほぼ平行になることを利用するものである。
【００２７】
このグラフ（ＩＡ（ＳＡＴ）、ＩＦＮ（ＳＡＴ））を用いることによりＭＯＳＦＥＴの寿命を予測推定する方法について順次説明する。
（Ｉ）ＴＡｓａｔのグラフとＴＢＤの少なくとも１点から寿命を測定する方法。
（ＩＩ）ＴＦＮｓａｔとＴＢＤの少なくとも１点から寿命を測定する方法。
（ＩＩＩ）ＴＡｓａｔ、ＴＦＮｓａｔ、とＴＢＤの少なくとも１点から寿命を測定する方法。
【００２８】
（実施形態１）
（Ｉ）について（図４）
ＴＡｓａｔとストレス電界Ｅｏｘとの関係を求めることによりＡモードＳＩＬＣの電界依存性がわかる（図３）。任意のストレス電界Ｅｏｘを印加することにより、酸化膜が絶縁破壊（ブレークダウン）に至るまでの時間ＴＢＤ（１）を測定する。ここで、このストレス電界として高いストレス電界Ｅｏｘ（たとえば１２．５）を用いることにより、測定に要する時間を短縮することが可能となる。
【００２９】
絶縁破壊までの時間ＴＢＤ（１）を、ＡモードＳＩＬＣ電流の電界依存性（グラフＴＡｓａｔ）に平行に伸長したグラフ（グラフ１：寿命の電界依存性を示すグラフ）を作成する。このグラフ１から任意の電界における破壊までの時間（寿命）を推定することができる。たとえば、電界が１０であれば、横軸の１０の値（Ｅｏｘ＝１０）とグラフ１との交点を求め、この交点でのＴを求めることにより、寿命を推定することができる。
【００３０】
まとめると、１０ｎｍ以下のゲート酸化膜を有するＭＯＳＦＥＴのＡモードＳＩＬＣ電流の変極点（ＴＡｓａｔ）を求める工程と、そのＴＡｓａｔとＥＯＸとの関係式を求め、あるストレス電界での絶縁破壊までの時間を求め、その点を関係式にしたがって平行にし、任意のストレス電界での寿命を測定することができる。
【００３１】
（実施形態２）
（ＩＩ）について（図５）
（Ｉ）と同様にしてＴＡｓａｔにかえてＴＦＮｓａｔを用いている。ＴＦＮｓａｔはファウラーノルドハイム電流を求めたときの飽和電流とストレス時間との関係から求めるものである。（Ｉ）に比べてＦＮ電流を評価する電圧とストレス電圧を同じにした場合には、ストレス電圧を印加したままゲート電流をみればよいのでストレス印加を中断することなく判定することが可能となるため、測定に要する時間を短縮することが可能となる。
【００３２】
ＩＦＮを求めてそのときにＴＦＮｓａｔとＥＯＸとの関係を求めておき、絶縁破壊までの時間ＴＢＤ（２）からＴＦＮｓａｔ−ＥＯＸのグラフに平行ラインを引いて任意のストレス電界での寿命を測定することができる。
【００３３】
（実施形態３）
（ＩＩＩ）について（図６）
（Ｉ）と（ＩＩ）をあわせた方法であり、いちばん寿命測定の精度が高い方法である。（Ｉ）の方法により３点を求める。（ＩＩ）の方法により３点求める。破壊のポイントを３点求める。その３点と他の３点＋３点とをあわせて最小２乗法により線を引いて任意のストレス電界での寿命が求まることになる。
【００３４】
【発明の効果】
以上のように本発明では、ストレス電界に対するＡモード電流の飽和時間の変化を測定することにより、高電界での絶縁破壊までの時間を少なくともワンポイント求めておくだけで、任意の電界におけるＭＯＳＦＥＴの寿命を測定できるというものである。この方法では、容易かつ正確に寿命を測定することができる。
【００３５】
またストレス電界に対するＦＮ電流の飽和時間の変化を測定することにより、高電界での絶縁破壊までの時間を少なくともワンポイント求めておくだけで、任意の電界におけるＭＯＳＦＥＴの寿命を測定できるというものである。この方法では、容易かつ正確に寿命を測定することができる。
【００３６】
さらに、ストレス電界に対するＡモード電流の飽和時間の変化に加えて、ＦＮ電流の飽和時間の変化を測定することにより、より高精度に任意の電界におけるＭＯＳＦＥＴの寿命を測定できる。
【図面の簡単な説明】
【図１】定電圧ストレス印加時における電流−電圧特性の変化を示す図
【図２】定電圧ストレス印加時におけるＡモードＳＩＬＣ電流およびＦＮトンネル電流の経時変化を示す図
【図３】ＴＢＤ、ＴＦＮｓａｔ、ＴＡｓａｔのストレス電界依存性を示す図
【図４】本発明の第１の実施形態に用いるＴＢＤ、ＴＡｓａｔのストレス電界依存性を示す図
【図５】本発明の第２の実施形態に用いるＴＢＤ、ＴＦＮｓａｔのストレス電界依存性を示す図
【図６】本発明の第３の実施形態に用いるＴＢＤ、ＴＦＮｓａｔ、ＴＡｓａｔのストレス電界依存性を示す図
【符号の説明】
ＴＢＤ ゲート絶縁膜の絶縁破壊までの時間
ＴＦＮｓａｔ ＦＮ電流の飽和点
ＴＡｓａｔ ＡモードＳＩＬＣ電流の飽和点
Claims (6)
- ゲート絶縁膜の絶縁破壊までの時間を測定する方法であって、
前記絶縁膜のストレス条件に対するＡモードＳＩＬＣ電流の飽和点（ＴＡｓａｔ）を求める工程と、
前記ＴＡｓａｔとストレス条件との関係を求める工程と、
前記絶縁膜の所定のストレス条件での絶縁破壊までの時間を求める工程と、
前記絶縁破壊までの時間と、ＴＡｓａｔとストレス条件との関係から、任意の電界での絶縁破壊までの時間を推定する工程とを備えた、半導体装置の評価方法。 - ゲート絶縁膜の絶縁破壊までの時間を測定する方法であって、
前記トランジスタのストレス条件に対するＦＮ電流の飽和点（ＴＦＮｓａｔ）を求める工程と、
前記（ＴＦＮｓａｔ）とストレス条件との関係を求める工程と、
前記トランジスタの所定のストレス条件での絶縁破壊までの時間を求める工程と、
前記絶縁破壊までの時間と、（ＴＦＮｓａｔ）とストレス条件との関係から、任意の電界での絶縁破壊までの時間を推定する工程とを備えた、半導体装置の評価方法。 - ゲート絶縁膜の絶縁破壊までの時間を測定する方法であって、
前記トランジスタのストレス条件に対するＡモードＳＩＬＣ電流の変極点（ＴＡｓａｔ）を求める工程と、
前記トランジスタのストレス条件に対するＦＮ電流の飽和点（ＴＦＮｓａｔ）を求める工程と、
前記ＴＡｓａｔとストレス条件との関係を求める工程と、
前記（ＴＦＮｓａｔ）とストレス条件との関係を求める工程と、
前記トランジスタの所定のストレス条件での絶縁破壊までの時間を求める工程と、
前記絶縁破壊までの時間と、ＴＡｓａｔとストレス条件との関係、およびＴＦＮｓａｔとストレス条件との関係から、任意の電界での絶縁破壊までの時間を推定する工程とを備えた、半導体装置の評価方法。 - １０ｎｍ以下のゲート絶縁膜を有する電界効果トランジスタの絶縁破壊までの時間を測定する方法であって、
前記絶縁膜のストレス電圧に対するＡモードＳＩＬＣ電流の飽和点（ＴＡｓａｔ）を求める工程と、
前記ＴＡｓａｔとＥＯＸとの関係を求める工程と、
前記絶縁膜の所定のストレス電界での絶縁破壊までの時間を求める工程と、
前記絶縁破壊までの時間と、ＴＡｓａｔとＥＯＸとの関係から、任意の電界での絶縁破壊までの時間を推定する工程とを備えた、半導体装置の評価方法。 - １０ｎｍ以下のゲート絶縁膜を有する電界効果トランジスタの緑絶破壊までの時間を測定する方法であって、
前記トランジスタのストレス電圧に対するＦＮ電流の飽和点（ＴＦＮｓａｔ）を求める工程と、
前記ＴＦＮｓａｔとＥＯＸとの関係を求める工程と、
前記トランジスタの所定のストレス電界での絶縁破壊までの時間を求める工程と、
前記絶縁破壊までの時間と、ＴＦＮｓａｔとＥＯＸとの関係から、任意の電界での絶縁破壊までの時間を推定する工程とを備えた、半導体装置の評価方法。 - １０ｎｍ以下のゲート絶縁膜を有する電界効果トランジスタの絶縁破壊までの時間を測定する方法であって、
前記トランジスタのストレス電圧に対するＡモードＳＩＬＣ電流の飽和点（ＴＡｓａｔ）を求める工程と、
前記トランジスタのストレス電圧に対するＦＮ電流の飽和点（ＴＦＮｓａｔ）を求める工程と、
前記ＴＡｓａｔとＥＯＸとの関係を求める工程と、
前記ＴＦＮｓａｔとＥＯＸとの関係を求める工程と、
前記トランジスタの所定のストレス電界での絶縁破壊までの時間を求める工程と、
前記絶縁破壊までの時間と、ＴＡｓａｔとＥＯＸとの関係、およびＴＦＮｓａｔとＥＯＸとの関係から、任意の電界での絶縁破壊までの時間を推定する工程とを備えた、半導体装置の評価方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06974599A JP3610817B2 (ja) | 1999-03-16 | 1999-03-16 | 半導体装置の評価方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06974599A JP3610817B2 (ja) | 1999-03-16 | 1999-03-16 | 半導体装置の評価方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000266803A JP2000266803A (ja) | 2000-09-29 |
| JP3610817B2 true JP3610817B2 (ja) | 2005-01-19 |
Family
ID=13411658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06974599A Expired - Fee Related JP3610817B2 (ja) | 1999-03-16 | 1999-03-16 | 半導体装置の評価方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3610817B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7106088B2 (en) * | 2005-01-10 | 2006-09-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of predicting high-k semiconductor device lifetime |
-
1999
- 1999-03-16 JP JP06974599A patent/JP3610817B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000266803A (ja) | 2000-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6202029B1 (en) | Non-contact electrical conduction measurement for insulating films | |
| JP2921270B2 (ja) | 経時絶縁膜破壊評価方法および経時絶縁膜破壊評価装置 | |
| JP3921248B2 (ja) | トレンチトランジスタの試験方法 | |
| US7535246B2 (en) | Computing the characteristics of a field-effect-transistor (FET) | |
| CN102004218A (zh) | 芯片可接受度测试方法 | |
| US6198301B1 (en) | Method for determining the hot carrier lifetime of a transistor | |
| US6525544B1 (en) | Method for predicting lifetime of insulating film and method for reliability testing of semiconductor device | |
| JP3610817B2 (ja) | 半導体装置の評価方法 | |
| US6583641B2 (en) | Method of determining integrity of a gate dielectric | |
| US6530064B1 (en) | Method and apparatus for predicting an operational lifetime of a transistor | |
| US20060115910A1 (en) | Method for predicting lifetime of insulating film | |
| JP4623807B2 (ja) | 半導体素子の電圧計測装置および電圧計測方法 | |
| US20080290889A1 (en) | Method of destructive testing the dielectric layer of a semiconductor wafer or sample | |
| US6815974B1 (en) | Determining composition of mixed dielectrics | |
| JP4040446B2 (ja) | Ｍｉｓ型半導体層装置の評価方法 | |
| US6731130B1 (en) | Method of determining gate oxide thickness of an operational MOSFET | |
| JP2008205230A (ja) | トレンチ構造のｍｏｓ半導体装置、寿命評価装置及び寿命評価方法 | |
| JPH09330964A (ja) | 半導体装置の寿命推定方法 | |
| JPH06201761A (ja) | 絶縁膜の経時絶縁破壊特性測定方法 | |
| JP2014119379A (ja) | 半導体トランジスタのテスト方法 | |
| JPH06334015A (ja) | 半導体素子の絶縁膜の評価方法 | |
| JP2000058612A (ja) | 半導体素子の絶縁膜の評価方法 | |
| JP2584093B2 (ja) | 絶縁膜の信頼性評価方法 | |
| JPH08288349A (ja) | 絶縁膜の不良解析方法 | |
| KR100955837B1 (ko) | 표준 웨이퍼 제조 및 모니터링 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040917 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040928 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041011 |
|
| LAPS | Cancellation because of no payment of annual fees |