JP4735337B2 - 半導体素子の評価方法、ならびに半導体ウェーハの品質評価方法および製造方法 - Google Patents

Description

本発明は、半導体素子の評価方法に関し、より詳しくは、半導体ウェーハ上に形成されたＭＩＳ(Metal-Insulator-Semiconductor)構造を有する複数の半導体素子の評価を、所定条件下での電圧印加により絶縁破壊する絶縁膜を含む不良素子の位置および／または分布を迅速に精度よく特定することによって行う方法に関する。
更に、本発明は、前記方法を用いる半導体ウェーハの品質評価方法、および前記評価方法を用いる半導体ウェーハの製造方法に関する。

近年、半導体ウェーハ上に絶縁膜と電極からなるＭＩＳ型キャパシタを作製し、この絶縁膜の信頼性を評価することにより、半導体ウェーハの品質を評価することが行われている（特許文献１参照）。絶縁膜の信頼性評価法としては、ＴＺＤＢ(Time Zero Dielectric Breakdown)法、ＴＤＤＢ(Time Dependence Dielectric Breakdown)法などが広く用いられている。絶縁膜の品質は、ＣＯＰ等の結晶欠陥や金属汚染等の半導体ウェーハ表面部の品質を反映しているため、絶縁膜の信頼性評価により、半導体ウェーハの品質を評価することができる。
特開２００５−１１６７４２号公報

しかし、近年半導体ウェーハは大口径化されており、ウェーハ全面を評価するためには多数の素子の評価を行わなければならない。しかし、このように多数の素子の評価を行う場合、一素子ずつ評価すると、莫大な測定時間を要する。

かかる状況下、本発明の目的は、複数の半導体素子の評価を、正確かつ迅速に行う手段を提供することにある。

上記目的を達成する手段は、以下の通りである。
[１] 半導体ウェーハ上に形成された絶縁膜と電極からなる複数の半導体素子の評価方法であって、
前記評価は、
所定条件下での電圧印加により絶縁破壊する絶縁膜を含む不良素子の位置および／または分布を特定することによって行われ、
前記不良素子の位置および／または分布の特定は、
半導体ウェーハ表面を複数の素子を含む複数の測定領域に分け、各測定領域において、該測定領域に含まれる素子を並列に接続して所定条件下で電圧を印加し、
前記電圧印加中に電流値の上昇が検出された測定領域を、少なくとも１つの素子を含む複数の領域に分け、各領域において、不良素子または該素子を含む領域を特定することによって行われる、前記方法。
[２] 前記不良素子を含む領域を特定した後、該領域に含まれる不良素子の位置を特定することを更に含む、[１]に記載の方法。
[３] 前記測定領域に含まれる素子数を、前記ウェーハ面内の欠陥密度に基づき決定する、[１]または[２]に記載の方法。
[４] 表面に絶縁膜と電極からなる複数の半導体素子を有する半導体ウェーハの品質評価方法であって、
前記複数の半導体素子を、[１]〜[３]のいずれか１項に記載の方法によって評価し、該評価結果に基づき前記半導体ウェーハの品質を評価する、前記方法。
[５] 前記評価される品質は、前記半導体ウェーハに含まれる結晶欠陥、表面欠陥および／または金属汚染の位置および／または分布である、[４]に記載の方法。
[６] 複数の半導体ウェーハからなる半導体ウェーハのロットを準備する工程と、
前記ロットから少なくとも１つの半導体ウェーハを抽出する工程と、
前記抽出された半導体ウェーハの品質を評価する工程と、
前記品質評価により良品と判定された半導体ウェーハと同一ロット内の他の半導体ウェーハを製品ウェーハとして出荷することを含む、半導体ウェーハの製造方法であって、
前記抽出された半導体ウェーハの品質評価を、[４]または[５]に記載の方法によって行うことを特徴とする、前記方法。

本発明によれば、半導体ウェーハの表面欠陥等の位置および／または分布を、正確かつ迅速に評価することができる。

以下、本発明について更に詳細に説明する。

本発明は、半導体ウェーハ上に形成された絶縁膜と電極からなる複数の半導体素子の評価方法に関する。前記評価は、所定条件下での電圧印加により絶縁破壊する絶縁膜を含む不良素子の位置および／または分布を特定することによって行われ、前記不良素子の位置および／または分布の特定は、半導体ウェーハ表面を複数の素子を含む複数の測定領域に分け、各測定領域において、該測定領域に含まれる素子を並列に接続して所定条件下で電圧を印加し、前記電圧印加中に電流値の上昇が検出された測定領域を、少なくとも１つの素子を含む複数の領域に分け、各領域において、不良素子または該素子を含む領域を特定することによって行われる。
更に、本発明は、表面に絶縁膜と電極からなる複数の半導体素子を有する半導体ウェーハの品質評価方法に関する。本発明の半導体ウェーハの品質評価方法では、前記複数の半導体素子を、本発明の半導体素子の評価方法によって評価し、該評価結果に基づき前記半導体ウェーハの品質を評価する。

前記半導体ウェーハは、例えばシリコンウェーハであり、前記絶縁膜は、例えば熱酸化膜等の酸化膜である。前記電極は、ウェーハ上の絶縁膜上に不純物をドープした多結晶シリコン、金属膜等をＣＶＤ法等の公知の成膜法により堆積させた後、フォトリソグラフィおよびエッチングによってパターニングを行うことにより形成することができる。こうして形成されたＭＩＳ構造を有する複数の半導体素子を有する半導体ウェーハの概略断面図を図１に示す。

先に説明したように、半導体素子の絶縁膜の品質は、ＣＯＰ等の結晶欠陥や金属汚染等の半導体ウェーハ表面部の品質を反映しているため、半導体素子に含まれる絶縁膜の絶縁破壊特性に基づき、ウェーハの品質を評価することができる。ウェーハ全面を評価するためには、ウェーハ上に素子を均等に配置することが好ましい。１素子の面積およびウェーハ表面における総面積に対する素子面積の割合は、ウェーハ径等に応じて適宜設定すればよい。１素子の面積は、例えば０．１〜４０ｍｍ²、好ましくは１〜１０ｍｍ²とすることができ、ウェーハ表面における総面積に対する素子面積の割合は、例えば１０％以上、好ましくは７０％以上とすることができる。

次いで、半導体ウェーハ表面を複数の素子を含む複数の測定領域に分け、各測定領域において、該測定領域に含まれる素子を並列に接続して所定条件下で電圧を印加する。電圧印加条件としては、電圧値、電圧印加パターン（定電圧ストレス、階段状電圧ストレス等）、電圧印加時間等があり、これらは、半導体ウェーハに求められる品質に応じて適宜設定すればよい。電圧値は、例えば、電界強度に換算して８ＭＶ／ｃｍ〜１３ＭＶ／ｃｍ、電圧印加時間は、例えば０．１秒〜１０秒とすることができる。

上記所定条件下で電圧を印加しつつ系内に流れる電流値をモニタリングすると、同一測定領域に含まれている素子は並列に接続されているため、測定領域内に含まれる素子の少なくとも１つにおいて絶縁膜が絶縁破壊すると電流値の上昇が検出される。絶縁破壊が起こると、電流値は、例えば、破壊前の電流値の１０倍以上の値に上昇する。よって、電流値の上昇が検出された領域については、この領域中のどの位置またはどの部分に不良素子が含まれているかを更に検査する。他方、所定条件下での電圧印加によっても絶縁破壊が起こらない場合には、系内に流れる電流値はほぼ一定に維持される。よって、電流値の上昇が検出されなかった領域については、不良素子が含まれていないと直ちに判断することができる。こうして、電流値の上昇の有無により、測定領域内に不良素子が含まれているか否かを判定し、不良素子が含まれていない領域については評価を終了し、不良素子を含む領域については不良素子の位置および／または分布を特定するために更なる測定を行うことにより、局在化する不良素子の位置および／または分布を高精度かつ迅速に特定することができる。

また、上記絶縁膜の絶縁破壊は、ウェーハ表面部の結晶欠陥、金属汚染等の不良に起因して生じるため、上記のように不良素子の位置および／または分布を特定することにより、ウェーハの品質評価を行うことができる。具体的には、評価対象の半導体ウェーハ上に絶縁膜と電極からなる半導体素子を複数形成し、該素子に含まれる不良素子の位置および／または分布を特定することにより、ウェーハ中の結晶欠陥、表面欠陥および／または金属汚染の位置および／または分布を評価することができる。
近年の大口径化された半導体ウェーハにおいて、ＭＩＳ構造を有する素子を作製して絶縁膜の信頼性を評価することにより、ウェーハ全面を評価するためには多数の素子の評価を行わなければならない。しかし、ＣＯＰ等のウェーハ表面の欠陥や金属汚染は、一部の領域に局在化する傾向がある。そのため、表面欠陥等が局在化した領域以外の部分まで精査することなく、ウェーハ中の欠陥や汚染の位置および／または分布を評価できる本発明の方法はＣＯＰ等の表面欠陥や金属汚染の位置および／分布を評価する方法として好適である。

前記電圧印加中に電流値の上昇が検出された領域における不良素子の位置または不良素子を含む領域の特定は、該領域を少なくとも１つの素子を含む複数の領域に分けて行うことができる。具体的には、電流値の上昇が検出された領域に含まれる各素子について、所定の電圧を印加してショート（短絡）テストを行うことにより、不良素子の位置を特定することができる。また、電流値の上昇が検出された領域を更に複数の素子を含む複数の領域に分け、各領域についてショートテストを行うことにより、不良素子の分布を特定することができる。その後、ショートテストにより不良素子が含まれることが判明した領域において、各素子に対してショートテストを行うことにより、不良素子の位置を特定することも可能である。

ウェーハ表面を複数の素子を含む複数の測定領域に分けて絶縁破壊試験を行う際に、１つの測定領域に含める素子数は、ウェーハ表面上の全素子についてそれぞれ評価を行う場合よりも評価に要する時間を短縮できるように、ウェーハ表面の総面積、素子面積、素子数、電圧印加時間等を考慮して設定することが好ましい。
これに関連し、本発明者は、ウェーハの欠陥密度と１つの測定領域に含める素子数との相関について検討を重ねた。例えば、電圧印加時間を１０秒、ショートテストに要する時間を１秒、ウェーハ面内の素子数を１０００点、１素子の面積を１０ｍｍ²としたときの１つの測定領域に含める素子数とウェーハ１枚の評価に要する時間を、ウェーハ面内の欠陥密度をパラメーターとしてプロットしたグラフを図２に示す。図２に示すように、欠陥密度が０．０１ｃｍ²以下になると、評価に要する時間が素子数に対して極小値をとった後に増加し一定値に近づいていく。よって、１つの測定領域に含める素子数を、所定の欠陥密度に対して評価に要する時間が極小値をとるように欠陥密度に基づき決定することにより、より効率的な評価を行うことができる。

本発明の方法は、例えば製品の出荷検査のために使用することができる。同一の製品群に対して酸化膜耐圧試験を実施し、その試験結果から欠陥密度を予測できる場合には、その予測される欠陥密度に基づき、１つの測定領域に含める素子数を決定することにより、評価の効率を高めることができる。また、本発明の方法を用いて新たな半導体ウェーハの品質評価を行う場合には、ＯＰＰ（Oxygen Precipitate Profiler赤外レーザー明視野干渉法）により求められるgrown-in欠陥の欠陥密度を求め、求められた欠陥密度から酸化膜耐圧の欠陥密度を推定し、推定される欠陥密度に基づき１つの測定領域に含める素子数を決定することができる。ＯＰＰにより求められた欠陥密度と酸化膜耐圧での欠陥密度は相関があるため、ＯＰＰによる欠陥密度から、酸化膜耐圧の欠陥密度を推定することができる。

本発明の方法によれば、ウェーハ上の不良素子の位置および／または分布を特定することにより、ウェーハ面内の表面欠陥や金属汚染の位置および／または分布を高精度かつ迅速に評価することができる。こうして得られた評価結果は、汚染および／または欠陥の発生原因の解析、ウェーハの品質管理、工程管理等のために用いることができる。

更に、本発明は、複数の半導体ウェーハからなる半導体ウェーハのロットを準備する工程と、前記ロットから少なくとも１つの半導体ウェーハを抽出する工程と、前記抽出された半導体ウェーハの品質を評価する工程と、前記品質評価により良品と判定された半導体ウェーハと同一ロット内の他の半導体ウェーハを製品ウェーハとして出荷することを含む、半導体ウェーハの製造方法に関する。本発明の半導体ウェーハの製造方法では、前記抽出された半導体ウェーハの品質評価を、本発明の半導体ウェーハの品質評価方法によって行う。

前述のように、本発明の半導体ウェーハの品質評価方法によれば、ウェーハ面内の結晶欠陥、表面欠陥および／または金属汚染の位置および／または分布を高精度かつ迅速に評価することができる。よって、かかる品質評価方法により、良品と判定された半導体ウェーハと同一ロット内の半導体ウェーハを製品ウェーハとして出荷することにより、高品質な製品ウェーハを高い信頼性をもって提供することが可能となる。なお、良品と判定する基準は、ウェーハの用途等に応じてウェーハに求められる物性を考慮して設定することができる。

以下、本発明を実施例に基づき更に説明する。但し、本発明は実施例に示す態様に限定されるものではない。

［実施例１］
１．ＭＩＳ構造を有する素子の作製
直径２００ｍｍ、Ｐ型（ボロンドープ）のシリコンウェーハをＲＣＡ洗浄した後、酸化温度８５０℃で熱酸化膜（膜厚：約１００Å）で形成した。その上に多結晶ＳｉをＣＶＤ法によって５０００Å堆積させ、リンドープした後に、フォトリソグラフィによりレジストパターンを多結晶Ｓｉの上に形成し、ドライエッチングにより多結晶Ｓｉをパターンニングし、レジスト除去を行った。その後、裏面の酸化膜を除去した。シリコンウェーハ上には、多数のＭＩＳ構造を持つ素子が形成された。各素子は３ｍｍ□のパターンでウェーハ面内で２７４４点あり、ウェーハの総面積の７９％を占めていた。

２．不良素子の検出
１．で得た半導体素子上に、縦７点×横７点のタングステンなどの針が配列されたプローブカードを用いて定電圧ＴＤＤＢ（Time Dependence Dielectric Breakdown）特性評価を行った（図３参照）。電圧ストレスとして、１３Ｖの定電圧ストレスを１秒間印加した。各測定領域の測定の際、電流が急激に変化した場合には、その領域内の各素子に、それぞれ１Ｖの電圧を印加してショートテストを行い、絶縁破壊の発生の有無を調べた。実施例１における不良素子検出のフローチャートを図４に示す。実施例１の評価により得られた不良素子の分布マップを、図５に示す。図５中、太線で囲んだ部分は１測定領域を示し、黒い部分が絶縁破壊箇所を示す。図５のマップによりウェーハ面内の欠陥の分布を詳細に知ることができる。図５のマップを得るためには、面内の全素子についてそれぞれ評価を行う従来の方法では、２７４４回測定を行う必要がある。それに対し、実施例１の方法によれば、７８８回測定（電流上昇検出およびショートテスト）を行うことで、図５のマップを得ることができ、少ない測定回数で高い面内の分解能を持った測定を行うことができた。

［実施例２］
実施例１と同様の半導体素子上に、縦８点×横８点のタングステンなどの針が配列されたプローブカードを用いて定電圧ＴＤＤＢ特性評価を行った。まず、８×８のプローブ全点で６４素子にプローブを行った。不良素子が検出されなかった場合には、次の６４素子の評価を行った。不良素子が検出された場合には、４×４のプローブ点で、６４素子を１６素子ずつ４つの領域に分け、各領域においてショートテストを行った。この６４素子の中には、絶縁破壊している不良素子が少なくとも１つは含まれているため、この４つの領域中、少なくとも１つの領域に不良素子が含まれる。ショートテストにより不良素子が含まれることが判明した領域に含まれる１６素子を、２×２のプローブで、４素子ずつ４つの領域に分けてショートテストを行った。この１６素子の中には、不良素子が少なくとも１つは含まれているため、この４つの領域中、少なくとも１つの領域に不良素子が含まれる。ショートテストにより不良素子が含まれることが判明した領域に含まれる４素子を、１×１のプローブで測定し、不良素子の位置を特定した。図６に、実施例２における不良素子検出のフローチャートを示す。実施例２の評価により得られた不良素子の分布マップを、図７に示す。図７中、太線で囲んだ部分は、電圧印加を行う１測定領域を示し、黒い部分が絶縁破壊箇所を示す。実施例２の方法により図７のマップを得るためには、２９９回の測定（電流上昇検出とショートテスト）を行えばよく、実施例１よりも更に少ない測定回数で不良素子の位置を特定することができた。

本発明によれば、半導体ウェーハの品質評価を高精度かつ迅速に行うことができる。

ＭＩＳ構造を有する複数の半導体素子を有する半導体ウェーハの概略断面図を示す。 １素子の面積を１０ｍｍ²としたときの１つの測定領域に含める素子数とウェーハ１枚の評価に要する時間を、ウェーハ面内の欠陥密度をパラメーターとしてプロットしたグラフを示す。 実施例１における定電圧ＴＤＤＢ特性評価の説明図である。 実施例１における不良素子検出のフローチャートを示す。 実施例１の評価により得られた不良素子の分布マップを示す。 実施例２における不良素子検出のフローチャートを示す。 実施例２の評価により得られた不良素子の分布マップを示す。

Claims (6)

1. 半導体ウェーハ上に形成された絶縁膜と電極からなる複数の半導体素子の評価方法であって、
   前記評価は、
   所定条件下での電圧印加により絶縁破壊する絶縁膜を含む不良素子の位置および／または分布を特定することによって行われ、
   前記不良素子の位置および／または分布の特定は、
   半導体ウェーハ表面を複数の素子を含む複数の測定領域に分け、各測定領域において、該測定領域に含まれる素子を並列に接続して所定条件下で電圧を印加し、
   前記電圧印加中に電流値の上昇が検出された測定領域を、少なくとも１つの素子を含む複数の領域に分け、各領域において、不良素子または該素子を含む領域を特定することによって行われる、前記方法。
2. 前記不良素子を含む領域を特定した後、該領域に含まれる不良素子の位置を特定することを更に含む、請求項１に記載の方法。
3. 前記測定領域に含まれる素子数を、前記ウェーハ面内の欠陥密度に基づき決定する、請求項１または２に記載の方法。
4. 表面に絶縁膜と電極からなる複数の半導体素子を有する半導体ウェーハの品質評価方法であって、
   前記複数の半導体素子を、請求項１〜３のいずれか１項に記載の方法によって評価し、該評価結果に基づき前記半導体ウェーハの品質を評価する、前記方法。
5. 前記評価される品質は、前記半導体ウェーハに含まれる結晶欠陥、表面欠陥および／または金属汚染の位置および／または分布である、請求項４に記載の方法。
6. 複数の半導体ウェーハからなる半導体ウェーハのロットを準備する工程と、
   前記ロットから少なくとも１つの半導体ウェーハを抽出する工程と、
   前記抽出された半導体ウェーハの品質を評価する工程と、
   前記品質評価により良品と判定された半導体ウェーハと同一ロット内の他の半導体ウェーハを製品ウェーハとして出荷することを含む、半導体ウェーハの製造方法であって、
   前記抽出された半導体ウェーハの品質評価を、請求項４または５に記載の方法によって行うことを特徴とする、前記方法。

Images