JP2006351989A - 半導体装置の製造工程におけるチャージダメージ定量評価方法及びその装置、チャージダメージ定量評価用ウェハ - Google Patents
半導体装置の製造工程におけるチャージダメージ定量評価方法及びその装置、チャージダメージ定量評価用ウェハ Download PDFInfo
- Publication number
- JP2006351989A JP2006351989A JP2005178886A JP2005178886A JP2006351989A JP 2006351989 A JP2006351989 A JP 2006351989A JP 2005178886 A JP2005178886 A JP 2005178886A JP 2005178886 A JP2005178886 A JP 2005178886A JP 2006351989 A JP2006351989 A JP 2006351989A
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- charge
- mosfets
- manufacturing process
- charge damage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】 測定に手間がかからず、素子のダメージ評価が簡便に行える半導体装置の製造工程におけるチャージダメージ定量評価方法及びその装置、チャージダメージ定量評価用ウェハを提供する。
【解決手段】 半導体ウェハ内にモニタ用のMOSFET Qを複数準備する。MOSFETのゲート電極に接続するアンテナパターンは、各パターン形状でもって100〜10000程度まで適当に振り分けた所定のアンテナ比を構成し、それぞれプラズマチャージが捕集される。次に、リーク電流測定を行う。リーク電流測定は、ソース/ドレイン領域を基準電位(接地電位)、ゲート電圧Vgをパラメータとし、ゲート電極12に流れる電流Igが製品として動作させる電流の許容範囲から逸脱するゲート電圧値Vgbを探索する。リーク電流値のデータをウェハ全体で集計し、ウェハ全体の不良の度合いを不良率として算出する。この不良率は、チャージダメージ定量の指標となり得る。
【選択図】 図1
【解決手段】 半導体ウェハ内にモニタ用のMOSFET Qを複数準備する。MOSFETのゲート電極に接続するアンテナパターンは、各パターン形状でもって100〜10000程度まで適当に振り分けた所定のアンテナ比を構成し、それぞれプラズマチャージが捕集される。次に、リーク電流測定を行う。リーク電流測定は、ソース/ドレイン領域を基準電位(接地電位)、ゲート電圧Vgをパラメータとし、ゲート電極12に流れる電流Igが製品として動作させる電流の許容範囲から逸脱するゲート電圧値Vgbを探索する。リーク電流値のデータをウェハ全体で集計し、ウェハ全体の不良の度合いを不良率として算出する。この不良率は、チャージダメージ定量の指標となり得る。
【選択図】 図1
Description
本発明は、半導体装置製造時のウェハプロセスにおいて、プラズマダメージをより簡便に定量する半導体装置の製造工程におけるチャージダメージ定量評価方法及びその装置、チャージダメージ定量評価用ウェハに関する。
ウェハプロセスは、CVD(化学気相成長)やアッシング、スパッタリングやドライエッチング等、プラズマを伴う各種プロセスが含まれる。従って、トランジスタ素子にはチャージダメージが入り、最悪、ゲート絶縁膜破壊に至る危険性がある。チャージングによりゲート絶縁膜が破壊に至る時間は、TDDB(time-dependent dielectric breakdown)と呼ばれ、絶縁膜に加えられる電界強度の関数に対応する。さらに、絶縁破壊に至るまでゲート絶縁膜に流れた電荷量Qbdを求めることで、信頼性評価に利用される。すなわち、TDDBやQbdをモニタすることでトランジスタ素子の寿命算出や、プラズマチャージダメージによる素子の劣化の有無や定量を行っていた(例えば、特許文献1参照)。
特開平8−203971号公報(3頁、図1)。
従来、素子のチャージダメージの有無を定量するために、TDDB評価やQbd評価のような、いわゆる破壊試験に準ずる信頼性評価を、時間をかけて実施する必要があった。例えば、評価TEG(test element group)を所望の配線層まで接続関係を引き回し、さらにそれを長時間の電気特性評価にかける必要があった。出荷する製品の性能保証などを行う観点では、上記のような信頼性評価は、製品としての品質を確認し保証する上で重要であり不可欠である。しかし、製造プロセス中に発生する単工程でのプラズマダメージの有無のような事象の定量を行う手法としては、評価にかかる時間的、工数的な面から考えると迂遠な手法であり、改善の余地がある。
本発明は上記のような事情を考慮してなされたもので、測定に手間がかからず、素子のダメージ評価が簡便に行える半導体装置の製造工程におけるチャージダメージ定量評価方法及びその装置、チャージダメージ定量評価用ウェハを提供しようとするものである。
本発明に係る半導体装置の製造工程におけるチャージダメージ定量評価方法は、半導体ウェハ内に、モニタ用のMOSFETを複数準備し、前記MOSFETにおけるゲート絶縁膜のリーク電流測定のデータから算出される不良率を定量の指標とする。
上記本発明に係る半導体装置の製造工程におけるチャージダメージ定量評価方法によれば、ゲート絶縁膜のリーク電流測定のデータから算出される不良率は、実デバイスの信頼性データ、例えばQbdと相関がとれる。すなわち、ゲート絶縁膜を通過する電荷量の多寡に応じたゲート絶縁膜の劣化度合いの変化に着目し、これをQbd測定ではなく、上記不良率を求める方法で素子の劣化を検出する。素子の劣化度合い(不良率)からプラズマチャージダメージの定量化が実現される。これにより、チャージダメージによる劣化の影響が素子の寿命に及ぼす影響を把握できる。また、不良率に反映させる方式をとることにより、ダメージ量が回路形状によって異なるような場合においてもその差異を検出することができる。
なお、上記本発明に係る半導体装置の製造工程におけるチャージダメージ定量評価方法において、より好ましくは次のいずれかの特徴を有することにより、ダメージの大小に関するより定量的な評価に寄与する。
前記MOSFETは、少なくとも上層の配線の製造工程を経てプラズマチャージの影響を受けるものであり、ゲート電圧をパラメータとし、ゲート電極に流れる電流が製品として動作させる電流の許容範囲から逸脱するゲート電圧値を探索することを特徴とする。
前記MOSFETは、製品に組み込まれる標準的なサイズで、かつプラズマチャージを捕集する各種条件の異なる配線パターンと繋がっており、ゲート電圧をパラメータとし、ゲート電極に流れる電流が製品として動作させる電流の許容範囲から逸脱するゲート電圧値を探索することを特徴とする。
前記MOSFETは、製品に組み込まれる標準的なサイズで、かつプラズマチャージを捕集する各種条件の異なる配線パターンと繋がっており、前記MOSFETのゲート電極に流れる電流に関してスライスレベルを複数設定し、各種スライスレベルを越えるゲート電圧値を探索することを特徴とする。
前記MOSFETは、少なくとも上層の配線の製造工程を経てプラズマチャージの影響を受けるものであり、ゲート電圧をパラメータとし、ゲート電極に流れる電流が製品として動作させる電流の許容範囲から逸脱するゲート電圧値を探索することを特徴とする。
前記MOSFETは、製品に組み込まれる標準的なサイズで、かつプラズマチャージを捕集する各種条件の異なる配線パターンと繋がっており、ゲート電圧をパラメータとし、ゲート電極に流れる電流が製品として動作させる電流の許容範囲から逸脱するゲート電圧値を探索することを特徴とする。
前記MOSFETは、製品に組み込まれる標準的なサイズで、かつプラズマチャージを捕集する各種条件の異なる配線パターンと繋がっており、前記MOSFETのゲート電極に流れる電流に関してスライスレベルを複数設定し、各種スライスレベルを越えるゲート電圧値を探索することを特徴とする。
本発明に係る半導体装置の製造工程におけるチャージダメージ定量評価方法は、半導体ウェハ内に、ゲート電極が所定のアンテナ比を有する配線パターンにつながるMOSFETを準備し、前記MOSFETにおけるゲート絶縁膜のリーク電流測定のデータから算出される不良率を定量の指標とする。
上記本発明に係る半導体装置の製造工程におけるチャージダメージ定量評価方法によれば、所定のアンテナ比を有する配線パターンにつながるMOSFETを利用しゲート絶縁膜のリーク電流測定のデータから不良率を算出する。この不良率は、実デバイスの信頼性データ、例えばQbdと相関がとれる。すなわち、ゲート絶縁膜を通過する電荷量の多寡に応じたゲート絶縁膜の劣化度合いの変化に着目し、これをQbd測定ではなく、上記不良率を求める方法で素子の劣化を検出し、プラズマチャージダメージの定量化が実現される。これにより、チャージダメージによる劣化の影響が素子の寿命に及ぼす影響を把握できる。また、不良率に反映させる方式をとることにより、ダメージ量が回路形状によって異なるような場合においてもその差異を検出することができる。
なお、上記本発明に係る半導体装置の製造工程におけるチャージダメージ定量評価方法において、より好ましくは次のいずれかの特徴を有することにより、プラズマチャージを捕集するアンテナの形状に依存しない、様々なパターンの影響を加味した評価ができる。
前記MOSFETは複数設けられ、前記配線パターンは、前記MOSFETとそれぞれ段階的なアンテナ比を規定するよう複数種類設けられることを特徴とする。
前記MOSFETは複数設けられ、前記配線パターンは、特定の条件を共通に設定して複数種類のパターンで構成されることを特徴とする。
前記MOSFETは複数設けられ、前記配線パターンは、前記MOSFETの段階的な劣化水準を規定するため複数種類設けられることを特徴とする。
前記MOSFETは複数設けられ、前記配線パターンは、前記MOSFETとそれぞれ段階的なアンテナ比を規定するよう複数種類設けられることを特徴とする。
前記MOSFETは複数設けられ、前記配線パターンは、特定の条件を共通に設定して複数種類のパターンで構成されることを特徴とする。
前記MOSFETは複数設けられ、前記配線パターンは、前記MOSFETの段階的な劣化水準を規定するため複数種類設けられることを特徴とする。
本発明に係るチャージダメージ定量評価装置は、ゲート電極が各種アンテナ比を構成する配線パターンにそれぞれつながる複数のMOSFETを配備した半導体ウェハを支持するステージと、
複数の探針を保持する回路基板を有し、前記探針各々が前記MOSFETの各電極端子に接触することにより電気特性検査に関わる信号の授受を行うプローブカードと、前記電気特性検査に利用されるための信号の生成、解析に関係するテストシステムが構築されたテスタと、前記プローブカードと前記テスタの間の信号伝達を担うと共に測定または比較を伴う試験機能を備えた信号処理機構とを含み、前記信号処理機構及び前記テスタを介して測定される前記各MOSFETにおけるゲート絶縁膜のリーク電流値の複数データから不良率を算出し、ダメージ定量を規定することを特徴としている。
複数の探針を保持する回路基板を有し、前記探針各々が前記MOSFETの各電極端子に接触することにより電気特性検査に関わる信号の授受を行うプローブカードと、前記電気特性検査に利用されるための信号の生成、解析に関係するテストシステムが構築されたテスタと、前記プローブカードと前記テスタの間の信号伝達を担うと共に測定または比較を伴う試験機能を備えた信号処理機構とを含み、前記信号処理機構及び前記テスタを介して測定される前記各MOSFETにおけるゲート絶縁膜のリーク電流値の複数データから不良率を算出し、ダメージ定量を規定することを特徴としている。
上記本発明に係るチャージダメージ定量評価装置によれば、プローブカードを介して、所定のアンテナ比を有する配線パターンにつながるMOSFETの電気的特性を検査し、ゲート絶縁膜のリーク電流値を測定する。ウェハ全体のMOSFETにおけるリーク電流値のデータから不良率を算出する。この不良率から素子の劣化を検出し、プラズマチャージダメージの定量化を図る。これにより、チャージダメージによる劣化の影響が素子の寿命に及ぼす影響を把握できる。また、不良率に反映させる方式をとることにより、ダメージ量が回路形状によって異なるような場合においてもその差異を検出することができる。
本発明に係るチャージダメージ定量評価用ウェハは、製品に組み込まれる標準的なサイズで構成された複数のMOSFETと、前記MOSFET各々に対しプラズマチャージが捕集されるように前記MOSFET各々のゲート電極に接続される少なくともアンテナ比の異なる複数種類の配線パターンと、を含む。
上記本発明に係るチャージダメージ定量評価用ウェハによれば、標準的なサイズで構成されたそれぞれのMOSFETが、アンテナ比の異なる複数種類の配線パターンと接続された構成を有する。実デバイスに則したMOSFETがアンテナ回路によって、どの程度ゲート絶縁膜が劣化するかを検査することができる。ウェハは検査専用ウェハの他、通常のデバイスが構成される製品用のウェハ内の空き領域に上記MOSFETが複数配備されているものが考えられる。
図1は、本発明の第1実施形態に係る半導体装置の製造工程におけるチャージダメージ定量評価方法を示す流れ図である。
図2(a),(b)は、それぞれモニタ用のMOSFETの概略的な平面図、断面図を示している。
図3は、モニタ用のMOSFETのゲート電圧Vgに対するゲート電流Igの変化の一例を示す特性図である。
これらの図を参照して、以下説明する。
図2(a),(b)は、それぞれモニタ用のMOSFETの概略的な平面図、断面図を示している。
図3は、モニタ用のMOSFETのゲート電圧Vgに対するゲート電流Igの変化の一例を示す特性図である。
これらの図を参照して、以下説明する。
図1の処理S101に示すように、半導体ウェハ内にモニタ用のMOSFET Qを複数準備する。MOSFET Q(図2参照)は、製品として用いられるサイズと同等であり、ここではNチャネルMOSFETとした。ゲート絶縁膜11は3.5nm程度の酸化膜(Gox=3.5nm)である。チャネルL/Wは、それぞれ0.18/10μm程度である。ゲート電極12に接続する配線によるアンテナパターン13は、任意の決まった数種類のパターン形状を用いるとよい。各パターン形状でもって100〜10000程度まで適当に振り分けた所定のアンテナ比を構成する。このようなアンテナ比として複数水準のMOSFETを形成する際、ドライエッチング雰囲気等でそれぞれプラズマチャージが捕集される。
次に、処理S102に示すように、各MOSFET Qについてゲート絶縁膜11のリーク電流測定を行う。リーク電流測定は、ソース/ドレイン領域14を基準電位(接地電位)、ゲート電圧Vgをパラメータとし、ゲート電極12に流れる電流Igが製品として動作させる電流の許容範囲から逸脱するゲート電圧値Vgbを探索する。ゲート電圧値Vgbの高低がゲート絶縁膜11の劣化に反映する。
次に、処理S103に示すように、上記ゲート絶縁膜11のリーク電流値のデータをウェハ全体で集計し、ウェハ全体の不良の度合いを不良率として算出する。この不良率は、チャージダメージ定量の指標となり得る。図3では、作用される電流Igのスライスレベルを10−10Aにしてゲート電圧Vgを調整し(Vgb)、不良の有無(ゲート絶縁膜11の劣化の度合い)を検出する。例えば、実線の特性では正常評価を得るが、破線のようなリーク電流の大きな特性が得られるものは不良となる。電流Igの大きさについては10−12A〜10−6Aの間で任意に取るとよい。F−N(Fowler-Nordheim)電流の領域で測定を行えばよく、下限についてはテスタの測定分解能に応じた設定を行う。また、電流Igのスライスレベルは複数設けてもよい。また、複数回の測定を行い、それぞれについて不良か否かの判断を行ってもよい。
図4〜図6は、図2に示すモニタ用のMOSFETのアンテナパターン例を示す平面図である。アンテナパターン13は、プラズマチャージを捕集するための各種条件の異なる配線パターンが設けられる方がよい。この例では、図4のくし形構造、図5の格子形構造、図6のダミー型構造の各アンテナパターンが提供される。
図4において、長配線41はMOSFET Qのゲート電極(12)に接続される。平行な配線40が相互接続線401,402により接続され、くし形構造(fork)の配線パターン131を構成する。配線長L1、配線幅W1、配線間隔S1、配線の表面積の各値で条件設定し、複数種類のアンテナ比を規定する。
図5において、平行な配線50が直交する相互接続線51により接続され、格子形構造(check)の配線パターン132を構成する。相互接続線51の一つはMOSFET Qのゲート電極(12)に接続される。配線幅W2、格子の大きさを決める配線長L2と配線間隔S2、配線の表面積の各値で条件設定し、複数種類のアンテナ比を規定する。
図6において、長配線61はMOSFET Qのゲート電極(12)に接続される。平行な配線60が互いに隣り合って島状に独立している。前記図4の相互接続線401,402を除いた形状であり、MOSFET Qのアンテナ回路としては長配線61以外ダミー配線である。これにより、ダミー型構造(dummy)の配線パターン133を構成する。配線長L3、配線幅W3、配線間隔S3、配線の表面積の各値で条件設定し、複数種類のアンテナ比を規定する。
図7は、Qbdと不良率の相関を示す特性図である。上記図4〜図6のアンテナパターンを用いて、アンテナ比を100〜2800の範囲で複数種類条件設定したモニタ用の各MOSFET Qを準備する。図1の処理S102に示すように、各MOSFET Qについてゲート絶縁膜11のリーク電流測定を行う。処理S103に示すように、ウェハ全体の不良率を導出する。これと同じモジュールに対し、Qbd評価(絶縁破壊に至るまでゲート絶縁膜に流れた電荷量)を実施し、Qbdデータを求めると、不良率と相関があることが分かる。すなわち、アンテナ比が大きくダメージが大きいと推測されるMOSFET Qでは、不良率が50%を越え、かつQbdも著しく劣化するという結果が得られる。一方、アンテナ比が100程度の、ダメージがほとんどないと推測されるMOSFET Qでは、不良率が5%以下になり、かつQbdの劣化もほとんどないという結果が得られる。
このように、上記導き出されたMOSFETの不良率は、実デバイスの信頼性データ、例えばQbdと相関がとれる。すなわち、ゲート絶縁膜を通過する電荷量の多寡に応じたゲート絶縁膜の劣化度合いの変化に着目し、これをQbd測定ではなく、上記不良率を求める方法で素子の劣化を検出し、プラズマチャージダメージの定量化が実現される。これにより、チャージダメージによる劣化の影響が素子の寿命に及ぼす影響を把握できる。
上記実施形態の方法によれば、所定のアンテナ比を有する配線パターンにつながるMOSFETを利用しゲート絶縁膜のリーク電流測定のデータから不良率を算出する。この不良率は、実デバイスの信頼性データ、例えばQbdと相関がとれる。本来であれば、専用の評価サンプルを用意して、Qbdのような比較的時間のかかる評価を経なければ明らかにできなかったような製造工程中のチャージダメージの変化を上記不良率の算出で置き換えることができる。これにより、簡易的な電気特性評価によって簡便にプラズマチャージダメージの定量化ができ、チャージダメージによる劣化の影響が素子の寿命に及ぼす影響を把握できる。また、不良率に反映させる方式をとることにより、ダメージ量が回路形状によって異なるような場合においてもその差異を検出することができる。
図8は、本発明の第2実施形態に係るチャージダメージ定量評価装置の要部構成を示すブロック図である。ステージ81には、前記図2に示すようなモニタ用のMOSFET Qを配備した半導体ウェハWFが支持される。プローブカード82は、複数の探針を保持する回路基板を有し、探針各々が上記MOSFETの各電極端子に接触することにより電気特性検査に関わる信号の授受を行う。テスタ84は、電気特性検査に利用されるための信号の生成、解析に関係するテストシステムが構築されている。信号処理機構83は、プローブカード82とテスタ84の間の信号伝達を担うと共に測定または比較を伴う試験機能を備えている。チャージダメージ定量評価装置80は、この信号処理機構83及びテスタ84を介して測定される各MOSFETにおけるゲート絶縁膜のリーク電流値の複数データから不良率を算出し、ダメージ定量を規定する。
図9、図10は、それぞれ本発明の第3実施形態に係るチャージダメージ定量評価用ウェハの要部構成を示す平面図である。前記図2に示すようなモニタ用のMOSFET Qを半導体ウェハWF1面内に分散して配備する(図9)。MOSFET Qは、前記図4〜図6に示すようなアンテナパターンをそれぞれ有し、アンテナ比を変えて複数種類設けられる。このようなモニタ用のMOSFET群をモジュール化したもの(MD)を半導体チップ領域の空き領域に配備することが考えられる。
また、図10に示すように、検査専用ウェハとして、上記複数種類のアンテナパターン、アンテナ比のMOSFET Qをモジュール化し(MD)、半導体ウェハ全域に配備する。図9、図10いずれの構成も、プローブカードに対応できるパッド配置が必要である。
また、図10に示すように、検査専用ウェハとして、上記複数種類のアンテナパターン、アンテナ比のMOSFET Qをモジュール化し(MD)、半導体ウェハ全域に配備する。図9、図10いずれの構成も、プローブカードに対応できるパッド配置が必要である。
以上説明したように本発明によれば、所定のアンテナ比を有する配線パターンにつながるMOSFETの電気的特性を検査し、ゲート絶縁膜のリーク電流値を測定する。ウェハ全体のMOSFETにおけるリーク電流値のデータから不良率を算出する。この不良率から素子の劣化を検出し、プラズマチャージダメージの定量化を図る。これにより、チャージダメージによる劣化の影響が素子の寿命に及ぼす影響を把握できる。また、不良率に反映させる方式をとることにより、ダメージ量が回路形状によって異なるような場合においてもその差異を検出することができる。この結果、測定に手間がかからず、素子のダメージ評価が簡便に行える半導体装置の製造工程におけるチャージダメージ定量評価方法及びその装置、チャージダメージ定量評価用ウェハを提供することができる。
なお、本発明は、上述した実施形態及び方法に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々の変更、応用を実施することが可能である。
S101〜S103…処理ステップ、Q…モニタ用のMOSFET、11…ゲート絶縁膜、12…ゲート電極、13…アンテナパターン、14…ソース/ドレイン領域、40,41,50,60,61…配線、401,402,51…相互接続線、81…ステージ、82…プローブカード、83…信号処理機構、84…テスタ、WF1,WF2…半導体ウェハ、MD…モジュール化したモニタ用のMOSFET群。
Claims (10)
- 半導体ウェハ内に、モニタ用のMOSFETを複数準備し、前記MOSFETにおけるゲート絶縁膜のリーク電流測定のデータから算出される不良率を定量の指標とする半導体装置の製造工程におけるチャージダメージ定量評価方法。
- 前記MOSFETは、少なくとも上層の配線の製造工程を経てプラズマチャージの影響を受けるものであり、ゲート電圧をパラメータとし、ゲート電極に流れる電流が製品として動作させる電流の許容範囲から逸脱するゲート電圧値を探索する請求項1記載の半導体装置の製造工程におけるチャージダメージ定量評価方法。
- 前記MOSFETは、製品に組み込まれる標準的なサイズで、かつプラズマチャージを捕集する各種条件の異なる配線パターンと繋がっており、ゲート電圧をパラメータとし、ゲート電極に流れる電流が製品として動作させる電流の許容範囲から逸脱するゲート電圧値を探索する請求項1記載の半導体装置の製造工程におけるチャージダメージ定量評価方法。
- 前記MOSFETは、製品に組み込まれる標準的なサイズで、かつプラズマチャージを捕集する各種条件の異なる配線パターンと繋がっており、前記MOSFETのゲート電極に流れる電流に関してスライスレベルを複数設定し、各種スライスレベルを越えるゲート電圧値を探索する請求項1記載の半導体装置の製造工程におけるチャージダメージ定量評価方法。
- 半導体ウェハ内に、ゲート電極が所定のアンテナ比を有する配線パターンにつながるMOSFETを準備し、前記MOSFETにおけるゲート絶縁膜のリーク電流測定のデータから算出される不良率を定量の指標とする半導体装置の製造工程におけるチャージダメージ定量評価方法。
- 前記MOSFETは複数設けられ、前記配線パターンは、前記MOSFETとそれぞれ段階的なアンテナ比を規定するよう複数種類設けられる請求項5記載の半導体装置の製造工程におけるチャージダメージ定量評価方法。
- 前記MOSFETは複数設けられ、前記配線パターンは、特定の条件を共通に設定して複数種類のパターンで構成される請求項5または6記載の半導体装置の製造工程におけるチャージダメージ定量評価方法。
- 前記MOSFETは複数設けられ、前記配線パターンは、前記MOSFETの段階的な劣化水準を規定するため複数種類設けられる請求項5〜7いずれか一つに記載の半導体装置の製造工程におけるチャージダメージ定量評価方法。
- ゲート電極が各種アンテナ比を構成する配線パターンにそれぞれつながる複数のMOSFETを配備した半導体ウェハを支持するステージと、
複数の探針を保持する回路基板を有し、前記探針各々が前記MOSFETの各電極端子に接触することにより電気特性検査に関わる信号の授受を行うプローブカードと、
前記電気特性検査に利用されるための信号の生成、解析に関係するテストシステムが構築されたテスタと、
前記プローブカードと前記テスタの間の信号伝達を担うと共に測定または比較を伴う試験機能を備えた信号処理機構とを含み、
前記信号処理機構及び前記テスタを介して測定される前記各MOSFETにおけるゲート絶縁膜のリーク電流値の複数データから不良率を算出し、ダメージ定量を規定することを特徴としたチャージダメージ定量評価装置。 - 製品に組み込まれる標準的なサイズで構成された複数のMOSFETと、
前記MOSFET各々に対しプラズマチャージが捕集されるように前記MOSFET各々のゲート電極に接続される少なくともアンテナ比の異なる複数種類の配線パターンと、
を含むチャージダメージ定量評価用ウェハ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005178886A JP2006351989A (ja) | 2005-06-20 | 2005-06-20 | 半導体装置の製造工程におけるチャージダメージ定量評価方法及びその装置、チャージダメージ定量評価用ウェハ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005178886A JP2006351989A (ja) | 2005-06-20 | 2005-06-20 | 半導体装置の製造工程におけるチャージダメージ定量評価方法及びその装置、チャージダメージ定量評価用ウェハ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006351989A true JP2006351989A (ja) | 2006-12-28 |
Family
ID=37647487
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005178886A Withdrawn JP2006351989A (ja) | 2005-06-20 | 2005-06-20 | 半導体装置の製造工程におけるチャージダメージ定量評価方法及びその装置、チャージダメージ定量評価用ウェハ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006351989A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101197300B (zh) * | 2007-12-25 | 2011-11-09 | 上海宏力半导体制造有限公司 | 集成电路生产过程中ppid的监控方法 |
-
2005
- 2005-06-20 JP JP2005178886A patent/JP2006351989A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101197300B (zh) * | 2007-12-25 | 2011-11-09 | 上海宏力半导体制造有限公司 | 集成电路生产过程中ppid的监控方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101448971B1 (ko) | 실제 결함들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤인 결함들인지를 결정하기 위한 컴퓨터-구현 방법들 | |
US5548224A (en) | Method and apparatus for wafer level prediction of thin oxide reliability | |
US6949765B2 (en) | Padless structure design for easy identification of bridging defects in lines by passive voltage contrast | |
TW584927B (en) | Test wafer and method for investigating electrostatic discharge induced wafer defects | |
KR970706506A (ko) | 자동 웨이퍼 레벨 검사 및 신뢰도 데이터 분석을 위한 방법 및 장치(method and apparatus for automated wafer level testing and reliability data analysis) | |
Martin et al. | Fast wafer level reliability monitoring as a tool to achieve automotive quality for a wafer process | |
US7932105B1 (en) | Systems and methods for detecting and monitoring nickel-silicide process and induced failures | |
US8106476B2 (en) | Semiconductor die with fuse window and a monitoring window over a structure which indicates fuse integrity | |
US9721854B2 (en) | Structure and method for in-line defect non-contact tests | |
JP2006351989A (ja) | 半導体装置の製造工程におけるチャージダメージ定量評価方法及びその装置、チャージダメージ定量評価用ウェハ | |
JP4844101B2 (ja) | 半導体装置の評価方法および半導体装置の製造方法 | |
JP2010182932A (ja) | 半導体装置及び半導体装置の不良解析方法 | |
US8487641B2 (en) | Pad structure and test method | |
JP3853260B2 (ja) | 評価用素子を含む半導体装置及び該評価用素子を用いた故障解析方法 | |
US6989682B1 (en) | Test key on a wafer | |
US7804317B1 (en) | Test device for determining charge damage to a transistor | |
US7089138B1 (en) | Canary device for failure analysis | |
TW507308B (en) | Correction of overlay offset between inspection layers in integrated circuits | |
JP3904418B2 (ja) | 電子デバイスの製造方法および電子デバイス用ウエハ | |
US20080153184A1 (en) | Method for manufacturing integrated circuits by guardbanding die regions | |
JP2008204975A (ja) | 半導体装置の検査装置及びそれを用いた検査方法 | |
JP4735337B2 (ja) | 半導体素子の評価方法、ならびに半導体ウェーハの品質評価方法および製造方法 | |
KR100607766B1 (ko) | 반도체 검사용 프로브 카드의 프로브 니들 구조 및 제조방법 | |
US7078248B2 (en) | Method and structure for defect monitoring of semiconductor devices using power bus wiring grids | |
JP2005327889A (ja) | 欠陥密度の算出方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080902 |