CN101197300B - 集成电路生产过程中ppid的监控方法 - Google Patents

集成电路生产过程中ppid的监控方法 Download PDF

Info

Publication number
CN101197300B
CN101197300B CN2007101729358A CN200710172935A CN101197300B CN 101197300 B CN101197300 B CN 101197300B CN 2007101729358 A CN2007101729358 A CN 2007101729358A CN 200710172935 A CN200710172935 A CN 200710172935A CN 101197300 B CN101197300 B CN 101197300B
Authority
CN
China
Prior art keywords
ppid
grid
monitoring method
terminal electrode
mosfet device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007101729358A
Other languages
English (en)
Other versions
CN101197300A (zh
Inventor
黎坡
王庆东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN2007101729358A priority Critical patent/CN101197300B/zh
Publication of CN101197300A publication Critical patent/CN101197300A/zh
Application granted granted Critical
Publication of CN101197300B publication Critical patent/CN101197300B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明提供了一种集成电路生产过程中PPID的监控方法，涉及半导体领域的检测工艺。所述监控方法通过测量P型MOSFET器件的栅氧化层的击穿电压或者漏电流来监控PPID的强弱；所述P型MOSFET器件包括N阱衬底、依次位于N阱衬底上面的栅氧化层与栅极、与栅极连接的G端电极以及连接到N阱衬底的非源漏极区的B端电极；测量P型MOSFET器件的栅氧化层的击穿电压或者漏电流时，测量仪器连接于所述G端电极和B端电极之间。与现有技术相比，本发明提供的监控方法在金属天线为零的情况下仅利用G端电极所收集的电荷也可以观测到明显的PPID现象，也就是说本发明在节省占用面积的前提下，实现了对PPID现象的监控。

Description

集成电路生产过程中PPID的监控方法
技术领域
本发明涉及半导体领域的检测工艺，具体地说，涉及一种在集成电路生产过程中等离子制程导致损坏(Plasma Process Induced Damage，PPID)的监控方法。
背景技术
在集成电路的制造过程中，等离子蚀刻、离子注入以及显影制程中进行紫外线放射等皆有可能造成大量电子累积在半导体器件的栅极之中，进而累积电子产生的电流自栅极穿过栅极氧化层进入半导体衬底内，当这个电流达到一定程度就会完全击穿破坏栅极氧化层，从而影响半导体器件的电学性能，这种现象称为PPID，也称为天线效应。随着电子器件小型化发展，栅极氧化层变得更薄，面积变得更小，更容易产生PPID。因此，在集成电路的制造过程中，如何有效地对半导体器件的PPID进行监控是一项重要技术。有效的PPID的监控方法可以及时发现问题，及时调整栅极氧化层的制造工艺或者改变等离子制程的各种参数如压强、温度、时间等等，以提高量产的品质。
常规的PPID的监控方法是：使用栅极上串联多晶硅或金属天线的金属氧化物半导体场效应晶体管(MOSFET)器件来判断是否发生PPID。这种常规方法的缺点是与栅极串联的多晶硅或金属天线必须具有足够的长度才能产生足够的破坏而使得MOSFET器件的特性发生变化，一般需要几千微米(um)，也就是说采用常规的监控方法需要占用的面积较大导致监控不方便。
发明内容
有鉴于此，本发明解决的技术问题在于提供一种PPID的监控方法，其不仅灵敏有效且占用面积较小。
为解决上述技术问题，本发明提供了一种新的PPID的监控方法。所述监控方法通过测量P型MOSFET器件的栅氧化层的击穿电压或者漏电流来监控PPID的强弱；所述P型MOSFET器件包括N阱衬底、依次位于N阱衬底上面的栅氧化层与栅极、与栅极连接的G端电极以及连接到N阱衬底的非源漏极区的B端电极；测量P型MOSFET器件的栅氧化层的击穿电压或者漏电流时，测量仪器连接于所述G端电极和B端电极之间。
与现有技术相比，本发明提供的监控方法在金属天线为零的情况下仅利用G端电极所收集的电荷也可以观测到明显的PPID现象，也就是说本发明在节省占用面积的前提下，实现了对PPID现象的监控。
附图说明
图1为本发明监控方法使用的MOSFET器件的结构示意图。
具体实施方式
以下结合附图对本发明PPID的监控方法的较佳实施例进行描述，以期进一步理解本发明的目的、具体结构特征和优点。
本发明提供的PPID的监控方法采用了一种新的MOSFET器件结构，如图1所示。使用该结构进行监控PPID非常灵敏有效。请参阅图1，该MOSFET器件为P型MOSFET器件，其包括栅氧化层(未图示)、形成于栅氧化层上面的栅极4、与栅极4连接的G端电极6以及与衬底连接的B端电极3。其中栅氧化层形成于衬底的N阱区域(简称为“N阱衬底”)1；G端电极6通过金属天线5连接到栅极4上，与金属天线5共同收集等离子诱发的电荷；所述B端电极3通过N阱衬底引出端2与衬底相连，但不与衬底的源漏极区连接。本发明的监控方法就是通过测量上述P型MOSFET器件的栅氧化层的击穿电压或者漏电流来监控PPID的强弱。进行PPID监控时，将测试仪器接在G端电极6和B端电极3的两端。测量漏电流时，在所述两端加一固定的电压来测量所流过的漏电流，该漏电流越大，PPID现象越强。测量击穿电压时，在所述两端逐渐增加电压，同时测量两端的漏电流，当漏电流达到某一设定的阈值时其对应的电压即为击穿电压，该击穿电压越大，PPID现象越弱。
另外，使用上述MOSFET器件的时候，也可以不设置金属天线5，G端电极6直接与栅极4连接，也就是说只利用G端电极6所收集的电荷在一般情况下就能观测到明显的PPID现象。然而使用现有的MOSFET器件结构时，金属天线长度必须达到几千um的时候才能观测到明显的PPID现象。因此，本发明在节省占用面积的前提下，实现了对PPID的有效监控。
上述描述，仅是对本发明较佳实施例的具体描述，并非对本发明的任何限定，对于本领域的普通技术人员来说，可以根据上述揭示内容进行简单修改、添加、变换，且均属于权利要求书中保护的内容。

Claims (2)

1. 一种集成电路生产过程中PPID的监控方法，其特征在于，通过测量P型MOSFET器件的栅氧化层的击穿电压或者漏电流来监控PPID的强弱；所述P型MOSFET器件包括N阱衬底、依次位于N阱衬底上面的栅氧化层与栅极、与栅极连接的G端电极以及连接到N阱衬底的非源漏极区的B端电极；测量P型MOSFET器件的栅氧化层的击穿电压或者漏电流时，测量仪器连接于所述G端电极和B端电极之间。
2. 如权利要求1所述的集成电路生产过程中PPID的监控方法，其特征在于：所述G端电极通过金属天线与栅极相连，且与金属天线一起收集等离子诱发电荷。
CN2007101729358A 2007-12-25 2007-12-25 集成电路生产过程中ppid的监控方法 Active CN101197300B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007101729358A CN101197300B (zh) 2007-12-25 2007-12-25 集成电路生产过程中ppid的监控方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007101729358A CN101197300B (zh) 2007-12-25 2007-12-25 集成电路生产过程中ppid的监控方法

Publications (2)

Publication Number Publication Date
CN101197300A CN101197300A (zh) 2008-06-11
CN101197300B true CN101197300B (zh) 2011-11-09

Family

ID=39547593

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101729358A Active CN101197300B (zh) 2007-12-25 2007-12-25 集成电路生产过程中ppid的监控方法

Country Status (1)

Country Link
CN (1) CN101197300B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101345233B (zh) * 2008-08-19 2012-01-18 上海宏力半导体制造有限公司 浅沟槽隔离工艺中库伊效应的测试结构及监测方法
CN101770964B (zh) * 2008-12-30 2011-09-14 中芯国际集成电路制造(上海)有限公司 形成钝化层窗口工艺中引入电荷的测试方法
CN102034816B (zh) * 2009-09-29 2012-05-30 中芯国际集成电路制造(上海)有限公司 等离子体引入损伤测试装置及制作测试装置的方法
CN102142429B (zh) * 2010-01-28 2013-02-27 中芯国际集成电路制造(上海)有限公司 等离子体损伤检测结构及其制作方法
CN103872017B (zh) * 2012-12-11 2017-02-15 中芯国际集成电路制造(上海)有限公司 可用于pid与ild测试的测试结构及晶圆

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6372525B1 (en) * 1999-12-20 2002-04-16 Taiwan Semiconductor Manufacturing Company Wafer-level antenna effect detection pattern for VLSI
US6396075B1 (en) * 1998-05-27 2002-05-28 Texas Instruments Incorporated Transient fuse for change-induced damage detection
JP2006351989A (ja) * 2005-06-20 2006-12-28 Seiko Epson Corp 半導体装置の製造工程におけるチャージダメージ定量評価方法及びその装置、チャージダメージ定量評価用ウェハ
CN1937195A (zh) * 2005-09-23 2007-03-28 中芯国际集成电路制造(上海)有限公司 提高超薄等离子体氮氧化硅电性测试准确性的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6396075B1 (en) * 1998-05-27 2002-05-28 Texas Instruments Incorporated Transient fuse for change-induced damage detection
US6372525B1 (en) * 1999-12-20 2002-04-16 Taiwan Semiconductor Manufacturing Company Wafer-level antenna effect detection pattern for VLSI
JP2006351989A (ja) * 2005-06-20 2006-12-28 Seiko Epson Corp 半導体装置の製造工程におけるチャージダメージ定量評価方法及びその装置、チャージダメージ定量評価用ウェハ
CN1937195A (zh) * 2005-09-23 2007-03-28 中芯国际集成电路制造(上海)有限公司 提高超薄等离子体氮氧化硅电性测试准确性的方法

Also Published As

Publication number Publication date
CN101197300A (zh) 2008-06-11

Similar Documents

Publication Publication Date Title
CN101197300B (zh) 集成电路生产过程中ppid的监控方法
CN102073004B (zh) 测试半导体器件可靠性的方法
CN102194794B (zh) 等离子体损伤检测结构、其检测方法及其形成方法
CN101740549B (zh) 精确评估栅氧可靠性能的测试结构及测试方法
CN102157496B (zh) 接触孔测试装置和有源区接触孔对栅极的漏电流测试方法
EP3425411A1 (en) Method for evaluating insulation properties of insulator
CN102621473B (zh) 一种实时监控nbti效应界面态产生的测试方法
US8193824B2 (en) Monitoring plasma induced damage during semiconductor wafer processes
CN104201171A (zh) 一种检测缺陷残留的测试结构
CN103941171A (zh) 半导体测试结构及测试方法
CN106546638B (zh) 能带缺陷密度分布的测试方法
CN102237288B (zh) 一种检测氮化镓基场效应晶体管表面钝化效果的方法
CN105247669B (zh) 半导体晶圆的评价方法
CN205609515U (zh) 可靠性测试结构
CN103367330A (zh) 功率半导体器件的测试结构及其制造方法
KR100761224B1 (ko) 유효채널길이 측정장치 및 그 장치를 이용한 유효채널길이측정방법
CN103137510B (zh) 一种监控金属层过刻蚀的方法及监控模块
CN103904000A (zh) 采用电容衬度测试结构检测多晶硅底部桥连缺陷的方法
CN102800658B (zh) 测试键结构以及晶圆测试方法
US20210343607A1 (en) Semiconductor structure
KR100818051B1 (ko) 유효채널 측정장치 및 유효채널 측정방법
CN104103538B (zh) 等离子体损伤检测结构及其检测方法
CN116417437A (zh) 一种离子体诱导损伤测试结构
CN103904058A (zh) 一种栅氧介质测试结构
CN105047578A (zh) 一种晶体管的评估方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140424

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20140424

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Zhangjiang hi tech Park No. 818

Patentee before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai