CN102142429B - 等离子体损伤检测结构及其制作方法 - Google Patents
等离子体损伤检测结构及其制作方法 Download PDFInfo
- Publication number
- CN102142429B CN102142429B CN 201010102399 CN201010102399A CN102142429B CN 102142429 B CN102142429 B CN 102142429B CN 201010102399 CN201010102399 CN 201010102399 CN 201010102399 A CN201010102399 A CN 201010102399A CN 102142429 B CN102142429 B CN 102142429B
- Authority
- CN
- China
- Prior art keywords
- layer
- wire
- electrically connected
- weld pad
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明揭露了一种等离子体损伤检测结构及其制作方法,该等离子体损伤检测结构包括:半导体衬底;第一图层,设置在第一介质层中,其包括形成于半导体衬底上的半导体器件以及保护二极管;第二图层,设置在第二介质层中,其包括第一导线以及第二导线,所述第一导线与半导体器件电连接,所述第二导线与保护二极管电连接;第三图层,设置在第三介质层中,其包括天线结构以及底层焊垫,所述天线结构与第一导线电连接,所述底层焊垫与第二导线电连接;顶层图层,设置在顶层介质层中,其包括顶层金属线以及顶层焊垫,所述顶层金属线与第一导线和第二导线电连接,所述顶层焊垫与底层焊垫电连接。本发明可准确的检测天线效应的强弱。
Description
技术领域
本发明涉及集成电路制造领域,特别是涉及一种等离子体损伤检测结构及其制作方法。
背景技术
在半导体器件的制作过程中,干法刻蚀、离子注入以及化学气相沉积等诸多工艺步骤均会使用等离子体,理论上,所述等离子体对外呈电中性,也就是说,正离子和负离子的数量是相等的。但实际上进入到晶圆的局部区域内的正离子和负离子并不是等量的,这就导致产生大量游离的电荷,使得暴露在等离子体环境中的金属导线或多晶硅等导体就如同天线一样,收集这些游离的电荷。这些天线的长度越长,面积越大,收集到的电荷则越多。当这些天线收集到的电荷达到一定程度的时候,就会产生放电现象,上述放电现象就是通常所说的等离子体损伤(Plasma Induced Damage,PID)效应,也称作天线效应。
随着半导体器件的尺寸不断减小,金属氧化物半导体(MOS)晶体管的栅极氧化层的厚度也不断减小,天线结构所收集的电荷放电产生的电流极易贯穿所述栅极氧化层,从而增大MOS晶体管的漏电流,严重时,甚至会导致MOS晶体管报废。因此,需要采用等离子体损伤检测结构来检测天线效应,所述等离子体损伤检测结构也称作电荷检测晶片(charge monitor wafer)。
具体请参考图1,其为现有的等离子体损伤检测结构的示意图,如图1所示,现有的等离子体损伤检测结构包括:半导体衬底10、第一图层、第二图层、第三图层以及顶层图层。
所述第一图层设置在第一介质层(未图示)中,其中,所述第一图层包括半导体器件21以及保护二极管22,一般的,半导体器件21为MOS晶体管,其包括形成于半导体衬底10上的栅极以及位于栅极两侧的半导体衬底10中的源极和漏极,所述栅极通常包括依次形成于半导体衬底10上的栅极氧化层21a以及栅极电极21b。
所述第二图层设置在第二介质层(未图示)中,所述第二图层包括导线30,该导线30分别与半导体器件21的栅极电极21b和保护二极管22电连接。
所述第三图层设置在第三介质层(未图示)中,所述第三图层包括天线结构41以及底层焊垫42,所述天线结构41与导线30电连接进而与栅极电极21b电连接,所述底层焊垫42与导线30电连接进而与栅极电极21b电连接,保护二极管22位于天线结构41和半导体器件21之间的半导体衬底10上。
所述顶层图层设置在顶层介质层(未图示)中,所述顶层图层包括与底层焊垫42电连接的顶层焊垫50。
所述等离子体损伤检测结构是用于检测金属互连线的天线效应,其由天线结构41收集周围的电荷,通过与栅极电极21b电连接的顶层焊垫50和底层焊垫42,来检测半导体器件21是否被击穿,进而判断其周围的等离子体的浓度是否过大。通常,天线效应的强弱可以用下列关系式表达:
AR=SAT/SG
其中,AR为天线比(Antenna ratio),SAT是与半导体器件21的栅极电极21b电连接的天线结构41的面积,SG是栅极的面积。以R=400,SG=0.18μm2为例,天线结构41的面积则为72μm2,一般来说,顶层焊垫50和底层焊垫42均为标准大小(70μm×70μm=4900μm2)。
然而,在实际生产中发现,现有的等离子体损伤检测结构具有以下缺点:
首先,在导线30上依次形成第三图层以及顶层图层的过程中,由于底层焊垫42和顶层焊垫50的面积太大,使得底层焊垫42和顶层焊垫50也会如天线一样收集环境中的电荷,并且,在形成第三图层以及顶层图层时,由于天线结构41与导线30是电连接的,因此,底层焊垫42和顶层焊垫50收集到的电荷会经导线30传输到天线结构41,这将导致无法准确检测天线结构41所收集的电荷的大小。
此外,现有技术还在天线结构41和半导体衬底10之间串接一个保护二极管22,并使该保护二极管22与导线30和半导体衬底10电连接,使得天线效应所形成的静电电压大于保护二极管22的击穿电压时,就会首先击穿保护二极管22,电荷经半导体衬底10导走,起到了保护半导体器件21的作用。然而,由于保护二极管22位于天线结构41和半导体器件21之间的半导体衬底10上,且在形成天线结构41时,天线结构41与保护二极管22已经是电连接的,使得天线结构41收集到的电荷也会直接由保护二极管22导走,这同样导致无法准确检测天线结构41无法准确检测天线效应的强弱。
发明内容
本发明提供一种等离子体损伤检测结构,以解决现有的等离子体损伤检测结构无法准确检测天线结构所收集的电荷大小的问题。
为解决上述技术问题,本发明提供一种等离子体损伤检测结构,所述等离子体损伤检测结构包括:半导体衬底;第一图层,设置在第一介质层中,其包括形成于所述半导体衬底上的半导体器件以及保护二极管;第二图层,设置在第二介质层中,其包括第一导线以及第二导线,所述第一导线与所述半导体器件电连接,所述第二导线与所述保护二极管电连接;第三图层,设置在第三介质层中,其包括天线结构以及底层焊垫,所述天线结构与所述第一导线电连接,所述底层焊垫与所述第二导线电连接;顶层图层,设置在顶层介质层中,其包括顶层金属线以及顶层焊垫,所述顶层金属线分别与所述第一导线和第二导线电连接,所述顶层焊垫与所述底层焊垫电连接。
可选的,所述第三图层还包括第一底层金属线和第二底层金属线,所述第一底层金属线分别与所述第一导线和顶层金属线电连接,所述第二底层金属线分别与所述第二导线和顶层金属线电连接。
可选的,所述第一底层金属线通过第一金属线插塞与所述顶层金属线电连接,所述第二底层金属线通过第二金属线插塞与所述顶层金属线电连接。
可选的,所述等离子体损伤检测结构还包括覆盖所述第三介质层的中间介质层以及设置在所述中间介质层中的多个中间图层。
可选的,所述中间图层包括中间层焊垫,所述中间层焊垫分别与所述底层焊垫和顶层焊垫电连接,所述中间层焊垫通过焊垫插塞与所述底层焊垫和顶层焊垫电连接。
可选的,所述中间图层还包括第一中间层金属线和第二中间层金属线,所述第一中间层金属线分别与所述第一底层金属线和顶层金属线电连接,所述第二中间层金属线分别与所述第二底层金属线和顶层金属线电连接。
可选的,所述第一中间层金属线通过第一金属线插塞与所述第一底层金属线和顶层金属线电连接,所述第二中间层金属线通过第二金属线插塞与所述第二底层金属线和顶层金属线电连接。
可选的,所述中间图层的数量为两个。
可选的,所述半导体器件包括形成于所述半导体衬底上的栅极以及位于栅极两侧的半导体衬底中的源极和漏极。
可选的,所述栅极包括依次形成于所述半导体衬底上的栅极氧化层以及栅极电极,所述第一导线与所述栅极电极电连接。
相应的,本发明还提供一种等离子体损伤检测结构的制作方法,包括:提供半导体衬底;在所述半导体衬底上形成第一介质层,并在所述第一介质层中形成第一图层,所述第一图层包括半导体器件以及保护二极管;在所述第一介质层上形成第二介质层,并在所述第二介质层中形成第二图层,所述第二图层包括第一导线以及第二导线,所述第一导线与所述半导体器件电连接,所述第二导线与所述保护二极管电连接;在所述第二介质层上形成第三介质层,并在所述第三介质层中形成第三图层,所述第三图层包括天线结构以及底层焊垫,所述天线结构与所述第一导线电连接,所述底层焊垫与所述第二导线电连接;在所述第三介质层上形成顶层介质层,并在所述顶层介质层中形成顶层图层,所述顶层图层包括顶层金属线以及顶层焊垫,所述顶层金属线分别与所述第一导线和所述第二导线电连接,所述顶层焊垫与所述底层焊垫电连接。
可选的,在所述第三介质层上形成顶层介质层之前,所述等离子体损伤检测结构的制作方法还包括:在所述第三介质层上形成中间介质层,并在所述中间介质层中形成多个中间图层。
与现有技术相比,本发明提供的等离子体损伤检测结构及其制作方法具有以下优点:本发明在形成第三图层(即形成天线结构和底层焊垫)时,顶层金属线还未形成,也就是说,所述底层焊垫与天线结构还未电连接,而保护二极管已与第二导线电连接,因此,底层焊垫所采集的电荷会直接被保护二极管导走,不会传输至天线结构,而所述天线结构收集的电荷却不会被保护二极管导走,确保该等离子体损伤检测结构可准确检测天线结构所收集的电荷的大小。
附图说明
图1为现有的等离子体损伤检测结构的示意图;
图2为本发明第一实施例提供的等离子体损伤检测结构的示意图;
图3为本发明第一实施例提供的等离子体损伤检测结构制作方法的流程图;
图4A~4D为本发明第一实施例提供的等离子体损伤检测结构的制作方法的各步骤相应结构的剖面示意图;
图5为本发明第二实施例提供的等离子体损伤检测结构的示意图。
具体实施方式
本发明的核心思想在于,提供一种等离子体损伤检测结构及其制作方法,该制作方法在形成第三图层(即形成天线结构和底层焊垫)时,顶层金属线还未形成,也就是说,底层焊垫与天线结构还未电连接,而保护二极管已与第二导线电连接,因此,底层焊垫所采集的电荷会直接被保护二极管导走,不会传输至天线结构,而所述天线结构收集的电荷却不会被保护二极管导走,确保该等离子体损伤检测结构可准确检测天线结构所收集的电荷的大小。
下面将结合示意图对本发明进行更详细的描述,其中表示了本发明的优选实施例,应该理解本领域技术人员可以修改在此描述的本发明,而仍然实现本发明的有利效果。因此,下列描述应当被理解为对于本领域技术人员的广泛知道,而并不作为对本发明的限制。
为了清楚,不描述实际实施例的全部特征。在下列描述中,不详细描述公知的功能和结构,因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中,必须做出大量实施细节以实现开发者的特定目标,例如按照有关系统或有关商业的限制,由一个实施例改变为另一个实施例。另外,应当认为这种开发工作可能是复杂和耗费时间的,但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式并均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
第一实施例
请参考图2,其为本发明第一实施例提供的等离子体损伤检测结构的示意图,如图2所示,本发明第一实施例提供的等离子体损伤检测结构包括:半导体衬底100、第一图层、第二图层、第三图层以及顶层图层。
所述第一图层设置在第一介质层中,所述第一图层包括形成于半导体衬底100上的半导体器件210以及保护二极管220;
所述第二图层设置在第二介质层中,所述第二图层包括第一导线310以及第二导线320,所述第一导线310与半导体器件210电连接,所述第二导线320与保护二极管220电连接;
所述第三图层设置在第三介质层中,所述第三图层包括天线结构410以及底层焊垫420,所述天线结构410与第一导线310电连接,所述底层焊垫420与第二导线320电连接;
所述顶层图层设置在顶层介质层中,所述顶层图层包括顶层金属线510以及顶层焊垫520,所述顶层金属线510分别与第一导线310和第二导线320电连接,所述顶层焊垫520与底层焊垫420电连接。
在本发明第一实施例中,所述第三图层还包括第一底层金属线430以及第二底层金属线440,其中,第一底层金属线430分别与第一导线310和顶层金属线510电连接,第二底层金属线440分别与第二导线320和顶层金属线510电连接。所述第一底层金属线430、第二底层金属线440与顶层金属线510可起到电连接顶层焊垫520与半导体器件210的作用。
优选的,第一底层金属线430通过第一金属线插塞431与顶层金属线510电连接,第二底层金属线440通过第二金属线插塞441与顶层金属线510电连接,底层焊垫420通过焊垫插塞421与顶层焊垫520电连接。
在本发明第一实施例中,半导体器件210为MOS晶体管,其包括形成于半导体衬底100上的栅极以及位于栅极两侧的半导体衬底100中的源极和漏极,所述栅极包括形成于半导体衬底100上的栅极氧化层210a以及栅极电极210b,第一导线310与栅极电极210b电连接。
在本发明第一实施例中,天线结构410为矩形结构,然而应当认识到,在本发明其它实施例中,天线结构410还可以是其它形状,例如,该天线结构410也可以为梳状。
本发明第一实施例所提供的等离子体损伤检测结构还包括:衬底焊垫单元、源极焊垫单元以及漏极焊垫单元,所述衬底焊垫单元与半导体器件210的基底端电连接,所述源极焊垫单元与半导体器件210的源极电连接,所述漏极焊垫单元与半导体器件210的漏极电连接。本发明不涉及对该部分的改进,在此不再赘述,但是本领域技术人员应是知晓的。
请继续参考图3,其为本发明第一实施例提供的等离子体损伤检测结构制作方法的流程图,结合该图,该制作方法包括以下步骤:
S300,提供半导体衬底;
S310,在所述半导体衬底上形成第一介质层,并在第一介质层中形成第一图层,所述第一图层包括半导体器件以及保护二极管;
S320,在第一介质层上形成第二介质层,并在第二介质层中形成第二图层,所述第二图层包括第一导线以及第二导线,所述第一导线与半导体器件电连接,所述第二导线与保护二极管电连接;
S330,在第二介质层上形成第三介质层,并在第三介质层中形成第三图层,所述第三图层包括天线结构以及底层焊垫,所述天线结构与第一导线电连接,所述底层焊垫与第二导线电连接;
S340,在第三介质层上形成顶层介质层,并在顶层介质层中形成顶层图层,所述顶层图层包括顶层金属线以及顶层焊垫,所述顶层金属线分别与所述第一导线和第二导线电连接,所述顶层焊垫与底层焊垫电连接。
请继续参考图4A~4D,其为本发明第一实施例提供的等离子体损伤检测结构的制作方法的各步骤相应结构的剖面示意图。
如图4A所示,首先,提供半导体衬底100,所述半导体衬底100上可以形成有器件结构,为简化,此处以空白结构代替。
如图4B所示,接着,在半导体衬底100上形成第一介质层,并在所述第一介质层中形成第一图层,详细的,所述第一图层包括半导体器件210以及保护二极管220,所述半导体器件210是MOS晶体管,其包括形成于半导体衬底100上的栅极以及位于栅极两侧的半导体衬底100中的源极和漏极,所述栅极包括形成于半导体衬底100上的栅极氧化层210a以及栅极电极210b,第一导线310与栅极电极210b电连接,所述保护二极管220可通过金属插塞与半导体衬底100电连接。
如图4C所示,接着,在第一介质层上形成第二介质层,并在第二介质层中形成第二图层,所述第二图层包括第一导线310以及第二导线320,所述第一导线310与半导体器件210电连接,所述第二导线320与保护二极管220电连接。进一步的,第二导线320横向设置于第一导线310的一侧,第一导线310与栅极电极210b电连接。需要说明的是,在此步骤中,第一导线310与第二导线320还未电连接。
如图4D所示,接下来,在第二介质层上形成第三介质层,并在第三介质层中形成第三图层,所述第三图层包括天线结构410以及底层焊垫420,所述天线结构410与第一导线310电连接,所述底层焊垫420与第二导线320电连接。较佳的,所述第三图层还包括第一底层金属线430以及第二底层金属线440,其中,第一底层金属线430与第一导线310电连接,第二底层金属线440与第二导线320电连接。
在图4D所示步骤中,尽管由于底层焊垫420的面积较大,该底层焊垫420也会如天线一样收集环境中的电荷,但是由于底层焊垫420与天线结构410还未电连接,且保护二极管220已与第二导线320电连接,因此,底层焊垫420收集的电荷会直接经保护二极管220导走,不会传输至天线结构410,而所述天线结构410收集的电荷却不会被保护二极管220导走,确保该等离子体损伤检测结构可准确的检测天线效应的强弱。
继续参考图2,最后,在第三介质层上形成顶层介质层,并在顶层介质层中形成顶层图层,所述顶层图层包括顶层金属线510以及顶层焊垫520,所述顶层金属线510分别与第一导线310和第二导线320电连接,所述顶层焊垫520与底层焊垫420电连接,通过与半导体器件210电连接的顶层焊垫520和底层焊垫420,可检测半导体器件210是否被击穿,进而判断其周围的等离子体的浓度是否过大。
由于在最后一个步骤时,顶层焊垫520才与半导体器件210电连接,因此在形成第三图层时,底层焊垫420所采集的电荷不会影响天线结构410,并可确保天线结构410收集的电荷不会被保护二极管220导走;另外,在此步骤中,顶层焊垫520采集的电荷也可经由保护二极管220导走,确保等离子体损伤检测结构准确的检测天线效应的强弱。
第二实施例
请参考图5,其为本发明第二实施例提供的等离子体损伤检测结构的示意图,与本发明第一实施例不同的是,本发明第二实施例提供的等离子体损伤检测结构还包括覆盖所述第三介质层的中间介质层以及设置在所述中间介质层中的多个中间图层。
具体的说,其中每个中间图层包括中间层焊垫620、第一中间层金属线630和第二中间层金属线640,所述中间层焊垫620分别与底层焊垫420和顶层焊垫520电连接,所述第一中间层金属线630分别与第一底层金属线430和顶层金属线510电连接,所述第二中间层金属线640分别与第二底层金属线440和顶层金属线510电连接。
进一步的,所述中间层焊垫620通过焊垫插塞与底层焊垫420和顶层焊垫520电连接,所述第一中间层金属线630通过第一金属线插塞与第一底层金属线430和顶层金属线510电连接,所述第二中间层金属线640通过第二金属线插塞与第二底层金属线440和顶层金属线510电连接。
在本发明第二实施例中,所述中间图层的数量为两个,然而应当认识到,所述中间图层的数量也可以是一个、三个或更多个。
与本发明第一实施例不同的是,在本发明第二实施例所提供的等离子体损伤检测结构的制作方法中,在所述第三介质层上形成顶层介质层之前,还包括:在第三介质层上形成中间介质层,并在所述中间介质层中形成多个中间图层。
由于是在最后一个步骤完成后,顶层焊垫520才与半导体器件210电连接,因此形成底层焊垫420和各个中间层焊垫620时,底层焊垫420和各个中间层焊垫620采集的电荷无法传输至天线结构410,所述底层焊垫420和各个中间层焊垫620采集的电荷可直接由保护二极管220导走,并可确保天线结构410收集的电荷不会被保护二极管220导走,使得本发明第二实施例所提供的等离子体损伤检测结构准确的检测天线效应的强弱。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (2)
1.一种等离子体损伤检测结构的制作方法,包括:
提供半导体衬底;
在所述半导体衬底上形成第一介质层,并在所述第一介质层中形成第一图层,所述第一图层包括半导体器件以及保护二极管;
在所述第一介质层上形成第二介质层,并在所述第二介质层中形成第二图层,所述第二图层包括第一导线以及第二导线,所述第一导线与所述半导体器件电连接,所述第二导线与所述保护二极管电连接;
在所述第二介质层上形成第三介质层,并在所述第三介质层中形成第三图层,所述第三图层包括天线结构以及底层焊垫,所述天线结构与所述第一导线电连接,所述底层焊垫与所述第二导线电连接;
在所述第三介质层上形成顶层介质层,并在所述顶层介质层中形成顶层图层,所述顶层图层包括顶层金属线以及顶层焊垫,所述顶层金属线分别与所述第一导线和所述第二导线电连接,所述顶层焊垫与所述底层焊垫电连接。
2.如权利要求1所述的制作方法,其特征在于,在所述第三介质层上形成顶层介质层之前,还包括:在所述第三介质层上形成中间介质层,并在所述中间介质层中形成多个中间图层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201010102399 CN102142429B (zh) | 2010-01-28 | 2010-01-28 | 等离子体损伤检测结构及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201010102399 CN102142429B (zh) | 2010-01-28 | 2010-01-28 | 等离子体损伤检测结构及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102142429A CN102142429A (zh) | 2011-08-03 |
CN102142429B true CN102142429B (zh) | 2013-02-27 |
Family
ID=44409826
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201010102399 Active CN102142429B (zh) | 2010-01-28 | 2010-01-28 | 等离子体损伤检测结构及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102142429B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105355577A (zh) * | 2014-08-21 | 2016-02-24 | 中芯国际集成电路制造(上海)有限公司 | 等离子体损伤测试结构及其制作方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8872269B2 (en) * | 2011-12-12 | 2014-10-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Antenna cell design to prevent plasma induced gate dielectric damage in semiconductor integrated circuits |
CN103779331B (zh) * | 2012-10-25 | 2016-09-07 | 中芯国际集成电路制造(上海)有限公司 | 等离子体引入损伤检测结构及制作方法 |
CN113497002B (zh) * | 2020-04-07 | 2024-02-06 | 长鑫存储技术有限公司 | Pid测试结构及半导体测试结构 |
CN113437047B (zh) * | 2021-06-21 | 2022-07-12 | 长江存储科技有限责任公司 | 半导体器件的测试结构及其制作方法以及存储器 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6303414B1 (en) * | 2000-07-12 | 2001-10-16 | Chartered Semiconductor Manufacturing Ltd. | Method of forming PID protection diode for SOI wafer |
CN101197300A (zh) * | 2007-12-25 | 2008-06-11 | 上海宏力半导体制造有限公司 | 集成电路生产过程中ppid的监控方法 |
CN101577266A (zh) * | 2008-05-08 | 2009-11-11 | 台湾积体电路制造股份有限公司 | 监视半导体晶片加工时等离子体引起的损伤 |
US7646643B1 (en) * | 2008-01-07 | 2010-01-12 | Lattice Semiconductor Corporation | Process charging monitor for nonvolatile memory |
CN102034816A (zh) * | 2009-09-29 | 2011-04-27 | 中芯国际集成电路制造(上海)有限公司 | 等离子体引入损伤测试装置及制作测试装置的方法 |
-
2010
- 2010-01-28 CN CN 201010102399 patent/CN102142429B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6303414B1 (en) * | 2000-07-12 | 2001-10-16 | Chartered Semiconductor Manufacturing Ltd. | Method of forming PID protection diode for SOI wafer |
CN101197300A (zh) * | 2007-12-25 | 2008-06-11 | 上海宏力半导体制造有限公司 | 集成电路生产过程中ppid的监控方法 |
US7646643B1 (en) * | 2008-01-07 | 2010-01-12 | Lattice Semiconductor Corporation | Process charging monitor for nonvolatile memory |
CN101577266A (zh) * | 2008-05-08 | 2009-11-11 | 台湾积体电路制造股份有限公司 | 监视半导体晶片加工时等离子体引起的损伤 |
CN102034816A (zh) * | 2009-09-29 | 2011-04-27 | 中芯国际集成电路制造(上海)有限公司 | 等离子体引入损伤测试装置及制作测试装置的方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105355577A (zh) * | 2014-08-21 | 2016-02-24 | 中芯国际集成电路制造(上海)有限公司 | 等离子体损伤测试结构及其制作方法 |
CN105355577B (zh) * | 2014-08-21 | 2019-01-08 | 中芯国际集成电路制造(上海)有限公司 | 等离子体损伤测试结构及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102142429A (zh) | 2011-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102142429B (zh) | 等离子体损伤检测结构及其制作方法 | |
CN102194794B (zh) | 等离子体损伤检测结构、其检测方法及其形成方法 | |
CN102208410B (zh) | 半导体装置 | |
CN102157496A (zh) | 接触孔测试装置和有源区接触孔对栅极的漏电流测试方法 | |
CN103543365B (zh) | 互连结构最小间距的测试结构及测试方法 | |
JP4267297B2 (ja) | 電荷検出半導体素子、電荷検出半導体素子および基準半導体素子を有するシステム、ウェハー、ウェハーの使用、およびウェハー帯電の定性的および定量的な測定方法 | |
CN103887283B (zh) | 多晶硅残留监测结构 | |
CN101916777A (zh) | 横向扩散金属氧化物晶体管及静电保护架构 | |
US7271408B2 (en) | Semiconductor device test patterns and related methods for precisely measuring leakage currents in semiconductor cell transistors | |
CN103811467A (zh) | 电迁移测试结构及测试方法 | |
CN105990357B (zh) | 半导体器件及制备方法、半导体器件的测试结构及方法 | |
CN103400749A (zh) | Mim电容器件失效分析方法 | |
CN105185776A (zh) | 天线效应放电回路及其制造方法 | |
CN103400824B (zh) | 检测件和晶圆 | |
CN102768988B (zh) | 一种有效判定铜扩散阻挡层阻挡能力的方法 | |
US8278759B2 (en) | Structures for measuring misalignment of patterns | |
CN103872018B (zh) | 一种mos晶体管阵列栅氧化层完整性测试结构 | |
CN204289434U (zh) | Mim电容测试结构及mim电容参考测试结构 | |
CN101752345A (zh) | 半导体器件p2id和sm的测试结构 | |
CN203481225U (zh) | 监测漏电的结构 | |
CN104425605B (zh) | 检测结构及其形成方法、检测方法 | |
CN104425455B (zh) | 浅沟槽隔离结构边沟问题的测试结构和方法 | |
CN102891106A (zh) | 薄膜晶体管阵列制作方法 | |
CN109037195A (zh) | 半导体结构及其形成方法 | |
CN103632966A (zh) | Mos晶体管的形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |