CN103137510B - 一种监控金属层过刻蚀的方法及监控模块 - Google Patents
一种监控金属层过刻蚀的方法及监控模块 Download PDFInfo
- Publication number
- CN103137510B CN103137510B CN201110373594.7A CN201110373594A CN103137510B CN 103137510 B CN103137510 B CN 103137510B CN 201110373594 A CN201110373594 A CN 201110373594A CN 103137510 B CN103137510 B CN 103137510B
- Authority
- CN
- China
- Prior art keywords
- metal level
- chip module
- module
- dielectric layer
- polycrystalline bar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明公开了一种监控金属层过刻蚀的方法及监控模块,以提高对晶圆上各组芯片模块的金属层过刻蚀情况进行监控的准确性,从而提高确定芯片模块异常的准确性与有效性。监控金属层过刻蚀的方法为:将晶圆上同时曝光的芯片模块划分到一组芯片模块中,以得到多组芯片模块;每组芯片模块包含只少两个芯片模块;针对每组芯片模块设置有至少一个监控模块,其中所述监控模块设置在该组芯片模块包含的芯片模块之间的划片道中;针对每组芯片模块,对所述每组芯片模块中的监控模块的电性能进行测试,根据测试结果确定所述每组芯片模块的金属层过刻蚀量。
Description
技术领域
本发明涉及芯片制作领域,尤其涉及一种监控金属层过刻蚀的方法及监控模块。
背景技术
目前,为进一步判断芯片模块的金属层刻蚀的图形是否合格,还设置了两种监控图形(即PCM),具体如下:
结构1、如图1A所示,为间距性(即Spacing)结构,用以监控需要保留的金属条之间是否发生连条的现象;PAD-1相连的金属条Metal-A应该与PAD-2相连的金属条Metal-B是断开的,如果对芯片模块的金属层刻蚀不准确,则可能会导致金属条Metal-A(图1A中白色部分的金属条)和金属条Metal-B(图1A中黑色部分的金属条)连接在一块,从而可能会导致电路发生短路。
结构2、如图1B所示,为连续性(即Continuity)结构,用于监控连续性的金属条是否发生断条的现象,PAD-1的部分金属条需要与PAD-2的部分金属条连接,若对芯片模块的金属层刻蚀不准确将可能会导致金属条断条的现象。
上述两种结构是比较典型的结构,能够很好的检测金属条连条或断条的情况;由于金属层过刻蚀的时间不合适以及均匀性差等因素将可能造成晶圆中心失效,如图2所示;因此,通常情况下确定金属刻蚀的最佳工艺条件时会进行刻蚀条件拉偏。
目前,在制作芯片的过程中,需要将多个芯片图形(即用于制作芯片的有效图形)曝光在同一晶圆上,如图3所示,并在该晶圆上对多个芯片图形进行层间介质层沉积、层间介质层刻蚀、金属层沉积、金属层刻蚀等相关的处理后得到多个芯片模块;在晶圆上对多个芯片模块进行金属层刻蚀时,可能会由于控制不当而导致金属层过刻蚀,从而将设置在金属层下面的氧化层部分被刻蚀掉;如果氧化层被刻蚀的量较少则不会影响芯片的正常使用,但是当氧化层被刻蚀的量较多时则可能会导致芯片报废。为避免不良芯片流入市场,现有技术中,在对晶圆上的芯片模块进行金属层刻蚀之后,通过测量某一个芯片模块的氧化层的厚度来确定整个晶圆的所有芯片模块的金属层刻蚀的刻蚀量;但是,晶圆上不同组的芯片模块的刻蚀速率可能不同,因此,对各组的芯片模块进行金属层刻蚀的刻蚀量也不同;如果仅根据某一芯片模块的氧化层厚度来确定整个晶圆的所有芯片模块的金属层蚀刻蚀量则会存在以偏概全的问题,确定芯片模块的金属层过刻蚀量不准确。
发明内容
本发明实施例提供一种监控金属层过刻蚀的方法及监控模块,以提高对晶圆上各组芯片模块的金属层过刻蚀情况进行监控的准确性,从而提高确定芯片模块异常的准确性与有效性。
一种监控金属层过刻蚀的方法,包括:
将晶圆上同时曝光的芯片模块划分到一组芯片模块中,以得到多组芯片模块;每组芯片模块包含至少两个芯片模块;
针对每组芯片模块设置有至少一个监控模块,其中所述监控模块设置在该组芯片模块包含的芯片模块之间的划片道中;
针对每组芯片模块,对所述每组芯片模块对应的监控模块的电性能进行测试,根据测试结果确定所述每组芯片模块的金属层过刻蚀量。
较佳地,监控模块通过以下步骤得到:
在划片道的硅衬底上设置多晶条;
在所述硅衬底上形成层间介质层,所述层间介质层覆盖所述硅衬底和所述多晶条;
对所述层间介质层进行刻蚀,以刻蚀掉覆盖在所述多晶条上的层间介质层;
在所述层间介质层上沉积金属层,所述金属层覆盖所述多晶条和所述层间介质层;
对所述金属层进行刻蚀,以蚀刻掉覆盖在所述多晶条上的金属层。
较佳地,在所述硅衬底上形成层间介质之前,还包括:
在所述多晶条中光刻注入轻掺杂漏LDD、N型重掺杂NPLUS和P型重掺杂PPLUS。
较佳地,对所述每组芯片模块对应的监控模块的电性能进行测试,根据测试结果确定所述每组芯片模块的金属层过刻蚀量,具体包括:
测量所述监控模块中进行金属刻蚀之后的多晶条的第一电阻值;
根据所述第一电阻值与未进行金属刻蚀之前的所述多晶条的第二电阻值,确定出所述监控模块对应的金属层过刻蚀量;
根据所述监控模块的金属层过刻蚀量确定出所述每组芯片模块的金属层过刻蚀量。
较佳地,上述方法还包括:当所述每组芯片模块的金属层过刻蚀量大于设置的刻蚀量阈值时,确定对所述每组芯片模块进行金属刻蚀发生异常,否则确定正常。
本发明实施例,还提供一种制作用于监控芯片模块金属层过刻蚀的监控模块的方法,包括:
在晶圆的划片道的硅衬底上设置多晶条;
在所述硅衬底上形成层间介质层,所述层间介质层覆盖所述硅衬底和所述多晶条;
对所述层间介质层进行刻蚀,以刻蚀掉覆盖在所述多晶条上的层间介质层;
在所述层间介质层上沉积金属层,所述金属层覆盖所述多晶条和所述层间介质层;
对所述金属层进行刻蚀,以蚀刻掉覆盖在所述多晶条上的金属层。
较佳地,在所述硅衬底上形成层间介质之前,还包括:
在所述多晶条中光刻注入轻掺杂漏LDD、N型重掺杂NPLUS和P型重掺杂PPLUS。
本发明实施例还提供一种用于监控芯片模块金属层过刻蚀的监控模块,包括:
设置有多晶条的硅衬底,所述硅衬底为晶圆上的划片道对应的硅衬底;
设置在所述硅衬底上的层间介质层,所述层间介质层覆盖在所述硅衬底上没有设置多晶条的区域且不覆盖所述多晶条;
设置在所述层间介质上的金属层,所述金属层不覆盖所述多晶条。
较佳地,所述多晶条中光刻注入有轻掺杂漏LDD、N型重掺杂NPLUS和P型重掺杂PPLUS。
本发明实施例中,针对晶圆上的每组芯片模块设置有监控模块,并通过对监控模块的电性能进行测试来确定该组芯片模块的金属刻蚀量,从而可以确定对该组芯片模块的金属层进行刻蚀的是否异常;从而克服现有技术中采用以偏概全的方式来得到整个晶圆上的所有芯片模块的金属层过刻蚀量而存在测量准确性较差的问题;因此,采用本发明技术方案,能够针对晶圆上的每组芯片模块设置监控模块,并通过该监控模块的金属层过刻蚀量来确定该组芯片模块的金属层过刻蚀量,提高了测量晶圆上的芯片模块的金属层过刻蚀量的准确性。
附图说明
图1A为现有技术中用于检测金属条是否连条的监控图形;
图1B为现有技术中用于检测金属条是否断条的就监控图形;
图2为现有技术中金属层过刻蚀导致晶圆报废的结构图;
图3为现有技术中在晶圆上设置有多个芯片图形的结构示意图;
图4为本发明实施例中监控金属层过刻蚀的方法流程图;
图5为本发明实施例中在晶圆上设置多组芯片模块和监控模块的结构示意图;
图6A为本发明实施例中生成监控模块的方法流程图之一;
图6B为本发明实施例中生成监控模块的方法流程图之二;
图7A为本发明实施例中在硅衬底上设置多晶条的结构示意图;
图7B为本发明实施例中在硅衬底上生成层间介质层的结构示意图;
图7C为本发明实施例中对层间介质层进行刻蚀后的结构示意图;
图7D为本发明实施例中在层间介质层上生成金属层的结构示意图;
图7E为本发明实施例中对金属层进行刻蚀之后得到的监控模块的结构示意图之一;
图7F为本发明实施例中对金属层进行刻蚀之后得到的监控模块的结构示意图之二;
图7G为本发明实施例中对金属层进行刻蚀之后得到的监控模块的结构示意图之三;
图8为本发明实施例中监控模块的俯视图。
具体实施方式
本发明实施例提供一种监控金属层过刻蚀的方法及监控模块,以提高对晶圆上各组芯片模块的金属层过刻蚀情况进行监控的准确性,从而提高确定芯片模块异常的准确性与有效性。监控金属层过刻蚀的方法,包括:将晶圆上同时曝光的芯片模块划分到一组芯片模块中,以得到多组芯片模块;每组芯片模块包含至少两个芯片模块;针对每组芯片模块设置有至少一个监控模块,其中所述监控模块设置在该组芯片模块包含的芯片模块之间的划片道中;针对每组芯片模块,对所述每组芯片模块中的监控模块的电性能进行测试,根据测试结果确定所述每组芯片模块的金属层过刻蚀量。
下面结合附图对本发明技术方案进行详细描述。
参见图4,为本发明实施例中监控金属层过刻蚀的方法流程图,该方法包括:
步骤401、将晶圆上同时曝光的芯片模块划分到一组芯片模块中,以得到多组芯片模块;每组芯片模块包含至少两个芯片模块。
步骤402、针对每组芯片模块设置有至少一个监控模块,其中所述监控模块设置在该组芯片模块包含的芯片模块之间的划片道中。如图5所示,针对每组芯片模块设置一个监控模块。
步骤403、针对每组芯片模块,对所述每组芯片模块对应的监控模块的电性能进行测试,根据测试结果确定所述每组芯片模块的金属层过刻蚀量。
本发明实施例中,监控模块可通过如图6A所示的方法流程得到:
步骤601、在划片道的硅衬底61上设置至少一个多晶条62;该硅衬底61上还设置有场氧化层63,如图7A所示。
步骤602、在所述硅衬底61上形成层间介质层64,所述层间介质层64覆盖所述硅衬底61和所述多晶条62上,如图7B所示。
步骤603、对所述层间介质层64进行刻蚀,以刻蚀掉覆盖在多晶条62上的层间介质层,如图7C所示。
步骤604、在所述层间介质层64上沉积金属层65,所述金属层65覆盖所述多晶条62和所述层间介质层64,如图7D所示。
步骤605、对所述金属层65进行刻蚀,以蚀刻掉覆盖在所述多晶条62上的金属层,如图7E或图7F或图7G所示,其中:图7E为刚好将覆盖在多晶条62上的金属层刻蚀掉,即对监控模块的金属层过刻蚀量为0;图7F为将覆盖在多晶条62上的金属层刻蚀掉之外,还对多晶条62进行了轻微的刻蚀;图7G为将覆盖在多晶条62上的金属层刻蚀掉之外,还对多晶条62进行了较为严重的刻蚀。
较佳地,上述方法流程中,在所述步骤601与步骤602之间,还包括步骤601’,如图6B所示:
步骤601’、通过光刻注入方式,在多晶条62中注入一定浓度的LDD(即轻掺杂漏)、NPLUS(即N型重掺杂)和PPLUS(即P型重掺杂)。
前述步骤403中,对所述每组芯片模块对应的监控模块的电性能进行测试,根据测试结果确定所述每组芯片模块的金属层过刻蚀量,具体包括:
测量所述监控模块中进行金属刻蚀之后的多晶条的第一电阻值;
根据所述第一电阻值与未进行金属刻蚀之前的所述多晶条的第二电阻值,确定出所述监控模块对应的金属层过刻蚀量;
根据所述监控模块的金属层过刻蚀量确定出所述每组芯片模块的金属层过刻蚀量。
当确定出每组芯片模块的金属层过刻蚀量大于设置的刻蚀量阈值时,确定对所述每组芯片模块进行金属刻蚀发生异常,否则确定正常。
一般情况下,监控模块对应的金属层过刻蚀量与其对应的一组芯片模块的金属层过刻蚀量一致。
多晶条的电阻值与该多晶条的长度、横截面积和掺杂浓度有关;由于多晶条的长度、掺杂浓度已知,因此,在得到该多晶条的电阻值之后即可得到多晶条的横截面积,从而可以得到多晶条被刻蚀掉的量,从而得到监控模块的金属层过刻蚀量。
本发明实施例中,设置的监控模块的结构可如图7E所示。
本发明实施例中,监控模块的俯视图可如图8所示,包括压焊块PAD-1和压焊块PAD-2,其中,连接压焊块PAD-1与压焊块PAD-2的区域为监控模块的主电路区域,该主电路区域的剖面图即可如图7E所示。压焊块PAD-1、压焊块PAD-2分别通过层间介质上的孔与多晶条相连;压焊块PAD-1、压焊块PAD-2之间的电流通过监控模块主电路区域的多晶条,该主电路区域多晶条的厚度受该主电路区域的金属刻蚀的过刻蚀量有关。
较佳地,为了更好的监控晶圆上不同区域、不同疏密金属线条的过刻蚀情况,所述监控模块的压焊块PAD-1与压焊块PAD-2之间的金属线条可设置为如图1B所示的图形,但并不仅限于图1B所示的图形。
本发明实施例中,针对晶圆上的每组芯片模块设置有监控模块,并通过对监控模块的电性能进行测试来确定该组芯片模块的金属刻蚀量,从而可以确定对该组芯片模块的金属层进行刻蚀的是否异常;从而克服现有技术中采用以偏概全的方式来测量整个晶圆上的所有芯片模块的金属层过刻蚀量而存在测量准确性较差的问题;因此,采用本发明技术方案,能够针对晶圆上的每组芯片模块设置监控模块,并通过检测该监控模块中的多晶条的电阻值的变化来确定出该组芯片模块的金属层过刻蚀量,从而提高了测量晶圆上的芯片模块的金属层过刻蚀量的准确性。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若对本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (8)
1.一种监控金属层过刻蚀的方法,其特征在于,包括:
将晶圆上同时曝光的芯片模块划分到一组芯片模块中,以得到多组芯片模块;每组芯片模块包含至少两个芯片模块;
针对每组芯片模块设置有至少一个监控模块,其中所述监控模块设置在该组芯片模块包含的芯片模块之间的划片道中;
针对每组芯片模块,对所述每组芯片模块对应的监控模块的电性能进行测试,根据测试结果确定所述每组芯片模块的金属层过刻蚀量;
监控模块通过以下步骤得到:
在划片道的硅衬底上设置多晶条;
在所述硅衬底上形成层间介质层,所述层间介质层覆盖所述硅衬底和所述多晶条;
对所述层间介质层进行刻蚀,以刻蚀掉覆盖在所述多晶条上的层间介质层;
在所述层间介质层上沉积金属层,所述金属层覆盖所述多晶条和所述层间介质层;
对所述金属层进行刻蚀,以蚀刻掉覆盖在所述多晶条上的金属层。
2.如权利要求1所述的方法,其特征在于,在所述硅衬底上形成层间介质之前,还包括:
在所述多晶条中光刻注入轻掺杂漏LDD、N型重掺杂NPLUS和P型重掺杂PPLUS。
3.如权利要求1所述的方法,其特征在于,对所述每组芯片模块对应的监控模块的电性能进行测试,根据测试结果确定所述每组芯片模块的金属层过刻蚀量,具体包括:
测量所述监控模块中进行金属刻蚀之后的多晶条的第一电阻值;
根据所述第一电阻值与未进行金属刻蚀之前的所述多晶条的第二电阻值,确定出所述监控模块对应的金属层过刻蚀量;
根据所述监控模块的金属层过刻蚀量确定出所述每组芯片模块的金属层过刻蚀量。
4.如权利要求1所述的方法,其特征在于,还包括:
当所述每组芯片模块的金属层过刻蚀量大于设置的刻蚀量阈值时,确定对所述每组芯片模块进行金属刻蚀发生异常,否则确定正常。
5.一种制作用于监控芯片模块金属层过刻蚀的监控模块的方法,其特征在于,包括:
在晶圆的划片道的硅衬底上设置多晶条;
在所述硅衬底上形成层间介质层,所述层间介质层覆盖所述硅衬底和所述多晶条;
对所述层间介质层进行刻蚀,以刻蚀掉覆盖在所述多晶条上的层间介质层;
在所述层间介质层上沉积金属层,所述金属层覆盖所述多晶条和所述层间介质层;
对所述金属层进行刻蚀,以蚀刻掉覆盖在所述多晶条上的金属层。
6.如权利要求5所述的方法,其特征在于,在所述硅衬底上形成层间介质之前,还包括:
在所述多晶条中光刻注入轻掺杂漏LDD、N型重掺杂NPLUS和P型重掺杂PPLUS。
7.一种用于监控芯片模块金属层过刻蚀的监控模块,其特征在于,包括:
设置有多晶条的硅衬底,所述硅衬底为晶圆上的划片道对应的硅衬底;
设置在所述硅衬底上的层间介质层,所述层间介质层覆盖在所述硅衬底上没有设置多晶条的区域且不覆盖所述多晶条;
设置在所述层间介质上的金属层,所述金属层不覆盖所述多晶条。
8.如权利要求7所述的监控模块,其特征在于,所述多晶条中光刻注入有轻掺杂漏LDD、N型重掺杂NPLUS和P型重掺杂PPLUS。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110373594.7A CN103137510B (zh) | 2011-11-22 | 2011-11-22 | 一种监控金属层过刻蚀的方法及监控模块 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110373594.7A CN103137510B (zh) | 2011-11-22 | 2011-11-22 | 一种监控金属层过刻蚀的方法及监控模块 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103137510A CN103137510A (zh) | 2013-06-05 |
CN103137510B true CN103137510B (zh) | 2015-10-14 |
Family
ID=48497152
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110373594.7A Active CN103137510B (zh) | 2011-11-22 | 2011-11-22 | 一种监控金属层过刻蚀的方法及监控模块 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103137510B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103395741B (zh) * | 2013-07-31 | 2016-06-01 | 杭州士兰微电子股份有限公司 | 微机电工艺监控结构和监控方法 |
CN111276415B (zh) * | 2020-02-18 | 2023-11-07 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6770496B2 (en) * | 2002-04-19 | 2004-08-03 | Hitachi, Ltd. | Method of testing electronic devices |
CN102097285A (zh) * | 2009-12-15 | 2011-06-15 | 中芯国际集成电路制造(上海)有限公司 | 对超厚金属沟槽边缘的过刻蚀深度进行监测的方法 |
CN102110586A (zh) * | 2009-12-24 | 2011-06-29 | 中芯国际集成电路制造(上海)有限公司 | 监测半导体衬底中硅损伤的方法 |
-
2011
- 2011-11-22 CN CN201110373594.7A patent/CN103137510B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6770496B2 (en) * | 2002-04-19 | 2004-08-03 | Hitachi, Ltd. | Method of testing electronic devices |
CN102097285A (zh) * | 2009-12-15 | 2011-06-15 | 中芯国际集成电路制造(上海)有限公司 | 对超厚金属沟槽边缘的过刻蚀深度进行监测的方法 |
CN102110586A (zh) * | 2009-12-24 | 2011-06-29 | 中芯国际集成电路制造(上海)有限公司 | 监测半导体衬底中硅损伤的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103137510A (zh) | 2013-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102944196B (zh) | 一种检测半导体圆形接触孔圆度的方法 | |
CN103163442B (zh) | 一种晶圆测试方法 | |
CN101197348B (zh) | 多用途多晶硅边缘测试结构 | |
CN101275994B (zh) | 监测探针卡状态的方法 | |
CN110957329B (zh) | 显示模组及显示模组的制作方法 | |
CN103137510B (zh) | 一种监控金属层过刻蚀的方法及监控模块 | |
CN101368990A (zh) | 一种消除探针针迹偏移的方法 | |
CN103336239A (zh) | 晶圆测试的方法 | |
CN103346142A (zh) | 测试键结构及监测刻蚀工艺中接触孔刻蚀量的方法 | |
CN101197300B (zh) | 集成电路生产过程中ppid的监控方法 | |
CN101750563B (zh) | 半导体器件中通孔或接触孔短路检测结构 | |
CN216671640U (zh) | 内置温度检测模块的igbt | |
CN201022075Y (zh) | 电子迁移率测试结构 | |
US6989682B1 (en) | Test key on a wafer | |
CN212540578U (zh) | 一种测试结构 | |
JP2007150007A (ja) | 半導体装置の評価方法および半導体装置の製造方法 | |
US7474114B2 (en) | System and method for characterizing silicon wafers | |
CN101969036A (zh) | 提高监测晶片利用率的方法 | |
CN102768988A (zh) | 一种有效判定铜扩散阻挡层阻挡能力的方法 | |
CN106653633A (zh) | 一种检测探针排异常的电池片及其用于检测的操作方法 | |
CN101667550B (zh) | 栅结构上金属层的监控方法 | |
CN104218026A (zh) | 半导体检测结构及检测方法 | |
CN203895444U (zh) | 一种接触孔搭桥测试结构 | |
CN204577423U (zh) | 失效检测结构 | |
KR100607766B1 (ko) | 반도체 검사용 프로브 카드의 프로브 니들 구조 및 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20220719 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 9 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |