CN101740549B - 精确评估栅氧可靠性能的测试结构及测试方法 - Google Patents

精确评估栅氧可靠性能的测试结构及测试方法 Download PDF

Info

Publication number
CN101740549B
CN101740549B CN 200810043988 CN200810043988A CN101740549B CN 101740549 B CN101740549 B CN 101740549B CN 200810043988 CN200810043988 CN 200810043988 CN 200810043988 A CN200810043988 A CN 200810043988A CN 101740549 B CN101740549 B CN 101740549B
Authority
CN
China
Prior art keywords
gate oxide
polysilicon fuse
test
grid
mos structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200810043988
Other languages
English (en)
Other versions
CN101740549A (zh
Inventor
刘玉伟
张会锐
卜皎
曹刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN 200810043988 priority Critical patent/CN101740549B/zh
Publication of CN101740549A publication Critical patent/CN101740549A/zh
Application granted granted Critical
Publication of CN101740549B publication Critical patent/CN101740549B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种精确评估栅氧可靠性能的测试结构,包括MOS结构,MOS结构的栅氧化层上并联有多晶硅熔丝。所述MOS结构是N型晶体管、P型晶体管或栅氧电容。本发明在栅氧化层并联一个可熔断的多晶硅熔丝,该多晶硅熔丝在测试前包括工艺过程中能够将等离子体以及静电等可能的损伤引导走;在进行测试的过程中,将多晶硅熔丝熔断掉,则可以针对界面态缺陷及可动离子等方面进行电荷泵和CV等相关定量测试分析,能够精确评估栅氧化层的可靠性能。本发明还公开了精确评估栅氧可靠性能的测试方法。

Description

精确评估栅氧可靠性能的测试结构及测试方法
技术领域
本发明涉及一种集成电路测试结构,具体涉及一种精确评估栅氧可靠性能的测试结构,本发明还涉及精确评估栅氧可靠性能的测试方法。 
背景技术
随着超大规模集成电路(ULSI)晶体管集成度的迅速提高,有关栅氧可靠性能逐渐成为最为重要的课题之一。栅氧的可靠特性直接影响晶体管使用过程中的栅漏电、饱和/线形电流阈值电压、跨导等关键参数。栅氧化层的界面态和缺陷将影响器件的长期使用。因此,非常需要对晶体管该方面进行准确地测试与评估。 
在传统的测试方法中,在进行界面态缺陷、可动离子等相关的精确定量分析的过程中,栅氧化层很容易受到后端等离子体、静电损伤等原因的干扰,测试出的数据会失真,从而得不到工艺的基准的数据。为了保护栅氧化层不受干扰,保证测试数据的准确性,测试过程中在栅氧化层上并联有保护二极管1,如图1所示。但是因为并联二极管的限制,不能进行测评界面态缺陷、可动离子等的精确定量分析测试,对工艺的开发造成很大限制。 
发明内容
本发明所要解决的技术问题是提供一种精确评估栅氧可靠性能的测试结构,它可以精确评估前端制程中栅氧化层的可靠性能。
为解决上述技术问题,本发明精确评估栅氧可靠性能的测试结构的技术解决方案为: 
包括MOS结构,MOS结构的栅氧化层上并联有多晶硅熔丝。 
所述MOS结构可以是N型晶体管;N型晶体管的测试端子为四个,分别为源端、漏端、栅端、P型阱端;所述多晶硅熔丝的一端与栅端共用,另外一端与P型阱端共用。 
所述MOS结构也可以是P型晶体管;P型晶体管的测试端子为五个,分别为源端、漏端、栅端、N型阱端、P型阱端;多晶硅熔丝的一端为栅端,另外一端为P型阱端。 
所述MOS结构还可以是栅氧电容,栅氧电容的栅氧化层上并联所述多晶硅熔丝;所述多晶硅熔丝的一端连接栅端,另外一端连接P型阱端。 
本发明还提供了一种精确评估栅氧可靠性能的测试方法,其技术方案为:采用以下步骤进行测试: 
第一步,在MOS结构的栅氧化层上并联多晶硅熔丝,所述多晶硅熔丝的一端连接所述栅氧化层,多晶硅熔丝的另一端连接P型有源区,所述P型有源区被P型阱所环抱; 
第二步,将所述多晶硅熔丝烧断,对所述栅氧化层进行可靠性能的定量测试。 
本发明可以达到的技术效果是: 
本发明在栅氧化层并联一个可熔断的多晶硅熔丝(Poly Fuse),该多晶硅熔丝在测试前包括工艺过程中能够将等离子体以及静电等可能的损伤引导走;在进行测试的过程中,将多晶硅熔丝熔断掉,则可以针对界面态缺陷及可动离子等方面进行电荷泵(charge pumping)和CV等相关定量测试分析,能够精确评估栅氧化层的可靠性能。 
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明: 
图1是现有技术栅氧化层上并联有保护二极管的结构示意图; 
图2是本发明栅氧化层上并联多晶硅熔丝的剖面图; 
图3是本发明测试NMOSFET的结构示意图; 
图4是本发明测试PMOSFET的结构示意图; 
图5是本发明测试NMOS Bulk Cap型栅氧电容的结构示意图; 
图6是本发明测试NMOS PE Cap型栅氧电容的结构示意图; 
图7是本发明测试NMOS SE Cap型栅氧电容的结构示意图。 
图中,1-保护二极管,2-源端,3-漏端,4-栅端,5-P型阱端,6-N型阱端,10-多晶硅熔丝,51-P型有源区,52-P型衬底,7-浅沟槽绝缘层,A-熔断点。 
具体实施方式
本发明精确评估栅氧可靠性能的测试结构,包括MOS结构,MOS结构的栅氧化层上并联有多晶硅熔丝10。 
由于工艺过程中的等离子体是造成栅氧化层损伤的主要原因,本发明在栅氧化层上并联有可熔断的多晶硅熔丝10,多晶硅熔丝10能在测试之前的工艺制作等过程中将这些等离子体导到硅衬底上面,起到保护测试对象栅氧化层的作用,可以得到一个前端制程的鲜损伤(fresh)的栅氧化膜。
本发明的栅氧化层可以是较小面积的晶体管(MOSFET)构成,也可以是大面积的不同种类的栅氧电容。当多晶硅熔丝10连接晶体管时,能够进行晶体管栅氧化层特性和对晶体管电特性的评估。当栅氧化层是大面积的栅氧电容时,可以进行不同类型的氧化膜的特性评估。 
如图3所示,MOS结构可以是N型晶体管;N型晶体管的测试端子为四个,N型晶体管的测试端子为四个,分别为源端2、漏端3、栅端4、P型阱端5;多晶硅熔丝10的一端与栅端4共用,另外一端与P型阱端5共用。 
如图4所示,MOS结构也可以是P型晶体管;P型晶体管的测试端子为五个,分别为源端2、漏端3、栅端4、N型阱端6、P型阱端5;多晶硅熔丝10的一端为栅端4,另外一端为P型阱端5。 
如图5、图6、图7所示,MOS结构还可以是栅氧电容;当多晶硅熔丝10连接大面积栅氧电容时,多晶硅熔丝10的一端连接栅端4,另外一端连接P型阱端5。 
图5为多晶硅熔丝10连接NMOS Bulk Cap(NMOSFET Bulk capacitor)型栅氧电容,即N型场效应晶体管的栅氧化层的大面积形状的电容结构。 
图6为多晶硅熔丝10连接NMOS PE Cap(NMOSFET Poly Edge capacitor)型栅氧电容,即N型场效应晶体管的栅氧化层的多晶硅栅边沿形状的电容结构。 
图7为多晶硅熔丝10连接NMOS SE Cap(NMOSFET Shallow TrenchIsolation Edge capacitor)型栅氧电容的结构示意图,即N型场效应晶 体管的栅氧化层的浅槽隔离工艺边沿形状的电容结构。 
本发明精确评估栅氧可靠性能的测试方法,采用以下步骤进行测试: 
1、如图2所示,在栅氧化层上并联有一个可熔断的掺杂多晶硅条(以下简称多晶硅熔丝Poly Fuse)10,多晶硅熔丝10的一端连接栅氧化层(图2中未示出),多晶硅熔丝10的另一端通过接触孔直接连接P型有源区51,该P型有源区51被P型衬底52上的P型阱5所环抱。P型阱5被浅沟槽绝缘层7所环抱。 
2、将多晶硅熔丝10的A点烧断,针对该栅氧化层进行电荷泵(ChargePumping)、电容电压特性(C-V)测试,精确评估和测试界面态缺陷、可动离子等相关特性的可靠性的定量分析测试。 
若工艺有金属硅化层(silicide),由于多晶硅熔丝10会阻挡该硅化物的生成,应使金属硅化层避开多晶硅熔丝10的位置,工艺最后一次的钝化层开口位置涵盖多晶硅熔丝10上面的钝化层。 
本发明通过多晶硅熔丝10的使用,可以得到前端工艺制作过程未受损伤的栅氧化层,从而能够对其进行相关定量测试分析。

Claims (2)

1.一种精确评估栅氧可靠性能的测试结构,其特征在于:包括MOS结构,MOS结构的栅氧化层上并联有多晶硅熔丝;所述MOS结构是N型晶体管;N型晶体管的测试端子为四个,分别为源端、漏端、栅端、P型阱端;所述多晶硅熔丝的一端与栅端共用,另外一端与P型阱端共用;或者
所述MOS结构是P型晶体管;P型晶体管的测试端子为五个,分别为源端、漏端、栅端、N型阱端、P型阱端;所述多晶硅熔丝的一端为栅端,另外一端为P型阱端;或者
所述MOS结构是栅氧电容,栅氧电容的栅氧化层上并联所述多晶硅熔丝;所述多晶硅熔丝的一端连接栅端,另外一端连接P型阱端。
2.一种精确评估栅氧可靠性能的测试方法,其特征在于:采用以下步骤进行测试:
第一步,在MOS结构的栅氧化层上并联多晶硅熔丝,所述多晶硅熔丝的一端连接所述栅氧化层,多晶硅熔丝的另一端连接P型有源区,所述P型有源区被P型阱所环抱;
第二步,将所述多晶硅熔丝烧断,对所述栅氧化层进行可靠性能的定量测试。 
CN 200810043988 2008-11-24 2008-11-24 精确评估栅氧可靠性能的测试结构及测试方法 Active CN101740549B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200810043988 CN101740549B (zh) 2008-11-24 2008-11-24 精确评估栅氧可靠性能的测试结构及测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200810043988 CN101740549B (zh) 2008-11-24 2008-11-24 精确评估栅氧可靠性能的测试结构及测试方法

Publications (2)

Publication Number Publication Date
CN101740549A CN101740549A (zh) 2010-06-16
CN101740549B true CN101740549B (zh) 2012-08-01

Family

ID=42463758

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200810043988 Active CN101740549B (zh) 2008-11-24 2008-11-24 精确评估栅氧可靠性能的测试结构及测试方法

Country Status (1)

Country Link
CN (1) CN101740549B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10103060B2 (en) 2015-06-18 2018-10-16 Globalfoundries Inc. Test structures for dielectric reliability evaluations

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8598679B2 (en) * 2010-11-30 2013-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked and tunable power fuse
CN102169869B (zh) * 2011-02-01 2012-10-10 北京大学 用于检测mos器件晶向相关性的可靠性测试结构及方法
CN102446783A (zh) * 2011-09-08 2012-05-09 上海华力微电子有限公司 一种用于监测离子注入剂量的方法
CN103094144B (zh) * 2011-10-31 2015-11-25 无锡华润上华科技有限公司 一种用于预估mos管的阈值电压的方法
CN102522386B (zh) * 2011-12-02 2014-06-11 北京大学 栅氧化层界面陷阱密度测试结构及测试方法
CN103367193B (zh) * 2013-07-24 2015-10-07 北京大学 栅氧化层陷阱密度及位置的测试方法及装置
CN104465614B (zh) * 2013-09-18 2017-02-22 中芯国际集成电路制造(上海)有限公司 测试结构和对应的测试方法
CN103869230B (zh) * 2014-01-20 2017-10-24 南京大学 一种表征小尺寸cmos器件中界面态和氧化层陷阱局域分布的方法
CN105336730B (zh) * 2014-08-01 2018-11-02 中芯国际集成电路制造(上海)有限公司 用于首层金属至栅极的异常检测的层间介质测试结构
CN106449601B (zh) * 2015-08-04 2019-04-16 无锡华润华晶微电子有限公司 一种半导体器件的制造方法和测试电路
CN105467290A (zh) * 2015-11-23 2016-04-06 上海卫星装备研究所 宇航级vmos管功能性完好的测试方法
IT201800004752A1 (it) * 2018-04-20 2019-10-20 Dispositivo elettronico con elemento di protezione da cortocircuiti, metodo di fabbricazione e metodo di progettazione
US11621261B2 (en) 2021-07-05 2023-04-04 Changxin Memory Technologies, Inc. Detection circuit and detection method
CN115575734A (zh) * 2021-07-05 2023-01-06 长鑫存储技术有限公司 检测电路及检测方法
CN118011175A (zh) * 2024-04-09 2024-05-10 北京智芯微电子科技有限公司 晶体管器件缺陷分析方法及系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7361968B2 (en) * 2006-03-23 2008-04-22 Taiwan Semiconductor Manufacturing Co., Ltd. Method for integrally forming an electrical fuse device and a MOS transistor
CN101197348A (zh) * 2006-12-05 2008-06-11 中芯国际集成电路制造(上海)有限公司 多用途多晶硅边缘测试结构
CN100413069C (zh) * 2005-02-02 2008-08-20 联华电子股份有限公司 电熔丝的结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100413069C (zh) * 2005-02-02 2008-08-20 联华电子股份有限公司 电熔丝的结构
US7361968B2 (en) * 2006-03-23 2008-04-22 Taiwan Semiconductor Manufacturing Co., Ltd. Method for integrally forming an electrical fuse device and a MOS transistor
CN101197348A (zh) * 2006-12-05 2008-06-11 中芯国际集成电路制造(上海)有限公司 多用途多晶硅边缘测试结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10103060B2 (en) 2015-06-18 2018-10-16 Globalfoundries Inc. Test structures for dielectric reliability evaluations

Also Published As

Publication number Publication date
CN101740549A (zh) 2010-06-16

Similar Documents

Publication Publication Date Title
CN101740549B (zh) 精确评估栅氧可靠性能的测试结构及测试方法
Kerber et al. Challenges in the characterization and modeling of BTI induced variability in metal gate/High-k CMOS technologies
Moens et al. Hot-carrier degradation phenomena in lateral and vertical DMOS transistors
CN101197348B (zh) 多用途多晶硅边缘测试结构
US7129099B2 (en) Method for manufacturing semiconductor device
Fleury et al. A new technique to extract the source/drain series resistance of MOSFETs
US20080038851A1 (en) Pattern for evaluating electric characteristics, method for evaluating electric characteristics, method for manufacturing semiconductor device and method for providing reliability assurance
CN109560001B (zh) 半导体器件的缺陷检测结构、装置及其检测方法
US6995027B2 (en) Integrated semiconductor structure for reliability tests of dielectrics
US8000935B2 (en) Diagnostic method for root-cause analysis of FET performance variation
US7737717B2 (en) Current-voltage-based method for evaluating thin dielectrics based on interface traps
CN110335861B (zh) 一种半导体器件及其制作方法
CN104851876A (zh) 一种半导体器件可靠性测试结构的保护电路及保护方法
Raghavan et al. The “buffering” role of high-к in post breakdown degradation immunity of advanced dual layer dielectric gate stacks
CN109300878B (zh) 界面缺陷表征结构的形成方法
CN107507786B (zh) 一种多晶硅上接触孔粘结层异常缺陷检测方法
Severi et al. Accurate channel length extraction by split CV measurements on short-channel MOSFETs
CN109192676B (zh) 界面缺陷的表征方法
CN108417536B (zh) 半导体结构及其形成方法、工作方法
Garba-Seybou et al. Location of Oxide Breakdown Events under Off-state TDDB in 28nm N-MOSFETs dedicated to RF applications
Lin et al. An application of a nanoprobe technique in the characterization of advanced SRAM devices
Hiblot et al. Comparative analysis of the degradation mechanisms in logic and I/O FinFET devices induced by plasma damage
CN108922857B (zh) 界面缺陷表征结构及界面缺陷检测装置
Shen et al. Combine Nanoprobing Technique with Difference Analysis to Identify Nonvisual Failures
US7351595B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140108

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20140108

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.