JP6572839B2 - 半導体基板の評価方法 - Google Patents

半導体基板の評価方法 Download PDF

Info

Publication number
JP6572839B2
JP6572839B2 JP2016134014A JP2016134014A JP6572839B2 JP 6572839 B2 JP6572839 B2 JP 6572839B2 JP 2016134014 A JP2016134014 A JP 2016134014A JP 2016134014 A JP2016134014 A JP 2016134014A JP 6572839 B2 JP6572839 B2 JP 6572839B2
Authority
JP
Japan
Prior art keywords
oxide film
semiconductor substrate
corona charge
current
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016134014A
Other languages
English (en)
Other versions
JP2018006636A (ja
Inventor
大槻 剛
剛 大槻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2016134014A priority Critical patent/JP6572839B2/ja
Publication of JP2018006636A publication Critical patent/JP2018006636A/ja
Application granted granted Critical
Publication of JP6572839B2 publication Critical patent/JP6572839B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、半導体基板上に形成された酸化膜の絶縁特性を評価することで半導体基板の評価を行う半導体基板の評価方法に関する。
シリコンに代表される半導体基板上に形成される絶縁膜、すなわちシリコン酸化膜は、デバイス信頼性を決める非常に重要な要素であり、この絶縁特性(酸化膜耐圧)測定は重要な測定項目である。また、この酸化膜耐圧は、基板表面の欠陥に非常に敏感であり、半導体基板特性としても重要なパラメータである。
この酸化膜耐圧測定では、一般的には、実デバイスと同様に、酸化膜の上にCVD(Chemical Vapor Deposition)で堆積したPoly−Si(多結晶シリコン)が電極として用いられる。しかし、この工程では、CVD以外に、フォトリソグラフィー及びエッチング工程が必要であり、被測定素子を作製するために非常に労力を要するという問題がある。
一方、水銀やアルミニウムのような低融点金属をそのまま、ないしは蒸着にて形成し電極として使用することも行われているが、低融点金属特有のセルフヒーリングに代表される問題があり、Poly−Si電極と比較して、得られる結果に差がある。
これらの電極を形成する測定方法以外に、コロナチャージを用いた酸化膜特性の検討が非特許文献1に記されている。これはトンネル電流の解析を行ったものであり、シリコン酸化膜の欠陥数を検討することまでは記載されていないが、コロナチャージであっても、高電界印加が可能で、金属電極形成を行ったときと同じような効果があることが報告されている。
コロナチャージを使用した絶縁膜評価法としては、特許文献1に、酸化膜の上からコロナチャージを印加しながら、半導体基板をコロナチャージに対して相対的に水平方向に移動させつつ、半導体基板の各点において酸化膜を通じて流れる電流を電流計で測定する半導体基板の評価方法が開示されている。この方法は、通常のGOI(Gate Oxide Integrity)測定においてテスターから出力する酸化膜への電界ストレスを、コロナチャージにて行うことを特徴としており、コロナチャージを常時印加することが必要である。このように、コロナチャージを連続印加するために、経時的な酸化膜の絶縁劣化が起こり、絶縁膜不良箇所の同定には、この経時的な変化を加味する必要があった。また、測定位置精度については、ステージを動かして位置決めをすることから位置精度としてはミクロン(マイクロメートル)単位が限界であり、局所的な絶縁膜状態を評価するには困難を伴っていた。
さらに、特許文献2には、電子線を照射し、流れる電流値を検知する、すなわち、EBIC(Electron Beam Induced Current)を原理として使用している手法が開示されている。この方法は、電子によりキャリアを半導体基板に注入し、生成した電流値を測定する方法であるが、電子線を基板に照射する方法であるため、絶縁膜直下を蓄積層側にすることができない。絶縁膜直下を蓄積層にしないと、その領域が空乏領域となり、これが抵抗として働き、測定感度を落とす可能性がある。
さらに、特許文献3には、Arアニール炉からの取り出し条件に依存した薄い酸化膜を電流AFM(Atomic Force Microscope)にて評価した例が示されている。この方法は、薄い酸化膜に電界を印加し、その際に流れるダイレクトトンネル電流を測定すると、酸化膜の厚さムラが、評価できるというものである。この方法では、AFMプローブ先端から酸化膜に電界を印加しており、ダイレクトトンネル電流が流れるようなケースでは、絶縁性が無くなっており問題にはならないが、トンネル電流が流れないような厚さまで厚くなると局所的な電界印加となり、経時的な酸化膜の破壊を生じてしまう問題がある。
特開2015−32652号公報 特開平10−303264号公報 特開2010−50230号公報
Z. A. Weinberg, et al., J. Appl. Phys., 47, 248 (1976)
本発明は、上記問題点に鑑みてなされたものであって、コロナチャージを有効に活用することで、CVDなどの大掛かりな装置を用いることなく、簡便かつ迅速な酸化膜耐圧測定を行うことができ、かつ、コロナチャージによる絶縁膜の経時劣化を防止しつつ、不良箇所特定の位置精度を向上させて物理解析を可能とする半導体基板の評価方法を提供することを目的とする。
上記目的を達成するために、本発明は、半導体基板上に形成した酸化膜の絶縁特性を評価することで前記半導体基板の評価を行う半導体基板の評価方法であって、
前記半導体基板表面に酸化膜を形成する工程と、
前記酸化膜の上からコロナチャージを印加して該酸化膜上に保持する工程と、
前記コロナチャージの印加を停止した後に、電流検出型のAFMにより、前記コロナチャージが保持された酸化膜をスキャンし、該酸化膜を通じて流れてくる電流を検出する工程とを有することを特徴とする半導体基板の評価方法を提供する。
このように、酸化膜上にコロナチャージを保持し、電流検出型のAFMにより、酸化膜を通じて流れてくる電流を検出することで、簡便かつ迅速な酸化膜耐圧測定を行うことができ、コロナチャージによる酸化膜の経時劣化が防止され、さらに、不良箇所の特定も高い位置精度で行うことができる。
このとき、前記酸化膜を通じて流れてくる電流は、前記コロナチャージによって前記酸化膜上に保持されたチャージに起因した電流とすることができる。
このようにコロナチャージによって酸化膜上に保持されたチャージに起因した電流を検出することにより、酸化膜のより微小な変化を捉え、より高い精度で酸化膜の絶縁特性を評価することができる。
このとき、前記コロナチャージを印加する工程の前に、前記コロナチャージを印加する酸化膜とは反対側の表面に形成された酸化膜を除去する工程を有することが好ましい。
このように、コロナチャージを印加する酸化膜とは反対側の表面に形成された酸化膜を除去しておくことで、裏面抵抗の影響を排除し電流検出型のAFMによる電流の検出をより容易かつ高精度に行うことができる。
本発明によれば、コロナチャージを酸化膜上に保持した状態で、電流検出型のAFMにより、酸化膜をスキャンし、酸化膜を通じて流れてくる電流を検出することで、CVDなどの大掛かりな装置を用いることなく、簡便かつ迅速な酸化膜耐圧測定を行うことができる。また、コロナチャージを連続的には印加しないことにより、コロナチャージによる酸化膜の経時劣化を防止することができる。さらに、位置精度の高いAFMを使用することにより、不良箇所を特定する際の位置精度を向上させて、その後の物理解析を容易かつ確実に行うことができる。
本発明の半導体基板の評価方法の工程フローを示す図である。 本発明の半導体基板の評価方法におけるコロナチャージの印加((a))と電流の検出((b))を示す概略図である。 本発明の半導体基板の評価方法により測定された電流値の分布を画像化した図である(実施例1)。 本発明の半導体基板の評価方法により同定した欠陥箇所の断面TEM像である(実施例1)。 従来の半導体基板の評価方法により測定された電流値の分布を画像化した図である(比較例1)。 比較例1の方法により同定した欠陥箇所の断面TEM像である。 比較例2の方法により同定した欠陥箇所の断面TEM像である。
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
図1は本発明の半導体基板の評価方法の工程フローを示す図である。また、図2は本発明の半導体基板の評価方法におけるコロナチャージの印加((a))と電流検出型のAFMによる電流の検出((b))を示す概略図である。本発明の半導体基板の評価方法では、まず、半導体基板の表面に酸化膜を形成する(図1の工程A)。具体的には、例えば、シリコンからなる被測定基板2の表面に熱酸化によりシリコン酸化膜を形成する。この熱酸化膜は、例えば、2nmから20nm程度の厚さとすることができるが、これに限定されるものではない。
次に、この形成された酸化膜の上からコロナチャージを印加して該酸化膜上に保持する(すなわち、コロナチャージを該酸化膜上に載せる)(図1の工程B)。このコロナチャージは、図2(a)に示すように、ウェーハ架台1上に載置された被測定基板2に対して、金属線電極3aを介してコロナチャージ発生装置3により印加することができる。また、被測定基板2に印加するコロナチャージは、酸化膜直下のシリコン層が蓄積層を形成するような極性を持たせることが好ましい。すなわち、p型基板ではマイナスのコロナチャージ、n型基板ではプラスのコロナチャージを印加することが好ましい。
そして、コロナチャージの印加を停止した後に、電流検出型のAFMにより、コロナチャージが保持された酸化膜をスキャンし、該酸化膜を通じて流れてくる電流を検出する(図1の工程C)。電流検出型のAFMは、電流AFMとも呼ばれ、AFMの針先に電圧を印加可能な構造を備えており、針先で試料表面を走査し、流れる電流をモニターする機能を有している。図2(b)は、電流検出型のAFMにより、コロナチャージが保持された被測定基板2の表面の酸化膜をスキャンする様子を示している。電流検出型のAFMは、主に、導電性のAFMプローブ4と電流計5により構成されている。酸化膜上にコロナチャージが保持された被測定基板2は、導電性のAFMプローブ4によりスキャンされて、酸化膜を通じて流れてくる電流が電流計5で検出される。このとき、酸化膜中に欠陥が存在すると酸化膜に電流が流れやすくなるので、酸化膜を通じて流れてくる電流を検出することにより酸化膜中の欠陥を検出することができる。電流を測定する被測定領域は、被測定基板2の酸化膜が形成された全面でも、又は、その一部でもよく、必要に応じて、コロナチャージが印加される領域及び電流検出型のAFMによってスキャンされる領域を設定することができる。
本発明の半導体基板の評価方法では、コロナチャージの印加を停止した後に、電流検出型のAFMにより、酸化膜を通じて流れてくる電流を検出する。すなわち、コロナチャージの印加と電流検出型のAFMによる電流測定は、同時には行われない。さらに、本発明の半導体基板の評価方法では、酸化膜上にコロナチャージを均一に載せておき、局所的にコロナチャージを印加することを行わないことで、評価中に酸化膜の劣化が起こることを防止できる効果がある。また、コロナチャージはその極性を変えることが出来るので、酸化膜直下のキャリアをコントロール可能であり、特に酸化膜直下のシリコン層を蓄積側とすることで、酸化膜直下にキャリアを高密度に集めることができ、酸化膜の微小な変化を捉えることが可能になると考えられる。さらに、電流分布を位置精度の良いAFMを用いて測定することで、その後のFIB(Focused Ion Beam)/TEM(Transmission Electron Microscope)による物理解析を想定した場合、ナノメートルオーダーでの位置決めが可能となり、欠陥を確実に捉えることができる可能性が高くなると考えられる。
また、本発明の半導体基板の評価方法では、酸化膜を通じて流れてくる電流を、コロナチャージによって酸化膜上に保持されたチャージに起因した電流とすることができる。このようにコロナチャージによって酸化膜上に保持されたチャージに起因した電流を検出することにより、酸化膜のより微小な変化を捉え、より高い精度で酸化膜の絶縁特性を評価することができる。
また、本発明の半導体基板の評価方法では、コロナチャージを印加する工程の前に、コロナチャージを印加する酸化膜とは反対側の表面に形成された酸化膜を除去する工程を有することが好ましい。コロナチャージを印加する酸化膜とは反対側の表面(以下では裏面と言うことがある)に形成された酸化膜を除去しておくことで、電流検出型AFMによる電流の検出をより容易かつ高精度に行うことができる。コロナチャージを印加する酸化膜とは反対側の表面に形成された酸化膜を除去は、例えば、内径が被測定基板2より小さいポリテトラフルオロエチレン製の容器の上に被測定基板2を載せて、フッ酸蒸気により酸化膜を除去してから水洗することで行うことができる。
また、被測定基板2をウェーハ架台1に載せ、コロナチャージを被測定基板2の酸化膜上面から印加して酸化膜上にチャージを保持する際に、ウェーハ架台1はGNDに接続せず、電気的に絶縁し、フローティングした状態にしておくことが好ましい。GND接続(接地)すると、被測定基板2の酸化膜上に保持したチャージがGNDを通じて流れてしまうので、好ましくない。このような酸化膜上にコロナチャージが保持された状態にして、AFMの先端電極(プローブ)を導電性として、電流計に接続し、酸化膜上をこの導電性のAFMプローブ4でスキャンし、酸化膜上の電荷分布を電流として測定する。この電流値の分布により、形成した酸化膜の品質の評価を行うことができる。尚、被測定基板2を載置するウェーハ架台は、コロナチャージを印加して酸化膜上に保持する工程と、電流検出型のAFMにより酸化膜をスキャンし電流を検出する工程とで共通のものとすることができるが、これに限定されるものではない。但し、被測定基板2を別のウェーハ架台に移す際には、酸化膜上に保持した電荷が流れてしまわないように注意する必要がある。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例1)
被測定基板2としてボロンをドープしたp型の直径200mmシリコンウェーハ(シリコン単結晶ウェーハ)を準備した。このシリコンウェーハの抵抗率は10Ω・cmである。
このシリコンウェーハを1200℃のAr雰囲気下で60分アニールした後、酸素を3%混合した雰囲気に切り替えて大気中へ取り出した。このシリコンウェーハを洗浄した後に、900℃の乾燥雰囲気中で5nmの厚さのゲート酸化を行い、最後にHF蒸気を用いて、裏面の酸化膜のみを除去した。このシリコンウェーハを絶縁されたウェーハチャック(ウェーハ架台1)に載せて、上からコロナチャージを0.1C/cm載せた後に、コロナチャージの印加を停止して、導電性のAFMプローブ3を使用した電流検出型のAFMにて電流値の分布を調べ、その電流値の分布を図3に示した。
その結果、図3の電流値に特徴的な分布は見られず(すなわち、ほぼ一様な電流値の分布になっていた)、均一な酸化膜が形成されていたが、一部でコントラストの異なる箇所(わずかに電流値が異なる箇所、周囲との差が最大でも0.5pA未満)があった(図3の上部の楕円で囲った部分)。その部分をFIBで加工して断面TEMにより観察した結果、図4に示すように、シリコンウェーハの表面には酸化膜が残っている一方で、酸化膜に生じているピンホールから電荷が基板に漏れており、シリコンウェーハの表面にはアニールの残留COP(Crystal Originated Particle)と推測される構造が欠陥として存在していることが分かった。
(比較例1)
被測定基板2としてボロンをドープしたp型の直径200mmシリコンウェーハ(シリコン単結晶ウェーハ)を準備した。このシリコンウェーハの抵抗率は10Ω・cmである。
このシリコンウェーハを1200℃のAr雰囲気下で60分アニールした後、酸素を3%混合した雰囲気に切り替えて大気中へ取り出した。このシリコンウェーハを洗浄した後に、900℃の乾燥雰囲気中で5nmの厚さのゲート酸化を行い、最後にHF蒸気を用いて、裏面の酸化膜のみを除去した。
この裏面の酸化膜のみを除去したシリコンウェーハを特許文献3のようにAFMプローブ先端に電界を印加し(この場合10V)、被測定基板2の酸化膜表面をスキャンしたところ、図5のような電流値の分布を表す画像が得られた。図5では、局所的に電流値の異なる箇所(周囲との差が0.5pA以上)が観察された(図5の左下部の楕円で囲った部分)。
この電流値の異なる箇所をFIBで加工して断面TEMにより観察を行ったところ、図6に示すように、酸化膜が無くなっており、大きなくぼみが形成されていることが分かった。これは印加電界により酸化膜が完全に破壊したことを示している。
(比較例2)
被測定基板2としてボロンをドープしたp型の直径200mmシリコンウェーハ(シリコン単結晶ウェーハ)を準備した。このシリコンウェーハの抵抗率は10Ω・cmである。
このシリコンウェーハを1200℃のAr雰囲気下で60分アニールした後、酸素を3%混合した雰囲気に切り替えて大気中へ取り出した。このシリコンウェーハを洗浄した後に、900℃の乾燥雰囲気中で5nmの厚さのゲート酸化を行い、最後にHF蒸気を用いて、裏面の酸化膜のみを除去した。
この裏面の酸化膜のみを除去したシリコンウェーハを特許文献1のように電流計を接続した導電性のチャックに固定し、針状のプローブ先端からコロナチャージを0.5C/cmの密度で印加しながら、シリコンウェーハを載せたステージをXY方向にスキャンし、電流をモニターした。電流値が多くなったところでスキャンを停止し、その位置でFIBにより加工して断面TEMにより観察を行ったが、図7に示すように、特に欠陥等は観察されなかった。比較例2の方法では、上述したように、測定位置精度が不足しているため、実際に欠陥が存在していないのか、あるいは、欠陥等の位置を正確に特定できなかったのかを判断することが困難である。
以上のように、本発明の半導体基板の評価方法を用いた実施例1では、酸化膜に生じたピンホールとシリコンウェーハ表面の欠陥を高精度かつ簡易に検出及び分析することができた。一方、比較例1及び2の方法では、酸化膜が破壊されたり(比較例1)、あるいは、欠陥が検出できなかったり(比較例2)して、良好な評価が行えなかった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
1…ウェーハ架台、 2…被測定基板、 3…コロナチャージ発生装置、
3a…金属線電極、 4…導電性のAFMプローブ、 5…電流計。

Claims (3)

  1. 半導体基板上に形成した酸化膜の絶縁特性を評価することで前記半導体基板の評価を行う半導体基板の評価方法であって、
    前記半導体基板表面に酸化膜を形成する工程と、
    前記酸化膜の上からコロナチャージを印加して該酸化膜上に保持する工程と、
    前記コロナチャージの印加を停止した後に、電流検出型のAFMにより、前記コロナチャージが保持された酸化膜をスキャンし、該酸化膜を通じて流れてくる電流を検出することで電流値の分布を調べる工程とを有することを特徴とする半導体基板の評価方法。
  2. 前記酸化膜を通じて流れてくる電流は、前記コロナチャージによって前記酸化膜上に保持されたチャージに起因した電流であることを特徴とする請求項1に記載の半導体基板の評価方法。
  3. 前記コロナチャージを印加する工程の前に、前記コロナチャージを印加する酸化膜とは反対側の表面に形成された酸化膜を除去する工程を有することを特徴とする請求項1又は請求項2に記載の半導体基板の評価方法。
JP2016134014A 2016-07-06 2016-07-06 半導体基板の評価方法 Active JP6572839B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016134014A JP6572839B2 (ja) 2016-07-06 2016-07-06 半導体基板の評価方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016134014A JP6572839B2 (ja) 2016-07-06 2016-07-06 半導体基板の評価方法

Publications (2)

Publication Number Publication Date
JP2018006636A JP2018006636A (ja) 2018-01-11
JP6572839B2 true JP6572839B2 (ja) 2019-09-11

Family

ID=60949595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016134014A Active JP6572839B2 (ja) 2016-07-06 2016-07-06 半導体基板の評価方法

Country Status (1)

Country Link
JP (1) JP6572839B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112485528A (zh) * 2020-11-13 2021-03-12 中国矿业大学 一种高阻片的电阻测量方法

Also Published As

Publication number Publication date
JP2018006636A (ja) 2018-01-11

Similar Documents

Publication Publication Date Title
CN116298810B (zh) 一种高阶芯片的失效分析方法
KR101645046B1 (ko) 켈빈 프로브 분석으로 정전척을 검사하는 방법
JP6572839B2 (ja) 半導体基板の評価方法
Zudhistira et al. Precision Xe plasma FIB delayering for physical failure analysis of sub-20 nm microprocessor devices
US6528335B2 (en) Electrical method for assessing yield-limiting asperities in silicon-on-insulator wafers
JP4290316B2 (ja) 配線ショート箇所の検査方法及び検査装置
Lorut et al. EBIC on TEM lamellae for improved failure localization and root cause understanding
Monkowski et al. Failure mechanism in MOS gates resulting from particulate contamination
TWI240422B (en) Method of preparing for structural analysis of deep trench capacitors and structural analysis method thereof
JP4623807B2 (ja) 半導体素子の電圧計測装置および電圧計測方法
Iglesias et al. Threading dislocations in III-V semiconductors: Analysis of electrical conduction
JP2005216993A (ja) シリコンウエーハの評価方法
JP4735337B2 (ja) 半導体素子の評価方法、ならびに半導体ウェーハの品質評価方法および製造方法
Kjaer et al. Micro Four‐Point Probe with High Spatial Resolution for Ion Implantation and Ultra‐Shallow Junction Characterization
Zhang et al. Visualization of progressive breakdown evolution in gate dielectric by conductive atomic force microscopy
DE19835616C2 (de) Verfahren zur Lokalisierung und Bestimmung der lokalen Dichte von Gateoxid Defekten in MIS-Kondensatoren
Kuo et al. Cutting-edge technologies for failure analysis and their applications in industry
Blasco et al. Electrical characterization of high-dielectric-constant/SiO2 metal–oxide–semiconductor gate stacks by a conductive atomic force microscope
KR102595715B1 (ko) 원자 레벨 검사를 사용하는 제조 공정
Chen et al. A Discussion of Dielectric Film Deformation by E-Beam Energy
Peng et al. A novel solution for efficient in situ TEM cross-section and plan-view analyses with an advanced sample preparation scheme
Younan et al. A New Failure Analysis Flow of Gate Oxide Integrity Failure in Wafer Fabrication
Jatzkowski et al. Localization of weak points in thin dielectric layers by Electron Beam Absorbed Current (EBAC) Imaging
JP2004273477A (ja) シリコンウエーハの評価方法
KR100627514B1 (ko) 반도체 소자의 미세결함 검출 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180717

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190716

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190729

R150 Certificate of patent or registration of utility model

Ref document number: 6572839

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250