JP2004273477A

JP2004273477A - シリコンウエーハの評価方法

Info

Publication number: JP2004273477A
Application number: JP2003057877A
Authority: JP
Inventors: Takeshi Otsuki; 剛大槻; Tatsuo Abe; 達夫阿部; Hisashi Saito; 久之斉藤
Original assignee: Shin Etsu Handotai Co Ltd
Current assignee: Shin Etsu Handotai Co Ltd
Priority date: 2003-03-05
Filing date: 2003-03-05
Publication date: 2004-09-30

Abstract

【課題】酸化膜を絶縁破壊させる前に絶縁破壊を引き起こす部分を判別して把握することができ、さらにはこの絶縁破壊を引き起こす部分の観察を行って、酸化膜が絶縁破壊を引き起こす原因を解析したり、酸化膜が絶縁破壊に至るまでの詳細な情報を得ることのできるシリコンウエーハの評価方法を提供する。
【解決手段】ＭＯＳキャパシタを用いてシリコンウエーハの電気特性を評価する評価方法において、前記シリコンウエーハ上に酸化膜と電極を順次形成してＭＯＳキャパシタを作製した後、該ＭＯＳキャパシタの酸化膜に電圧を印加して酸化膜に流れる電流値を１×１０^−１２以上１×１０^−９Ａ未満の範囲でモニタリングし、該酸化膜に流れる電流を観察してリーク電流が観察された時点で電気ストレスの印加を止めることによって、該リーク電流が観察される部分を絶縁破壊が生じる前に判別することを特徴とするシリコンウエーハの評価方法。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、シリコンウエーハの電気特性を評価する評価方法に関するものであり、特にシリコンウエーハに形成された酸化膜を絶縁破壊させる部分の検出・評価を行い、酸化膜耐圧劣化のメカニズムを解明するための有効な方法に関するものである。
【０００２】
【従来の技術】
シリコンウエーハの評価方法の一つにＧＯＩ（ＧａｔｅＯｘｉｄｅＩｎｔｅｇｒｉｔｙ）評価がある。このＧＯＩ評価は、シリコンウエーハを酸化して酸化膜（ゲート酸化膜）を形成し、この酸化膜に電極を形成してＭＯＳ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）構造を作製した後、電極に電気ストレスを印加して酸化膜を破壊させ、その酸化膜破壊電界強度からシリコンウエーハの品質を評価することができるものである。
【０００３】
また、このようなＧＯＩ評価では、特にシリコン単結晶中に存在する結晶欠陥であるＣＯＰ（ＣｒｙｓｔａｌＯｒｉｇｉｎａｔｅｄＰａｒｔｉｃｌｅｓ）を非常に優れた感度で検出することができる。例えば、ＭＯＳキャパシタに電圧を０Ｖから０．５Ｖステップで徐々に上昇させながら印加してゲート酸化膜の絶縁破壊電界強度を評価する、いわゆるＴＺＤＢ（ＴｉｍｅＺｅｒｏＤｉｅｌｅｃｔｒｉｃＢｒｅａｋｄｏｗｎ）評価では、一般的に３〜８ＭＶ／ｃｍ（例えば、ゲート酸化膜を２５ｎｍの厚さで形成した場合には、７．５〜２０Ｖの比較的低い電圧領域）でブレイクダウンするものをＢモードと呼び、シリコンウエーハ中のＣＯＰに起因することが知られている。現在、このようなＣＯＰに起因して生じるブレイクダウンは、８面体形状を有するＣＯＰのコーナー部分に電界集中が起こり、酸化膜がブレイクダウンすると考えられている（非特許文献１参照）。
【０００４】
しかしながら、上記ＴＺＤＢ評価のような従来の酸化膜耐圧の測定方法では、酸化膜を絶縁破壊させて評価を行っているために、ブレイクダウンを引き起こした欠陥は、評価後には絶縁破壊時に生じた熱により元の形状を残しておらず、評価後の酸化膜を例えば集束イオンビーム（ＦＩＢ）装置や透過型電子顕微鏡（ＴＥＭ）等により同点観察を行っても、通常大きな空洞が観察されるのみであった。また、極稀にＴＺＤＢ評価後の酸化膜にブレイクダウンを引き起こした欠陥が元の形状のままで同定されることもあったが、この場合ＦＩＢ装置やＴＥＭ等による測定を繰り返して行い、その評価数を多くする等の工夫が必要とされ、また評価工程が煩雑で評価時間も長くなってしまい、結果的に作業者への負担やコストへの負担が大きくなるといった問題があった。
【０００５】
また、ＣＯＰに起因する酸化膜耐圧劣化は、上述のように８面体形状のＣＯＰのコーナー部分に電界集中が起こって酸化膜がブレイクダウンすると考えられているが、このブレイクダウンは酸化膜に印加される電気ストレスがある大きさ以上となったときに急激に起こる現象として捉えられている。そのため、従来の評価方法では、酸化膜が絶縁破壊に至るまでの詳細な情報を得ることができず、酸化膜絶縁破壊のメカニズムを解明することは非常に困難であった。
【０００６】
【非特許文献１】
Ｍ．Ｔａｍａｔｓｕｋａ，ｅｔ．ａｌ， ”ＭｅｄｉｕｍＦｉｅｌｄＢｒｅａｋｄｏｗｎＯｒｉｇｉｎｏｎＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＣａｐａｃｉｔｏｒＣｏｎｔａｉｎｉｎｇＧｒｏｗｎ−ｉｎＣｚｏｃｈｒａｌｓｋｉＳｉｌｉｃｏｎＣｒｙｓｔａｌＤｅｆｅｃｔ”，Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，３７，１２３６（１９９８）．
【０００７】
【発明が解決しようとする課題】
そこで、本発明は上記問題点に鑑みてなされたものであって、本発明の目的は、酸化膜を絶縁破壊させる前に絶縁破壊を引き起こす部分を判別して把握することができ、さらにはこの絶縁破壊を引き起こす部分の観察を行って、酸化膜が絶縁破壊を引き起こす原因を解析したり、酸化膜が絶縁破壊に至るまでの詳細な情報を得ることのできるシリコンウエーハの評価方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、本発明によれば、ＭＯＳキャパシタを用いてシリコンウエーハの電気特性を評価する評価方法において、前記シリコンウエーハ上に酸化膜と電極を順次形成してＭＯＳキャパシタを作製した後、該ＭＯＳキャパシタの酸化膜に電圧を印加して酸化膜に流れる電流値を１×１０^−１２以上１×１０^−９Ａ未満の範囲でモニタリングし、該酸化膜に流れる電流を観察してリーク電流が観察された時点で電気ストレスの印加を止めることによって、該リーク電流が観察される部分を絶縁破壊が生じる前に判別することを特徴とするシリコンウエーハの評価方法が提供される（請求項１）。
【０００９】
このように、シリコンウエーハ上にＭＯＳキャパシタを作製した後、その酸化膜に電圧を印加して酸化膜に流れる電流値を１×１０^−１２以上１×１０^−９Ａ未満の低電流範囲でモニタリングし、その酸化膜に流れる電流を観察してリーク電流が観察された時点で電気ストレスの印加を止めることによってリーク電流が観察される部分を絶縁破壊が生じる前に判別すれば、酸化膜を絶縁破壊させる前に絶縁破壊を引き起こす部分を正確に把握することが可能となり、酸化膜絶縁破壊の原因やそのメカニズムの究明に大きく寄与することができる。
【００１０】
尚、本発明で言うリーク電流とは、測定対象とする試料（ＭＯＳキャパシタ）と同条件で作製した試料の中でＣモードの絶縁破壊を示すもの（絶縁破壊強度が８ＭＶ／ｃｍ以上）の絶縁破壊特性を予め同一条件で測定しておき、そして測定対象とする試料の酸化膜に流れる電流を観察したときに、上記の予め測定したＣモードの絶縁破壊特性を示すものと比較して、１×１０^−１２以上１×１０^−９Ａ未満の低電流範囲で増加している部分の電流のことを意味するものであり、以下に記載するリーク電流についても上記と同様の意味を示すものとする。
【００１１】
このとき、前記酸化膜に印加する電圧を０Ｖからステップ状に徐々に上昇させることが好ましい（請求項２）。
このように、ＭＯＳキャパシタの酸化膜に印加する電圧を０Ｖからステップ状に徐々に上昇させることによって、酸化膜に流れる電流を精度良くモニタリングすることができ、またリーク電流の発生も正確に観察することができる。
【００１２】
さらに、前記酸化膜に印加する電圧をステップ状に徐々に上昇させる際に、各ステップにおいて、電圧がステップ上昇した後から電流値のモニタリングを始めるまでのステップ遅延時間を２００ｍ秒以内とし、該ステップで流れる電流値を複数回測定して平均化するアベレージング時間を５０ｍ秒以内とすることが好ましい（請求項３）。
【００１３】
酸化膜に印加する電圧をステップ状に徐々に上昇させる際に、上記のようにステップ遅延時間及びアベレージング時間を設定することによって、酸化膜への電気ストレスの経時的な蓄積を低減して酸化膜の経時的劣化を防止でき、測定感度をより向上させて一層正確な電流値のモニタリングを行うことができる。さらに、評価時間の短縮にもつながる。
【００１４】
また、前記シリコンウエーハ上にＭＯＳキャパシタを作製する際に、シリコンウエーハに酸化膜を形成した後、該酸化膜上に多結晶シリコンを堆積し、その後堆積した多結晶シリコンに、該多結晶シリコンと前記酸化膜とのエッチング選択比が１０以上となるようにして選択エッチングを行うことが好ましい（請求項４）。
【００１５】
このようにしてシリコンウエーハ上にＭＯＳキャパシタを作製すれば、酸化膜がエッチングされるのを抑制して電極を形成することができるため、酸化膜の電流値を前記の低電流範囲で測定する際に、ノイズ等を低減して極めて高精度に測定を行うことができる。
【００１６】
さらに、前記ＭＯＳキャパシタを作製する際に、前記シリコンウエーハの裏面に形成された酸化膜及びステイン膜を除去する裏面処理を行うことが好ましい（請求項５）。
【００１７】
このように、ＭＯＳキャパシタを作製する際に、シリコンウエーハの裏面に形成された酸化膜及びステイン膜を除去する裏面処理を行えば、例えばウエーハ裏面をウエーハチャックを介してグラウンドに接続して、電極とウエーハ裏面との間で電気ストレスを印加する場合でも、非常に高感度で酸化膜の電流値を測定することができる。
【００１８】
また、本発明のシリコンウエーハの評価方法では、前記酸化膜への電圧の印加を遮光性のあるプロ−バーを用いて行い、また前記酸化膜に流れる電流値のモニタリングを、配線部がシールド配線からなりかつ該配線部が固定されているテスタを用いて行うことが好ましい（請求項６）。
【００１９】
上記のようなプロ−バー及びテスタを用いることによって、酸化膜の電流値をモニタリングする際の環境要因を排除して、ノイズ等の発生を抑制することができるため、１×１０^−１２以上１×１０^−９Ａ未満の低電流範囲の測定も極めて高精度に行うことができる。
【００２０】
さらに、本発明では、前記リーク電流が観察されると判別された部分をＯＢＩＣ、ＥＢＩＣ、エミッション顕微鏡のうちの少なくとも一つの方法を用いて観察することができる（請求項７）。
【００２１】
このように、リーク電流が観察される部分を絶縁破壊が生じる前に判別して、絶縁破壊を引き起こす部分を酸化膜が絶縁破壊される前に正確に把握した後、このリーク電流が観察されると判別された部分、すなわち絶縁破壊を引き起こす部分をＯＢＩＣ、ＥＢＩＣ、エミッション顕微鏡のうちの少なくとも一つの方法を用いて観察すれば、酸化膜が絶縁破壊を引き起こす原因を調査・解析することができ、また酸化膜が絶縁破壊に至るまでの詳細な情報も得ることができる。
【００２２】
【発明の実施の形態】
以下、本発明について実施の形態を説明するが、本発明はこれらに限定されるものではない。
本発明者等は、ＭＯＳキャパシタを用いたシリコンウエーハの電気特性評価において、絶縁破壊を引き起こす原因やそのメカニズムを解明するため、絶縁破壊が生じる前に絶縁破壊を引き起こす部分を正確に把握できるような方法について鋭意実験及び検討を重ねた。そして、本発明者等は、ＭＯＳキャパシタの酸化膜について様々な方法で調査したところ、酸化膜に電圧を印加してその酸化膜に流れる電流を測定する際に、１×１０^−１２Ａの非常に小さいレベルから電流値をモニタリングすれば、絶縁破壊が起こる前の酸化膜にリーク電流が観察されることを発見した。
【００２３】
すなわち、本発明者等は、ＭＯＳキャパシタの酸化膜に流れるリーク電流について詳細に調べるために、以下のような実験を行った。
（実験）
先ず、ＣＺ法によりボロンをドープして直径２００ｍｍで導電型がＰ型のシリコン単結晶インゴットを育成し、得られた単結晶インゴットをスライスしてシリコンウエーハを作製した。その後、このシリコンウエーハ上に２５ｎｍの厚さを有するゲート酸化膜と３００ｎｍの厚さを有する電極を順次形成してＭＯＳキャパシタを作製し、そのＭＯＳキャパシタのゲート酸化膜に電圧を０Ｖからステップ状に上昇するように印加して、酸化膜に流れる電流の値を１×１０^−１２Ａからモニタリングした。
【００２４】
尚、この実験において酸化膜に流れる電流値を１×１０^−１２Ａから精度良くモニタリングするために、上記ＭＯＳキャパシタを作製する際には、電極パターン形成時に酸化膜がエッチングされるのを抑制したり、シリコンウエーハの裏面を裏面処理して酸化膜やステイン膜の除去等を行った。また、酸化膜の電流値をモニタリングする際には、測定時の環境要因を排除してノイズ等の発生を抑制した。
【００２５】
図５に、ＭＯＳキャパシタのゲート酸化膜に流れる電流値を１×１０^−１２Ａからモニタリングした結果を示す（尚、この図５では、ブレイクダウンが観察された地点を×で示しており、ブレイクダウン直後の電流値の急激な増加は省略されている）。図５に示したように、酸化膜に流れる電流の値を１×１０^−１２Ａからモニタリングしたことにより、３〜８ＭＶ／ｃｍの絶縁破壊電界（ゲート酸化膜厚が２５ｎｍの場合、７．５〜２０Ｖ程度の比較的低い電圧領域）でブレイクダウンするもの（Ｂモード破壊）は、ブレイクダウン前の酸化膜に１×１０^−１２以上１×１０^−９Ａ未満の低電流範囲においてリーク電流（Ｃモード破壊を示すもの（太い黒線）の電流値に比べて増加している部分の電流であり、図５中の楕円で囲まれた部分）が必ず観察されることがわかった。
【００２６】
以上の実験の結果から、シリコンウエーハに作製したＭＯＳキャパシタの酸化膜に電圧を印加してそこに流れる電流値をモニタリングするときに、１×１０^−１２以上１×１０^−９Ａ未満の低電流範囲で酸化膜の電流を観察できるようにすれば、酸化膜の絶縁破壊が起こる前、特にＢモードで酸化膜絶縁破壊が生じるものについては、その前にリーク電流が観察されること、さらにそのリーク電流が観察された時点で電気ストレスの印加を止めることにより、酸化膜破壊に至る前にリーク電流が観察される部分を判別できて、絶縁破壊を引き起こす部分を正確に把握することが可能となることを見出した。
【００２７】
そして、本発明者等は、以上の実験・調査で得られた知見を踏まえた上で、鋭意検討を重ね、本発明を完成させた。
すなわち、本発明のシリコンウエーハの評価方法は、シリコンウエーハ上に酸化膜と電極を順次形成してＭＯＳキャパシタを作製した後、該ＭＯＳキャパシタの酸化膜に電圧を印加して酸化膜に流れる電流値を１×１０^−１２以上１×１０^−９Ａ未満の範囲でモニタリングし、該酸化膜から流れる電流を観察してリーク電流が観察された時点で電気ストレスの印加を止めることによって、該リーク電流が観察される部分を絶縁破壊が生じる前に判別することに特徴を有するものである。
【００２８】
以下、本発明のシリコンウエーハの評価方法について、図面を参照しながら更に詳細に説明するが、本発明はこれらに限定されるものではない。図３は、本発明においてシリコンウエーハ上に形成するＭＯＳキャパシタの構成を示す概略構成図である。
先ず、本発明のシリコンウエーハの評価方法では、測定対象となるシリコンウエーハ３に例えば熱酸化処理を行って酸化膜（ゲート酸化膜）２を形成し、続いてこの酸化膜２上にＣＶＤ法等によりリンをドープした低抵抗率の多結晶シリコンを堆積する。
【００２９】
その後、この酸化膜２上に堆積した多結晶シリコンにフォトリソグラフィ及び多結晶シリコンの選択エッチングを行なうことによって、多結晶シリコンからなる電極１を形成してＭＯＳキャパシタ４を作製する。このとき、酸化膜のエッチングを抑制するために多結晶シリコンと酸化膜とのエッチング選択比が１０以上、さらには３０以上となるようにして多結晶シリコンに選択エッチングを行うことが好ましい。例えば、多結晶シリコンにフォトリソグラフィを行ってマスクを形成した後、マイクロ波を用いた等方性プラズマエッチング装置を使用し、ＣＦ_４とＯ_２をエッチングガスとしてそのトータルガス流量（ＣＦ_４＋Ｏ_２）に占めるＣＦ_４の比率を７５％程度にすることによって、多結晶シリコンと酸化膜とのエッチング選択比を３５程度にして選択エッチングを行うことができる。
【００３０】
尚、上記トータルガス流量に占めるＣＦ_４の比率を７０％未満まで小さくするとエッチング選択比をさらに大きくすることができるものの、多結晶シリコンのエッチングレートが低下するため、電極を形成するのに多くの時間を要することが予想される。また一方、ＣＦ_４の比率を８０％を超えて大きくしてしまうと、多結晶シリコンと酸化膜とのエッチング選択比が低下する恐れがある。したがって、トータルガス流量に占めるＣＦ_４の比率は７５％程度にすることが好ましい。
【００３１】
さらに、このＭＯＳキャパシタ４を作製する際、シリコンウエーハの裏面には熱酸化処理時に酸化膜が形成されたり、その他の各処理を行ったとき等にステイン膜が形成されたりすることがある。しかしながら、このようにシリコンウエーハの裏面に酸化膜やステイン膜が形成されていると、その後電極とウエーハ裏面との間で電気ストレスを印加して酸化膜に流れる電流値をモニタリングするときに、その測定感度を低下させる恐れがある。したがって、例えば上記多結晶シリコンに選択エッチングを行なった後には、シリコンウエーハに希ＨＦ等でウエットエッチングする裏面処理を行って、ウエーハ裏面に形成された酸化膜及びステイン膜を完全に除去することが好ましい。また、ＣＶＤ法等を行った際にシリコンウエーハの裏面にも多結晶シリコンが堆積した場合では、さらにフッ硝酸によるエッチング等を追加して、ウエーハ裏面の多結晶シリコンを除去すると良い。そして、このようにシリコンウエーハの裏面に裏面処理を行った後には、シリコンウエーハを純水で洗浄することが望ましい。本発明では、極めて低電流の測定が必要であるため、このような裏面処理を行うことによってノイズ等の原因を取り除くのが良い。
【００３２】
このようにしてシリコンウエーハ上にＭＯＳキャパシタ４を作製した後、酸化膜２にプローバーを用いて電圧を図４（ａ）に示すように０Ｖからステップ状に徐々に上昇させて印加するとともに、アベレージング機能を持つテスタを使用して酸化膜２に流れる電流値を１×１０^−１２以上１×１０^−９Ａ未満の範囲でモニタリングする。ここで言うアベレージング機能とは、電圧をステップ状に徐々に印加したときに、各ステップにおいて酸化膜に流れる電流値を決められた周期の間に複数回測定して平均化する機能である。このようなアベレージングを行うことによって、データの平均化が行なわれて、ノイズ等の外乱の影響を排除することができる。
【００３３】
また、このように電圧の印加をステップ状に上昇させて行う場合、各ステップにおいて、図４（ｂ）に示すような、電圧がステップ電圧高さ７でステップ上昇した後から電流値の測定を始めるまでのステップ遅延時間５及び上記のアベレージングを行うアベレージング時間６が長くなると、酸化膜への電気ストレスが経時的に蓄積されて、酸化膜の経時的劣化を引き起こすことが考えられる。そのため、酸化膜に流れる電流の観察を高精度に行うためには、ステップ遅延時間５及びアベレージング時間６はできるだけ短くする方が良く、特にステップ遅延時間５を２００ｍ秒以内とし、またアベレージング時間６を５０ｍ秒以内とすることが好ましい。
【００３４】
例えば、各ステップにおいて、ステップ遅延時間を２００ｍ秒に設定し、またアベレージング時間を５０ｍ秒に、具体的には１０ｍ秒間で４回の電流値測定を行うのを１周期としてこれを５周期行なうようにアベレージング機能を設定することによって、酸化膜への電気ストレスの経時的な蓄積を低減し、測定感度をより向上させて極めて高精度に電流値をモニタリングすることができる。さらにこのようにステップ遅延時間及びアベレージング時間を設定すれば、評価時間の短縮を図ることもできる。
【００３５】
さらに、上記のように酸化膜に流れる電流値をモニタリングする際に、１×１０^−１２レベルの電流が測定できる測定感度が確実に得られるようにするために、電圧の印加を外部からの光の影響を受けない遮光性のあるプロ−バーを用いて行い、また酸化膜に流れる電流値のモニタリングを、配線部がシールド配線からなりかつその配線部が固定されているテスタを用いて行うことが好ましい。このようなプロ−バー及びテスタを用いることによって、酸化膜の電流値測定時の環境要因を排除して、ノイズ等の発生を一層抑制することができるため、酸化膜に流れる１×１０^−１２以上１×１０^−９Ａ未満の大きさの電流値のモニタリングを確実にかつ極めて高精度に行うことができる。
【００３６】
上記のようにすることで、酸化膜に電圧を印加したときに流れる電流を１×１０^−１２以上１×１０^−９Ａ未満の範囲で高精度にモニタリングすることができ、そしてその酸化膜に流れるリーク電流の観察も容易に行うことができる。尚、本発明で言うリーク電流とは、上述のように、予め測定しておいたＣモードの絶縁破壊特性を示したものの酸化膜に流れる電流と比べて、１×１０^−１２以上１×１０^−９Ａ未満の範囲で増加している部分の電流のことを指している。
【００３７】
そして、酸化膜に流れる電流を観察してリーク電流が観察された時点で電気ストレスの印加を止めることによって、リーク電流が観察される部分を絶縁破壊が生じる前に判別することができる。このようにリーク電流が観察される部分を絶縁破壊前に判別できれば、破壊の前兆を捕らえて絶縁破壊の原因となる部分を酸化膜が絶縁破壊される前に正確に把握でき、これによって酸化膜破壊に至るまでの詳細なデータを得ることも可能となるので、酸化膜絶縁破壊の原因やそのメカニズム等を究明するのに大きく寄与することができる。
【００３８】
さらに、本発明のシリコンウエーハの評価方法では、上記のようにリーク電流が観察される部分を絶縁破壊が生じる前に判別して、このリーク電流が観察されると判別された部分、すなわち絶縁破壊を引き起こす部分をＯＢＩＣ、ＥＢＩＣ、エミッション顕微鏡のうちの少なくとも一つの方法を用いて観察することができる。このように絶縁破壊を引き起こす部分を絶縁破壊前に観察することによって、酸化膜が絶縁破壊を引き起こす原因を明確にでき、また酸化膜が絶縁破壊に至るまでの情報を詳細に得ることができる。さらに、これらの評価結果をシリコンウエーハの製造条件等にフィードバックすれば、シリコンウエーハのさらなる品質向上を図ることに寄与することができる。
【００３９】
ここで、ＯＢＩＣ及びＥＢＩＣについて簡単に説明する。ＯＢＩＣ（ＯｐｔｉｃａｌＢｅａｍＩｎｄｕｃｅｄＣｕｒｒｅｎｔ）とは、光によって発生したキャリアを検出するものであり、詳しくは、半導体の禁制帯エネルギー幅よりも大きいエネルギーを持つ光を照射した時に発生するキャリアを電流として取り出すことで半導体内部の現象を評価する方法である。
【００４０】
一方、ＥＢＩＣ（ＥｌｅｃｔｒｏｎＢｅａｍＩｎｄｕｃｅｄＣｕｒｒｅｎｔ）は、上記ＯＢＩＣで用いている光の代わりに電子ビームを用いてキャリアを注入し評価する方法である。以下、ＥＢＩＣによる評価について図６を参照しながらより具体的に説明する。図６は、ＥＢＩＣによる評価装置の構成例を示しており、主として走査型電子顕微鏡システム（ＳＥＭ：ＳｃａｎｎｉｎｇＥｌｅｃｔｒｏｎＭｉｃｒｏｓｃｏｐｅ）１６、ＥＢＩＣ電流増幅器１８、ＳＥＭ用ＣＲＴ１９から構成されている。
【００４１】
例えば、ＥＢＩＣによる評価では、評価対象となるＭＯＳキャパシタが作製されたシリコンウエーハ１３を、ＳＥＭ１６の試料台に載せ、裏面側をＧＮＤ（接地マイナス、ＥＢＩＣ電流増幅器１８の入力側）に、多結晶シリコン電極側をプラス電位（ｐ型基板の場合。ｎ型基板では多結晶シリコン電極側をマイナス電位とする）が出力できるようにプローブ１０を通してＤＣ電源１１に接続する。
【００４２】
次に、ＳＥＭ１６の電子ビーム１７を走査しながら照射する。このとき、ＭＯＳキャパシタへの印加電圧を０からプラス方向へ大きくして行くと、例えば酸化膜にかかる電界強度換算で２ＭＶ／ｃｍあたりから、ＭＯＳキャパシタ全面から強いＥＢＩＣが観察される。この時発生する微弱電流をＥＢＩＣ電流増幅器１８で増幅し、電子ビーム照射位置情報とを合成してＳＥＭ用ＣＲＴ１９に欠陥画像を表示する。その時、検出感度を調整することでＭＯＳキャパシタ内のある部分からのＥＢＩＣ像であることが確認でき、酸化膜が絶縁破壊を引き起こす原因や絶縁破壊に至るまでの情報等を詳細に得ることができる。
【００４３】
【実施例】
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例）
試料として、ＣＺ法により引き上げたシリコン単結晶インゴットをスライスして、直径２００ｍｍ、導電型としてはボロンをドープしたｐ型のシリコンウエーハを準備した。このシリコンウエーハ表面のＣＯＰ密度をパーティクルカウンターによって測定したところ、０．１μｍを超えるサイズのパーティクルが７００個／ウエーハ観察された。
【００４４】
次に、このシリコンウエーハに９００℃の乾燥雰囲気中でおよそ１００分間の熱酸化処理を行って２５ｎｍのゲート酸化膜を形成し、このゲート酸化膜上にＣＶＤ法によりリンをドープした多結晶シリコンを堆積した。このとき、多結晶シリコンをおよそ３００ｎｍの厚さで堆積し、またそのシート抵抗値が２５Ω／□程度となるようにした。
【００４５】
続いて、多結晶シリコンにフォトリソグラフィを行ってマスクを形成した後、選択エッチングを行って、ウエーハ面内に８ｍｍ^２のＭＯＳキャパシタを多数作製した。尚、この多結晶シリコンに行う選択エッチングには、マイクロ波を用いた等法性プラズマエッチング装置を使用し、エッチングガスとしてＣＦ_４とＯ_２を用いた。このとき、エッチングガスのトータルガス流量に占めるＣＦ_４の比率を７５％にすることによって、多結晶シリコンと酸化膜とのエッチング選択比がおよそ３５となるようにして選択エッチングを行った。
【００４６】
選択エッチングを行った後、シリコンウエーハの裏面に形成されている多結晶シリコン、酸化膜、及びステイン膜を除去するために、シリコンウエーハの表面にレジストを塗布してから、ウエーハ裏面にフッ硝酸のウエットエッチング及び希ＨＦのウエットエッチングによる裏面処理を行った。
【００４７】
その後、フルオートプロ−バーに接続したテスタを用いて、シリコンウエーハ上に作製したＭＯＳキャパシタの酸化膜に電圧を印加して、酸化膜に流れる電流値を１×１０^−１２以上１×１０^−９Ａ未満の範囲でモニタリングした。このとき、プロ−バーとして遮光性の優れているものを用い、またテスタとして配線部がシールド配線からなりかつその配線部が固定されているものを用いてノイズ等の発生を抑制することによって、１×１０^−１２Ａレベルの電流をテスタで高感度に測定できるようにした。
【００４８】
さらに、電圧の印加条件は、電圧を０Ｖから０．２５ＭＶ／ｃｍのステップ電圧高さ（酸化膜厚２５ｎｍでは、０．６２５Ｖ）でステップ状に徐々に上昇させるようにし、また各ステップでのステップ遅延時間を２００ｍ秒、アベレージング時間を５０ｍ秒に設定して電流のモニタリングを行った。
【００４９】
そして、酸化膜に流れる電流を観察し、リーク電流が観察された時点で電気ストレスの印加を止めてリーク電流が観察される部分の判別を行った。このようにリーク電流が観察されて電気ストレスの印加を止めた部分の測定結果の一例を図１に示す。
【００５０】
上記のようにしてリーク電流が観察される部分の判別を行った後、電気ストレスの印加を止めた部分のいくつかをＥＢＩＣにて観察を行った。その結果、この部分にＣＯＰが存在することを確認した。このような結果から、ブレイクダウン前に観察されるリーク電流とＣＯＰとの間には相関があることがわかり、さらにＣＯＰ起因での酸化膜耐圧劣化は、８面体構造のコーナー部に電界が集中することで、酸化膜中にトラップが生成し、その膜質劣化によりリーク電流が増加し、最終的にブレイクダウンすることが考えられる。なお、８面体構造のコーナー部への電界集中であるが、これは大きく湾曲した部分であるという構造的な要因により電界が集中することと、大きく湾曲した部分へ形成される熱酸化膜の膜厚が若干薄くなっていることの２つの要因が重なっていると推測される。
【００５１】
このように、リーク電流が観察される部分を絶縁破壊が生じる前に判別することにより、酸化膜を破壊させる前に絶縁破壊を引き起こす部分を正確に把握でき、さらにその部分をＥＢＩＣ等にて観察することによって、酸化膜が絶縁破壊を引き起こす原因を明確にし、また酸化膜が絶縁破壊に至るまでの過程も詳細に解析できる。
【００５２】
（比較例）
試料として、上記実施例と同様にして直径２００ｍｍ、ｐ型のシリコンウエーハを準備し、このシリコンウエーハに実施例と同様の条件で熱酸化処理を行ってゲート酸化膜を形成し、そのゲート酸化膜上にＣＶＤ法により多結晶シリコンを堆積した。続いて、多結晶シリコンにフォトリソグラフィを行ってマスクを形成した後、フッ硝酸による多結晶シリコンのウエットエッチングを行って、ウエーハ面内に８ｍｍ^２のＭＯＳキャパシタを多数作製した。このフッ硝酸によるウエットエッチングにおいて、多結晶シリコンと酸化膜とのエッチング選択比はおよそ５〜８程度であった。尚、このフッ硝酸によるウエットエッチングの際に、ウエーハ裏面に形成されていた多結晶シリコンも同時にエッチング除去した。
【００５３】
フッ硝酸によるウエットエッチング後、シリコンウエーハの裏面に形成されている酸化膜を除去するために、シリコンウエーハの表面にレジストを塗布してから、ウエーハ裏面に希ＨＦのウエットエッチングによる裏面処理を行った。尚、今回の試料にはウエーハ裏面にステイン膜の生成はなかった。
【００５４】
その後、フルオートプロ−バーに接続したテスタを用いて、シリコンウエーハ上に作製したＭＯＳキャパシタの酸化膜に電圧を印加して、酸化膜に流れる電流値の測定を行った。尚、今回の比較例では、プロ−バー及びテスタの配線部に特にノイズ対策を施さなかった。
【００５５】
また、電圧の印加条件は、電圧を０Ｖから０．２５ＭＶ／ｃｍのステップ電圧高さ（酸化膜厚２５ｎｍでは、０．６２５Ｖ）でステップ状に徐々に上昇させるようにし、各ステップでのステップ遅延時間を２００ｍ秒、アベレージング時間を１００ｍ秒に設定して電流のモニタリングを行った。その測定結果を図２に示す。
【００５６】
図２に示したように、０〜１５Ｖ程度の低電圧領域で測定される酸化膜に流れた電流値は１×１０^−９Ａ台と上記実施例に比べて測定される電流の値が大きくなっていることがわかる。またそのため、上記実施例でブレイクダウンが生じる前に観察されたリーク電流が、今回の比較例では観察されなかった。すなわち、比較例では、酸化膜絶縁破壊が急激に起こることは確認されても、その原因となるものを観察することはできず、酸化膜破壊のメカニズムを推測することも困難であった。
【００５７】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【００５８】
【発明の効果】
以上説明したように、本発明によれば、酸化膜を絶縁破壊させる前に絶縁破壊を引き起こす部分を正確に把握することが可能となり、さらにその絶縁破壊を引き起こす部分をＥＢＩＣ等により観察すれば、酸化膜が絶縁破壊を引き起こす原因を明確にでき、また酸化膜が絶縁破壊に至るまでの詳細な情報も得ることができる。
【図面の簡単な説明】
【図１】実施例でモニタリングした電流の測定結果を示す図である。
【図２】比較例でモニタリングした電流の測定結果を示す図である。
【図３】ＭＯＳキャパシタの構成を示す概略構成図である。
【図４】（ａ）は、酸化膜に印加する電圧と時間との関係を示す図であり、（ｂ）は、その一部を拡大した図である。
【図５】酸化膜に流れる電流値を１×１０^−１２Ａからモニタリングした結果を示すグラフである。
【図６】ＥＢＩＣによる評価装置の構成例を示す構成概略図である。
【符号の説明】
１…電極、２…酸化膜（ゲート酸化膜）、
３…シリコンウエーハ、４…ＭＯＳキャパシタ、
５…ステップ遅延時間、６…アベレージング時間、
７…ステップ電圧高さ、１０…プローブ、
１１…ＤＣ電源、１３…シリコンウエーハ、
１６…走査型電子顕微鏡システム（ＳＥＭ）、１７…電子ビーム、
１８…ＥＢＩＣ電流増幅器、１９…ＳＥＭ用ＣＲＴ。

Claims

ＭＯＳキャパシタを用いてシリコンウエーハの電気特性を評価する評価方法において、前記シリコンウエーハ上に酸化膜と電極を順次形成してＭＯＳキャパシタを作製した後、該ＭＯＳキャパシタの酸化膜に電圧を印加して酸化膜に流れる電流値を１×１０^−１２以上１×１０^−９Ａ未満の範囲でモニタリングし、該酸化膜に流れる電流を観察してリーク電流が観察された時点で電気ストレスの印加を止めることによって、該リーク電流が観察される部分を絶縁破壊が生じる前に判別することを特徴とするシリコンウエーハの評価方法。
前記酸化膜に印加する電圧を０Ｖからステップ状に徐々に上昇させることを特徴とする請求項１に記載のシリコンウエーハの評価方法。
前記酸化膜に印加する電圧をステップ状に徐々に上昇させる際に、各ステップにおいて、電圧がステップ上昇した後から電流値のモニタリングを始めるまでのステップ遅延時間を２００ｍ秒以内とし、該ステップで流れる電流値を複数回測定して平均化するアベレージング時間を５０ｍ秒以内とすることを特徴とする請求項２に記載のシリコンウエーハの評価方法。
前記シリコンウエーハ上にＭＯＳキャパシタを作製する際に、シリコンウエーハに酸化膜を形成した後、該酸化膜上に多結晶シリコンを堆積し、その後堆積した多結晶シリコンに、該多結晶シリコンと前記酸化膜とのエッチング選択比が１０以上となるようにして選択エッチングを行うことを特徴とする請求項１ないし請求項３のいずれか一項に記載のシリコンウエーハの評価方法。
前記ＭＯＳキャパシタを作製する際に、前記シリコンウエーハの裏面に形成された酸化膜及びステイン膜を除去する裏面処理を行うことを特徴とする請求項１ないし請求項４のいずれか一項に記載のシリコンウエーハの評価方法。
前記酸化膜への電圧の印加を遮光性のあるプロ−バーを用いて行い、また前記酸化膜に流れる電流値のモニタリングを、配線部がシールド配線からなりかつ該配線部が固定されているテスタを用いて行うことを特徴とする請求項１ないし請求項５のいずれか一項に記載のシリコンウエーハの評価方法。
前記リーク電流が観察されると判別された部分をＯＢＩＣ、ＥＢＩＣ、エミッション顕微鏡のうちの少なくとも一つの方法を用いて観察することを特徴とする請求項１ないし請求項６のいずれか一項に記載のシリコンウエーハの評価方法。