JP3251245B2 - 半導体基板の評価方法及び半導体装置の製造工程の管理方法 - Google Patents
半導体基板の評価方法及び半導体装置の製造工程の管理方法Info
- Publication number
- JP3251245B2 JP3251245B2 JP34507398A JP34507398A JP3251245B2 JP 3251245 B2 JP3251245 B2 JP 3251245B2 JP 34507398 A JP34507398 A JP 34507398A JP 34507398 A JP34507398 A JP 34507398A JP 3251245 B2 JP3251245 B2 JP 3251245B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- evaluating
- substrate
- voltage
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
工程中における半導体基板の表面状態の評価方法及びこ
れを利用した半導体装置の製造工程の管理方法に関する
ものである。
工程中における半導体基板の表面状態の評価方法及びこ
れを利用した半導体装置の製造工程の管理方法に関する
ものである。
【０００２】
【従来の技術】従来より、半導体基板の表面状態の評価
方法として、半導体基板に、半導体基板との間でショッ
トキー障壁を形成する金属を接触させ、両者間に電圧を
印加したときの電流を測定し、その電圧の変化に対する
電流の変化特性から半導体基板の表面状態を評価するＩ
−Ｖ法と呼ばれる方法が知られている。
方法として、半導体基板に、半導体基板との間でショッ
トキー障壁を形成する金属を接触させ、両者間に電圧を
印加したときの電流を測定し、その電圧の変化に対する
電流の変化特性から半導体基板の表面状態を評価するＩ
−Ｖ法と呼ばれる方法が知られている。
【０００３】図１８は、このＩ−Ｖ法の測定原理を示す
図である。同図に示すように、測定装置のステージ２の
上に被測定物であるＳｉ基板１が載置されており、Ｓｉ
基板１の表面には、Ｓｉ基板１との間でショットキー障
壁を形成する水銀電極３が接触している。そして、電圧
電源１６を用いてＳｉ基板１と水銀電極３との間に印加
する電圧をいろいろな値に変化させて、そのときの電流
および電圧を電流計１７及び電圧計５により測定するよ
うに構成されている。
図である。同図に示すように、測定装置のステージ２の
上に被測定物であるＳｉ基板１が載置されており、Ｓｉ
基板１の表面には、Ｓｉ基板１との間でショットキー障
壁を形成する水銀電極３が接触している。そして、電圧
電源１６を用いてＳｉ基板１と水銀電極３との間に印加
する電圧をいろいろな値に変化させて、そのときの電流
および電圧を電流計１７及び電圧計５により測定するよ
うに構成されている。
【０００４】ここで、このＩ−Ｖ法を利用して行なっ
た、コンタクト抵抗を増加させる特徴を持つプラズマに
曝された半導体基板１の表面状態の評価結果について説
明する。Ｓｉ基板１としては、ｎ型で、表面の結晶面が
（１００）で、抵抗率が１０Ω・ｃｍのウエハを使用し
ている。プラズマによるダメージを受けた領域（以下、
ダメージ層という）の導入には、平行平板型ＲＩＥ装置
を使用した。このとき、エッチングガスとして、ＣＨＦ
3 とＯ2 との混合ガスを使用し、ガス圧力を５Ｐａ、Ｒ
Ｆ印加電力を１ｋＷ、ＲＦ周波数を１３．５６ＭＨｚと
している。この条件下でＳｉ基板１にダメージを導入し
た後、Ｏ2 ダウンフロープラズマアッシング処理を施
し、Ｓｉ基板１上に堆積した有機物を除去する。さら
に、ＣＦ4 とＯ2 の混合ガスを使用したプラズマ雰囲気
下でのダウンフローエッチングを行なって、Ｓｉ基板１
の表面を５ｎｍから６０ｎｍの深さ分だけ除去してい
る。このダウンフローエッチング（ケミカルドライエッ
チング、以下、ＣＤＥと呼ぶ）を行なったときのガス圧
力は１３３Ｐａ、ＲＦ印加電力は３００Ｗ、ＲＦ周波数
は１３．５６ＭＨｚである。このＣＤＥによるエッチン
グの場合、プラズマイオンの衝撃のほとんどない化学的
作用によって半導体基板が除去されていくので、半導体
基板内に新たなダメージ層は生じることがない。
た、コンタクト抵抗を増加させる特徴を持つプラズマに
曝された半導体基板１の表面状態の評価結果について説
明する。Ｓｉ基板１としては、ｎ型で、表面の結晶面が
（１００）で、抵抗率が１０Ω・ｃｍのウエハを使用し
ている。プラズマによるダメージを受けた領域（以下、
ダメージ層という）の導入には、平行平板型ＲＩＥ装置
を使用した。このとき、エッチングガスとして、ＣＨＦ
3 とＯ2 との混合ガスを使用し、ガス圧力を５Ｐａ、Ｒ
Ｆ印加電力を１ｋＷ、ＲＦ周波数を１３．５６ＭＨｚと
している。この条件下でＳｉ基板１にダメージを導入し
た後、Ｏ2 ダウンフロープラズマアッシング処理を施
し、Ｓｉ基板１上に堆積した有機物を除去する。さら
に、ＣＦ4 とＯ2 の混合ガスを使用したプラズマ雰囲気
下でのダウンフローエッチングを行なって、Ｓｉ基板１
の表面を５ｎｍから６０ｎｍの深さ分だけ除去してい
る。このダウンフローエッチング（ケミカルドライエッ
チング、以下、ＣＤＥと呼ぶ）を行なったときのガス圧
力は１３３Ｐａ、ＲＦ印加電力は３００Ｗ、ＲＦ周波数
は１３．５６ＭＨｚである。このＣＤＥによるエッチン
グの場合、プラズマイオンの衝撃のほとんどない化学的
作用によって半導体基板が除去されていくので、半導体
基板内に新たなダメージ層は生じることがない。
【０００５】その後、Ｓｉ基板１に、Ｏ2 プラズマによ
るアッシング、Ｈ2 ＳＯ4 ／Ｈ2 Ｏ2 による洗浄、希Ｈ
Ｆによる洗浄を施した。この後、図１８に示す状態で、
水銀電極３−Ｓｉ基板１間に電圧を変化させながら印加
し、その時の電流および電圧をそれぞれ電流計１７、電
圧計５を用いて測定した。
るアッシング、Ｈ2 ＳＯ4 ／Ｈ2 Ｏ2 による洗浄、希Ｈ
Ｆによる洗浄を施した。この後、図１８に示す状態で、
水銀電極３−Ｓｉ基板１間に電圧を変化させながら印加
し、その時の電流および電圧をそれぞれ電流計１７、電
圧計５を用いて測定した。
【０００６】図１９は、その結果得られた電流−電圧特
性データを示す図である。同図において、「control 」
はベアシリコンからなるＳｉ基板にＲＩＥ，ＣＤＥ処理
をしていないもののデータを示す。この図からわかるよ
うに、ＣＤＥによるエッチング量が５ｎｍと少ないもの
では、電流値が小さく電流−電圧特性が乱れていること
から、ダメージが多く残っていると推定される。また、
本来ショットキー特性を示すべきものがオーミック特性
を示していることもわかる。さらに、ベアシリコンであ
っても、ＣＤＥを施すことにより、オーミック特性を示
していることから、ＣＤＥ処理によって、Ｓｉ基板の表
面状態に何らかの変化が生じることが示唆されている。
性データを示す図である。同図において、「control 」
はベアシリコンからなるＳｉ基板にＲＩＥ，ＣＤＥ処理
をしていないもののデータを示す。この図からわかるよ
うに、ＣＤＥによるエッチング量が５ｎｍと少ないもの
では、電流値が小さく電流−電圧特性が乱れていること
から、ダメージが多く残っていると推定される。また、
本来ショットキー特性を示すべきものがオーミック特性
を示していることもわかる。さらに、ベアシリコンであ
っても、ＣＤＥを施すことにより、オーミック特性を示
していることから、ＣＤＥ処理によって、Ｓｉ基板の表
面状態に何らかの変化が生じることが示唆されている。
【０００７】次に、ＣＤＥ処理された試料の表面状態
は、どれも同じように変化していると考え、ＣＤＥ処理
された試料の中でＲＩＥダメージを評価した。
は、どれも同じように変化していると考え、ＣＤＥ処理
された試料の中でＲＩＥダメージを評価した。
【０００８】図２０は、ＣＤＥ処理された試料において
ダメージが回復していく様子を詳しく見るために、図１
９に示すＩ−Ｖ特性線上の印加電圧が−０．２Ｖの点に
おける電流値のエッチング深さに対する変化を示す図で
ある。図２０に示すように、エッチング深さが４０ｎｍ
のときに電流値が急激に増大しており、ダメージはＳｉ
基板１の表面から４０ｎｍの深さに達していることがわ
かる。
ダメージが回復していく様子を詳しく見るために、図１
９に示すＩ−Ｖ特性線上の印加電圧が−０．２Ｖの点に
おける電流値のエッチング深さに対する変化を示す図で
ある。図２０に示すように、エッチング深さが４０ｎｍ
のときに電流値が急激に増大しており、ダメージはＳｉ
基板１の表面から４０ｎｍの深さに達していることがわ
かる。
【０００９】すなわち、以上のように、従来のＩ−Ｖ法
を利用することにより、プラズマ処理されたＳｉ基板１
のダメージ層の深さを工程中に把握することができる。
したがって、トランジスタ等のデバイスを形成しなくて
もＳｉ基板１の表面状態をほとんど非破壊で評価するこ
とができるので、プラズマ処理条件の変更や次の工程へ
の進行の可否の判断に供することができる。
を利用することにより、プラズマ処理されたＳｉ基板１
のダメージ層の深さを工程中に把握することができる。
したがって、トランジスタ等のデバイスを形成しなくて
もＳｉ基板１の表面状態をほとんど非破壊で評価するこ
とができるので、プラズマ処理条件の変更や次の工程へ
の進行の可否の判断に供することができる。
【００１０】
【発明が解決しようとする課題】しかしながら、上記従
来のＩ−Ｖ法による評価方法には、以下のような問題が
ある。
来のＩ−Ｖ法による評価方法には、以下のような問題が
ある。
【００１１】図５は、上述の評価を行ったＳｉ基板の上
に、ＡｌＳｉＣｕ配線を形成して、ＣＤＥによるエッチ
ング深さの変化に対するコンタクト抵抗の変化を測定し
た結果を示す図である。同図に示すように、ダメージを
受けたＳｉ基板も３ｎｍの深さ分を除去すればコンタク
ト抵抗は激減しており、８ｎｍの深さ分を除去すればコ
ンタクト抵抗はほとんど０になっている。すなわち、ダ
メージによるコンタクト抵抗の増加は、Ｓｉ基板の表面
から８ｎｍの深さ分だけ除去すれば回復しており、この
結果は、図２０に示す上記従来のＩ−Ｖ法による評価結
果とは食い違っている。従来のＩ−Ｖ法によると、確か
に感度よくダメージを検出しているかもしれないが、現
実に除去する必要があるダメージ層を越えた深さまで入
った微妙な欠陥まで検出していることになる。つまり、
図２０に示す４０ｎｍまで入っているダメージにも、半
導体装置の特性上問題のないものが含まれているが、上
記従来のＩ−Ｖ法を利用してエッチング量を定めると、
例えば８ｎｍでよいのに４０ｎｍの深さまで除去しなけ
ればならないことになり、あまりにも過大なエッチング
量となってしまう。
に、ＡｌＳｉＣｕ配線を形成して、ＣＤＥによるエッチ
ング深さの変化に対するコンタクト抵抗の変化を測定し
た結果を示す図である。同図に示すように、ダメージを
受けたＳｉ基板も３ｎｍの深さ分を除去すればコンタク
ト抵抗は激減しており、８ｎｍの深さ分を除去すればコ
ンタクト抵抗はほとんど０になっている。すなわち、ダ
メージによるコンタクト抵抗の増加は、Ｓｉ基板の表面
から８ｎｍの深さ分だけ除去すれば回復しており、この
結果は、図２０に示す上記従来のＩ−Ｖ法による評価結
果とは食い違っている。従来のＩ−Ｖ法によると、確か
に感度よくダメージを検出しているかもしれないが、現
実に除去する必要があるダメージ層を越えた深さまで入
った微妙な欠陥まで検出していることになる。つまり、
図２０に示す４０ｎｍまで入っているダメージにも、半
導体装置の特性上問題のないものが含まれているが、上
記従来のＩ−Ｖ法を利用してエッチング量を定めると、
例えば８ｎｍでよいのに４０ｎｍの深さまで除去しなけ
ればならないことになり、あまりにも過大なエッチング
量となってしまう。
【００１２】その結果、実際にインライン（製造工程中
のあるプロセスとプロセスとの間）で上記従来のＩ−Ｖ
法によるダメージ層の評価結果をダメージ層の除去のた
めのエッチング量の判断などに使用することはできず、
現実には、配線の形成後のコンタクト抵抗の測定から経
験的にダメージ層の除去深さを決定していた。
のあるプロセスとプロセスとの間）で上記従来のＩ−Ｖ
法によるダメージ層の評価結果をダメージ層の除去のた
めのエッチング量の判断などに使用することはできず、
現実には、配線の形成後のコンタクト抵抗の測定から経
験的にダメージ層の除去深さを決定していた。
【００１３】本発明は、上記課題に鑑みてなされたもの
であり、その目的は、製造工程中において、配線等の形
成を伴うことなくプラズマ処理後の半導体基板表面の状
態を評価する手段を講ずることにより、半導体装置の製
造工程の各種判断に供することができる半導体基板の評
価方法及び半導体装置の製造工程の管理方法を提供する
ことにある。
であり、その目的は、製造工程中において、配線等の形
成を伴うことなくプラズマ処理後の半導体基板表面の状
態を評価する手段を講ずることにより、半導体装置の製
造工程の各種判断に供することができる半導体基板の評
価方法及び半導体装置の製造工程の管理方法を提供する
ことにある。
【００１４】
【課題を解決するための手段】上記目的を達成するため
に本発明が講じた手段は、半導体基板の上に測定端子を
載置して、両者間に一定電圧を加えたときの電流の変化
あるいは一定電流を加えたときの電圧の変化のように、
両者の界面のトラップの変化に起因する電気現象を利用
して半導体基板の表面状態を評価することにある。
に本発明が講じた手段は、半導体基板の上に測定端子を
載置して、両者間に一定電圧を加えたときの電流の変化
あるいは一定電流を加えたときの電圧の変化のように、
両者の界面のトラップの変化に起因する電気現象を利用
して半導体基板の表面状態を評価することにある。
【００１５】本発明の第１の半導体基板の評価方法は、
半導体基板の上に、該半導体基板との間でショットキー
障壁を形成する測定端子を載置する第１のステップと、
上記半導体基板と上記測定端子との間に、電圧，電流の
うちいずれか一方の電気的ストレスを一定量で印加し、
上記半導体基板と上記測定端子との間に生じる電圧，電
流のうち他方の電気的ストレスの変化量を測定する第２
のステップと、上記他方の電気的ストレスの変化量に基
づき上記半導体基板表面の状態を評価する第３のステッ
プとを備え、上記第１〜第３のステップを、表面にダメ
ージ層を有する初期状態の半導体基板と、上記ダメージ
層が所定深さ分だけ除去された加工後の半導体基板とに
ついて行ない、上記初期状態の半導体基板と加工後の半
導体基板との間における上記他方の電気的ストレスの変
化量に基づいて、上記ダメージ層の除去状態を判断する
方法である。
半導体基板の上に、該半導体基板との間でショットキー
障壁を形成する測定端子を載置する第１のステップと、
上記半導体基板と上記測定端子との間に、電圧，電流の
うちいずれか一方の電気的ストレスを一定量で印加し、
上記半導体基板と上記測定端子との間に生じる電圧，電
流のうち他方の電気的ストレスの変化量を測定する第２
のステップと、上記他方の電気的ストレスの変化量に基
づき上記半導体基板表面の状態を評価する第３のステッ
プとを備え、上記第１〜第３のステップを、表面にダメ
ージ層を有する初期状態の半導体基板と、上記ダメージ
層が所定深さ分だけ除去された加工後の半導体基板とに
ついて行ない、上記初期状態の半導体基板と加工後の半
導体基板との間における上記他方の電気的ストレスの変
化量に基づいて、上記ダメージ層の除去状態を判断する
方法である。
【００１６】この方法により、半導体基板の表面領域に
電流が注入されることで、ダメージ層内の捕獲中心が電
荷によって埋められて、半導体基板のバンド状態が変化
する。このときのバンド状態の変化は、半導体基板の表
面付近における欠陥量によって決定される。したがっ
て、このバンド状態の変化により生じる電圧，電流の変
化特性から半導体基板の表面から数ｎｍの深さ位置にお
ける欠陥量に対応した情報が得られ、実際の欠陥量に即
した定量的な評価を行うことができる。
電流が注入されることで、ダメージ層内の捕獲中心が電
荷によって埋められて、半導体基板のバンド状態が変化
する。このときのバンド状態の変化は、半導体基板の表
面付近における欠陥量によって決定される。したがっ
て、このバンド状態の変化により生じる電圧，電流の変
化特性から半導体基板の表面から数ｎｍの深さ位置にお
ける欠陥量に対応した情報が得られ、実際の欠陥量に即
した定量的な評価を行うことができる。
【００１７】しかも、この方法により、半導体装置の特
性上問題となるダメージ層の深さだけを正確に検出する
ことが可能になる。すなわち、従来のＩ−Ｖ法とは異な
り、半導体装置の特性上問題となるダメージ層と問題と
ならないダメージ層とを区別できる。したがって、実用
上、インラインでの非破壊検査に供することができる。
性上問題となるダメージ層の深さだけを正確に検出する
ことが可能になる。すなわち、従来のＩ−Ｖ法とは異な
り、半導体装置の特性上問題となるダメージ層と問題と
ならないダメージ層とを区別できる。したがって、実用
上、インラインでの非破壊検査に供することができる。
【００１８】上記第１のステップでは、上記測定端子と
して水銀電極を用いることが好ましい。
して水銀電極を用いることが好ましい。
【００１９】上記第２のステップでは、上記一方の電気
的ストレスとして電流を用い、上記第３のステップで
は、上記他方の電気的ストレスである電圧の経時変化量
△Ｖと、△Ｖ＝Ｘ・ｑ・Ｎ／ε（Ｘは電荷捕獲中心の膜
厚を、ｑは電荷量を、εは半導体基板の比誘電率をそれ
ぞれ示す）の関係式とに基づいて、上記半導体基板の表
面領域の欠陥密度Ｎを求めることができる。
的ストレスとして電流を用い、上記第３のステップで
は、上記他方の電気的ストレスである電圧の経時変化量
△Ｖと、△Ｖ＝Ｘ・ｑ・Ｎ／ε（Ｘは電荷捕獲中心の膜
厚を、ｑは電荷量を、εは半導体基板の比誘電率をそれ
ぞれ示す）の関係式とに基づいて、上記半導体基板の表
面領域の欠陥密度Ｎを求めることができる。
【００２０】この方法により、電圧の変化量ΔＶから半
導体基板内の欠陥密度Ｎが推定できるので、半導体基板
内に存在するダメージ層のうち半導体装置の特性上実際
に問題となるほどの欠陥密度が存在している領域を把握
することができる。
導体基板内の欠陥密度Ｎが推定できるので、半導体基板
内に存在するダメージ層のうち半導体装置の特性上実際
に問題となるほどの欠陥密度が存在している領域を把握
することができる。
【００２１】本発明の第２の半導体基板の評価方法は、
半導体基板の上に酸化膜を形成する第１のステップと、
上記酸化膜の上に測定端子を載置する第２のステップ
と、 上記半導体基板と上記測定端子との間に、電圧，電
流のうちいずれか一方の電気的ストレスを一定量で印加
し、上記半導体基板と上記測定端子との間に生じる電
圧，電流のうち他方の電気的ストレスの変化量を測定す
る第３のステップと、上記他方の電気的ストレスの変化
量に基づき上記半導体基板表面の状態を評価する第４の
ステップとを備え、上記第１〜第４のステップを、表面
にダメージ層を有する初期状態の半導体基板と、上記ダ
メージ層が所定深さ分だけ除去された加工後の半導体基
板とについて行ない、上記初期状態の半導体基板と加工
後の半導体基板との間における上記他方の電気的ストレ
スの変化量に基づいて、上記ダメージ層の除去状態を判
断する方法である。
半導体基板の上に酸化膜を形成する第１のステップと、
上記酸化膜の上に測定端子を載置する第２のステップ
と、 上記半導体基板と上記測定端子との間に、電圧，電
流のうちいずれか一方の電気的ストレスを一定量で印加
し、上記半導体基板と上記測定端子との間に生じる電
圧，電流のうち他方の電気的ストレスの変化量を測定す
る第３のステップと、上記他方の電気的ストレスの変化
量に基づき上記半導体基板表面の状態を評価する第４の
ステップとを備え、上記第１〜第４のステップを、表面
にダメージ層を有する初期状態の半導体基板と、上記ダ
メージ層が所定深さ分だけ除去された加工後の半導体基
板とについて行ない、上記初期状態の半導体基板と加工
後の半導体基板との間における上記他方の電気的ストレ
スの変化量に基づいて、上記ダメージ層の除去状態を判
断する方法である。
【００２２】上記半導体基板の上に酸化膜を形成するス
テップを含み、上記半導体基板の酸化膜の上に上記測定
端子を載置することにより、測定感度の向上を図ること
ができる。そして、上記第１〜第３のステップを、表面
にダメージ層を有する初期状態の半導体基板と、上記ダ
メージ層が所定深さ分だけ除去された加工後の半導体基
板とについて行ない、上記初期状態の半導体基板と加工
後の半導体基板との間における上記他方の電気的ストレ
スの変化量に基づいて、上記ダメージ層の除去状態を判
断することにより上述の効果が得られる。
テップを含み、上記半導体基板の酸化膜の上に上記測定
端子を載置することにより、測定感度の向上を図ること
ができる。そして、上記第１〜第３のステップを、表面
にダメージ層を有する初期状態の半導体基板と、上記ダ
メージ層が所定深さ分だけ除去された加工後の半導体基
板とについて行ない、上記初期状態の半導体基板と加工
後の半導体基板との間における上記他方の電気的ストレ
スの変化量に基づいて、上記ダメージ層の除去状態を判
断することにより上述の効果が得られる。
【００２３】上記第２のステップでは、上記測定端子と
して水銀電極を用いることが好ましい。
して水銀電極を用いることが好ましい。
【００２４】上記酸化膜を形成するステップでは、４０
０℃以下の低温で酸化膜を形成することにより、被測定
部における結晶状態の回復を回避できるので、測定精度
の悪化を防止することができる。
０℃以下の低温で酸化膜を形成することにより、被測定
部における結晶状態の回復を回避できるので、測定精度
の悪化を防止することができる。
【００２５】上記酸化膜を形成するステップでは、電荷
のトンネリングが可能な厚みを有する酸化膜を形成する
ことにより、酸化膜による電流の妨害作用をなくして、
測定感度を良好に維持することができる。
のトンネリングが可能な厚みを有する酸化膜を形成する
ことにより、酸化膜による電流の妨害作用をなくして、
測定感度を良好に維持することができる。
【００２６】その場合、上記第３のステップでは、上記
一方の電気的ストレスとして電流を用い、上記第４のス
テップでは、上記他方の電気的ストレスである電圧の飽
和値の変化量が極大となる深さをダメージの深さと評価
することができる。
一方の電気的ストレスとして電流を用い、上記第４のス
テップでは、上記他方の電気的ストレスである電圧の飽
和値の変化量が極大となる深さをダメージの深さと評価
することができる。
【００２７】この方法により、複数の極大値が現れた場
合には、各極大値を示す原因となる不純物の種類もわか
るので、半導体装置の特性上問題となる不純物が侵入し
ている深さがわかる。したがって、この評価結果を用い
て、実用上不具合を生じるダメージの深さまでエッチン
グして、余分なエッチングを回避することが可能とな
る。
合には、各極大値を示す原因となる不純物の種類もわか
るので、半導体装置の特性上問題となる不純物が侵入し
ている深さがわかる。したがって、この評価結果を用い
て、実用上不具合を生じるダメージの深さまでエッチン
グして、余分なエッチングを回避することが可能とな
る。
【００２８】本発明の半導体装置の製造工程の管理方法
は、半導体基板にダメージを与える条件下でプラズマエ
ッチングを行なう工程と、上記プラズマエッチングによ
り生じたダメージ層を除去する工程とを含む半導体装置
の製造工程の管理方法であって、上記各工程中のいずれ
かの時点において、半導体基板の上に測定端子を載置す
る第１のステップと、上記半導体基板と上記測定端子と
の間に、電圧，電流のうちいずれか一方の電気的ストレ
スを一定量で印加し、上記半導体基板と上記測定端子と
の間に生じる上記電圧，電流のうち他方の電気的ストレ
スの変化量を測定する第２のステップと、上記他方の電
気的ストレスの変化量に基づき上記半導体基板表面の状
態を評価する第３のステップと、上記第３のステップに
おける評価結果に基づいて、上記ダメージ層を除去する
工程の管理を行なう第４のステップとを備えている。
は、半導体基板にダメージを与える条件下でプラズマエ
ッチングを行なう工程と、上記プラズマエッチングによ
り生じたダメージ層を除去する工程とを含む半導体装置
の製造工程の管理方法であって、上記各工程中のいずれ
かの時点において、半導体基板の上に測定端子を載置す
る第１のステップと、上記半導体基板と上記測定端子と
の間に、電圧，電流のうちいずれか一方の電気的ストレ
スを一定量で印加し、上記半導体基板と上記測定端子と
の間に生じる上記電圧，電流のうち他方の電気的ストレ
スの変化量を測定する第２のステップと、上記他方の電
気的ストレスの変化量に基づき上記半導体基板表面の状
態を評価する第３のステップと、上記第３のステップに
おける評価結果に基づいて、上記ダメージ層を除去する
工程の管理を行なう第４のステップとを備えている。
【００２９】この方法により、上述の半導体基板の評価
方法を利用して、プラズマエッチングによって生じたダ
メージ層を過不足なく除去するための工程の管理が可能
になる。
方法を利用して、プラズマエッチングによって生じたダ
メージ層を過不足なく除去するための工程の管理が可能
になる。
【００３０】上記半導体装置の製造工程の管理方法にお
いて、上記第４のステップでは、上記ダメージ層を除去
する工程の条件を変更したり、上記ダメージ層を除去す
る工程の終点を判断することが可能になる。
いて、上記第４のステップでは、上記ダメージ層を除去
する工程の条件を変更したり、上記ダメージ層を除去す
る工程の終点を判断することが可能になる。
【００３１】上記半導体装置の製造工程の管理方法にお
いて、上記第１のステップでは、上記半導体基板及び上
記金属として、互いにショットキー障壁を形成する材料
を選択し、上記第２のステップでは、順方向の電流が生
じる方向に上記一方の電気的ストレスを印加することが
できるし、あるいは、上記第１のステップの前に上記半
導体基板の上に酸化膜を形成するステップを含み、上記
第１のステップでは上記半導体基板の酸化膜の上に上記
測定端子を載置することもできる。
いて、上記第１のステップでは、上記半導体基板及び上
記金属として、互いにショットキー障壁を形成する材料
を選択し、上記第２のステップでは、順方向の電流が生
じる方向に上記一方の電気的ストレスを印加することが
できるし、あるいは、上記第１のステップの前に上記半
導体基板の上に酸化膜を形成するステップを含み、上記
第１のステップでは上記半導体基板の酸化膜の上に上記
測定端子を載置することもできる。
【００３２】上記第１〜第３のステップを、表面にダメ
ージ層を有する初期状態の半導体基板と、上記エッチン
グダメージ層が所定深さ分だけ除去された加工後の半導
体基板とについて行ない、上記第４のステップでは、上
記初期状態の半導体基板と加工後の半導体基板との間に
おける他方の電気的ストレスの変化量に基づいて、上記
管理を行なうことができる。
ージ層を有する初期状態の半導体基板と、上記エッチン
グダメージ層が所定深さ分だけ除去された加工後の半導
体基板とについて行ない、上記第４のステップでは、上
記初期状態の半導体基板と加工後の半導体基板との間に
おける他方の電気的ストレスの変化量に基づいて、上記
管理を行なうことができる。
【００３３】その場合、ショットキー接触を利用する場
合には、上記第２のステップでは、上記一方の電気的ス
トレスとして電流を用い、上記第３のステップでは、上
記電圧の経時変化量△Ｖと、△Ｖ＝Ｘ・ｑ・Ｎ／ε（Ｘ
は電荷捕獲中心の膜厚を、ｑは電荷量を、εは半導体基
板の比誘電率をそれぞれ示す）の関係式とに基づいて、
上記半導体基板の表面領域の欠陥密度Ｎを求め、上記第
１〜第３のステップを、表面にダメージ層を有する初期
状態の半導体基板と、上記ダメージ層が所定深さ分だけ
除去された加工後の半導体基板とについて行ない、上記
第４のステップでは、上記初期状態の半導体基板と加工
後の半導体基板との間における上記欠陥密度Ｎが所定値
以下になったときに、上記ダメージ層を除去する工程が
終了したと判断することができる。
合には、上記第２のステップでは、上記一方の電気的ス
トレスとして電流を用い、上記第３のステップでは、上
記電圧の経時変化量△Ｖと、△Ｖ＝Ｘ・ｑ・Ｎ／ε（Ｘ
は電荷捕獲中心の膜厚を、ｑは電荷量を、εは半導体基
板の比誘電率をそれぞれ示す）の関係式とに基づいて、
上記半導体基板の表面領域の欠陥密度Ｎを求め、上記第
１〜第３のステップを、表面にダメージ層を有する初期
状態の半導体基板と、上記ダメージ層が所定深さ分だけ
除去された加工後の半導体基板とについて行ない、上記
第４のステップでは、上記初期状態の半導体基板と加工
後の半導体基板との間における上記欠陥密度Ｎが所定値
以下になったときに、上記ダメージ層を除去する工程が
終了したと判断することができる。
【００３４】また、酸化膜を介在させる方法では、上記
第１のステップでは、上記一方の電気的ストレスとして
電流を用い、上記第３のステップでは、上記他方の電気
的ストレスである電圧の飽和値の変化量が極大となる深
さをエッチングダメージの深さと評価することができ
る。
第１のステップでは、上記一方の電気的ストレスとして
電流を用い、上記第３のステップでは、上記他方の電気
的ストレスである電圧の飽和値の変化量が極大となる深
さをエッチングダメージの深さと評価することができ
る。
【００３５】
【発明の実施の形態】以下の実施形態においては、本発
明に係るＩ−Ｖ法による半導体基板の表面状態の評価方
法とその評価方法を利用した半導体装置の製造工程の管
理方法について説明する。
明に係るＩ−Ｖ法による半導体基板の表面状態の評価方
法とその評価方法を利用した半導体装置の製造工程の管
理方法について説明する。
【００３６】（第１の実施形態） 図１は、本実施形態の測定原理を示す図である。同図に
示すように、測定装置のステージ２の上に被測定物であ
るＳｉ基板１が載置されており、Ｓｉ基板１の表面に
は、Ｓｉ基板１との間でショットキー障壁を形成する測
定端子である水銀電極３が接触している。そして、定電
流電源４を用いて、Ｓｉ基板１と水銀電極３との間に一
定電流を印加し、その時の電圧の経時変化を電圧計５を
用いて測定するように構成されている。すなわち、本実
施形態では、上記図１８に示す従来の評価装置とは異な
り、定電流電源を用いている。
示すように、測定装置のステージ２の上に被測定物であ
るＳｉ基板１が載置されており、Ｓｉ基板１の表面に
は、Ｓｉ基板１との間でショットキー障壁を形成する測
定端子である水銀電極３が接触している。そして、定電
流電源４を用いて、Ｓｉ基板１と水銀電極３との間に一
定電流を印加し、その時の電圧の経時変化を電圧計５を
用いて測定するように構成されている。すなわち、本実
施形態では、上記図１８に示す従来の評価装置とは異な
り、定電流電源を用いている。
【００３７】ここで、本実施形態では、コンタクト抵抗
を増加させる特徴を持つプラズマに曝されたＳｉ基板１
の表面状態を評価する方法について説明する。
を増加させる特徴を持つプラズマに曝されたＳｉ基板１
の表面状態を評価する方法について説明する。
【００３８】Ｓｉ基板１としては、ｎ型で、表面の結晶
面が（１００）で、抵抗率が１０Ω・ｃｍのウエハを使
用している。ダメージの導入には、平行平板型ＲＩＥ装
置を使用した。このとき、エッチングガスとして、ＣＨ
Ｆ3 とＯ2 との混合ガスを使用し、ガス圧力は５Ｐａ、
ＲＦ印加電力を１ｋＷ、ＲＦ周波数を１３．５６ＭＨｚ
としている。
面が（１００）で、抵抗率が１０Ω・ｃｍのウエハを使
用している。ダメージの導入には、平行平板型ＲＩＥ装
置を使用した。このとき、エッチングガスとして、ＣＨ
Ｆ3 とＯ2 との混合ガスを使用し、ガス圧力は５Ｐａ、
ＲＦ印加電力を１ｋＷ、ＲＦ周波数を１３．５６ＭＨｚ
としている。
【００３９】この条件下でＳｉ基板１にダメージを導入
した後、Ｏ2 ダウンフロープラズマアッシング処理を施
し、Ｓｉ基板１上に堆積した有機物を除去する。さら
に、ＣＦ4 とＯ2 の混合ガスを使用したダウンフローエ
ッチングにより、Ｓｉ基板１を測定ポイントまで（５ｎ
ｍから６０ｎｍ）エッチングする。このダウンフローエ
ッチング（ケミカルドライエッチング、以下、ＣＤＥと
呼ぶ）を行なったときのガス圧力は１３３Ｐａ、ＲＦ印
加電力は３００Ｗ、ＲＦ周波数は１３．５６ＭＨｚとし
た。
した後、Ｏ2 ダウンフロープラズマアッシング処理を施
し、Ｓｉ基板１上に堆積した有機物を除去する。さら
に、ＣＦ4 とＯ2 の混合ガスを使用したダウンフローエ
ッチングにより、Ｓｉ基板１を測定ポイントまで（５ｎ
ｍから６０ｎｍ）エッチングする。このダウンフローエ
ッチング（ケミカルドライエッチング、以下、ＣＤＥと
呼ぶ）を行なったときのガス圧力は１３３Ｐａ、ＲＦ印
加電力は３００Ｗ、ＲＦ周波数は１３．５６ＭＨｚとし
た。
【００４０】その後、Ｓｉ基板１に、Ｏ2 プラズマによ
るアッシング、Ｈ2 ＳＯ4 ／Ｈ2 Ｏ2 による洗浄、希Ｈ
Ｆによる洗浄を施した。
るアッシング、Ｈ2 ＳＯ4 ／Ｈ2 Ｏ2 による洗浄、希Ｈ
Ｆによる洗浄を施した。
【００４１】この後、図１に示す状態で、一定電流を印
加したときの電圧の経時変化を測定した。その際、Ｓｉ
基板１表面にＳｉ基板１との間でショットキー障壁を形
成する水銀電極３を接触させ、Ｓｉ基板１と水銀電極３
との間に順方向の一定電流Ｉcoを流したときの電圧の経
時変化を電圧計５で測定した。ただし、水銀電極３は、
円筒部材内に水銀を封入して構成されている。そして、
測定時には空圧により水銀を下降させて被測定物に接触
させ、測定が終了すると真空引きによって円筒部材内を
上昇させるようにしている。
加したときの電圧の経時変化を測定した。その際、Ｓｉ
基板１表面にＳｉ基板１との間でショットキー障壁を形
成する水銀電極３を接触させ、Ｓｉ基板１と水銀電極３
との間に順方向の一定電流Ｉcoを流したときの電圧の経
時変化を電圧計５で測定した。ただし、水銀電極３は、
円筒部材内に水銀を封入して構成されている。そして、
測定時には空圧により水銀を下降させて被測定物に接触
させ、測定が終了すると真空引きによって円筒部材内を
上昇させるようにしている。
【００４２】図２は、一定電流の値を初期電圧値が０．
２Ｖになるように設定したときのＳｉ基板１の電圧の経
時変化を示す図である。同図に示すように、ダメージを
受けたＳｉ基板１の電圧は時間とともにほぼ直線的に増
加しており、この電圧は、ＣＤＥのエッチング深さが１
０ｎｍのときに最大となり、エッチング深さが１５ｎｍ
になると急激に減少した後、エッチング深さが４０ｎｍ
のときに「control 」レベルに回復している。
２Ｖになるように設定したときのＳｉ基板１の電圧の経
時変化を示す図である。同図に示すように、ダメージを
受けたＳｉ基板１の電圧は時間とともにほぼ直線的に増
加しており、この電圧は、ＣＤＥのエッチング深さが１
０ｎｍのときに最大となり、エッチング深さが１５ｎｍ
になると急激に減少した後、エッチング深さが４０ｎｍ
のときに「control 」レベルに回復している。
【００４３】すなわち、図２に示す一定電流印加時にお
ける電圧の経時変化ΔＶの飽和値とエッチング深さとの
関係から、Ｓｉ基板１の表面からの深さが５〜１０ｎｍ
付近の領域に、電圧の経時変化ΔＶに影響する欠陥など
が多く存在することが予想される。
ける電圧の経時変化ΔＶの飽和値とエッチング深さとの
関係から、Ｓｉ基板１の表面からの深さが５〜１０ｎｍ
付近の領域に、電圧の経時変化ΔＶに影響する欠陥など
が多く存在することが予想される。
【００４４】そこで、本発明者は、以上のような電圧の
経時変化ΔＶが生じることを合理的に説明するために、
以下のモデルを提唱する。
経時変化ΔＶが生じることを合理的に説明するために、
以下のモデルを提唱する。
【００４５】図３（ａ），（ｂ）は、ｎ型Ｓｉ基板１の
表面に、ｎ型Ｓｉ基板１との間でショットキー障壁６を
形成する水銀電極３を接触させ、ｎ型Ｓｉ基板１と水銀
電極３との間に順方向の一定電流Ｉcoを流したときのｎ
型Ｓｉ基板１と水銀電極３のエネルギーバンドの変化を
示すバンド図である。
表面に、ｎ型Ｓｉ基板１との間でショットキー障壁６を
形成する水銀電極３を接触させ、ｎ型Ｓｉ基板１と水銀
電極３との間に順方向の一定電流Ｉcoを流したときのｎ
型Ｓｉ基板１と水銀電極３のエネルギーバンドの変化を
示すバンド図である。
【００４６】図３（ａ）に示す初期の状態では、固有の
ショットキー障壁高さｑφ0 を形成するｎ型Ｓｉ基板１
と水銀電極３を接触させると、ｎ型Ｓｉ基板のフェルミ
レベルＥfsと水銀電極３のフェルミレベルＥfmとは一致
する。そして、両者間に順方向の電流を流すために、水
銀電極３側に正の初期電圧Ｖ0 を印加すると、ｎ型Ｓｉ
基板のフェルミレベルＥfsが水銀電極３のフェルミレベ
ルＥfmよりもｑＶ0 だけ高くなる。ただし、両者間の障
壁高さはｑφ0 であり、変わらない。そして、ｎ型Ｓｉ
基板１から水銀電極３に向かって、Ｓｉ基板２１の伝導
帯のエネルギーレベルＥcoとショットキー障壁の上端と
のエネルギーレベル差に応じた電流Ｉcoが流れる。
ショットキー障壁高さｑφ0 を形成するｎ型Ｓｉ基板１
と水銀電極３を接触させると、ｎ型Ｓｉ基板のフェルミ
レベルＥfsと水銀電極３のフェルミレベルＥfmとは一致
する。そして、両者間に順方向の電流を流すために、水
銀電極３側に正の初期電圧Ｖ0 を印加すると、ｎ型Ｓｉ
基板のフェルミレベルＥfsが水銀電極３のフェルミレベ
ルＥfmよりもｑＶ0 だけ高くなる。ただし、両者間の障
壁高さはｑφ0 であり、変わらない。そして、ｎ型Ｓｉ
基板１から水銀電極３に向かって、Ｓｉ基板２１の伝導
帯のエネルギーレベルＥcoとショットキー障壁の上端と
のエネルギーレベル差に応じた電流Ｉcoが流れる。
【００４７】その後、一定電流Ｉcoを流し続けると、図
３（ｂ）に示すように、ｎ型Ｓｉ基板１中の捕獲中心１
１に電荷１０が注入され、この注入された電荷１０の量
に応じて、Ｓｉ基板１の伝導帯のうち表面付近の領域の
エネルギーレベルが上昇するので、ショットキー障壁高
さもｑφ1 に変化する。このときの実効的なショットキ
ー障壁高さｑφ1 は、ｎ型Ｓｉ基板１の伝導帯のエネル
ギーレベルＥc1のうち表面に近い最もポテンシャルの高
い領域（捕獲中心１１の位置）のポテンシャルに律速さ
れる。このようにして、実効的なショットキー障壁高さ
がｑφ1 に上昇した後も、なお一定電流Ｉcoが流れるよ
うに電圧を印加すると、ｎ型Ｓｉ基板１のフェルミレベ
ルＥfs及び伝導帯のエネルギーレベルＥc1のうち奥方の
領域のレベルも引き上げられる。このフェルミレベルＥ
fsの変化量（ｑＶ1 −ｑＶ0 ）が、電圧の変化量ΔＶに
対応する。そして、最終的に捕獲中心１１が電荷１０で
飽和状態になったときに、図２に示す電圧の変化量ΔＶ
が一定になる。
３（ｂ）に示すように、ｎ型Ｓｉ基板１中の捕獲中心１
１に電荷１０が注入され、この注入された電荷１０の量
に応じて、Ｓｉ基板１の伝導帯のうち表面付近の領域の
エネルギーレベルが上昇するので、ショットキー障壁高
さもｑφ1 に変化する。このときの実効的なショットキ
ー障壁高さｑφ1 は、ｎ型Ｓｉ基板１の伝導帯のエネル
ギーレベルＥc1のうち表面に近い最もポテンシャルの高
い領域（捕獲中心１１の位置）のポテンシャルに律速さ
れる。このようにして、実効的なショットキー障壁高さ
がｑφ1 に上昇した後も、なお一定電流Ｉcoが流れるよ
うに電圧を印加すると、ｎ型Ｓｉ基板１のフェルミレベ
ルＥfs及び伝導帯のエネルギーレベルＥc1のうち奥方の
領域のレベルも引き上げられる。このフェルミレベルＥ
fsの変化量（ｑＶ1 −ｑＶ0 ）が、電圧の変化量ΔＶに
対応する。そして、最終的に捕獲中心１１が電荷１０で
飽和状態になったときに、図２に示す電圧の変化量ΔＶ
が一定になる。
【００４８】ここで、ポアソンの方程式は、一般的に以
下の式（１）で表される。ただし、ｘは基板の深さ方向
への距離を、ρは電荷量を、εはＳｉ基板１の比誘電率
をそれぞれ表す。
下の式（１）で表される。ただし、ｘは基板の深さ方向
への距離を、ρは電荷量を、εはＳｉ基板１の比誘電率
をそれぞれ表す。
【００４９】 ｄＶ／ｄｘ＝ρ／ε （１） ここで、本発明者は、電荷の捕獲中心がＳｉ基板１の最
表面から１ｎｍの深さの位置にあると仮定し、室温で順
方向の電流であることからトンネル伝導を無視して、上
記ポアソンの方程式を展開することにより、電圧の変化
量ΔＶから電荷を捕獲する準位の欠陥密度Ｎを算出する
次式（２）を導出した。
表面から１ｎｍの深さの位置にあると仮定し、室温で順
方向の電流であることからトンネル伝導を無視して、上
記ポアソンの方程式を展開することにより、電圧の変化
量ΔＶから電荷を捕獲する準位の欠陥密度Ｎを算出する
次式（２）を導出した。
【００５０】 △Ｖ＝χ・ｑＮ／ε （２） ここで、ΔＶは飽和状態における電圧の変化量、εはＳ
ｉ基板１の比誘電率、Ｎは欠陥密度、ｑは電荷量、χは
電荷の捕獲中心の深さを示す。
ｉ基板１の比誘電率、Ｎは欠陥密度、ｑは電荷量、χは
電荷の捕獲中心の深さを示す。
【００５１】図４は、図２に示す電圧の変化量ΔＶが飽
和したときの値から、式（２）を用い、欠陥密度を算出
した結果を示す図である。ただし、上述のように、本実
施形態では、χ＝１ｎｍと仮定している。また、図４の
●で示す各点の数だけのサンプルを利用して、それぞれ
基板表面からのエッチング深さを５ｎｍ刻みで変えてい
る。図４に示すように、欠陥密度Ｎは深さ１０ｎｍの領
域で最大値１×１０13ｃｍ-2以上に達し、深さ１５ｎｍ
の領域で急激に１×１０11ｃｍ-2から１×１０12ｃｍ-2
の間まで減少し、深さ４０ｎｍの領域でほぼ完全に回復
した。
和したときの値から、式（２）を用い、欠陥密度を算出
した結果を示す図である。ただし、上述のように、本実
施形態では、χ＝１ｎｍと仮定している。また、図４の
●で示す各点の数だけのサンプルを利用して、それぞれ
基板表面からのエッチング深さを５ｎｍ刻みで変えてい
る。図４に示すように、欠陥密度Ｎは深さ１０ｎｍの領
域で最大値１×１０13ｃｍ-2以上に達し、深さ１５ｎｍ
の領域で急激に１×１０11ｃｍ-2から１×１０12ｃｍ-2
の間まで減少し、深さ４０ｎｍの領域でほぼ完全に回復
した。
【００５２】ここで、注目すべき点は、以下の諸点であ
る。
る。
【００５３】まず、深さ１０ｎｍの領域と深さ３０ｎｍ
付近の領域とに２カ所の欠陥密度のピークが形成されて
いることがわかる。これは、この実験で使用したプラズ
マ種にはカーボン種と水素種とがあり、カーボン種は基
板内の比較的浅い領域にしか侵入できないが、水素種は
基板内の深い領域まで侵入できることに起因するものと
思われる。
付近の領域とに２カ所の欠陥密度のピークが形成されて
いることがわかる。これは、この実験で使用したプラズ
マ種にはカーボン種と水素種とがあり、カーボン種は基
板内の比較的浅い領域にしか侵入できないが、水素種は
基板内の深い領域まで侵入できることに起因するものと
思われる。
【００５４】また、ダメージが深さ４０ｎｍの領域に達
している点は、上記図２０に示す従来のＩ−Ｖ法による
評価結果と一致するが、新たに深さ１０ｎｍ付近の領域
におけるトラップ密度は非常に高いことが明らかになっ
た。この領域のトラップは、上述のように原子半径の大
きいカーボン種によるものと思われ、トラップ密度が極
めて高いことがわかる。一方、深さ１５〜４０ｎｍの領
域のトラップ密度は非常に低いこともわかる。
している点は、上記図２０に示す従来のＩ−Ｖ法による
評価結果と一致するが、新たに深さ１０ｎｍ付近の領域
におけるトラップ密度は非常に高いことが明らかになっ
た。この領域のトラップは、上述のように原子半径の大
きいカーボン種によるものと思われ、トラップ密度が極
めて高いことがわかる。一方、深さ１５〜４０ｎｍの領
域のトラップ密度は非常に低いこともわかる。
【００５５】そして、この１０ｎｍという深さ位置は、
図５に示すコンタクト抵抗を低減するのに必要な除去深
さ８ｎｍとほぼ一致している。すなわち、カーボン種の
ようにトラップ密度の高い欠陥領域さえ除去すれば、水
素種のようにトラップ密度の小さい欠陥領域は必ずしも
除去する必要はない。ところが、上記従来のＩ−Ｖ法に
よる測定では、トラップ密度の高低を区別できないの
で、トラップ密度の極めて低い領域までダメージ層とし
て検出していたのである。その結果、上記従来のＩ−Ｖ
法を用いても、半導体製造工程におけるＣＤＥの終点を
検出することなどは困難であり、結局、デバイス形成後
のコンタクト抵抗の測定とエッチング深さとの相関関係
を別途求めておき、その相関関係に基づいて経験的にＣ
ＤＥによる半導体基板の除去量を決定せざるを得なかっ
た。
図５に示すコンタクト抵抗を低減するのに必要な除去深
さ８ｎｍとほぼ一致している。すなわち、カーボン種の
ようにトラップ密度の高い欠陥領域さえ除去すれば、水
素種のようにトラップ密度の小さい欠陥領域は必ずしも
除去する必要はない。ところが、上記従来のＩ−Ｖ法に
よる測定では、トラップ密度の高低を区別できないの
で、トラップ密度の極めて低い領域までダメージ層とし
て検出していたのである。その結果、上記従来のＩ−Ｖ
法を用いても、半導体製造工程におけるＣＤＥの終点を
検出することなどは困難であり、結局、デバイス形成後
のコンタクト抵抗の測定とエッチング深さとの相関関係
を別途求めておき、その相関関係に基づいて経験的にＣ
ＤＥによる半導体基板の除去量を決定せざるを得なかっ
た。
【００５６】それに対し、上述のように、本発明の評価
方法によって検出された浅い側の欠陥の深さ位置は、コ
ンタクト抵抗の測定から求められる適正な除去量とよい
相関がとれることが明らかになったので、これを製造工
程の管理のために用いることが可能になった。すなわ
ち、基板内における不純物の拡散の状態や導電型に応じ
て、所望のコンタクト抵抗が得られる深さとトラップ密
度との相関関係を予め把握しておけば、きわめて正確に
最適エッチング量を検知することができる。
方法によって検出された浅い側の欠陥の深さ位置は、コ
ンタクト抵抗の測定から求められる適正な除去量とよい
相関がとれることが明らかになったので、これを製造工
程の管理のために用いることが可能になった。すなわ
ち、基板内における不純物の拡散の状態や導電型に応じ
て、所望のコンタクト抵抗が得られる深さとトラップ密
度との相関関係を予め把握しておけば、きわめて正確に
最適エッチング量を検知することができる。
【００５７】したがって、本実施形態によると、半導体
基板に、上記半導体基板との間でショットキー障壁を形
成する測定端子を接触させて、上記半導体基板と上記測
定端子との間に順方向の電流を流し、その電流が一定に
なるようにしたときの電圧の経時変化を測定し、その飽
和値を求めることにより、上記基板表面の状態を正確に
測定することが可能になり、デバイスの電気的特性に影
響を与える大きさのダメージが存在している深さを把握
し、ダメージ層除去のためのＣＤＥを過不足なく行なう
ことができる。
基板に、上記半導体基板との間でショットキー障壁を形
成する測定端子を接触させて、上記半導体基板と上記測
定端子との間に順方向の電流を流し、その電流が一定に
なるようにしたときの電圧の経時変化を測定し、その飽
和値を求めることにより、上記基板表面の状態を正確に
測定することが可能になり、デバイスの電気的特性に影
響を与える大きさのダメージが存在している深さを把握
し、ダメージ層除去のためのＣＤＥを過不足なく行なう
ことができる。
【００５８】なお、図４に示すデータは、Ｓｉ基板を５
ｎｍ刻みでＣＤＥ処理により除去することにより求めた
ものであるが、例えば３ｎｍ刻みでＳｉ基板をＣＤＥ処
理により除去してもよい。本発明の評価方法の場合、基
板の表面下数ｎｍの深さの欠陥量を感度よく検出できる
ので、ダメージ層のいろいろな深さ分除去した試料を準
備することで、ダメージ層内の基板の深さ方向に沿った
欠陥量の分布状態を評価することができる。
ｎｍ刻みでＣＤＥ処理により除去することにより求めた
ものであるが、例えば３ｎｍ刻みでＳｉ基板をＣＤＥ処
理により除去してもよい。本発明の評価方法の場合、基
板の表面下数ｎｍの深さの欠陥量を感度よく検出できる
ので、ダメージ層のいろいろな深さ分除去した試料を準
備することで、ダメージ層内の基板の深さ方向に沿った
欠陥量の分布状態を評価することができる。
【００５９】（第１の実施形態の変形形態） 上記第１の実施形態において、Ｓｉ基板１には、コンタ
クト抵抗を増加させるダメージを導入されたｎ型Ｓｉ基
板を用いたが、半導体基板であれば何でもよく、どのよ
うな状態でもよい。また、測定端子は水銀電極に限るも
のではない。
クト抵抗を増加させるダメージを導入されたｎ型Ｓｉ基
板を用いたが、半導体基板であれば何でもよく、どのよ
うな状態でもよい。また、測定端子は水銀電極に限るも
のではない。
【００６０】また、第１の実施形態では、一方の電気的
ストレスとして一定電流を印加して他方の電気的ストレ
スである電圧の変化を測定したが、一方の電気的ストレ
スとして一定電圧を印加して他方の電気的ストレスであ
る電流の変化を測定してもよい。その場合、図３（ａ）
に示す状態から、捕獲中心１１に電子１０がトラップさ
れることで、Ｓｉ基板１側の伝導帯のエネルギーレベル
Ｅcoのうち境界付近のポテンシャルのみが上昇する。し
かし、電圧が一定なので、水銀電極３のフェルミレベル
ＥfmとＳｉ基板１のフェルミレベルＥfsとのエネルギー
レベル差はｑＶ0 のままであり、図３（ｂ）に示すＳｉ
基板１側の伝導帯のエネルギーレベルＥc1のうち内方領
域のポテンシャルは変わらない。その結果、図３（ｂ）
に示すＳｉ基板１の伝導帯のエネルギーレベルＥc1のう
ち基板奥方部分と境界付近の部分とのポテンシャル差が
時間の経過と共に拡大し、電流が次第に減少する。そし
て、この電流の減少割合がほぼ０になり電流値がほぼ一
定になった時点の電流の変化量を求めると、この電流値
が本実施形態における電圧の経時変化量ΔＶに対応する
ことになる。
ストレスとして一定電流を印加して他方の電気的ストレ
スである電圧の変化を測定したが、一方の電気的ストレ
スとして一定電圧を印加して他方の電気的ストレスであ
る電流の変化を測定してもよい。その場合、図３（ａ）
に示す状態から、捕獲中心１１に電子１０がトラップさ
れることで、Ｓｉ基板１側の伝導帯のエネルギーレベル
Ｅcoのうち境界付近のポテンシャルのみが上昇する。し
かし、電圧が一定なので、水銀電極３のフェルミレベル
ＥfmとＳｉ基板１のフェルミレベルＥfsとのエネルギー
レベル差はｑＶ0 のままであり、図３（ｂ）に示すＳｉ
基板１側の伝導帯のエネルギーレベルＥc1のうち内方領
域のポテンシャルは変わらない。その結果、図３（ｂ）
に示すＳｉ基板１の伝導帯のエネルギーレベルＥc1のう
ち基板奥方部分と境界付近の部分とのポテンシャル差が
時間の経過と共に拡大し、電流が次第に減少する。そし
て、この電流の減少割合がほぼ０になり電流値がほぼ一
定になった時点の電流の変化量を求めると、この電流値
が本実施形態における電圧の経時変化量ΔＶに対応する
ことになる。
【００６１】上記実施形態では、Ｓｉ基板１から水銀電
極３に電流が流れるようにしたが、逆に水銀電極３から
Ｓｉ基板１に電流を流して測定してもよい。
極３に電流が流れるようにしたが、逆に水銀電極３から
Ｓｉ基板１に電流を流して測定してもよい。
【００６２】また、上記実施形態では、ｎ型Ｓｉ基板１
を使用したが、ｐ型半導体基板を用いることもできる。
その場合、欠陥層に正孔がトラップされることになる
が、その場合にも、半導体基板側の価電子帯のポテンシ
ャルが変化するので、正孔電流の変化から欠陥密度に対
応したダメージ層の深さや程度を定量的に測定すること
ができる。
を使用したが、ｐ型半導体基板を用いることもできる。
その場合、欠陥層に正孔がトラップされることになる
が、その場合にも、半導体基板側の価電子帯のポテンシ
ャルが変化するので、正孔電流の変化から欠陥密度に対
応したダメージ層の深さや程度を定量的に測定すること
ができる。
【００６３】また、本発明のＩ−Ｖ法による測定を行な
うに際し、測定端子は半導体基板との間でショットキー
障壁を形成するものだけでなく、オーミック接触を行な
うものを使用することもできる。その場合にも、半導体
基板内の捕獲中心への電荷（正負を問わず）のトラップ
により生じる電圧又は電流の変化を利用して、現実に問
題となるほどの欠陥密度が存在するか否かを判断でき
る。
うに際し、測定端子は半導体基板との間でショットキー
障壁を形成するものだけでなく、オーミック接触を行な
うものを使用することもできる。その場合にも、半導体
基板内の捕獲中心への電荷（正負を問わず）のトラップ
により生じる電圧又は電流の変化を利用して、現実に問
題となるほどの欠陥密度が存在するか否かを判断でき
る。
【００６４】（第２の実施形態） 本実施形態では、半導体基板上に積極的に酸化膜（好ま
しくは電荷のトンネリングが可能な薄い酸化膜）を形成
して、ダメージ量を定量的に評価する方法について説明
する。
しくは電荷のトンネリングが可能な薄い酸化膜）を形成
して、ダメージ量を定量的に評価する方法について説明
する。
【００６５】図６（ａ）〜（ｄ）は、本実施形態に係る
評価方法を実施するための試料の調整手順を示す断面図
である。
評価方法を実施するための試料の調整手順を示す断面図
である。
【００６６】まず、図６（ａ）に示す工程で、例えばｎ
型で、表面の結晶面が（１００）で、抵抗率が１０Ω・
ｃｍの半導体基板２１に、平行平板型ＲＩＥ装置を用い
てエッチングを施すことにより、半導体基板２１内にダ
メージ層２２を形成する。エッチングガスとして、ＣＨ
Ｆ3 とＯ2 との混合ガスを使用し、ガス圧力は５Ｐａ、
ＲＦ印加電力を１ｋＷ、ＲＦ周波数を１３．５６ＭＨｚ
としている。このとき、半導体基板２１の上には有機物
からなるデポ膜２３も形成される。
型で、表面の結晶面が（１００）で、抵抗率が１０Ω・
ｃｍの半導体基板２１に、平行平板型ＲＩＥ装置を用い
てエッチングを施すことにより、半導体基板２１内にダ
メージ層２２を形成する。エッチングガスとして、ＣＨ
Ｆ3 とＯ2 との混合ガスを使用し、ガス圧力は５Ｐａ、
ＲＦ印加電力を１ｋＷ、ＲＦ周波数を１３．５６ＭＨｚ
としている。このとき、半導体基板２１の上には有機物
からなるデポ膜２３も形成される。
【００６７】次に、図６（ｂ）に示す工程で、Ｏ2 ダウ
ンフロープラズマアッシング処理を施し、Ｓｉ基板２１
上に堆積したデポ膜２３を除去する。
ンフロープラズマアッシング処理を施し、Ｓｉ基板２１
上に堆積したデポ膜２３を除去する。
【００６８】次に、図６（ｃ）に示す工程で、ＣＦ4 と
Ｏ2 の混合ガスを使用したダウンフローエッチングによ
り、ダメージ層２２を測定したい深さポイントまで（５
ｎｍから６０ｎｍ）除去する。このダウンフローエッチ
ング（ケミカルドライエッチング、以下、ＣＤＥと呼
ぶ）を行なったときのガス圧力は１３３Ｐａ、ＲＦ印加
電力は３００Ｗ、ＲＦ周波数は１３．５６ＭＨｚとし
た。その後、Ｓｉ基板２１に、Ｏ2 プラズマによるアッ
シング、Ｈ2 ＳＯ4 ／Ｈ2 Ｏ2 による洗浄、希ＨＦによ
る洗浄を施した。
Ｏ2 の混合ガスを使用したダウンフローエッチングによ
り、ダメージ層２２を測定したい深さポイントまで（５
ｎｍから６０ｎｍ）除去する。このダウンフローエッチ
ング（ケミカルドライエッチング、以下、ＣＤＥと呼
ぶ）を行なったときのガス圧力は１３３Ｐａ、ＲＦ印加
電力は３００Ｗ、ＲＦ周波数は１３．５６ＭＨｚとし
た。その後、Ｓｉ基板２１に、Ｏ2 プラズマによるアッ
シング、Ｈ2 ＳＯ4 ／Ｈ2 Ｏ2 による洗浄、希ＨＦによ
る洗浄を施した。
【００６９】次に、図６（ｄ）に示す工程で、ダウンス
トリーム・リモートプラズマ酸化法（ＲＰＯ）により、
厚みが３〜４ｎｍの薄い酸化膜２５を形成する。このと
き、酸化温度は４００℃以下であり、半導体基板２１内
のダメージ層２２の結晶状態の回復が生じないようにし
ている。
トリーム・リモートプラズマ酸化法（ＲＰＯ）により、
厚みが３〜４ｎｍの薄い酸化膜２５を形成する。このと
き、酸化温度は４００℃以下であり、半導体基板２１内
のダメージ層２２の結晶状態の回復が生じないようにし
ている。
【００７０】図７は、本実施形態における測定方法を概
略的示す図である。同図に示すように、Ｓｉ基板２１上
の酸化膜２５の上に測定端子である水銀電極２６が接触
している。そして、定電流電源２７を用いて、Ｓｉ基板
２１と水銀電極２６との間に一定電流を印加し、その時
の電圧の経時変化を電圧計２８を用いて測定するように
構成されている。この水銀電極２６は、上記第１の実施
形態と同様に、円筒と円筒内に封入された水銀とにより
構成されている。なお、Ｓｉ基板２１はウエハステージ
の上に載置されていることは、第１の実施形態と同様で
あるが、図７においては、ウエハステージの表示が省略
されている。
略的示す図である。同図に示すように、Ｓｉ基板２１上
の酸化膜２５の上に測定端子である水銀電極２６が接触
している。そして、定電流電源２７を用いて、Ｓｉ基板
２１と水銀電極２６との間に一定電流を印加し、その時
の電圧の経時変化を電圧計２８を用いて測定するように
構成されている。この水銀電極２６は、上記第１の実施
形態と同様に、円筒と円筒内に封入された水銀とにより
構成されている。なお、Ｓｉ基板２１はウエハステージ
の上に載置されていることは、第１の実施形態と同様で
あるが、図７においては、ウエハステージの表示が省略
されている。
【００７１】図８〜図１０は、それぞれＳｉ基板２１の
上に酸化膜２５が形成されている場合に、水銀電極２６
−Ｓｉ基板２１間に一定電流Ｉcoを印加したときのダメ
ージ層２２及びＳｉ基板のエネルギー状態の推定される
変化を示すエネルギーバンド図及びそのときのトラップ
電子の分布状態を示す図である。
上に酸化膜２５が形成されている場合に、水銀電極２６
−Ｓｉ基板２１間に一定電流Ｉcoを印加したときのダメ
ージ層２２及びＳｉ基板のエネルギー状態の推定される
変化を示すエネルギーバンド図及びそのときのトラップ
電子の分布状態を示す図である。
【００７２】図８（ａ）は、水銀電極２６−Ｓｉ基板２
１間に電圧を印加していないときにおけるエネルギーバ
ンド図である。図８（ｂ）は、図８（ａ）に示す酸化膜
２２−Ｓｉ基板２１間の界面付近におけるトラップ電子
の状態密度（輪郭線）及びトラップ電子の存在領域（同
図に示すハッチング部分）を示す図である。
１間に電圧を印加していないときにおけるエネルギーバ
ンド図である。図８（ｂ）は、図８（ａ）に示す酸化膜
２２−Ｓｉ基板２１間の界面付近におけるトラップ電子
の状態密度（輪郭線）及びトラップ電子の存在領域（同
図に示すハッチング部分）を示す図である。
【００７３】図８（ａ）に示すように、電圧を印加して
いない状態においては、水銀電極２６のフェルミレベル
ＥfmとＳｉ基板２１のフェルミレベルＥfsとは同じレベ
ルにある。そして、図８（ｂ）に示すように、ほとんど
のトラップ電子はフェルミレベルＥfsよりも低いエネル
ギーレベルにあり、フェルミレベルＥfsよりも高いエネ
ルギーレベルにおいてはトラップ電子はほとんど空であ
ると思われる。
いない状態においては、水銀電極２６のフェルミレベル
ＥfmとＳｉ基板２１のフェルミレベルＥfsとは同じレベ
ルにある。そして、図８（ｂ）に示すように、ほとんど
のトラップ電子はフェルミレベルＥfsよりも低いエネル
ギーレベルにあり、フェルミレベルＥfsよりも高いエネ
ルギーレベルにおいてはトラップ電子はほとんど空であ
ると思われる。
【００７４】図９（ａ）は、水銀電極２６−Ｓｉ基板２
１間に一定電流Ｉcoが流れるように初期電圧Ｖ0 を印加
したときにおけるエネルギーバンド図である。図９
（ｂ）は、図９（ａ）に示す酸化膜２２−Ｓｉ基板２１
間の界面付近におけるトラップ電子の状態密度（輪郭
線）及びトラップ電子の存在領域（同図に示すハッチン
グ部分）を示す図である。
１間に一定電流Ｉcoが流れるように初期電圧Ｖ0 を印加
したときにおけるエネルギーバンド図である。図９
（ｂ）は、図９（ａ）に示す酸化膜２２−Ｓｉ基板２１
間の界面付近におけるトラップ電子の状態密度（輪郭
線）及びトラップ電子の存在領域（同図に示すハッチン
グ部分）を示す図である。
【００７５】図９（ａ）に示すように、一定電流Ｉcoが
流れるように水銀電極２６側に正の初期電圧Ｖ0 （０．
２Ｖ程度）を印加すると、Ｓｉ基板２１のフェルミレベ
ルＥfsが水銀電極２６のフェルミレベルＥfmよりもｑＶ
0 だけ高くなる。そして、図９（ｂ）に示すように、こ
の初期電圧Ｖ0 の印加状態においても、ほとんどのトラ
ップ電子はフェルミレベルＥfsよりも低いエネルギーレ
ベルにあり、フェルミレベルＥfsよりも高いエネルギー
レベルにおいてはトラップ電子はほとんど空であると思
われる。なお、電流値Ｉcoは、酸化膜２５をトンネリン
グによって通過する電子とトラップに捕獲される電子と
の総和と考えられる。
流れるように水銀電極２６側に正の初期電圧Ｖ0 （０．
２Ｖ程度）を印加すると、Ｓｉ基板２１のフェルミレベ
ルＥfsが水銀電極２６のフェルミレベルＥfmよりもｑＶ
0 だけ高くなる。そして、図９（ｂ）に示すように、こ
の初期電圧Ｖ0 の印加状態においても、ほとんどのトラ
ップ電子はフェルミレベルＥfsよりも低いエネルギーレ
ベルにあり、フェルミレベルＥfsよりも高いエネルギー
レベルにおいてはトラップ電子はほとんど空であると思
われる。なお、電流値Ｉcoは、酸化膜２５をトンネリン
グによって通過する電子とトラップに捕獲される電子と
の総和と考えられる。
【００７６】図１０（ａ）は、水銀電極２６−Ｓｉ基板
２１間に流れる一定電流Ｉcoが維持されるように時間と
共に変化する電圧Ｖ（ｔ）を印加したときにおけるエネ
ルギーバンド図である。図１０（ｂ）は、図１０（ａ）
に示す酸化膜２２−Ｓｉ基板２１間の界面付近における
トラップ電子の状態密度（輪郭線）及びトラップ電子の
存在領域（同図に示すハッチング部分）を示す図であ
る。
２１間に流れる一定電流Ｉcoが維持されるように時間と
共に変化する電圧Ｖ（ｔ）を印加したときにおけるエネ
ルギーバンド図である。図１０（ｂ）は、図１０（ａ）
に示す酸化膜２２−Ｓｉ基板２１間の界面付近における
トラップ電子の状態密度（輪郭線）及びトラップ電子の
存在領域（同図に示すハッチング部分）を示す図であ
る。
【００７７】図１０（ａ）に示すように、トラップが電
子で埋められていくにつれて、水銀電極２６側に印加す
る電圧Ｖ（ｔ）は大きくなっていく。そして、Ｓｉ基板
２１のフェルミレベルＥfsが水銀電極２６のフェルミレ
ベルＥfmよりもｑＶ（ｔ）だけ高くなる。このとき、図
１０（ｂ）に示すように、トラップ電子が存在しうる全
エネルギー領域（図中の輪郭線で囲まれる領域）を埋め
るトラップ電子の数が増大して、空の領域は少なくなっ
ているものと思われる。ただし、この状態においても、
トラップ電子はフェルミレベルＥfsよりも低いエネルギ
ーレベルにあり、フェルミレベルＥfsよりも高いエネル
ギーレベルにおいてはトラップ電子はほとんど空である
と思われる。
子で埋められていくにつれて、水銀電極２６側に印加す
る電圧Ｖ（ｔ）は大きくなっていく。そして、Ｓｉ基板
２１のフェルミレベルＥfsが水銀電極２６のフェルミレ
ベルＥfmよりもｑＶ（ｔ）だけ高くなる。このとき、図
１０（ｂ）に示すように、トラップ電子が存在しうる全
エネルギー領域（図中の輪郭線で囲まれる領域）を埋め
るトラップ電子の数が増大して、空の領域は少なくなっ
ているものと思われる。ただし、この状態においても、
トラップ電子はフェルミレベルＥfsよりも低いエネルギ
ーレベルにあり、フェルミレベルＥfsよりも高いエネル
ギーレベルにおいてはトラップ電子はほとんど空である
と思われる。
【００７８】図１１（ａ）は、水銀電極２６−Ｓｉ基板
２１間に流れる一定電流Ｉcoを維持するための電圧Ｖ
（ｔ）が飽和電圧Ｖsat に達したときにおけるエネルギ
ーバンド図である。図１１（ｂ）は、図１１（ａ）に示
す酸化膜２２−Ｓｉ基板２１間の界面付近におけるトラ
ップ電子の状態密度（輪郭線）及びトラップ電子の存在
領域（同図に示すハッチング部分）を示す図である。
２１間に流れる一定電流Ｉcoを維持するための電圧Ｖ
（ｔ）が飽和電圧Ｖsat に達したときにおけるエネルギ
ーバンド図である。図１１（ｂ）は、図１１（ａ）に示
す酸化膜２２−Ｓｉ基板２１間の界面付近におけるトラ
ップ電子の状態密度（輪郭線）及びトラップ電子の存在
領域（同図に示すハッチング部分）を示す図である。
【００７９】このとき、図１１（ａ）に示す一定電流Ｉ
coは、ほとんどトンネリングにより酸化膜２５を通過す
る電子のみによって生じるものと思われる。つまり、図
１１（ｂ）に示すように、飽和電圧Ｖsat に達したとい
うことは、電荷を受け入れるべきトラップがもはやなく
なっていることを意味するので、トラップ電子が存在し
うるエネルギー領域はほとんどトラップ電子で埋められ
ているはずである。
coは、ほとんどトンネリングにより酸化膜２５を通過す
る電子のみによって生じるものと思われる。つまり、図
１１（ｂ）に示すように、飽和電圧Ｖsat に達したとい
うことは、電荷を受け入れるべきトラップがもはやなく
なっていることを意味するので、トラップ電子が存在し
うるエネルギー領域はほとんどトラップ電子で埋められ
ているはずである。
【００８０】つまり、図９（ｂ），図１０（ｂ）及び図
１１（ｂ）に示すように、電圧Ｖ（ｔ）の上昇につれ
て、Ｓｉ基板２１のフェルミレベルＥfsも高くはなるの
であるが、トラップ電子のエネルギーレベルＥtrap以上
には上昇していないものと思われる。いいかえると、フ
ェルミレベルＥfsはトラップ電子のエネルギーレベルＥ
trapの位置にピン止めされた状態になっていると思われ
る。
１１（ｂ）に示すように、電圧Ｖ（ｔ）の上昇につれ
て、Ｓｉ基板２１のフェルミレベルＥfsも高くはなるの
であるが、トラップ電子のエネルギーレベルＥtrap以上
には上昇していないものと思われる。いいかえると、フ
ェルミレベルＥfsはトラップ電子のエネルギーレベルＥ
trapの位置にピン止めされた状態になっていると思われ
る。
【００８１】したがって、本実施形態のごとく、Ｓｉ基
板２１の上に酸化膜２５を形成し、この酸化膜２５に水
銀電極２６を接触させることにより、Ｓｉ基板２１のフ
ェルミエネルギーＥfsがトラップ電子にピン止めされる
という現象が生じ、このピン止めされている分だけ、一
定電流Ｉcoを得るための大きな電圧Ｖ（ｔ）が必要とな
り、測定感度が向上することになる。
板２１の上に酸化膜２５を形成し、この酸化膜２５に水
銀電極２６を接触させることにより、Ｓｉ基板２１のフ
ェルミエネルギーＥfsがトラップ電子にピン止めされる
という現象が生じ、このピン止めされている分だけ、一
定電流Ｉcoを得るための大きな電圧Ｖ（ｔ）が必要とな
り、測定感度が向上することになる。
【００８２】図１２は、本実施形態におけるエッチング
深さと飽和電圧Ｖsat の変化量ΔＶsat との関係を示す
データである。同図において、横軸はＣＤＥエッチング
の深さｄCDE を表し、縦軸は飽和電圧Ｖsat の変化量を
表している。また、図１３〜図１５は、それぞれ図１２
に示すＡ点（深さ５ｎｍ），Ｂ点（深さ１５ｎｍ），Ｃ
点（深さ４０ｎｍ）におけるＲＢＳ（ラザフォード後方
散乱法）による欠陥密度の測定結果を示すデータであ
る。図１３〜図１５において、横軸はシリコン基板２１
に照射して散乱されたＨｅ原子のエネルギーを表し、縦
軸は後方散乱強度（ＭＥＩＳ：メヂアムイオン散乱強
度）を表している。また、各図において、△はＳｉの結
晶格子にランダムに入射させたときのＨｅ原子の散乱強
度を、○はＳｉ基板の＜１０１＞軸に垂直にＨｅを入射
したときの散乱強度をそれぞれ示す。Ｈｅイオンの照射
は、加速電圧８０ｋｅＶで行なっている。同図に示す散
乱スペクトルはモンテカルロシミュレーションによって
分析され、各図の実線曲線に示すような欠陥領域にある
Ｓｉ原子の分布が得られた。これより、図１３〜図１５
のＳｉＯ2 ／Ｓｉ界面から約１ｎｍの深さにある欠陥の
密度ｎd を求めた。
深さと飽和電圧Ｖsat の変化量ΔＶsat との関係を示す
データである。同図において、横軸はＣＤＥエッチング
の深さｄCDE を表し、縦軸は飽和電圧Ｖsat の変化量を
表している。また、図１３〜図１５は、それぞれ図１２
に示すＡ点（深さ５ｎｍ），Ｂ点（深さ１５ｎｍ），Ｃ
点（深さ４０ｎｍ）におけるＲＢＳ（ラザフォード後方
散乱法）による欠陥密度の測定結果を示すデータであ
る。図１３〜図１５において、横軸はシリコン基板２１
に照射して散乱されたＨｅ原子のエネルギーを表し、縦
軸は後方散乱強度（ＭＥＩＳ：メヂアムイオン散乱強
度）を表している。また、各図において、△はＳｉの結
晶格子にランダムに入射させたときのＨｅ原子の散乱強
度を、○はＳｉ基板の＜１０１＞軸に垂直にＨｅを入射
したときの散乱強度をそれぞれ示す。Ｈｅイオンの照射
は、加速電圧８０ｋｅＶで行なっている。同図に示す散
乱スペクトルはモンテカルロシミュレーションによって
分析され、各図の実線曲線に示すような欠陥領域にある
Ｓｉ原子の分布が得られた。これより、図１３〜図１５
のＳｉＯ2 ／Ｓｉ界面から約１ｎｍの深さにある欠陥の
密度ｎd を求めた。
【００８３】図１３，図１４，図１５に示すように、深
さ５ｎｍ，１５ｎｍ，４０ｎｍにおける欠陥密度ｎd は
それぞれ５×１０22ｃｍ-3，７×１０21ｃｍ-3，＜９×
１０20ｃｍ-3である。
さ５ｎｍ，１５ｎｍ，４０ｎｍにおける欠陥密度ｎd は
それぞれ５×１０22ｃｍ-3，７×１０21ｃｍ-3，＜９×
１０20ｃｍ-3である。
【００８４】図１６は、図１３〜図１５のデータに基づ
いて欠陥密度ｎd と飽和電圧の変化量ΔＶsat との関係
を求めた結果を示す図である。図１６において、横軸，
縦軸共に欠陥密度ｎd ，変化量ΔＶsat の対数値を表し
ている。同図に示すように、両者は比例していることが
わかる。つまり、ＣＤＥエッチングを行なって飽和電圧
の変化量ΔＶsat を測定することにより、その深さにお
ける欠陥密度ｎd を把握することが可能となる。
いて欠陥密度ｎd と飽和電圧の変化量ΔＶsat との関係
を求めた結果を示す図である。図１６において、横軸，
縦軸共に欠陥密度ｎd ，変化量ΔＶsat の対数値を表し
ている。同図に示すように、両者は比例していることが
わかる。つまり、ＣＤＥエッチングを行なって飽和電圧
の変化量ΔＶsat を測定することにより、その深さにお
ける欠陥密度ｎd を把握することが可能となる。
【００８５】そして、図１２に示すように、飽和電圧の
変化量ΔＶsat の変化曲線にピーク１と、ピーク２とい
う２つの極大値があるが、図１６の関係を考慮すると、
ピーク１，ピーク２は、それぞれ欠陥密度の濃い領域が
２つあることを意味している。上記第１の実施形態にお
ける図４においては、ＣＤＥエッチング深さに対するト
ラップ電子の密度を飽和電圧の変化量ΔＶsat のデータ
から求めたが、その妥当性が検証されたことになる。
変化量ΔＶsat の変化曲線にピーク１と、ピーク２とい
う２つの極大値があるが、図１６の関係を考慮すると、
ピーク１，ピーク２は、それぞれ欠陥密度の濃い領域が
２つあることを意味している。上記第１の実施形態にお
ける図４においては、ＣＤＥエッチング深さに対するト
ラップ電子の密度を飽和電圧の変化量ΔＶsat のデータ
から求めたが、その妥当性が検証されたことになる。
【００８６】そして、本実施形態の方法によると、Ｓｉ
基板２１と水銀電極２６との間に酸化膜２５を介在させ
ることで、飽和電圧Ｖsat がより大きくなる結果、測定
感度が向上する。
基板２１と水銀電極２６との間に酸化膜２５を介在させ
ることで、飽和電圧Ｖsat がより大きくなる結果、測定
感度が向上する。
【００８７】（第３の実施形態） 次に、半導体装置の製造工程の管理方法に関する第３の
実施形態について、説明する。
実施形態について、説明する。
【００８８】図１７（ａ）〜（ｇ）は、本実施形態にお
ける半導体装置の製造工程及びその管理方法を示す断面
図である。ここでは、トランジスタ形成のためのトラン
ジスタ形成領域Ｒtrと、ダメージ層をモニターするため
のモニター領域Ｒmnとが設けられているウエハを前提と
する。
ける半導体装置の製造工程及びその管理方法を示す断面
図である。ここでは、トランジスタ形成のためのトラン
ジスタ形成領域Ｒtrと、ダメージ層をモニターするため
のモニター領域Ｒmnとが設けられているウエハを前提と
する。
【００８９】まず、図１７（ａ）に示す工程で、Ｓｉ基
板２１のトランジスタ形成領域Ｒtrにおいて、酸化シリ
コンからなるゲート絶縁膜３１と、ポリシリコンからな
るゲート電極３２と、酸化シリコンからなるサイドウォ
ール３３と、低濃度のリンが導入されてなる低濃度ｎ型
ソース・ドレイン領域（ＬＤＤ領域）３４ととを有する
ｎ型ＭＯＳトランジスタが形成されている。図１７
（ａ）に示す状態は、低濃度ソース・ドレイン領域３４
を形成した後、基板上にシリコン酸化膜を堆積して、サ
イドウォール３３形成のためにシリコン酸化膜の異方性
エッチングが行なわれた状態である。このとき、モニタ
ー領域Ｒmnにおいても、低濃度のリンが導入されてなる
低濃度ｎ型領域３４ａが形成されている。また、サイド
ウォール３３形成のための異方性エッチングにより、Ｓ
ｉ基板２１の表面付近にはエッチングダメージ層２２が
形成されている。
板２１のトランジスタ形成領域Ｒtrにおいて、酸化シリ
コンからなるゲート絶縁膜３１と、ポリシリコンからな
るゲート電極３２と、酸化シリコンからなるサイドウォ
ール３３と、低濃度のリンが導入されてなる低濃度ｎ型
ソース・ドレイン領域（ＬＤＤ領域）３４ととを有する
ｎ型ＭＯＳトランジスタが形成されている。図１７
（ａ）に示す状態は、低濃度ソース・ドレイン領域３４
を形成した後、基板上にシリコン酸化膜を堆積して、サ
イドウォール３３形成のためにシリコン酸化膜の異方性
エッチングが行なわれた状態である。このとき、モニタ
ー領域Ｒmnにおいても、低濃度のリンが導入されてなる
低濃度ｎ型領域３４ａが形成されている。また、サイド
ウォール３３形成のための異方性エッチングにより、Ｓ
ｉ基板２１の表面付近にはエッチングダメージ層２２が
形成されている。
【００９０】次に、図１７（ｂ）に示す工程で、ＣＤＥ
エッチングにより、Ｓｉ基板２１の露出している部分を
エッチングして、ダメージ層２２を少し除去する。その
後、基板上に、ダウンストリーム・リモートプラズマ酸
化法による酸化膜２５を形成する。この酸化膜の厚み
は、３〜４ｎｍである。
エッチングにより、Ｓｉ基板２１の露出している部分を
エッチングして、ダメージ層２２を少し除去する。その
後、基板上に、ダウンストリーム・リモートプラズマ酸
化法による酸化膜２５を形成する。この酸化膜の厚み
は、３〜４ｎｍである。
【００９１】次に、図１７（ｃ）に示す工程で、モニタ
ー領域Ｒmnの低濃度ｎ型領域３４ａにおける酸化膜２５
の上に水銀電極などの金属端子４０を載置して、上記第
２の実施形態で説明した方法によるダメージ層の深さの
評価を行なう。その後、図１７（ｂ），（ｃ）に示す工
程を繰り返し、図１２に示すごとく一定電流を流したと
きの飽和電圧の変化量ΔＶsat を求めて、例えば図１２
に示すＡ点（又はＣ点）に達したときにトランジスタの
特性上問題となるダメージは除去されたものと判断し
て、ダメージ層除去のためのＣＤＥエッチングを終了す
る。このとき、ダメージ層２２は除去されている。
ー領域Ｒmnの低濃度ｎ型領域３４ａにおける酸化膜２５
の上に水銀電極などの金属端子４０を載置して、上記第
２の実施形態で説明した方法によるダメージ層の深さの
評価を行なう。その後、図１７（ｂ），（ｃ）に示す工
程を繰り返し、図１２に示すごとく一定電流を流したと
きの飽和電圧の変化量ΔＶsat を求めて、例えば図１２
に示すＡ点（又はＣ点）に達したときにトランジスタの
特性上問題となるダメージは除去されたものと判断し
て、ダメージ層除去のためのＣＤＥエッチングを終了す
る。このとき、ダメージ層２２は除去されている。
【００９２】その後、図１７（ｄ）に示す工程で、Ｓｉ
基板２１内に高濃度の砒素イオンを注入して、高濃度ソ
ース・ドレイン領域３５を形成する。このとき、モニタ
ー領域Ｒmnにも高濃度の砒素イオンが注入されて、高濃
度ｎ型領域３５ａが形成される。
基板２１内に高濃度の砒素イオンを注入して、高濃度ソ
ース・ドレイン領域３５を形成する。このとき、モニタ
ー領域Ｒmnにも高濃度の砒素イオンが注入されて、高濃
度ｎ型領域３５ａが形成される。
【００９３】次に、図１７（ｅ）に示す工程で、熱処理
による不純物の拡散処理を行なった後、モニター領域Ｒ
mnの高濃度ｎ型領域３５ａにおける酸化膜２５の上に水
銀電極などの金属端子４０を再び載置して、イオン注入
によるダメージ層が表面付近に残存しているかどうか、
ダメージ層が残存しているときにはそのダメージの程度
の評価を行なう。そして、ダメージが十分回復していな
いときには、追加アニールを行なうなどの措置をとる。
による不純物の拡散処理を行なった後、モニター領域Ｒ
mnの高濃度ｎ型領域３５ａにおける酸化膜２５の上に水
銀電極などの金属端子４０を再び載置して、イオン注入
によるダメージ層が表面付近に残存しているかどうか、
ダメージ層が残存しているときにはそのダメージの程度
の評価を行なう。そして、ダメージが十分回復していな
いときには、追加アニールを行なうなどの措置をとる。
【００９４】その後、ダメージ層の深さを測定するため
に形成した極薄の酸化膜２５を除去するためのエッチン
グ処理を特別に設ける必要はない。次のシリサイド化処
理の前に、基板上の自然酸化膜を除去するためのフッ酸
によるウェットエッチングが行なわれるので、酸化膜２
５はそのとき自然に除去されるからである。
に形成した極薄の酸化膜２５を除去するためのエッチン
グ処理を特別に設ける必要はない。次のシリサイド化処
理の前に、基板上の自然酸化膜を除去するためのフッ酸
によるウェットエッチングが行なわれるので、酸化膜２
５はそのとき自然に除去されるからである。
【００９５】その後、図１７（ｆ）に示す工程で、基板
上にチタンなどからなる高融点金属膜３７を形成し、図
１７（ｇ）に示す工程で、高融点金属膜３７とシリコン
との反応によるシリサイド化と高融点金属膜３７の除去
とを行なって、ゲート電極３２，Ｓｉ基板２１の表面上
に、それぞれシリサイド膜３８ａ，３８ｂを形成する。
上にチタンなどからなる高融点金属膜３７を形成し、図
１７（ｇ）に示す工程で、高融点金属膜３７とシリコン
との反応によるシリサイド化と高融点金属膜３７の除去
とを行なって、ゲート電極３２，Ｓｉ基板２１の表面上
に、それぞれシリサイド膜３８ａ，３８ｂを形成する。
【００９６】本実施形態の半導体装置の製造工程の管理
方法によると、上記第２の実施形態における半導体基板
の評価方法を利用して、半導体基板にダメージ層を生ぜ
しめるプラズマエッチング工程と、そのダメージ層の除
去工程とを有する半導体装置の製造工程の管理を行なう
ことができる。
方法によると、上記第２の実施形態における半導体基板
の評価方法を利用して、半導体基板にダメージ層を生ぜ
しめるプラズマエッチング工程と、そのダメージ層の除
去工程とを有する半導体装置の製造工程の管理を行なう
ことができる。
【００９７】また、プラズマエッチングによって形成さ
れたダメージ層だけでなく、イオン注入によって形成さ
れたダメージ層を評価することで、イオン注入条件やイ
オン注入後のアニール条件の適否を判定することができ
る。
れたダメージ層だけでなく、イオン注入によって形成さ
れたダメージ層を評価することで、イオン注入条件やイ
オン注入後のアニール条件の適否を判定することができ
る。
【００９８】また、上述のＣＤＥによりダメージ層を除
去する場合、製造用のウエハとは別に、モニターウエハ
を利用して、ＣＤＥの終点を検出してもよい。
去する場合、製造用のウエハとは別に、モニターウエハ
を利用して、ＣＤＥの終点を検出してもよい。
【００９９】また、終点の検出方法としては、第２の実
施形態ではなく第１の実施形態の評価方法を利用するこ
ともできる。その場合、酸化膜２５は形成せずに、一定
電流を流したときの電圧の変化ΔＶが図２に示すもっと
も大きくなる深さ（１０ｎｍ深さ）まで除去したときに
エッチングダメージ層の除去が終了したと判断する方法
と、図４に示す欠陥密度Ｎが最大となる深さまで除去し
たときをエッチング終点と判断する方法がある。
施形態ではなく第１の実施形態の評価方法を利用するこ
ともできる。その場合、酸化膜２５は形成せずに、一定
電流を流したときの電圧の変化ΔＶが図２に示すもっと
も大きくなる深さ（１０ｎｍ深さ）まで除去したときに
エッチングダメージ層の除去が終了したと判断する方法
と、図４に示す欠陥密度Ｎが最大となる深さまで除去し
たときをエッチング終点と判断する方法がある。
【０１００】いずれの方法を採用する場合にも、第１，
第２の実施形態で説明したように、高濃度の不純物がド
ープされた領域におけるコンタクト抵抗と、ダメージ層
除去のためのＣＤＥによるエッチング深さを示すパラメ
ータである電圧の変化との関係を予め把握しておくこと
により、従来のＩ−Ｖ法にはない高い感度で正確な製造
工程の管理を行なうことができる。
第２の実施形態で説明したように、高濃度の不純物がド
ープされた領域におけるコンタクト抵抗と、ダメージ層
除去のためのＣＤＥによるエッチング深さを示すパラメ
ータである電圧の変化との関係を予め把握しておくこと
により、従来のＩ−Ｖ法にはない高い感度で正確な製造
工程の管理を行なうことができる。
【０１０１】なお、図１７（ｃ），（ｅ）に示す工程で
金属端子４０として水銀電極を用いても、水銀電極が接
触していた半導体基板の表面を清浄な状態に洗浄した
後、次工程に進めば問題は生じない。また、水銀電極以
外の他の金属からなる電極を用いてもよい。
金属端子４０として水銀電極を用いても、水銀電極が接
触していた半導体基板の表面を清浄な状態に洗浄した
後、次工程に進めば問題は生じない。また、水銀電極以
外の他の金属からなる電極を用いてもよい。
【０１０２】さらに、エッチングダメージ層を除去する
工程を行なった後、ダメージ層の残存状態から除去工程
の条件を変更することができる。たとえば、ＣＤＥの時
間が不足していると判断したり、ＣＤＥの雰囲気を好ま
しい状態に調整することができる。
工程を行なった後、ダメージ層の残存状態から除去工程
の条件を変更することができる。たとえば、ＣＤＥの時
間が不足していると判断したり、ＣＤＥの雰囲気を好ま
しい状態に調整することができる。
【０１０３】
【発明の効果】本発明の半導体基板の評価方法によれ
ば、半導体基板と上記金属との間に、一定の電流（又は
電圧）を印加して、半導体基板と上記金属との間に生じ
る電圧（又は電流）の変化量を測定して、この変化量に
基づき半導体基板表面の状態を評価するようにしたの
で、半導体基板内の捕獲中心が電荷によって埋められ
て、半導体基板のバンド状態が変化することを利用し
て、実際の欠陥量に即した定量的な評価を行うことがで
き、よって、インラインでの非破壊検査に使用可能な評
価方法の提供を図ることができる。
ば、半導体基板と上記金属との間に、一定の電流（又は
電圧）を印加して、半導体基板と上記金属との間に生じ
る電圧（又は電流）の変化量を測定して、この変化量に
基づき半導体基板表面の状態を評価するようにしたの
で、半導体基板内の捕獲中心が電荷によって埋められ
て、半導体基板のバンド状態が変化することを利用し
て、実際の欠陥量に即した定量的な評価を行うことがで
き、よって、インラインでの非破壊検査に使用可能な評
価方法の提供を図ることができる。
【０１０４】本発明の半導体装置の製造工程の管理方法
によれば、上記半導体基板の評価方法を利用して、イン
ラインでの非破壊検査によりエッチングダメージ層を除
去するための工程を適正に行なうことが可能になる。
によれば、上記半導体基板の評価方法を利用して、イン
ラインでの非破壊検査によりエッチングダメージ層を除
去するための工程を適正に行なうことが可能になる。
【図１】本発明の第１の実施形態における半導体基板の
表面状態の評価方法を説明するための図である。
表面状態の評価方法を説明するための図である。
【図２】本発明の第１の実施形態における半導体基板表
面の状態の評価結果を示す図である。
面の状態の評価結果を示す図である。
【図３】本発明の第１の実施形態における評価方法のモ
デル図を示す図である。
デル図を示す図である。
【図４】本発明の第１の実施形態における半導体基板表
面の欠陥密度の深さ方向の分布の評価結果を示す図であ
る。
面の欠陥密度の深さ方向の分布の評価結果を示す図であ
る。
【図５】本発明の第１の実施形態における半導体基板の
除去深さとデバイスのコンタクト抵抗との関係を示す図
である。
除去深さとデバイスのコンタクト抵抗との関係を示す図
である。
【図６】本発明の第２の実施形態における評価方法を実
施するための試料の調整手順を示す断面図である。
施するための試料の調整手順を示す断面図である。
【図７】本発明の第２の実施形態における半導体基板の
表面状態の評価方法を説明するための図である。
表面状態の評価方法を説明するための図である。
【図８】水銀電極−Ｓｉ基板間に電圧を印加していない
ときにおけるエネルギーバンド図、及び両者の界面付近
におけるトラップ電子の状態密度，トラップ電子の存在
領域をそれぞれ示す図である。
ときにおけるエネルギーバンド図、及び両者の界面付近
におけるトラップ電子の状態密度，トラップ電子の存在
領域をそれぞれ示す図である。
【図９】水銀電極−Ｓｉ基板間に初期電圧Ｖ0 を印加し
たときにおけるエネルギーバンド図、及び両者の界面付
近におけるトラップ電子の状態密度，トラップ電子の存
在領域をそれぞれ示す図である。
たときにおけるエネルギーバンド図、及び両者の界面付
近におけるトラップ電子の状態密度，トラップ電子の存
在領域をそれぞれ示す図である。
【図１０】水銀電極−Ｓｉ基板間に時間変化する電圧Ｖ
（ｔ）を印加したときにおけるエネルギーバンド図、及
び両者の界面付近におけるトラップ電子の状態密度，ト
ラップ電子の存在領域をそれぞれ示す図である。
（ｔ）を印加したときにおけるエネルギーバンド図、及
び両者の界面付近におけるトラップ電子の状態密度，ト
ラップ電子の存在領域をそれぞれ示す図である。
【図１１】水銀電極−Ｓｉ基板間に飽和電圧Ｖsat を印
加したときにおけるエネルギーバンド図、及び両者の界
面付近におけるトラップ電子の状態密度，トラップ電子
の存在領域をそれぞれ示す図である。
加したときにおけるエネルギーバンド図、及び両者の界
面付近におけるトラップ電子の状態密度，トラップ電子
の存在領域をそれぞれ示す図である。
【図１２】第２の実施形態におけるエッチング深さと飽
和電圧の変化量ΔＶsat との関係を示すデータである。
和電圧の変化量ΔＶsat との関係を示すデータである。
【図１３】図１２に示すＡ点（深さ５ｎｍ）におけるＲ
ＢＳによる欠陥密度ｎd の測定結果を示すデータであ
る。
ＢＳによる欠陥密度ｎd の測定結果を示すデータであ
る。
【図１４】図１２に示すＢ点（深さ１５ｎｍ）における
ＲＢＳによる欠陥密度ｎd の測定結果を示すデータであ
る。
ＲＢＳによる欠陥密度ｎd の測定結果を示すデータであ
る。
【図１５】図１２に示すＣ点（深さ４０ｎｍ）における
ＲＢＳによる欠陥密度ｎd の測定結果を示すデータであ
る。
ＲＢＳによる欠陥密度ｎd の測定結果を示すデータであ
る。
【図１６】図１３〜図１５のデータに基づいて欠陥密度
ｎd と飽和電圧の変化量ΔＶsatとの関係を示す図であ
る。
ｎd と飽和電圧の変化量ΔＶsatとの関係を示す図であ
る。
【図１７】第３の実施形態における半導体装置の製造工
程及びその管理方法を示す断面図である。
程及びその管理方法を示す断面図である。
【図１８】従来のＩ−Ｖ法による半導体基板の表面状態
の評価方法を説明するための図である。
の評価方法を説明するための図である。
【図１９】従来のＩ−Ｖ法における半導体基板表面の状
態の評価結果であるＩ−Ｖ特性を示す図である。
態の評価結果であるＩ−Ｖ特性を示す図である。
【図２０】従来のＩ−Ｖ法による半導体基板表面のエッ
チングダメージ層の深さ方向の分布を示す図である。
チングダメージ層の深さ方向の分布を示す図である。
【符号の説明】 １ 半導体基板 ２ ステージ ３ 水銀電極（測定端子） ４ 定電流電源 ５ 電圧計 １０ 電荷 １１ 捕獲中心 ２１ 半導体基板 ２２ ダメージ層 ２３ デポ膜 ２５ 酸化膜 ２６ 水銀電極（測定端子）
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭53−59376（ＪＰ，Ａ) 特開 平10−50783（ＪＰ，Ａ) 特開 平３−195959（ＪＰ，Ａ) 特開 平６−112290（ＪＰ，Ａ) 特開 昭51−129173（ＪＰ，Ａ) 特開 昭56−157041（ＪＰ，Ａ) 特開 昭60−80236（ＪＰ，Ａ) 特開 昭58−66340（ＪＰ，Ａ) 特開 昭56−91440（ＪＰ，Ａ) 特開 昭53−121576（ＪＰ，Ａ) 特開 昭54−34675（ＪＰ，Ａ) 特開 昭54−153096（ＪＰ，Ａ) 特開 昭58−206120（ＪＰ，Ａ) 特開 昭58−102536（ＪＰ，Ａ) 特開 平８−62122（ＪＰ，Ａ) 特開 平４−324654（ＪＰ，Ａ) 特開 平４−125945（ＪＰ，Ａ) 特開 昭58−143542（ＪＰ，Ａ) 河東田隆編「半導体評価技術」（1989 年２月28日）産業図書株式会社発行ｐ. ｐ．100−102 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/66 G01N 27/00 G01R 31/26 H01L 21/02
Claims (19)
- 【請求項１】 半導体基板の上に、該半導体基板との間
でショットキー障壁を形成する測定端子を載置する第１
のステップと、 上記半導体基板と上記測定端子との間に、電圧，電流の
うちいずれか一方の電気的ストレスを一定量で印加し、
上記半導体基板と上記測定端子との間に生じる電圧，電
流のうち他方の電気的ストレスの変化量を測定する第２
のステップと、 上記他方の電気的ストレスの変化量に基づき上記半導体
基板表面の状態を評価する第３のステップとを備え、 上記第１〜第３のステップを、表面にダメージ層を有す
る初期状態の半導体基板と、上記ダメージ層が所定深さ
分だけ除去された加工後の半導体基板とについて行な
い、 上記初期状態の半導体基板と加工後の半導体基板との間
における上記他方の電気的ストレスの変化量に基づい
て、上記ダメージ層の除去状態を判断することを特徴と
する 半導体基板の評価方法。 - 【請求項２】 請求項１記載の半導体基板の評価方法に
おいて、 上記第１のステップでは、上記測定端子として水銀電極
を用いることを特徴とする半導体基板の評価方法。 - 【請求項３】 請求項１又は２記載の半導体基板の評価
方法において、 上記第２のステップでは、上記一方の電気的ストレスと
して電流を用い、 上記第３のステップでは、上記他方の電気的ストレスで
ある電圧の経時変化量△Ｖと、△Ｖ＝Ｘ・ｑ・Ｎ／ε
（Ｘは電荷捕獲中心の膜厚を、ｑは電荷量を、εは半導
体基板の比誘電率をそれぞれ示す）の関係式とに基づい
て、上記半導体基板の表面領域の欠陥密度Ｎを求めるこ
とを特徴とする半導体基板の評価方法。 - 【請求項４】 半導体基板の上に酸化膜を形成する第１
のステップと、 上記酸化膜の上に測定端子を載置する第２のステップ
と、 上記半導体基板と上記測定端子との間に、電圧，電流の
うちいずれか一方の電気的ストレスを一定量で印加し、
上記半導体基板と上記測定端子との間に生じる 電圧，電
流のうち他方の電気的ストレスの変化量を測定する第３
のステップと、 上記他方の電気的ストレスの変化量に基づき上記半導体
基板表面の状態を評価する第４のステップとを備え、 上記第１〜第４のステップを、表面にダメージ層を有す
る初期状態の半導体基板と、上記ダメージ層が所定深さ
分だけ除去された加工後の半導体基板とについて行な
い、 上記初期状態の半導体基板と加工後の半導体基板との間
における上記他方の電気的ストレスの変化量に基づい
て、上記ダメージ層の除去状態を判断することを特徴と
する半導体基板の評価方法。 - 【請求項５】 請求項４記載の半導体基板の評価方法に
おいて、 上記第２のステップでは、上記測定端子として水銀電極
を用いることを特徴とする半導体基板の評価方法。 - 【請求項６】 請求項４又は５記載の半導体基板の評価
方法において、 上記第１のステップでは、４００℃以下の低温で酸化膜
を形成することを特徴とする半導体基板の評価方法。 - 【請求項７】 請求項４〜６のうちいずれか１つに記載
の半導体基板の評価方法において、 上記酸化膜を形成するステップでは、電荷のトンネリン
グが可能な厚みを有する酸化膜を形成することを特徴と
する半導体基板の評価方法。 - 【請求項８】 請求項４〜７のうちいずれか１つに記載
の半導体基板の評価方法において、 上記第３のステップでは、上記一方の電気的ストレスと
して電流を用い、 上記第４のステップでは、上記他方の電気的ストレスで
ある電圧の飽和値の変化量が極大となる深さをダメージ
の深さと評価することを特徴とする半導体基板の評価方
法。 - 【請求項９】 半導体基板にダメージを与える条件下で
加工を行なう工程と、上記加工により生じたダメージ層
を除去する工程とを含む半導体装置の製造工程の管理方
法であって、 上記各工程中のいずれかの時点において、半導体基板の
上に測定端子を載置する第１のステップと、 上記半導体基板と上記測定端子との間に、電圧，電流の
うちいずれか一方の電気的ストレスを一定量で印加し、
上記半導体基板と上記測定端子との間に生じる上記電
圧，電流のうち他方の電気的ストレスの変化量を測定す
る第２のステップと、 上記他方の電気的ストレスの変化量に基づき上記半導体
基板表面の状態を評価する第３のステップと、 上記第３のステップにおける評価結果に基づいて、上記
ダメージ層を除去する工程の管理を行なう第４のステッ
プとを備えていることを特徴とする半導体装置の製造工
程の管理方法。 - 【請求項１０】 請求項９記載の半導体装置の製造工程
の管理方法において、 上記第４のステップでは、上記ダメージ層を除去する工
程の条件を変更することを特徴とする半導体装置の製造
工程の管理方法。 - 【請求項１１】 請求項９記載の半導体装置の製造工程
の管理方法において、 上記第４のステップでは、上記ダメージ層を除去する工
程の終点を判断することを特徴とする半導体装置の製造
工程の管理方法。 - 【請求項１２】 請求項９〜１１のうちいずれか１つに
記載の半導体装置の製造工程の管理方法において、 上記第１のステップでは、上記半導体基板及び上記金属
として、互いにショットキー障壁を形成する材料を選択
し、 上記第２のステップでは、順方向の電流が生じる方向に
上記一方の電気的ストレスを印加することを特徴とする
半導体装置の製造工程の管理方法。 - 【請求項１３】 請求項１２記載の半導体装置の製造工
程の管理方法において、 上記第１〜第３のステップを、表面にダメージ層を有す
る初期状態の半導体基板と、上記ダメージ層が所定深さ
分だけ除去された加工後の半導体基板とについて行な
い、 上記第４のステップでは、上記初期状態の半導体基板と
加工後の半導体基板との間における他方の電気的ストレ
スの変化量に基づいて、上記管理を行なうことを特徴と
する半導体装置の製造工程の管理方法。 - 【請求項１４】 請求項１３記載の半導体装置の製造工
程の管理方法において、 上記第２のステップでは、上記一方の電気的ストレスと
して電流を用い、 上記第３のステップでは、上記電圧の経時変化量△Ｖ
と、△Ｖ＝Ｘ・ｑ・Ｎ／ε（Ｘは電荷捕獲中心の膜厚
を、ｑは電荷量を、εは半導体基板の比誘電率をそれぞ
れ示す）の関係式とに基づいて、上記半導体基板の表面
領域の欠陥密度Ｎを求め、 上記第１〜第３のステップを、表面にダメージ層を有す
る初期状態の半導体基板と、上記ダメージ層が所定深さ
分だけ除去された加工後の半導体基板とについて行な
い、 上記第４のステップでは、上記初期状態の半導体基板と
加工後の半導体基板との間における上記欠陥密度Ｎが所
定値以下になったときに、上記ダメージ層を除去する工
程が終了したと判断することを特徴とする半導体装置の
製造工程の管理方法。 - 【請求項１５】 請求項９〜１１のうちいずれか１つに
記載の半導体装置の製造工程の管理方法において、 上記第１のステップの前に、上記半導体基板の上に酸化
膜を形成するステップを含み、 上記第１のステップでは、上記半導体基板の酸化膜の上
に上記測定端子を載置することを特徴とする半導体装置
の製造工程の管理方法。 - 【請求項１６】 請求項１５記載の半導体装置の製造工
程の管理方法において、 上記第１〜第３のステップを、表面にダメージ層を有す
る初期状態の半導体基板と、上記ダメージ層が所定深さ
分だけ除去された加工後の半導体基板とについて行な
い、 上記第４のステップでは、上記初期状態の半導体基板と
加工後の半導体基板との間における他方の電気的ストレ
スの変化量に基づいて、上記管理を行なうことを特徴と
する半導体装置の製造工程の管理方法。 - 【請求項１７】 請求項１５記載の半導体装置の製造工
程の管理方法において、 上記酸化膜を形成するステップでは、４００℃以下の低
温で酸化膜を形成することを特徴とする半導体装置の製
造工程の管理方法。 - 【請求項１８】 請求項１５記載の半導体装置の製造工
程の管理方法において、 上記酸化膜を形成するステップでは、電荷のトンネリン
グが可能な厚みを有する酸化膜を形成することを特徴と
する半導体装置の製造工程の管理方法。 - 【請求項１９】 請求項１５〜１８のうちいずれか１つ
に記載の半導体装置の製造工程の管理方法において、 上記第１のステップでは、上記一方の電気的ストレスと
して電流を用い、 上記第３のステップでは、上記他方の電気的ストレスで
ある電圧の飽和値の変化量が極大となる深さをダメージ
の深さと評価することを特徴とする半導体装置の製造工
程の管理方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34507398A JP3251245B2 (ja) | 1998-06-10 | 1998-12-04 | 半導体基板の評価方法及び半導体装置の製造工程の管理方法 |
| US09/327,467 US6469535B1 (en) | 1998-06-10 | 1999-06-08 | Method for examining semiconductor substrate, and method for controlling fabrication process of semiconductor devices |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16208198 | 1998-06-10 | ||
| JP10-162081 | 1998-06-10 | ||
| JP34507398A JP3251245B2 (ja) | 1998-06-10 | 1998-12-04 | 半導体基板の評価方法及び半導体装置の製造工程の管理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000068344A JP2000068344A (ja) | 2000-03-03 |
| JP3251245B2 true JP3251245B2 (ja) | 2002-01-28 |
Family
ID=26487993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34507398A Expired - Fee Related JP3251245B2 (ja) | 1998-06-10 | 1998-12-04 | 半導体基板の評価方法及び半導体装置の製造工程の管理方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6469535B1 (ja) |
| JP (1) | JP3251245B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI721175B (zh) | 2016-06-09 | 2021-03-11 | 日商大王製紙股份有限公司 | 吸收性物品 |
| TWI728124B (zh) | 2016-06-09 | 2021-05-21 | 日商大王製紙股份有限公司 | 短褲型拋棄式尿布 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4256060B2 (ja) * | 2000-10-04 | 2009-04-22 | セイコーインスツル株式会社 | 絶縁膜の評価方法および装置 |
| US6441396B1 (en) * | 2000-10-24 | 2002-08-27 | International Business Machines Corporation | In-line electrical monitor for measuring mechanical stress at the device level on a semiconductor wafer |
| JP4343798B2 (ja) * | 2004-08-26 | 2009-10-14 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US7633305B2 (en) | 2004-09-13 | 2009-12-15 | Shin-Etsu Handotai Co., Ltd. | Method for evaluating semiconductor wafer and apparatus for evaluating semiconductor wafer |
| DE102008015211B4 (de) * | 2008-03-20 | 2011-01-05 | Infineon Technologies Ag | Messanordnung und Verfahren zum Betreiben der Messanordnung |
| US8502544B1 (en) * | 2012-05-14 | 2013-08-06 | Taiwan Mask Corporation | Method for testing mask articles |
| JP7220508B2 (ja) * | 2017-08-24 | 2023-02-10 | 住友化学株式会社 | 半導体層の電気的欠陥濃度評価方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3609537A (en) * | 1969-04-01 | 1971-09-28 | Ibm | Resistance standard |
| JPS61159748A (ja) | 1985-01-08 | 1986-07-19 | Oki Electric Ind Co Ltd | トラツプ分布測定方法 |
| DE3870318D1 (de) * | 1987-06-15 | 1992-05-27 | Siemens Ag | Verfahren und messvorrichtung zur bestimmung der diffusionslaenge der minoritaetsladungstraeger zur zerstoerungsfreien detektion von defekten und verunreinigungen in halbleiterkristallkoerpern. |
| JPH05152410A (ja) | 1991-11-26 | 1993-06-18 | Mitsubishi Materials Corp | シリコンウエーハの結晶評価方法 |
| US5598102A (en) * | 1993-08-19 | 1997-01-28 | Texas Instruments Incorporated | Method for detecting defects in semiconductor insulators |
| JP2666772B2 (ja) * | 1995-05-26 | 1997-10-22 | 日本電気株式会社 | 超音波加熱を用いた半導体集積回路配線系の検査法および装置 |
| US6078183A (en) * | 1998-03-03 | 2000-06-20 | Sandia Corporation | Thermally-induced voltage alteration for integrated circuit analysis |
-
1998
- 1998-12-04 JP JP34507398A patent/JP3251245B2/ja not_active Expired - Fee Related
-
1999
- 1999-06-08 US US09/327,467 patent/US6469535B1/en not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 河東田隆編「半導体評価技術」（１９８９年２月２８日）産業図書株式会社発行ｐ．ｐ．１００−１０２ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI721175B (zh) | 2016-06-09 | 2021-03-11 | 日商大王製紙股份有限公司 | 吸收性物品 |
| TWI728124B (zh) | 2016-06-09 | 2021-05-21 | 日商大王製紙股份有限公司 | 短褲型拋棄式尿布 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000068344A (ja) | 2000-03-03 |
| US6469535B1 (en) | 2002-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Liu et al. | A study of the leakage mechanisms of silicided n+/p junctions | |
| US7078919B2 (en) | In situ determination of resistivity, mobility and dopant concentration profiles | |
| US20060022295A1 (en) | Evaluation method and manufacturing method of semiconductor device | |
| Eriguchi | Modeling of defect generation during plasma etching and its impact on electronic device performance—plasma-induced damage | |
| JP3251245B2 (ja) | 半導体基板の評価方法及び半導体装置の製造工程の管理方法 | |
| Subrahmanyan | Methods for the measurement of two‐dimensional doping profiles | |
| US6673640B2 (en) | Method of manufacturing semiconductor device for evaluation capable of evaluating crystal defect using in-line test by avoiding using preferential etching process | |
| KR100193402B1 (ko) | 불순물 농도 프로파일 측정방법 | |
| KR100740159B1 (ko) | 반도체 장치의 평가방법, 반도체 장치의 제조 방법, 및 반도체 웨이퍼 | |
| US7989232B2 (en) | Method of using electrical test structure for semiconductor trench depth monitor | |
| JP3819626B2 (ja) | 半導体装置の製造方法及びエッチング装置 | |
| JP5276926B2 (ja) | コンタクトホール側壁の抵抗値測定方法 | |
| Ishida et al. | Study of electrical measurement techniques for ultra‐shallow dopant profiling | |
| US20050263833A1 (en) | Apparatus for evaluating amount of charge, method for fabricating the same, and method for evaluating amount of charge | |
| JP3439332B2 (ja) | 結晶欠陥の測定方法 | |
| US20020130320A1 (en) | Method for evaluating an integrated electronic device | |
| US20090032813A1 (en) | Test Wafer, Manufacturing Method Thereof and Method for Measuring Plasma Damage | |
| Brozek et al. | Increased hole trapping in gate oxides as latent damage from plasma charging | |
| KR20100062400A (ko) | 반도체 웨이퍼의 결함 분석 방법 | |
| Polignano et al. | Surface recombination velocity from photocurrent measurements: Validation and applications | |
| US6819417B1 (en) | In-line monitoring of silicide quality using non-destructive methods | |
| Rommel et al. | WAFER SCALE CHARACTERIZATION OF INTERFACE STATE DENSITIES WITHOUT TEST STRUCTURES BY PHOTOCURRENT ANALYSIS | |
| Latif | Characterisation of Sheet Resistivity and Contact Resistivity for Source/Drain of n-MOSFET Device | |
| CN116859211A (zh) | 一种集成电路芯片中单个三极管界面态缺陷的提取方法 | |
| Renteln et al. | STEM‐EDX Dopant Profiling of S‐D Implants in Submicron FETs |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |