JP7220508B2 - 半導体層の電気的欠陥濃度評価方法 - Google Patents

半導体層の電気的欠陥濃度評価方法 Download PDF

Info

Publication number
JP7220508B2
JP7220508B2 JP2017161604A JP2017161604A JP7220508B2 JP 7220508 B2 JP7220508 B2 JP 7220508B2 JP 2017161604 A JP2017161604 A JP 2017161604A JP 2017161604 A JP2017161604 A JP 2017161604A JP 7220508 B2 JP7220508 B2 JP 7220508B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
electrical defect
defect concentration
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017161604A
Other languages
English (en)
Other versions
JP2019040988A (ja
Inventor
邦之 角嶋
拓也 星井
整 若林
一生 筒井
洋 岩井
大貴 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2017161604A priority Critical patent/JP7220508B2/ja
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to CN201880054972.5A priority patent/CN111033711A/zh
Priority to PCT/JP2018/029484 priority patent/WO2019039257A1/ja
Priority to EP18847691.5A priority patent/EP3675154A4/en
Priority to US16/639,040 priority patent/US11513149B2/en
Priority to TW107128599A priority patent/TWI791592B/zh
Publication of JP2019040988A publication Critical patent/JP2019040988A/ja
Priority to JP2023012882A priority patent/JP7441345B2/ja
Application granted granted Critical
Publication of JP7220508B2 publication Critical patent/JP7220508B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)

Description

本発明は、半導体層の電気的欠陥濃度評価方法に関する。
トランジスタ等の半導体素子において、半導体層中の不純物や欠陥等により形成される欠陥準位（トラップ準位）に電子や正孔がトラップされると、リーク電流の発生や閾値電圧の変動が引き起こされる。このため、信頼性の高い半導体素子を製造するためには、半導体層の電気的欠陥（原子欠損や残留不純物による欠陥）の濃度を知ることが重要である。電気的欠陥の濃度は、キャリア濃度と欠陥準位にトラップされた電荷の濃度との合計にほぼ等しい。
従来、半導体層中のキャリア濃度プロファイルをＣＶカーブ（キャパシタ容量とゲート電圧の関係を示す曲線）プロファイルから読み取る方法が知られている（例えば、非特許文献１参照）。
O. Ambacher, et al., "Two-dimensional electron gases induced by spontaneous and piezoelectric polarization charges in N- and Ga-face AlGaN/GaN heterostructures," Journal of Applied Physics 85, 3222, 1999.
しかしながら、ＣＶカーブプロファイルから読み取る方法では、深いトラップ準位にトラップされた電子や正孔の濃度を調べることは難しい。このため、深いトラップ準位を有するワイドバンドギャップ半導体の電気的欠陥濃度の評価は困難である。
本発明の目的は、深い欠陥準位を有するワイドバンドギャップ半導体にも適用可能な、半導体層の電気的欠陥濃度評価方法、及びその方法により評価することのできる電気的欠陥濃度の少ない半導体素子を提供することにある。
本発明の一態様は、上記目的を達成するために、以下の［１］～［３］の半導体層の電気的欠陥濃度評価方法、及び以下の［４］～［６］の半導体素子を提供する。
［１］半導体層に電圧を印加して電流を測定するステップと、測定された前記電流の値から算出される、前記半導体層から放出された電荷量を用いて前記半導体層中の電気的欠陥濃度を導出するステップと、を含む、半導体層の電気的欠陥濃度評価方法。
［２］前記半導体層の低電位側の電流の値を用いて前記半導体層中の電気的欠陥濃度を導出する、上記［１］に記載の半導体層の電気的欠陥濃度評価方法。
［３］半導体層に電圧を印加して電流を測定するステップと、測定された前記電流の値を用いて前記半導体層中の電気的欠陥濃度を導出するステップと、を含み、前記半導体層の低電位側の電流の値と高電位側の電流の値の差を用いて前記半導体層中の電気的欠陥濃度を導出する、半導体層の電気的欠陥濃度評価方法。
［４］電流経路となる半導体層を備え、前記半導体層の、電流印加直後の電荷量と定常状態の電荷量を用いて求められる電気的欠陥の濃度の最大値が１．０×１０１９ｃｍ－３以下であり、前記電荷量が、前記半導体層に電圧を印加して測定された電流の値から算出される、前記半導体層から放出された電荷量である、半導体素子。
［５］電流印加により前記半導体層に蓄積された正味の電荷量を用いて求められる前記半導体層中の前記欠陥の面密度が、前記半導体層の前記電流印加時の低電位側の面から離れるにつれて増加する領域において、二段階の傾きをもって増加する、上記［４］に記載の半導体素子。
［６］前記半導体層のバンドギャップが２．５ｅＶ以上である、上記［４］又は［５］に記載の半導体素子。
本発明によれば、深い欠陥準位を有するワイドバンドギャップ半導体にも適用可能な、半導体層の電気的欠陥濃度評価方法、及びその方法により評価することのできる電気的欠陥濃度の少ない半導体素子を提供することができる。
図１は、本実施の形態に係る半導体層の電気的欠陥濃度評価方法による評価に適した半導体素子の一例の垂直断面図である。 図２（ａ）～（ｄ）は、印加電圧が１０～４０Ｖであるときの、基板電流及び電極電流の時間変化を示すグラフである。 図３（ａ）～（ｄ）は、印加電圧が５０～８０Ｖであるときの、基板電流及び電極電流の時間変化を示すグラフである。 図４（ａ）～（ｄ）は、印加電圧が９０～１２０Ｖであるときの、基板電流及び電極電流の時間変化を示すグラフである。 図５（ａ）～（ｄ）は、印加電圧が１３０～１６０Ｖであるときの、基板電流及び電極電流の時間変化を示すグラフである。 図６（ａ）～（ｄ）は、印加電圧が１７０～２００Ｖであるときの、基板電流及び電極電流の時間変化を示すグラフである。 図７は、ＱｃａｐとＱＴＯＴＡＬを印加電圧ごとにプロットしたグラフである。 図８は、空乏層の厚さｚと印加電圧Ｖの関係を示すグラフである。 図９は、定常状態におけるエピタキシャル層中の電気的欠陥濃度ρと位置ｚとの関係を示すグラフである。 図１０は、エピタキシャル層に蓄積された正味の電荷量Ｑｎｅｔと印加電圧Ｖとの関係を示すグラフである。 図１１は、ＧａＮ層中の欠陥の面密度と位置ｚとの関係を示すグラフである。
（半導体素子１）
図１は、本実施の形態に係る半導体層の電気的欠陥濃度評価方法による評価に適した半導体素子の一例である半導体素子１の垂直断面図である。
半導体素子１は、Ｓｉ等の半導体からなる基板１０と、基板１０上にバッファ層１１を介して形成されたＧａＮ等からなる窒化物半導体層１２と、窒化物半導体層１２に接続されたＴｉ／Ａｌ／Ｎｉ／Ａｕ等の複数の金属からなる積層構造を有する電極１３とを有する。窒化物半導体層１２は、例えば、Ｃ（炭素）等の不純物が添加されたＧａＮ膜からなる不純物添加窒化物半導体層１２ａと、不純物添加窒化物半導体層１２ａ上の不純物が添加されていないＧａＮ等の膜からなるアンドープ窒化物半導体層１２ｂを有する。
バッファ層１１、不純物添加窒化物半導体層１２ａ、及びアンドープ窒化物半導体層１２ｂの材料及び厚さは、任意に定めることができるが、後述する半導体の電気的欠陥濃度評価方法においては、一例として、窒化物半導体層１２、不純物添加窒化物半導体層１２ａ、及びアンドープ窒化物半導体層１２ｂは、それぞれ、ＧａＮ層１２、Ｃ－ＧａＮ層１２ａ、アンドープＧａＮ層１２ｂとした。また、バッファ層１１、Ｃ－ＧａＮ層１２ａ、アンドープＧａＮ層１２ｂの厚さは、それぞれ３．５μｍ、７３０ｎｍ、５７０ｎｍとした。また、電極１３も任意の形状を有し得るが、同様に、一例として、半径が５６０μｍ、面積が１ｍｍ２の円形の電極とした。
（半導体の電気的欠陥濃度評価方法）
基板１０と電極１３の間には、直流可変電源１４により電圧を印加することができる。そして、電流計１５ａにより基板１０を流れる電流（基板電流）を、電流計１５ｂにより電極１３を流れる電流（電極電流）を測定することができる。
図２（ａ）～（ｄ）、図３（ａ）～（ｄ）、図４（ａ）～（ｄ）、図５（ａ）～（ｄ）、図６（ａ）～（ｄ）は、印加電圧が１０～２００Ｖであるときの、基板電流及び電極電流の時間変化を示すグラフである。なお、基板電流の値には－１を掛けている。
印加電圧が９０Ｖ以上のときには、電極電流が逆流しているが、これはバッファ層１１のトラップ準位から放出された電子に対して窒化物半導体層１２のトラップ準位から放出された電子が過剰になり、窒化物半導体層１２中にウェルができて窒化物半導体層１２の電位が高くなることで電子が電極１３から供給されることによると考えられる。
本実施の形態では、半導体層の一部である例えばＧａＮ層からなる窒化物半導体層１２中の電気的欠陥の濃度を求める。本実施の形態によれば、深い欠陥準位から放出される電荷の濃度を求めることができるため、深い欠陥準位を有するワイドバンドギャップ半導体の電気的欠陥濃度を求めることも可能である。
以下、この半導体素子１を用いて２種類の電気的欠陥濃度評価方法について説明する。なお、以下の説明において、各部の電荷や電気容量は、単位面積当たりのものとする。
（第１の方法）
第１の方法は、電流計１５ａにより測定される基板電流から半導体層の電気的欠陥の濃度を求める方法である。
半導体素子１をキャパシタとみなすと、バッファ層１１及びＧａＮ層１２の全領域が空乏化した理想的なキャパシタであるときの電気容量Ｃｃａｐは、次の式１で表される。
Figure 0007220508000001
ここで、ε０は真空の誘電率、εＧはＧａＮ層１２の比誘電率、εｂはバッファ層１１の比誘電率、ｄＧはＧａＮ層１２の厚さ、ｄｂはバッファ層１１の厚さである。このように、本実施の形態に係る半導体層の電気的欠陥濃度評価方法は、誘電率の異なる複数の半導体層を含む半導体素子に対しても適用することができる。
半導体素子１においては、εＧ、εｂがそれぞれ９．５、８．５であり、ｄＧ、ｄｂがそれぞれ１．３μｍ、３．５μｍであり、キャパシタの面積に相当する電極１３の面積が１ｍｍ２であることから、Ｃｃａｐが１６ｐＦであることが求まる。
また、バッファ層１１及びＧａＮ層１２中に形成される空乏層に溜まる電荷Ｑｔｏｔａｌは、次の式２で表される。
Figure 0007220508000002
ここで、Ｑｃａｐは半導体素子１がバッファ層１１及びＧａＮ層１２（以下、エピタキシャル層と呼ぶ）の全領域が空乏化した理想的なキャパシタであるときに溜まる電荷であり、Ｑｄｅｐは半導体素子１のエピタキシャル層から放出される電荷である。
このうち、Ｑｃａｐは次の式３で表されるように、基板電流Ｉｓｕｂをキャパシタに電荷が溜まるまでの時間（０～０＋）で積分することにより求めることができるが、キャパシタに電荷が溜まるまでの時間はナノ秒オーダーであるため、通常の測定環境（測定装置の時間分解能がμ秒オーダー）ではＱｃａｐを算出できる基板電流Ｉｓｕｂを測定することができない。
Figure 0007220508000003
一方で、Ｑｃａｐは次の式４で表されるように、Ｃｃａｐと印加電圧Ｖの積で表される。上述のように、Ｃｃａｐは式１から求めることができ、半導体素子１では１６ｐＦである。このため、例えば、印加電圧Ｖが７０ＶのときのＱｃａｐは１．１２ｘ１０-９Ｃと求められる。
Figure 0007220508000004
Ｑｄｅｐは次の式５で表されるように、基板電流Ｉｓｕｂをキャパシタに電荷が溜まった後（定常状態）の時間（０＋～∞）で積分することにより求めることができる。
Figure 0007220508000005
式５から、例えば、半導体素子１の印加電圧Ｖが７０ＶのときのＱｄｅｐは、１０秒までの基板電流Ｉｓｕｂの積分値を使って１．７３×１０－１０Ｃと求められる。印加電圧Ｖが７０ＶのときのＩｓｕｂは、図３（ｃ）に示されている。
式４から求められたＱｃａｐと、式５から求められたＱｄｅｐから、式２を用いて、Ｑｔｏｔａｌが求められる。
図７は、式４から求められたＱｃａｐと、式２、式４、式５から求められたＱｔｏｔａｌを印加電圧ごとにプロットしたグラフである。各印加電圧におけるＱｔｏｔａｌとＱｃａｐとの差であるＱｄｅｐは、エピタキシャル層の空乏化による電気容量の増加によって生じるものである。
次の式６を用いて、定常状態における空乏層の電気容量であるＣｄｅｐを求めることができる。
Figure 0007220508000006
また、空乏層の厚さｚがバッファ層１１の厚さｄｂよりも大きい場合、Ｃｄｅｐは、次の式７で表される。
Figure 0007220508000007
式７から空乏層の厚さｚが算出される。例えば、半導体素子１の印加電圧Ｖが７０Ｖのときのｚは４．０７μｍであることが算出される。この場合、バッファ層１１の厚さが３．５μｍであることから、バッファ層１１は全領域が空乏化されており、ＧａＮ層１２はバッファ層１１側の厚さ０．５７μｍの領域が空乏化されていることになる。
図８は、空乏層の厚さｚ（基板１０とバッファ層１１の界面を基準とする空乏層の上端の位置）と印加電圧Ｖの関係を示すグラフである。印加電圧Ｖが５Ｖのときにバッファ層１１の全領域が空乏化している。
なお、ＧａＮ層１２の比誘電率εＧとバッファ層１１の比誘電率εｂが等しいとみなせる場合（εＧε０＝εｂε０＝ε）、上述の式を簡略化することができる。この場合、式１と式４より、Ｃｃａｐ、Ｑｃａｐはそれぞれε／ｄ、εＶ／ｄと表される。そして、式２、式５、式６、及び式７より、Ｃｄｅｐはε／ｚと表される。その結果、次の式８が成り立つ。
Figure 0007220508000008
次の式９は、定常状態におけるエピタキシャル層中の電気的欠陥濃度ρと印加電圧Ｖの関係を示す式である。ｘは基板１０とバッファ層１１の界面を原点とする厚さ方向の距離であり、ρはｘの関数である。
Figure 0007220508000009
式９、及び後述する式１０、１１のεは、バッファ層１１とＧａＮ層１２からなるエピタキシャル層の比誘電率であり、空乏層の厚さｚの関数として表される。式７をこのεを用いて表すと、次の式１０のようになる。
Figure 0007220508000010
式９をｚで一階微分すると、次の式１１が得られる。
Figure 0007220508000011
そして、式１０を変形すると次の式１２が得られる。
Figure 0007220508000012
式１２から、基板１０とバッファ層１１の界面を基準とする位置（基板１０とバッファ層１１の界面からの距離）ｚにおけるエピタキシャル層中の電気的欠陥濃度ρを導出することができる。
図９は、式１２から求められた定常状態におけるＧａＮ層１２中の電気的欠陥濃度ρと、位置ｚとの関係を示すグラフである。
例えば、ＧａＮ層１２を高電子移動度トランジスタ（ＨＥＭＴ）の電流経路となる層に用いる場合、上述のように電流印加直後の電荷量と定常状態の電荷量を用いて求められたＧａＮ層１２の電気的欠陥濃度の最大値は１．０×１０１９ｃｍ－３以下であることが好ましく、２．０×１０１８ｃｍ－３以下であることがより好ましい。なお、ＨＥＭＴにおいては、ＧａＮ層１２の上にＡｌＧａＮ層が形成され、ＧａＮ層１２のＡｌＧａＮ層との界面から数ｎｍの深さの領域が電流経路となる。
（第２の方法）
第２の方法は、電流計１５ａにより測定される基板電流と電流計１５ｂにより測定される電極電流の差から半導体層の電気的欠陥の濃度を求める方法である。
次の式１３に示されるように、基板電流Ｉｓｕｂと電極電流Ｉｅｌｅの差を時間で積分することにより、キャパシタとしての半導体素子１のエピタキシャル層に蓄積された正味の電荷量Ｑｎｅｔを求めることができる。
Figure 0007220508000013
図１０は、式１３により求められたエピタキシャル層に蓄積された正味の電荷量Ｑｎｅｔと印加電圧Ｖとの関係を示すグラフである。図１０の印加電圧Ｖの増加とともに正味の電荷量Ｑｎｅｔが減少する領域は、電極電流が逆流している領域である。
図１０の印加電圧Ｖの増加とともに正味の電荷量Ｑｎｅｔが減少する領域（印加電圧Ｖが２０Ｖ以下の領域）においては、正味の電荷量Ｑｎｅｔは欠陥の面密度に等しいと仮定することができる。そして、上記第１の方法により求められる、印加電圧Ｖの各電圧における空乏層の厚さｚを用いて、図１０の正味の電荷量Ｑｎｅｔと印加電圧Ｖとの関係を欠陥の面密度と位置ｚとの関係に変換することができる。
図１１は、ＧａＮ層１２中の欠陥の面密度と、位置ｚとの関係を示すグラフである。
実施例において、図１に示された構造を有する半導体素子１を、電気的欠陥濃度評価方法の試料として用いた。半導体素子１は、（１１１）面を主面とするＳｉからなる基板１０と、基板１０上にバッファ層１１を介して形成されたＧａＮ層１２と、ＧａＮ層１２に接続されたＴｉ／Ａｌ／Ｎｉ／Ａｕ積層構造を有する電極１３とを有する。ＧａＮ層１２は、Ｃ（炭素）が添加されたＧａＮ膜からなるＣ－ＧａＮ層１２ａと、Ｃ－ＧａＮ層１２ａ上の不純物が添加されていないＧａＮ膜からなるアンドープＧａＮ層１２ｂを有する。バッファ層１１、Ｃ－ＧａＮ層１２ａ、及びアンドープＧａＮ層１２ｂの厚さは、それぞれ３．５μｍ、７３０ｎｍ、５７０ｎｍであった。また、電極１３は、半径が５６０μｍ、面積が１ｍｍ２の円形の電極であった。
図１１の切片の値、すなわちバッファ層１１とＧａＮ層１２の界面（ｚ＝３．５μｍ）における欠陥の面密度の値は、５．６×１０１０ｃｍ－２である。厚さ３．５μｍのバッファ層１１内に欠陥が一様に分布していると仮定すると、バッファ層１１内の電気的欠陥濃度は５．６×１０１０ｃｍ－２／３．５μｍ＝１．４×１０１６ｃｍ－３と求められる。この電気的欠陥濃度は、上記第１の方法により求められる電気的欠陥濃度とほぼ等しい。
ＧａＮ層１２内の電気的欠陥濃度は、図１１の線の傾きから求められる。すなわち、ＧａＮ層１２内のある領域における面密度の微小変化量を距離の微小変化量で除することにより、その領域における電気的欠陥濃度を求めることができる。
図１１によれば、電流印加時の低電位側の面であるバッファ層１１との界面から離れるにつれて欠陥の面密度が増加する領域（位置ｚがおよそ３．５～３．９μｍの領域）において、欠陥の面密度が二段階の傾きをもって増加している。
この欠陥の面密度の増加の傾きが異なる２つの領域における電気的欠陥濃度は、３．７×１０１４ｃｍ－３（位置ｚがおよそ３．５～３．８μｍの領域）、２．０×１０１５ｃｍ－３（位置ｚがおよそ３．８～３．９μｍの領域）と求められる。３．７×１０１４ｃｍ－３は、上記第１の方法により求められる電気的欠陥濃度と同等であり、バッファ層１１に近い領域の電気的欠陥濃度を示していると考えられる。また、２．０×１０１５ｃｍ－３は、Ｃ－ＧａＮ層１２ａとアンドープＧａＮ層１２ｂとの界面又はアンドープＧａＮ層１２ｂの電気的欠陥濃度を示していると考えられる。
（実施の形態の効果）
上記実施の形態の半導体の電気的欠陥濃度評価方法によれば、深い欠陥準位にトラップされた電荷の濃度を調べることができる。このため、上記実施の形態の半導体の電気的欠陥濃度評価方法は、深い欠陥準位を有するワイドバンドギャップ半導体、例えばバンドギャップが２．５ｅＶ以上の半導体層の電気的欠陥濃度評価方法として特に有用である。
上記実施の形態の半導体の電気的欠陥濃度評価方法により評価した半導体層を含む半導体テンプレートを用いることにより、信頼性の高い半導体装置を製造することができる。特に、ワイドバンドギャップ半導体を用いたパワートランジスタ等のパワーデバイスの製造に有用である。
なお、上述のように、本発明の半導体層の電気的欠陥濃度評価方法の評価対象となる半導体素子の構造は半導体素子１の構造に限定されない。例えば、基板は導電性基板であれば特に限定されないし、絶縁性基板を用いる場合であっても、絶縁性基板上に導電性の層を介して評価対象となる半導体層を形成すればよい。この場合、基板電流の代わりに、絶縁性基板上の導電性の層の電流を測定する。また、半導体層の層構成や組成も特に限定されない。また、電極はオーミック電極であれば特に限定されない。
以上、本発明の実施の形態を説明したが、本発明は、上記実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。
また、上記に記載した実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
１ 半導体素子
１０ 基板
１１ バッファ層
１２ ＧａＮ層
１２ａ Ｃ－ＧａＮ層
１２ｂ アンドープＧａＮ層
１３ 電極

Claims (3)

  1. 半導体層に電圧を印加して電流を測定するステップと、
    測定された前記電流の値から算出される、前記半導体層から放出された電荷量を用いて前記半導体層中の電気的欠陥濃度を導出するステップと、
    を含む、
    半導体層の電気的欠陥濃度評価方法。
  2. 前記半導体層の低電位側の電流の値を用いて前記半導体層中の電気的欠陥濃度を導出する、
    請求項１に記載の半導体層の電気的欠陥濃度評価方法。
  3. 半導体層に電圧を印加して電流を測定するステップと、
    測定された前記電流の値を用いて前記半導体層中の電気的欠陥濃度を導出するステップと、
    を含み、
    前記半導体層の低電位側の電流の値と高電位側の電流の値の差を用いて前記半導体層中の電気的欠陥濃度を導出する、
    半導体層の電気的欠陥濃度評価方法。
JP2017161604A 2017-08-24 2017-08-24 半導体層の電気的欠陥濃度評価方法 Active JP7220508B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2017161604A JP7220508B2 (ja) 2017-08-24 2017-08-24 半導体層の電気的欠陥濃度評価方法
PCT/JP2018/029484 WO2019039257A1 (ja) 2017-08-24 2018-08-06 半導体層の電気的欠陥濃度評価方法、及び半導体素子
EP18847691.5A EP3675154A4 (en) 2017-08-24 2018-08-06 SEMICONDUCTOR LAYER ELECTRICAL FAULT DENSITY EVALUATION PROCESS, AND SEMICONDUCTOR ELEMENT
US16/639,040 US11513149B2 (en) 2017-08-24 2018-08-06 Method for evaluating electrical defect density of semiconductor layer, and semiconductor element
CN201880054972.5A CN111033711A (zh) 2017-08-24 2018-08-06 半导体层的电性缺陷浓度评价方法以及半导体元件
TW107128599A TWI791592B (zh) 2017-08-24 2018-08-16 半導體層的電性缺陷濃度評價方法以及半導體元件
JP2023012882A JP7441345B2 (ja) 2017-08-24 2023-01-31 半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017161604A JP7220508B2 (ja) 2017-08-24 2017-08-24 半導体層の電気的欠陥濃度評価方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023012882A Division JP7441345B2 (ja) 2017-08-24 2023-01-31 半導体素子

Publications (2)

Publication Number Publication Date
JP2019040988A JP2019040988A (ja) 2019-03-14
JP7220508B2 true JP7220508B2 (ja) 2023-02-10

Family

ID=65438747

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017161604A Active JP7220508B2 (ja) 2017-08-24 2017-08-24 半導体層の電気的欠陥濃度評価方法
JP2023012882A Active JP7441345B2 (ja) 2017-08-24 2023-01-31 半導体素子

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023012882A Active JP7441345B2 (ja) 2017-08-24 2023-01-31 半導体素子

Country Status (6)

Country Link
US (1) US11513149B2 (ja)
EP (1) EP3675154A4 (ja)
JP (2) JP7220508B2 (ja)
CN (1) CN111033711A (ja)
TW (1) TWI791592B (ja)
WO (1) WO2019039257A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113203930B (zh) * 2021-04-23 2022-11-11 深圳市时代速信科技有限公司 一种肖特基结可靠性评估方法及装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000049339A (ja) 1998-07-28 2000-02-18 Nec Corp Ｍｉｓｆｅｔのオーバラップ長の測定方法、測定装置、抽出プログラムを記録した記録媒体及びデバイスモデル

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6177292B1 (en) 1996-12-05 2001-01-23 Lg Electronics Inc. Method for forming GaN semiconductor single crystal substrate and GaN diode with the substrate
JPH11126911A (ja) * 1997-10-24 1999-05-11 Nippon Steel Corp ｐｎ接合ダイオード及びそれを用いた半導体基板の評価方法
JPH11154696A (ja) * 1997-11-20 1999-06-08 Nec Corp Ｍｏｓｆｅｔ容量測定方法
JP3251245B2 (ja) * 1998-06-10 2002-01-28 松下電器産業株式会社 半導体基板の評価方法及び半導体装置の製造工程の管理方法
JP2001196434A (ja) * 2000-01-06 2001-07-19 Seiko Epson Corp トランジスタの評価方法
JP2013074181A (ja) * 2011-09-28 2013-04-22 Toyota Motor Corp 半導体装置とその製造方法
CN103890920B (zh) * 2011-11-15 2017-05-31 富士电机株式会社 半导体装置以及半导体装置的制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000049339A (ja) 1998-07-28 2000-02-18 Nec Corp Ｍｉｓｆｅｔのオーバラップ長の測定方法、測定装置、抽出プログラムを記録した記録媒体及びデバイスモデル

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
片岡寛明、外７名，ＧａＮエピウエハ内部の欠陥密度抽出法の提案，第７８回応用物理学会秋季学術講演会 講演予稿集（２０１７ 福岡国際会議場） [ONLINE]，日本，応用物理学会，2017年08月25日，ｐ．１２－２１１（７ａ－Ｓ２２－４），[検索日 2018.09.11], <URL:https://confit.atlas.jp/guide/event-img/jsap2017a/7a-S22-4/public/pdf?type=in

Also Published As

Publication number Publication date
US20200225276A1 (en) 2020-07-16
JP7441345B2 (ja) 2024-02-29
JP2019040988A (ja) 2019-03-14
TWI791592B (zh) 2023-02-11
JP2023052789A (ja) 2023-04-12
TW201920971A (zh) 2019-06-01
CN111033711A (zh) 2020-04-17
WO2019039257A1 (ja) 2019-02-28
US11513149B2 (en) 2022-11-29
EP3675154A4 (en) 2021-07-14
EP3675154A1 (en) 2020-07-01

Similar Documents

Publication Publication Date Title
TWI765974B (zh) 半導體基板、電子裝置、半導體基板之檢查方法及電子裝置之製造方法
JP7441345B2 (ja) 半導体素子
Zhang et al. Direct determination of energy band alignments of Ni/Al 2 O 3/GaN MOS structures using internal photoemission spectroscopy
JP2022145705A (ja) 半導体素子
Koester et al. Length dependence of quantized conductance in ballistic constrictions fabricated on InAs/AlSb quantum wells
Zhang et al. Observation of threshold voltage instabilities in AlGaN/GaN MIS HEMTs
Osvald Interface traps contribution to capacitance of Al2O3/(GaN) AlGaN/GaN heterostructures at low frequencies
Frolov et al. Measurements of doping density in InAs by capacitance-voltage techniques with electrolyte barriers
Stradiotto et al. On the fly characterization of charge trapping phenomena at GaN/dielectric and GaN/AlGaN/dielectric interfaces using impedance measurements
Findlay et al. Non-contact electrical characterization of GaN, SiC and AlGaN/GaN for device applications
Florovič et al. Electrical properties of recessed AlGaN/GaN Schottky diodes under off–state stress
Savtchouk et al. Recent Progress in Non-Contact Electrical Characterization for SiC and Related Compounds
Findlay et al. Recent Advancement in Charge and Photo-Assisted Non-Contact Electrical Characterization of SiC, GaN, and AlGaN/GaN HEMT
Eyben et al. Assessing the resolution limits of scanning spreading resistance microscopy and scanning capacitance microscopy
Nifa et al. Novel CV measurements based method for the extraction of GaN buffer layer residual doping level in HEMT
CN114300370A (zh) 耗尽电压获取方法
Zhang et al. Analysis of interface electronic structure in In x Ga 1− x N/GaN heterostructures
Kammeugne et al. In Depth Parasitic Capacitance Analysis on GaN-HEMTs with Recessed MIS Gate
Szyszka et al. Characterization of AIIIBV epitaxial layers by scanning spreading resistance microscopy
Drabińska et al. Investigation of 2D electron gas on AlGaN/GaN interface by electroreflectance
Zhu Exploring Polarization Doping in Gan for Power Applications
Turkulets et al. Surface states in AlGaN/GaN high electron mobility transistors: Quantitative profiles and dynamics of the surface Fermi level
KOM KAMMEUGNE et al. In Depth Parasitic Capacitance Analysis on Gan-Hemts with Recessed Mis Gate
Rivera et al. Photocapacitance characteristics of (In, Ga) N/GaN MQW structures
Lee Atomic layer deposition Al2O3-passivated AlGaN/GaN high-electron-mobility transistors on Si (111) towards reliable high-speed electronics

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230131

R150 Certificate of patent or registration of utility model

Ref document number: 7220508

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150