CN113203930B - 一种肖特基结可靠性评估方法及装置 - Google Patents
一种肖特基结可靠性评估方法及装置 Download PDFInfo
- Publication number
- CN113203930B CN113203930B CN202110440890.8A CN202110440890A CN113203930B CN 113203930 B CN113203930 B CN 113203930B CN 202110440890 A CN202110440890 A CN 202110440890A CN 113203930 B CN113203930 B CN 113203930B
- Authority
- CN
- China
- Prior art keywords
- defect
- tested
- schottky junction
- cumulative distribution
- distribution function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明公开了一种肖特基结可靠性评估方法及装置,该方法包括:通过对待测器件进行栅漏间电压测试,提取待测器件的多个测试电压;采用中位秩估计法计算多个测试电压的累积分布函数;将累积分布函数进行线性拟合得到累积分布函数拟合图;根据累积分布函数拟合图中偏离线性区域的缺陷点数,计算待测器件的缺陷栅极密度,并根据缺陷栅极密度评估待测器件肖特基结的可靠性。本发明实施例在对测试电压进行线性拟合得到对应的累积分布函数拟合图后,根据累积分布函数拟合图来计算待测器件的缺陷密度,从而根据该缺陷密度评估待测器件肖特基结的可靠性,能够准确对待测器件的肖特基结的缺陷进行评估,进而能够有效提高肖特基结可靠性评估的准确性。
Description
技术领域
本发明涉及半导体器件技术领域,尤其是涉及一种肖特基结可靠性评估方法及装置。
背景技术
目前,现有的肖特基结可靠性评估方法通常为根据待测GaN基器件的串联电阻随温度的变化曲线、肖特基势垒高度与理想因子之间的关系曲线,对待测GaN基器件肖特基接触的可靠性进行评价。但是现有的肖特基结可靠性评估方法无法准确对肖特基结的缺陷进行评估,导致对肖特基结可靠性的评估效果较低。
发明内容
本发明提供一种肖特基结可靠性评估方法及装置,以解决现有的肖特基结可靠性评估方法无法准确对肖特基结的缺陷进行评估,导致对肖特基结可靠性的评估效果较低的技术问题。
本发明的第一实施例提供了一种肖特基结可靠性评估方法,包括:
通过对待测器件进行栅漏间电压测试,提取所述待测器件的多个测试电压;
采用中位秩估计法计算多个所述测试电压的累积分布函数;
将所述累积分布函数进行线性拟合得到累积分布函数拟合图;
根据所述累积分布函数拟合图中偏离线性区域的缺陷点数,计算所述待测器件的缺陷栅极密度,并根据所述缺陷栅极密度评估所述待测器件肖特基结的可靠性。
进一步的,所述测试电压包括反向击穿电压和正向施加电压,所述通过对待测器件进行栅漏间电压测试,提取所述待测器件的多个测试电压,具体为:
对所述待测器件进行反向击穿电压测试,以第一预设步长扫描漏极电压,提取栅极电流为第一预设值时的多个反向击穿电压;
对所述待测器件进行正向测试,以第二预设步长扫描源极电压,提取栅极电流为第二预设值时的多个正向施加电压。
进一步的,所述待测器件的源-栅距离与栅-漏距离相同,且与实际器件的栅-漏距离相同。
进一步的,所述根据所述累积分布函数拟合图计算所述待测器件的缺陷栅极密度,具体为:
获取所述累积分布函数拟合图中偏离线性区域的缺陷样品总数,采用预设的置信度以及统计函数对所述缺陷样品总数进行修正,得到修正缺陷样品数量;
根据所述修正缺陷样品数量、测试的样品总数以及肖特基结的栅宽,计算得到待测器件的缺陷栅极密度;
根据所述缺陷栅极密度评估所述待测器件肖特基结的可靠性。
进一步的,在“将所述累积分布函数进行线性拟合得到累积分布函数拟合图”之后,还包括:
根据所述累积分布函数拟合图计算得到所述待测器件的肖特基结下方的缺陷密度。
本发明的第二实施例提供了一种肖特基结可靠性评估装置,包括:
提取模块,用于通过对待测器件进行栅漏间电压测试,提取所述待测器件的多个测试电压;
第一计算模块,用于采用中位秩估计法计算多个所述测试电压的累积分布函数;
线性拟合模块,用于将所述累积分布函数进行线性拟合得到累积分布函数拟合图;
评估模块,用于根据所述累积分布函数拟合图中偏离线性区域的缺陷点数,计算所述待测器件的缺陷栅极密度,并根据所述缺陷栅极密度评估所述待测器件肖特基结的可靠性。
进一步的,所述测试电压包括反向击穿电压和正向施加电压,所述提取模块,具体用于:
对所述待测器件进行反向击穿电压测试,以第一预设步长扫描漏极电压,提取栅极电流为第一预设值时的多个反向击穿电压;
对所述待测器件进行正向测试,以第二预设步长扫描源极电压,提取栅极电流为第二预设值时的多个正向施加电压。
进一步的,所述待测器件的源-栅距离与栅-漏距离相同,且与实际器件的栅-漏距离相同。
进一步的,所述评估模块,包括用于:
获取所述累积分布函数拟合图中偏离线性区域的缺陷样品总数,采用预设的置信度以及统计函数对所述缺陷样品总数进行修正,得到修正缺陷样品数量;
根据所述修正缺陷样品数量、测试的样品总数以及肖特基结的栅宽,计算得到待测器件的缺陷栅极密度;
根据所述缺陷栅极密度评估所述待测器件肖特基结的可靠性。
进一步的,还包括第二计算模块,用于根据所述累积分布函数拟合图计算得到所述待测器件的肖特基结下方的缺陷密度。
本发明实施例根据累积分布函数拟合图来计算待测器件的缺陷密度,从而根据该缺陷密度评估待测器件肖特基结的可靠性,能够准确对待测器件的肖特基结的缺陷进行评估,进而能够有效提高肖特基结可靠性评估的准确性。
附图说明
图1是本发明实施例提供的肖特基结可靠性评估方法的流程示意图;
图2是本发明实施例提供的待测器件的结构示意图
图3是本发明实施例提供的击穿电压累积分布函数拟合图;
图4是本发明实施例提供的肖特基结可靠性评估装置的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
在本申请的描述中,需要理解的是,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中,除非另有说明,“多个”的含义是两个或两个以上。
在本申请的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本申请中的具体含义。
请参阅图1,在本发明的第一实施例中,本发明的第一实施例提供了一种肖特基结可靠性评估方法,包括:
S1、通过对待测器件进行栅漏间电压测试,提取待测器件的多个测试电压;
S2、采用中位秩估计法计算多个测试电压的累积分布函数;
S3、将累积分布函数进行线性拟合得到累积分布函数拟合图;
S4、根据累积分布函数拟合图中偏离线性区域的缺陷点数,计算待测器件的缺陷密度,并根据缺陷密度评估待测器件肖特基结的可靠性。
本发明实施例根据待测器件栅漏间击穿电压特性进行测试得到多个测试电压,并计算测试电压的累积分布函数以及经过线性拟合后得到累积分布函数拟合图,根据累积分布函数拟合图中缺陷点数对待测前景肖特基结的可靠性进行评估,本发明实施例无需在变温环境下进行评估,能够有效提高批量评估的效率;本发明实施例根据累积分布函数拟合图来计算待测器件的缺陷密度,从而根据该缺陷密度评估待测器件肖特基结的可靠性,能够准确对待测器件的肖特基结的缺陷进行评估,从而能够有效提高肖特基结可靠性的评估效果。
作为本发明实施例的一种具体实施方式,测试电压包括反向击穿电压和正向施加电压,通过对待测器件进行栅漏间电压测试,提取待测器件的多个测试电压,具体为:
对待测器件进行反向击穿电压测试,以第一预设步长扫描漏极电压,提取栅极电流为第一预设值时的多个反向击穿电压;
需要说明的是,本发明实施例的测试温度为25℃±5℃。本发明实施例在对待测器件进行反向击穿电压测试时,将待测器件的栅极加高电压,漏极接地,将Vg从0V扫描到-200V,步长为-2V,限流0.15mA/mm,提取Ig=0.1mA/mm时的Vgd作为待测器件肖特基结的击穿电压。
对待测器件进行正向测试,以第二预设步长扫描源极电压,提取栅极电流为第二预设值时的多个正向施加电压。
本发明实施例在对待测器件的肖特基结正向测试时,Vs=Vd=0V,Vg从-1V到2V扫描,步长0.01V,限流0.08mA/mm,提取Ig=0.04mA/mm时的Vgf作为待测器件肖特基结的正向施加电压。
本发明实施例无需在变温环境下进行测试,不仅能够提高测试的稳定性,还能有效提高测试的效率。
作为本发明实施例的一种具体实施方式,待测器件的源-栅距离与栅-漏距离相同,且与实际器件的栅-漏距离相同。
请参考图2,本发明实施例待测器件的源-栅距离与栅-漏距离相同,且与实际器件的栅-漏距离相同,能够准确反映实际器件栅漏间击穿电压特性,从而提高测试得到的测试电压的准确性和可靠性。源-栅距离和栅-漏距离等长,能够保证肖特基正向测试时栅下方电流的均匀分布,从而反映栅正下方的AlGaN缺陷特征。
作为本发明实施例的一种具体实施方式,根据累积分布函数拟合图中偏离线性区域的缺陷点数,计算待测器件的缺陷栅极密度,并根据缺陷栅极密度评估待测器件肖特基结的可靠性,具体为:
获取累积分布函数拟合图中偏离线性区域的缺陷样品总数,采用预设的置信度以及统计函数对缺陷样品总数进行修正,得到修正缺陷样品数量;
需要说明的是,本发明实施例中累积分布函数拟合图中的直线取值数据点集中,不存在离散分立点的区域,偏离线性区为直线区域以外的区域。本发明实施例通过将累积分布函数进行韦伯(weibull)分布拟合得到累积分布函数拟合图,具体为:将多个击穿电压Vgb按照升序排列,采用中位秩估计法计算击穿电压的累积分布函数F(τ)=(τ-0.3)/(N+0.4),其中τ代表某个数据的排序位置,N为数据总数;将F(τ)转化为:Y=Ln{-Ln[1-F(τ)]},将各样品相应参数数值取对数和对应的累积分布的转化式Y用线性拟合,得到图3所示的累积分布函数拟合图。
需要说明的是,累积分布函数拟合图中包括直线区域和偏离直线区域,其中直线区域对应待测器件的本征特性,偏离线性区域的离散点为存在缺陷的数据。在本发明实施例中,击穿电压累积分布函数拟合图中偏离线性区域的数据点可以认为肖特基结靠近漏端一侧存在缺陷,能够根据偏移点的累积分布数Fi评估因肖特基结存在缺陷导致实际产品的良率大小。
示例性的,本发明实施例中的置信度选取为60%,修正缺陷样品数量Nc的计算公式为Nc={CHINV(1-Confidence,2*n+2)},其中n缺陷样品总数。
根据修正缺陷样品数量、测试的样品总数以及肖特基结的栅宽,计算得到待测器件的缺陷栅极密度;
示例性的,本发明实施例的缺陷栅极密度D0计算公式为D0=Nc/NA,其中Nc为修正缺陷样品数量,N为测试样品总数,A为肖特基结的栅宽。
根据缺陷栅极密度评估待测器件肖特基结的可靠性。
在本发明实施例中,还包括根据实际器件的栅宽与待测器件的栅宽比值,评估实际器件的可靠度。在一种具体的实施方式中,根据实际器件的栅宽与待测器件的栅宽比值为10,若待测器件的击穿电压累积分布函数拟合图中,拟合曲线拖尾部分的累积分布数为Fi,则待测器件的可靠度为1-Fi,实际器件的可靠度为(1-Fi)10。
作为本发明实施例的一种具体实施方式,在“将累积分布函数进行线性拟合得到累积分布函数拟合图”之后,还包括:
根据累积分布函数拟合图计算得到待测器件的肖特基结下方的缺陷密度。
测试电压包括击穿电压和正向施加电压,根据正向施加电压得到的正向施加电压累积分布函数拟合图能够评估肖特基结下方存在的缺陷,其中该累积分布函数拟合图中拟合曲线拖尾部分累积分布数Fi对应栅下形成漏电路径的缺陷。
实施本发明实施例,具有以下有益效果:
本发明实施例根据待测器件栅漏间击穿电压特性进行测试得到多个测试电压,并计算测试电压的累积分布函数以及经过线性拟合后得到累积分布函数拟合图,根据累积分布函数拟合图中缺陷点数对待测前景肖特基结的可靠性进行评估,本发明实施例无需在变温环境下进行评估,能够有效提高批量评估的效率;本发明实施例根据累积分布函数拟合图来计算待测器件的缺陷密度,从而根据该缺陷密度评估待测器件肖特基结的可靠性,能够准确对待测器件的肖特基结的缺陷进行评估,从而能够有效提高肖特基结可靠性的评估效果。
本发明实施例不仅能够评估栅极工艺对产品成品率的影响,还能够对产品可靠性进行早期评估,有利于提高产品优化的效率。
请参阅图4,本发明的第二实施例提供了一种肖特基结可靠性评估装置,包括:
提取模块10,用于通过对待测器件进行栅漏间电压测试,提取待测器件的多个测试电压;
第一计算模块20,用于采用中位秩估计法计算多个测试电压的累积分布函数;
线性拟合模块30,用于将累积分布函数进行线性拟合得到累积分布函数拟合图;
评估模块40,用于根据累积分布函数拟合图中偏离线性区域的缺陷点数,计算待测器件的缺陷栅极密度,并根据缺陷栅极密度评估待测器件肖特基结的可靠性。
本发明实施例根据待测器件栅漏间击穿电压特性进行测试得到多个测试电压,并计算测试电压的累积分布函数以及经过线性拟合后得到累积分布函数拟合图,根据累积分布函数拟合图中缺陷点数对待测器件肖特基结的可靠性进行评估,本发明实施例无需在变温环境下进行评估,能够有效提高批量评估的效率;本发明实施例根据累积分布函数拟合图来计算待测器件的缺陷密度,从而根据该缺陷密度评估待测器件肖特基结的可靠性,能够准确对待测器件的肖特基结的缺陷进行评估,从而能够有效提高肖特基结可靠性的评估效果。
作为本发明实施例的一种具体实施方式,测试电压包括反向击穿电压和正向施加电压,提取模块10,具体用于:
对待测器件进行反向击穿电压测试,以第一预设步长扫描漏极电压,提取栅极电流为第一预设值时的多个反向击穿电压;
需要说明的是,本发明实施例的测试温度为25℃±5℃。本发明实施例在对待测器件进行反向击穿电压测试时,将待测器件的栅极加高电压,漏极接地,将Vg从0V扫描到-200V,步长为-2V,限流0.15mA/mm,提取Ig=0.1mA/mm时的Vgd作为待测器件肖特基结的击穿电压。
对待测器件进行正向测试,以第二预设步长扫描源极电压,提取栅极电流为第二预设值时的多个正向施加电压。
本发明实施例在对待测器件的肖特基结正向测试时,Vs=Vd=0V,Vg从-1V到2V扫描,步长0.01V,限流0.08mA/mm,提取Ig=0.04mA/mm时的Vgf作为待测器件肖特基结的正向施加电压。
本发明实施例无需在变温环境下进行测试,不仅能够提高测试的稳定性,还能有效提高测试的效率。
作为本发明实施例的一种具体实施方式,待测器件的源-栅距离与栅-漏距离相同,且与实际器件的栅-漏距离相同。
请参考图2,本发明实施例待测器件的源-栅距离与栅-漏距离相同,且与实际器件的栅-漏距离相同,能够准确反映实际器件栅漏间击穿电压特性,从而提高测试得到的测试电压的准确性和可靠性。源-栅距离和栅-漏距离等长,能够保证肖特基正向测试时栅下方电流的均匀分布,从而反映栅正下方的AlGaN缺陷特征。
作为本发明实施例的一种具体实施方式,评估模块40,包括用于:
获取累积分布函数拟合图中的缺陷样品总数,采用预设的置信度以及统计函数对缺陷样品总数进行修正,得到修正缺陷样品数量;
在本发明实施例中,本发明实施例通过将累积分布函数进行韦伯(weibull)分布拟合得到累积分布函数拟合图,具体为:将多个击穿电压Vgb按照升序排列,采用中位秩估计法计算击穿电压的累积分布函数F(τ)=(τ-0.3)/(N+0.4),其中τ代表某个数据的排序位置,N为数据总数;将F(τ)转化为:Y=Ln{-Ln[1-F(τ)]},将各样品相应参数数值取对数和对应的累积分布的转化式Y用线性拟合,得到图3所示的累积分布函数拟合图。
需要说明的是,本发明实施例中累积分布函数拟合图中的直线取值数据点集中,不存在离散分立点的区域,偏离线性区为直线区域以外的区域。累积分布函数拟合图中包括直线区域和偏离直线区域,其中直线区域对应待测器件的本征特性,偏离线性区域的离散点为存在缺陷的数据。在本发明实施例中,击穿电压累积分布函数拟合图中偏离线性区域的数据点可以认为肖特基结靠近漏端一侧存在缺陷,能够根据偏移点的累积分布数Fi评估因肖特基结存在缺陷导致实际产品的良率大小。
示例性的,本发明实施例中的置信度选取为60%,修正缺陷样品数量Nc的计算公式为Nc={CHINV(1-Confidence,2*n+2)},其中n缺陷样品总数。
根据修正缺陷样品数量、测试的样品总数以及肖特基结的栅宽,计算得到待测器件的缺陷栅极密度;
示例性的,本发明实施例的缺陷栅极密度D0计算公式为D0=Nc/NA,其中Nc为修正缺陷样品数量,N为测试样品总数,A为肖特基结的栅宽。
根据缺陷栅极密度评估待测器件肖特基结的可靠性。
在本发明实施例中,还包括根据实际器件的栅宽与待测器件的栅宽比值,评估实际器件的可靠度。在一种具体的实施方式中,根据实际器件的栅宽与待测器件的栅宽比值为10,若待测器件的击穿电压累积分布函数拟合图中,拟合曲线拖尾部分的累积分布数为Fi,则待测器件的可靠度为1-Fi,实际器件的可靠度为(1-Fi)10。
作为本发明实施例的一种具体实施方式,还包括第二计算模块,用于根据累积分布函数拟合图计算得到待测器件的肖特基结下方的缺陷密度。
测试电压包括击穿电压Vgd和正向施加电压Vgf,根据正向施加电压得到的正向施加电压累积分布函数拟合图能够评估肖特基结下方存在的缺陷,其中该累积分布函数拟合图中拟合曲线拖尾部分累积分布数Fi对应栅下形成漏电路径的缺陷。
实施本发明实施例,具有以下有益效果:
本发明实施例根据待测器件栅漏间击穿电压特性进行测试得到多个测试电压,并计算测试电压的累积分布函数以及经过线性拟合后得到累积分布函数拟合图,根据累积分布函数拟合图中缺陷点数对待测器件肖特基结的可靠性进行评估,本发明实施例无需在变温环境下进行评估,能够有效提高批量评估的效率;本发明实施例根据累积分布函数拟合图来计算待测器件的缺陷密度,从而根据该缺陷密度评估待测器件肖特基结的可靠性,能够准确对待测器件的肖特基结的缺陷进行评估,从而能够有效提高肖特基结可靠性的评估效果。
本发明实施例不仅能够评估栅极工艺对产品成品率的影响,还能够对产品可靠性进行早期评估,有利于提高产品优化的效率。
以上是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也视为本发明的保护范围。
Claims (8)
1.一种肖特基结可靠性评估方法,其特征在于,包括:
通过对待测器件进行栅漏间电压测试,提取所述待测器件的多个测试电压;
采用中位秩估计法计算多个所述测试电压的累积分布函数;
将所述累积分布函数进行线性拟合得到累积分布函数拟合图;
根据所述累积分布函数拟合图中偏离线性区域的缺陷点数,计算所述待测器件的缺陷栅极密度,并根据所述缺陷栅极密度评估所述待测器件肖特基结的可靠性;所述根据所述累积分布函数拟合图中偏离线性区域的缺陷点数,计算所述待测器件的缺陷栅极密度,包括:获取所述累积分布函数拟合图中偏离线性区域的缺陷样品总数,采用预设的置信度以及统计函数对所述缺陷样品总数进行修正,得到修正缺陷样品数量;根据所述修正缺陷样品数量、测试的样品总数以及肖特基结的栅宽,计算得到待测器件的缺陷栅极密度,所述缺陷栅极密度的计算公式为D0=Nc/NA,其中,D0为缺陷栅极密度,Nc为修正缺陷样品数量,N为测试样品总数,A为肖特基结的栅宽。
2.如权利要求1所述的肖特基结可靠性评估方法,其特征在于,所述测试电压包括反向击穿电压和正向施加电压,所述通过对待测器件进行栅漏间电压测试,提取所述待测器件的多个测试电压,具体为:
对所述待测器件进行反向击穿电压测试,以第一预设步长扫描漏极电压,提取栅极电流为第一预设值时的多个反向击穿电压;
对所述待测器件进行正向测试,以第二预设步长扫描源极电压,提取栅极电流为第二预设值时的多个正向施加电压。
3.如权利要求1所述的肖特基结可靠性评估方法,其特征在于,所述待测器件的源-栅距离与栅-漏距离相同,且与实际器件的栅-漏距离相同。
4.如权利要求1所述的肖特基结可靠性评估方法,其特征在于,在“将所述累积分布函数进行线性拟合得到累积分布函数拟合图”之后,还包括:
根据所述累积分布函数拟合图计算得到所述待测器件的肖特基结下方的缺陷密度。
5.一种肖特基结可靠性评估装置,其特征在于,包括:
提取模块,用于通过对待测器件进行栅漏间电压测试,提取所述待测器件的多个测试电压;
第一计算模块,用于采用中位秩估计法计算多个所述测试电压的累积分布函数;
线性拟合模块,用于将所述累积分布函数进行线性拟合得到累积分布函数拟合图;
评估模块,用于根据所述累积分布函数拟合图中偏离线性区域的缺陷点数,计算所述待测器件的缺陷栅极密度,并根据所述缺陷栅极密度评估所述待测器件肖特基结的可靠性;还用于获取所述累积分布函数拟合图中偏离线性区域的缺陷样品总数,采用预设的置信度以及统计函数对所述缺陷样品总数进行修正,得到修正缺陷样品数量;根据所述修正缺陷样品数量、测试的样品总数以及肖特基结的栅宽,计算得到待测器件的缺陷栅极密度,所述缺陷栅极密度的计算公式为D0=Nc/NA,其中,D0为缺陷栅极密度,Nc为修正缺陷样品数量,N为测试样品总数,A为肖特基结的栅宽。
6.如权利要求5所述的肖特基结可靠性评估装置,其特征在于,所述测试电压包括反向击穿电压和正向施加电压,所述提取模块,具体用于:
对所述待测器件进行反向击穿电压测试,以第一预设步长扫描漏极电压,提取栅极电流为第一预设值时的多个反向击穿电压;
对所述待测器件进行正向测试,以第二预设步长扫描源极电压,提取栅极电流为第二预设值时的多个正向施加电压。
7.如权利要求5所述的肖特基结可靠性评估装置,其特征在于,所述待测器件的源-栅距离与栅-漏距离相同,且与实际器件的栅-漏距离相同。
8.如权利要求5所述的肖特基结可靠性评估装置,其特征在于,还包括第二计算模块,用于根据所述累积分布函数拟合图计算得到所述待测器件的肖特基结下方的缺陷密度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110440890.8A CN113203930B (zh) | 2021-04-23 | 2021-04-23 | 一种肖特基结可靠性评估方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110440890.8A CN113203930B (zh) | 2021-04-23 | 2021-04-23 | 一种肖特基结可靠性评估方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113203930A CN113203930A (zh) | 2021-08-03 |
CN113203930B true CN113203930B (zh) | 2022-11-11 |
Family
ID=77028056
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110440890.8A Active CN113203930B (zh) | 2021-04-23 | 2021-04-23 | 一种肖特基结可靠性评估方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113203930B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114295371B (zh) * | 2021-11-23 | 2023-09-19 | 中国北方车辆研究所 | 一种液力机械综合传动装置直驶效率性能综合评估方法 |
CN116953466B (zh) * | 2023-09-21 | 2023-12-01 | 江苏摩派半导体有限公司 | 半导体器件环境可靠性测试方法和系统 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4316202A (en) * | 1977-12-27 | 1982-02-16 | Nippon Electric Co., Ltd. | Semiconductor integrated circuit device having a Schottky barrier diode |
JP2005327889A (ja) * | 2004-05-14 | 2005-11-24 | Fujitsu Ltd | 欠陥密度の算出方法 |
CN102338846A (zh) * | 2010-07-22 | 2012-02-01 | 中国科学院微电子研究所 | 一种GaN基HEMT器件的可靠性评估方法 |
CN102346232A (zh) * | 2010-07-30 | 2012-02-08 | 中国科学院微电子研究所 | 一种通过肖特基测试图形检测GaN基HEMT可靠性的方法 |
CN102436529A (zh) * | 2011-11-14 | 2012-05-02 | 华东师范大学 | 基于Weibull分布的MOS晶体管可靠性统计模型的建模方法 |
CN105891693A (zh) * | 2016-04-27 | 2016-08-24 | 江南大学 | 一种通过电流拟合检测GaN基HEMT退化的方法 |
CN110400761A (zh) * | 2019-06-25 | 2019-11-01 | 淮阴师范学院 | 一种AlGaN/GaN HEMT界面缺陷检测方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7220508B2 (ja) * | 2017-08-24 | 2023-02-10 | 住友化学株式会社 | 半導体層の電気的欠陥濃度評価方法 |
-
2021
- 2021-04-23 CN CN202110440890.8A patent/CN113203930B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4316202A (en) * | 1977-12-27 | 1982-02-16 | Nippon Electric Co., Ltd. | Semiconductor integrated circuit device having a Schottky barrier diode |
JP2005327889A (ja) * | 2004-05-14 | 2005-11-24 | Fujitsu Ltd | 欠陥密度の算出方法 |
CN102338846A (zh) * | 2010-07-22 | 2012-02-01 | 中国科学院微电子研究所 | 一种GaN基HEMT器件的可靠性评估方法 |
CN102346232A (zh) * | 2010-07-30 | 2012-02-08 | 中国科学院微电子研究所 | 一种通过肖特基测试图形检测GaN基HEMT可靠性的方法 |
CN102436529A (zh) * | 2011-11-14 | 2012-05-02 | 华东师范大学 | 基于Weibull分布的MOS晶体管可靠性统计模型的建模方法 |
CN105891693A (zh) * | 2016-04-27 | 2016-08-24 | 江南大学 | 一种通过电流拟合检测GaN基HEMT退化的方法 |
CN110400761A (zh) * | 2019-06-25 | 2019-11-01 | 淮阴师范学院 | 一种AlGaN/GaN HEMT界面缺陷检测方法 |
Non-Patent Citations (2)
Title |
---|
"Reliability Improvements in AlGaN/GaN Schottky Barrier Diodes With a Gated Edge Termination";Eliana Acurio et al.;《 IEEE Transactions on Electron Devices》;20180531;第65卷(第5期);第1765-1770页 * |
"一种GaAs基Si_3N_4薄膜斜坡电压测试方法及其应用";林锦伟;《半导体技术》;20201130;第45卷(第11期);第899-904页 * |
Also Published As
Publication number | Publication date |
---|---|
CN113203930A (zh) | 2021-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113203930B (zh) | 一种肖特基结可靠性评估方法及装置 | |
US7579859B2 (en) | Method for determining time dependent dielectric breakdown | |
CN103063995B (zh) | 一种预测soi mosfet器件可靠性寿命的方法 | |
CN106199366B (zh) | 一种功率mos器件在线测温的方法 | |
KR102426904B1 (ko) | 전기 특성을 도출하는 시스템 및 비일시적 컴퓨터 가독 매체 | |
CN106646180B (zh) | 一种wat阈值电压测试方法及系统 | |
CN103105570B (zh) | 一种开启电压的测试方法及系统 | |
CN105373660A (zh) | 基于等效电路的晶体管可靠性表征方法 | |
CN103792473A (zh) | 一种栅极开启电压的测量方法 | |
CN104849645A (zh) | 基于米勒平台电压的mosfet退化评估方法及采用该方法的mosfet剩余寿命预测方法 | |
CN110763972B (zh) | Mosfet的阈值电压的测量方法 | |
CN111398764B (zh) | 功率管电压测试方法、装置和测试电路 | |
CN105895548A (zh) | 一种基于栅调制产生电流提取mosfet衬底掺杂浓度的方法 | |
CN102074489B (zh) | 一种多偏置下场效应晶体管栅漏电容的测试方法 | |
Beleniotis et al. | Localization of trapping effects in GaN HEMTs with pulsed S-parameters and compact models | |
CN113702824B (zh) | 一种阈值电压为负的开关器件的阈值电压测试方法及系统 | |
CN103995222B (zh) | 开关管的开启电压测试方法 | |
CN105259404B (zh) | 一种基于漏控产生电流提取mosfet的阈值电压的方法 | |
CN114184927A (zh) | 晶闸管寿命评估方法 | |
US11703537B2 (en) | Method and apparatus for analysis of interface state of MIS-HEMT device | |
CN104977519A (zh) | 一种测试器件热载流子注入效应的方法 | |
Magnone et al. | Simplified on-line monitoring system of MOSFET on-resistance based on a semi-empirical model | |
CN116796680A (zh) | P-GaN HEMT动态建模方法、装置、设备及介质 | |
CN116643136A (zh) | 界面态测试方法及装置 | |
CN116068362B (zh) | 测试方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |