CN102074489B - 一种多偏置下场效应晶体管栅漏电容的测试方法 - Google Patents

Abstract

本发明公开了一种多偏置下场效应晶体管栅漏电容的测试方法，该方法采用HP6624A的一路电源提供Vsg端口的电压，手动调节电压对Vsg端口进行扫描，同时采用HP4284A内置电源提供Vdg端口电压的自动扫描，获得多偏置点下FET的Cgd(Vsg，Vdg)曲线，最后通过相对电压的计算得到Vds的电压，获得Cgd(Vgs，Vds)曲线。利用本发明，多偏置下FET的Cgd(Vgs，Vds)测量对FET的工艺改善和物理特性研究及器件模型的建立都起到很大的作用。

Description

一种多偏置下场效应晶体管栅漏电容的测试方法

技术领域

本发明涉及集成电路技术领域，尤其涉及一种多偏置下场效应晶体管栅漏电容的测试方法。

背景技术

CV测试广泛应用于半导体制造过程中，其应用包括：开发并集成半导体新工艺；研究开发新材料与器件结构，如介质厚度，金半接触界面情况；金属化后的工艺质量；器件可靠性；失效分析等。多偏置点下FET的CV测试属于三端口加电测试，比传统意义上的二端口CV测试可以更全面的分析器件性能，表征器件特性。

对于GaN HEMT器件，可以利用CV特性对工艺过程中的特性进行监测。最重要的是可以在工艺过程中分析界面特性，工艺步骤中会不可避免地引入一些杂质和缺陷，将在钝化层和栅槽的界面及其他界面处引入不同类型电荷和陷阱的沾污，也就是说可能包含有界面陷阱电荷，固定电荷，氧化层陷阱电荷和可动离子电荷。CV特性还可以分析器件的性能，例如得到器件的开启电压、亚阈值、器件漏电等信息，结合器件的其他特性可以进一步了解器件的特性，所以CV特性的测量是分析GaN HEMT器件的重要手段之一。

多偏置点下场效应晶体管(FET)的CV特性测量是GaN HEMT器件建模中必不可少的一个步骤，因为器件的CV特性反映了器件的交流特性，也就是能够反映出器件的非线性特性。CV特性表征的是器件中的电荷随着偏压的变化关系，描述载流子随着叠加在上面的交流信号的频率进行变化的趋势，只有得到了正确的CV曲线，才能够仿真出器件的非线性特性。

发明内容

(一)要解决的技术问题

本发明为了监测FET器件的工艺过程和分析器件特性，同时为FET器件的建模提供必要的电容电压特性，提供了一种多偏置下场效应晶体管栅漏电容的测试方法。

(二)技术方案

为达到上述目的，本发明提供了一种多偏置下场效应晶体管栅漏电容的测试方法，该方法采用HP6624A的一路电源提供Vsg端口的电压，手动调节电压对Vsg端口进行扫描，同时采用HP4284A内置电源提供Vdg端口电压的自动扫描，获得多偏置点下FET的Cgd(Vsg，Vdg)曲线，最后通过相对电压的计算得到Vds的电压，获得Cgd(Vgs，Vds)曲线。

上述方案中，该方法包括：

步骤10：用HP6624A的一路电源信号的正端接FET的源端口S端，电源的负端接地，电源给FET器件S端提供正电压，这样就在FET的源极和栅极之间加载了电压Vsg。

步骤20：在HP4284A的High端口接FET漏端口D，采用正电压加载到D端，HP4284A的Low端口接FET的栅端口G，这样就在FET的栅极和漏极之间加载了电压Vdg；

步骤30：HP4284A的内置电源提供Vdg端口电压的自动扫描，而HP6624A的一路电源提供Vsg的手动扫描，这样就获得了多偏置点下FET的Cgd(Vsg，Vdg)数值曲线。

步骤40：步骤30获得的测量数值是Cgd相对于Vsg和Vdg的数据Cgd(Vsg，Vdg)，所以需要计算相对电压，把测量数据转换为Cgd相对于Vgs和Vds的变化规律Cgd(Vgs，Vds)，绘制相应曲线。

上述方案中，该方法需要进行相对电压的转换，即把Cgd(Vsg，Vdg)曲线转化为Cgd(Vgs，Vds)曲线，而且测量的是Cgd的电容电压曲线。

(三)有益效果

本发明中的Cgd(Vgs，Vds)测量数据的获得，对于器件制作过程的主要工艺步骤都可以进行监测，对改善工艺有很大作用；同时可以分析器件的性能，通过对比器件的直流特性，分析器件的开启电压、亚阈值、栅漏电等特性，最重要的是可以分析器件的界面态和表面态特性，帮助分析具体的物理过程和机制；多偏置下FET的Cgd(Vgs，Vgd)数据的获得，给FET器件的建模提供了必要的数据，因为电容电压特性反映出器件的交流特性，再结合器件的电压电流特性就可以对器件的非线性特性进行仿真。总之，多偏置下FET的Cgd(Vgs，Vds)测量对FET的工艺改善和物理特性研究及器件模型的建立都起到很大的作用。

附图说明

图1为本发明提供的多偏置下场效应晶体管栅漏电容的测试方法流程图；

图2为本发明多偏置下FET的Cgd测量方法中的测量框图；

图3为本发明Vgs从-5V～0V、Vdg从0V扫描到24.5V的情况下，测试得到的Cgd vs Vsg的Cgd(Vsg，Vdg)特性曲线图；

图4为本发明Vgs从-5V～0V、Vds从0V扫描到19.8V的情况下，经过相对电压数据处理后得到的Cgd vs Vds的Cgd(Vds，Vgs)特性曲线图；

图5为本发明Vgs从-5V～0V、Vds从0V扫描到19.8V的情况下，经过相对电压数据处理后得到的Cgd vs Vgs的Cgd(Vgs，Vds)特性曲线图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。

本发明采用HP6624A的一路电源提供Vsg端口的电压，手动调节电压对Vsg端口进行扫描，同时采用HP4284A内置电源提供Vdg端口电压的自动扫描，获得多偏置点下FET的Cgd(Vsg，Vdg)曲线，最后通过相对电压的计算得到Vds的电压，获得Cgd(Vgs，Vds)曲线。

图1示出了为本发明提供的多偏置下场效应晶体管栅漏电容的测试方法流程图，该方法包括：

步骤10：用HP6624A的一路电源信号的正端接FET的源端口S端，电源的负端接地，电源给FET器件S端提供正电压，这样就在FET的源极和栅极之间加载了电压Vsg。

步骤20：在HP4284A的High端口接FET漏端口D，采用正电压加载到D端，HP4284A的Low端口接FET的栅端口G，这样就在FET的栅极和漏极之间加载了电压Vdg；

步骤30：HP4284A的内置电源提供Vdg端口电压的自动扫描，而HP6624A的一路电源提供Vsg的手动扫描，这样就获得了多偏置点下FET的Cgd(Vsg，Vdg)数值曲线。

步骤40：步骤30获得的测量数值是Cgd相对于Vsg和Vdg的数据Cgd(Vsg，Vdg)，所以需要计算相对电压，把测量数据转换为Cgd相对于Vgs和Vds的变化规律Cgd(Vgs，Vds)，绘制相应曲线。

图2为本发明一种多偏置下的Cgd测量方法的测试框图。如图2所示，HP4284A共有五个主要端口：Ground、Lp、Hp、Lc、Hc，Guard是Lp、Hp、Lc、Hc四个端口的外壳，内部主要有一个电流表(1)，一个电压表(2)，一个内置电源(3)，还有一个振荡器OSC(4)等。将Lc和Lp相连引出端为High，Hc和Hp相连引出端为Low，High端连接FET管芯的Drain端口(D端)，Low端连接FET管芯的Gate端口(G端)，同时通过一个外接稳压电源HP6624A的正端口给FET管芯的Drain端口(D端)提供正电压，电源负端口接地，HP4284A的Hp、Hc、Lp、Lc四个端口的外壳为Guard端口，均连接在一起，但是不接地。

图3为本发明采用一种多偏置下FET的Cgd测量方法，测试框图如图2所示，在偏置电压Vsg从5V到0V、Vdg从0V扫描到24.5V的情况下，测量得到的多组Cgd数据，即获得了多偏置下FET的Cgd(Vsg，Vdg)测量数据。从实测数据结果可以看出，电容Cgd随Vdg的增加而下降，但随Vsg的变化趋势，尤其是在Vdg＝2V时，Cgd随Vsg的变化非常不明显(图3中的红色曲线标注处)，为了更好的表征器件特性需要进行下面的相对电压数据处理。

图4为本发明采用一种多偏置下FET的Cgd测量方法，经过对图3测试数据的相对电压处理后，在FET偏置电压Vgs从-5V到0V、Vds从0V扫描到19.8V的情况下，得到的一组Cgd vs Vds的Cgd(Vds，Vgs)曲线，可以看出Cgd随着Vgs的增加而增加，随着Vds的增加而较小。这是因为，当电压Vds从0V增大时，栅漏的空间电荷区会急剧增大，用平板电容理论做近似解释，当平板之间的间距急剧增大时，电容Cgd急剧减小，因此Vds在0V～7V区间，Cgd急剧下降；而当Vds增大到一定程度时，电容值的变化不再明显，这是由于器件进入饱和区，栅漏的空间电荷区不再增大，因此当Vds高于10V后，电容Cgd变化不明显。

图5为本发明采用一种多偏置下FET的Cgd测量方法，经过对图3测试数据的相对电压处理后，在FET偏置电压Vgs从-5V到0V、Vds从0V扫描到19.8V的情况下，得到的一组Cgd vs Vgs的Cgd(Vgs，Vds)曲线。从图5中可以看出，在-3V～-2V之间Cgd的曲线开始突然上升，从理论上来说，曲线中的上升点对应着器件的开启电压，因此该器件的开启电压约在-2.5V左右。此外，从图5中还可以看出，当Vds＜15V时，再次验证了Cgd随着Vgs的增加而增加、随着Vds的增加而减小的规律，但是在Vds大于15V的情况下，Cgd在Vgs＝-2V处(图5中的红色曲线标注处)出现了最低点，说明器件的电流对电容的测量产生了影响，但是在器件性能比较好的情况下，沟道电流是影响不到Cgd的测量的，所以只可能是栅端的泄漏电流对Cgd产生了很大影响，这也说明了器件的栅漏电很大，可能是栅槽刻蚀可能出现了问题。可以看出Cgd的变化趋势起到了监测工艺流程和分析器件性能的作用。

传统CV曲线的测试都是在FET器件的两端口施加电压、第三端空载的条件下，测量所施加电压端口的电容随着电压的变化关系，从而分析FET器件的界面特性，尤其是用于分析半导体器件材料接触界面的表面态和界面态等信息。

化合物半导体的界面特性相对于传统半导体更加复杂，又由于GaN材料的独特物理特性，FET的CV特性描述显得更加重要。针对GaN HEMT器件，两端口的CV测试也可以用于器件的物理特性分析，用于评价材料的生长质量，监测工艺流程的准确性，分析器件的物理特性参数等。但是由于GaN HEMT器件在电路中应用时，三端口均施加工作电压，因此在CV测试时，三个端口同时施加电压可以更全面的反应出HEMT器件在不同工作状态下的物理过程和电气性能，从而可以更全面的描述HEMT器件特征，因此多偏置下的CV测试也是HEMT器件建模过程中必不可少的工作。

本发明提供的这种多偏置下FET的Cgd测量方法是采用LCR表内置电源提供Vgd端口电压的自动扫描，采用外接电源提供Vgs端口的电压，手动调节电压对Vgs端口进行扫描，最后计算相对电压，这样就获得了多偏置点下FET的Cgd(Vgs，Vds)曲线。多偏置下FET的Cgd曲线是对半导体FET器件进行物理研究和工艺分析的重要手段，尤其是能够描述界面态和表面态等界面特性和获得器件的基本物理参数；同时多偏置下FET的Cgd(Vgs，Vds)数据的测量也是FET半导体器件建模中必不可少的环节，只有获得了多偏置点下的CV曲线，才能够描述器件中的电荷随着偏置电压的变化，进而描述器件的交流特性，完成器件非线性特性的仿真。

本发明提供的这种多偏置下FET的Cgd测量方法，测量得到了Cgd(Vsg，Vdg)曲线，通过数据处理以及对曲线的分析，可以获得HEMT器件的相关物理特性，如开启电压、抗耐压能力、栅漏电等，对物理结构的研究也起到很大作用，可以分析器件每一层的生长性能和整体的器件特性，同时给HEMT器件的建模提供了所需要的交流特性参数，使得在器件建模的过程中能够进行非线性特性的仿真。实践证明Cgd曲线的获得对HEMT器件相关工作的研究提供了很大的指导作用，所以多偏置点下FET的Cgd(Vsg，Vdg)测量是很有意义的。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (2)

1.一种多偏置下场效应晶体管栅漏电容的测试方法，其特征在于，该方法采用HP6624A的一路电源提供Vsg端口的电压，手动调节电压对Vsg端口进行扫描，同时采用HP4284A内置电源提供Vdg端口电压的自动扫描，获得多偏置点下FET的Cgd(Vsg，Vdg)曲线，最后通过相对电压的计算得到Vds的电压，获得Cgd(Vgs，Vds)曲线；该方法包括：

步骤10：用HP6624A的一路电源信号的正端接FET的源端口S端，电源的负端接地，电源给FET器件S端提供正电压，这样就在FET的源极和栅极之间加载了电压Vsg；

步骤20：在HP4284A的High端口接FET漏端口D，采用正电压加载到D端，HP4284A的Low端口接FET的栅端口G，这样就在FET的栅极和漏极之间加载了电压Vdg；

步骤30：HP4284A的内置电源提供Vdg端口电压的自动扫描，而HP6624A的一路电源提供Vsg的手动扫描，这样就获得了多偏置点下FET的Cgd(Vsg，Vdg)数值曲线；

步骤40：步骤30获得的测量数值是Cgd相对于Vsg和Vdg的数据Cgd(Vsg，Vdg)，所以需要计算相对电压，把测量数据转换为Cgd相对于Vgs和Vds的变化规律Cgd(Vgs，Vds)，绘制相应曲线。

2.根据权利要求1所述的多偏置下场效应晶体管栅漏电容的测试方法，其特征在于，该方法需要进行相对电压的转换，即把Cgd(Vsg，Vdg)曲线转化为Cgd(Vgs，Vds)曲线，而且测量的是Cgd的电容电压曲线。

Images