CN116068362B - 测试方法及装置 - Google Patents
测试方法及装置 Download PDFInfo
- Publication number
- CN116068362B CN116068362B CN202310357950.9A CN202310357950A CN116068362B CN 116068362 B CN116068362 B CN 116068362B CN 202310357950 A CN202310357950 A CN 202310357950A CN 116068362 B CN116068362 B CN 116068362B
- Authority
- CN
- China
- Prior art keywords
- transistor
- voltage
- substrate
- bias voltage
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
本申请提供一种测试方法及装置。该方法包括：通过控制连接在晶体管栅极与晶体管衬底之间电源向晶体管栅极施加偏置电压；检测多个偏置电压所对应的衬底交流电流，其中，衬底交流电流是在偏置电压的基础上对晶体管栅极施加的扰动信号的响应电流；其中，晶体管在部分偏置电压下处于耗尽状态，以及晶体管在部分偏置电压下处于强反型状态；根据检测结果，确定阈值电压。本申请基于阈值电压的定义，通过获取多个栅极偏置电压下对应的衬底电流，并通过衬底电流判断晶体管所处的状态，确定晶体管进入强反型状态时所对应的栅极偏置电压即为阈值电压，实现了对阈值电压的准确测试，相较于定电流法规避了人为干扰因素。
Description
技术领域
本申请涉及半导体技术领域，尤其涉及一种测试方法及装置。
背景技术
对于金属氧化物半导体场效应晶体管（Metal-Oxide-Semiconductor Field-Effect Transistor，简称MOSFET），阈值电压Vth是重要的器件参数。例如阈值电压Vth可以应用于控制晶体管的工作状态，当晶体管源漏电压Vds低于栅源电压Vgs与阈值电压Vth的差值时，晶体管工作在线性区。
目前，一种阈值电压Vth的测试方法为定电流法：给定源漏电压Vds，设定源漏电流Ids的目标电流值；增大栅源电压Vgs，当Ids随着Vgs增大且大于等于目标电流值时，认为此时施加的Vgs即为阈值电压Vth。
上述方法中，目标电流值的取值不同，所获得的Vth的值也不同，该干扰因素会影响Vth的测试准确性。
发明内容
本申请提供一种测试方法及装置，用以规避人为干扰因素，对阈值电压的进行准确测试。
第一方面，本申请提供一种测试方法，包括：控制电源向晶体管栅极施加偏置电压，电源的两端分别连接晶体管栅极和晶体管衬底；检测多个偏置电压所对应的衬底交流电流，其中，衬底交流电流是在偏置电压的基础上对晶体管栅极施加的扰动信号的响应电流；其中，晶体管在部分偏置电压下处于耗尽状态或弱反型状态，以及晶体管在部分偏置电压下处于强反型状态；根据检测结果，确定阈值电压。
一些实施例中，检测多个偏置电压所对应的衬底交流电流，包括：以初始电压作为当前偏置电压，并重复执行下述步骤，直到衬底交流电流不随偏置电压的变化而变化：在晶体管栅极施加当前偏置电压，并维持预设时长；在当前偏置电压的基础上对晶体管栅极施加扰动信号，检测获得对应的衬底交流电流；将当前偏置电压与预设电压梯度相加；
相应地，根据检测结果，确定阈值电压，包括：将衬底交流电流不随偏置电压的变化而变化时所对应的绝对值最小的偏置电压作为阈值电压。
一些实施例中，衬底交流电流不随偏置电压的变化而变化的判断方法，包括：当前次获取的衬底交流电流与前一次获取的衬底交流电流的差值在预设误差范围。
一些实施例中，检测多个偏置电压所对应的衬底交流电流，包括：将预设电压范围内设置的多个测试点电压依次作为当前偏置电压施加在晶体管栅极上，并维持预设时长；在当前偏置电压的基础上对晶体管栅极施加扰动信号，检测获得对应的衬底交流电流；
相应地，根据检测结果，确定阈值电压，包括：根据多个测试点电压及其对应的衬底交流电流，获取预设电压范围内衬底交流电流的变化曲线；将变化曲线中衬底交流电流开始转变为稳定值时所对应的偏置电压作为阈值电压。
一些实施例中，多个测试点电压是基于预设步长均匀划分预设电压范围确定的。
一些实施例中，预设时长大于等于晶体管衬底中的反型层从深耗尽状态到热平衡状态的弛豫时间。
一些实施例中，若晶体管源极和晶体管漏极连接，则扰动信号为高频交流电压或低频交流电压；若晶体管源极和晶体管漏极不连接，则扰动信号为低频交流电压。
第二方面，本申请提供一种测试装置，包括：控制模块，用于控制电源向晶体管栅极施加偏置电压，电源的两端分别连接晶体管栅极和晶体管衬底；检测模块，用于检测多个偏置电压所对应的衬底交流电流，其中，衬底交流电流是在偏置电压的基础上对晶体管栅极施加的扰动信号的响应电流；其中，晶体管在部分偏置电压下处于耗尽状态或弱反型状态下，以及晶体管在部分偏置电压下处于强反型状态；确定模块，用于根据检测结果，确定阈值电压。
一些实施例中，检测模块，具体用于以初始电压作为当前偏置电压，并重复执行下述步骤，直到衬底交流电流不随偏置电压的变化而变化：在晶体管栅极施加当前偏置电压，并维持预设时长；在当前偏置电压的基础上对晶体管栅极施加扰动信号，检测获得对应的衬底交流电流；将当前偏置电压与预设电压梯度相加；相应地，确定模块，具体用于将衬底交流电流不随偏置电压的变化而变化时所对应的绝对值最小的偏置电压作为阈值电压。
一些实施例中，检测模块，具体用于将预设电压范围内设置的多个测试点电压依次作为当前偏置电压施加在晶体管栅极上，并维持预设时长；检测模块，具体还用于在当前偏置电压的基础上对晶体管栅极施加扰动信号，检测获得对应的衬底交流电流；相应地，确定模块，具体用于根据多个测试点电压及其对应的衬底交流电流，获取预设电压范围内衬底交流电流的变化曲线；确定模块，具体还用于将变化曲线中衬底交流电流开始转变为稳定值时所对应的偏置电压作为阈值电压。
本申请提供的测试方法及装置，通过控制连接在晶体管栅极与晶体管衬底之间电源向晶体管栅极施加偏置电压；检测多个偏置电压所对应的衬底交流电流，其中，衬底交流电流是在偏置电压的基础上对晶体管栅极施加的扰动信号的响应电流；其中，晶体管在部分偏置电压下处于耗尽状态，以及晶体管在部分偏置电压下处于反型状态；根据检测结果，确定阈值电压。本申请基于晶体管进入强反型状态时所对应的栅极电压等于阈值电压的定义，通过获取多个栅极偏置电压下对应的衬底电流，并通过衬底电流判断晶体管所处的状态，确定晶体管进入强反型状态时所对应的栅极偏置电压，实现了对阈值电压的准确测试，相较于定电流法规避了人为干扰因素。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。
图1为金属氧化物半导体结构及其等效电路；
图2为本申请实施例提供的一种测试方法的流程图；
图3为本申请实施例提供的另一种测试方法的流程图；
图4为本申请实施例提供的一种偏置电压的变化示意图；
图5为本申请实施例提供的再一种测试方法的流程图；
图6为本申请实施例提供的一种检测结果的示意图；
图7为本申请实施例提供的一种测试装置的结构示意图；
图8为本申请实施例提供的一种电子设备的结构示意图。
通过上述附图，已示出本申请明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本申请构思的范围，而是通过参考特定实施例为本领域技术人员说明本申请的概念。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与本申请的一些方面相一致的装置和方法的例子。
对于金属氧化物半导体场效应晶体管（Metal-Oxide-Semiconductor Field-Effect Transistor，简称MOSFET）而言，阈值电压Vth是晶体管的重要的器件参数。例如阈值电压Vth可以应用于控制晶体管的工作状态，当晶体管源漏电压Vds低于栅源电压Vgs与阈值电压Vth的差值时，晶体管工作在线性区。
目前，一种确定阈值电压Vth的方法为：给定一个源漏电压Vds，增大栅源电压Vgs，当源漏电流Ids随之增大且大于等于目标电流值时，认为此时施加的Vgs即为阈值电压Vth。该方法中，目标电流值的取值不同，所获得的Vth的值也不同，该干扰因素会影响Vth的测试准确性。
基于此，本申请提供一种测试方法及装置，用以规避人为干扰因素，对阈值电压的进行准确测试。
对于MOSFET而言，其栅极、绝缘层和衬底组成了金属氧化物半导体（MetalInsulator Semiconduction，简称MIS）结构，金属氧化物半导体结构是一片绝缘层夹在金属层和半导体层之间，如图1所示，为金属氧化物半导体结构及其等效电路。具体的，金属层相当于晶体管栅极、绝缘层相当于晶体管的栅氧化层、半导体层相当于晶体管衬底。调整施加在金属层的电压Vg的大小，可以使MIS结构处于多子积累状态、耗尽状态、弱反型状态和强反型状态。
其中，弱反型状态为半导体表面的少数载流子浓度大于等于表面的多数载流子浓度，但远小于体内的多数载流子浓度时的状态。强反型状态为半导体表面的少数载流子浓度大于等于体内的多数载流子浓度时的状态。
参照图1，MIS结构可等效为绝缘层平板电容Cox与耗尽层电容Cs的串联。其中，绝缘层平板电容Cox在晶体管中也称为栅氧化层电容，其电容值与栅氧化层电容极板的厚度以及面积有关，其为固定电容值，不随外加偏置电压的变化而变化。耗尽层电容Cs为可变电容，与MIS结构的状态有关。下面以P型半导体为例，进行具体说明。
P型半导体的多数载流子（多子）为空穴，少数载流子（少子）为电子。当Vg为绝对值较大的负电压时，半导体层中的空穴积累在半导体表面，半导体层表面空穴浓度大于体内空穴浓度，半导体表面能带向上弯曲，此时MIS结构处于多子积累状态。积累状态下，MIS结构电容等于栅氧化层电容Cox，理想情况下，不随Vg的变化而变化。
Vg向正方向增大至平带电压时，半导体层表面空穴浓度等于体内空穴浓度，半导体层表面能带平直。理想MIS结构的平带电压等于0V。理想MIS结构的假设条件为：金属与半导体的功函数差为零；栅氧化层完全绝缘使得在直流偏置电压Vg下无漏电流；栅氧化层中不存在电荷，也不存在界面陷阱。
对于实际MIS结构，金属与半导体的功函数差不为零，会使半导体表面能带弯曲，通过对金属额外施加电压来抵消功函数差，使得半导体表面能带平直。对于实际MIS结构，栅氧化层中存在电荷，一般为正电荷，这些电荷将在半导体表面感应出空间电荷导致半导体表面能带弯曲，通过对金属额外施加电压来抵消这些电荷的影响，使得半导体表面能带平直。结合上述两种情况，可知实际MIS结构的平带电压不等于0。对于P型半导体，实际MIS结构的平带电压小于0V。
Vg继续向正方向增大并增大至正电压，半导体层中的空穴远离半导体表面，半导体层表面的空穴浓度低于体内空穴浓度，半导体层表面能带向下弯曲，此时MIS结构处于空穴耗尽状态，其中，半导体层表面的空穴浓度低于体内空穴浓度的区域为耗尽层，也称为空间电荷区。相应地，半导体表面空穴浓度降低，电子有所增加，但由于电子浓度很小，所以可以忽略。耗尽状态下，MIS结构电容等于为栅氧化层电容Cox与耗尽层电容Cs的串联，其中，耗尽层电容Cs是随外加偏置电压Vg的变化而变化的，因此，MIS结构电容是随外加偏置电压Vg的变化而变化的。
在上述基础上，继续增大正电压Vg，电子逐渐在半导体表面聚集，当半导体表面电子浓度大于等于表面空穴浓度，但远小于体内空穴浓度时，MIS结构处于弱反型状态。弱反型状态下，偏置电压Vg的增大会促进反型层的形成与耗尽层的展宽，耗尽层电容Cs是随外加偏置电压Vg的变化而变化的，由于MIS结构电容等于为栅氧化层电容Cox与耗尽层电容Cs的串联，所以MIS结构电容是随外加偏置电压Vg的变化而变化的。
在上述基础上，继续增大正电压Vg，半导体表面电子浓度会继续增加，当半导体表面电子浓度等于体内空穴浓度时，MIS结构进入强反型区，此时所对应的偏置电压Vg即为阈值电压Vth。当半导体表面电子浓度大于等于体内空穴浓度时，MIS结构处于强反型状态。反型层形成后，偏置电压Vg的变化引起的反型层电荷浓度迅速增加，反型层电荷屏蔽了耗尽层的继续展宽，因此耗尽层变化很弱，可以认为耗尽层宽度达到了最大。强反型状态下，耗尽层电容Cs可以看作是不随外加偏置电压Vg的变化而变化的，栅氧化层电容Cox也可以看作固定电容，所以MIS结构电容是不随外加偏置电压Vg的变化而变化的。
基于上述分析，可知对于衬底为P型半导体的N型金属氧化物半导体（Negativechannel Metal Oxide Semiconductor，简称NMOS）晶体管，当Vg自负电压向正电压变化时，可依次经历多子积累状态、耗尽状态、弱反型状态和强反型状态。
对于衬底为N型半导体的P型金属氧化物半导体（Positive channel Metal OxideSemiconductor，简称PMOS）晶体管，其分析过程与NMOS晶体管的分析过程相似，不再赘述。区别在于，对于PMOS晶体管，其依次经历多子积累状态、耗尽状态、弱反型状态和强反型状态时，需要Vg自正电压向负电压变化。
基于上述分析，无论NMOS晶体管还是PMOS晶体管，可以得出以下特点：晶体管在耗尽状态及弱反型状态下的等效电容随栅极电压的变化而变化，而在强反型状态下的等效电容不随栅极电压的变化而变化。
本申请基于晶体管进入强反型状态时所对应的栅极电压等于阈值电压的定义，以及基于晶体管在耗尽状态下及弱反型状态下的等效电容随栅极电压的变化而变化，而晶体管在反型状态下的等效电容不随栅极电压的变化而变化的特性，提供了一种测试方法及装置。该方法通过获取多个栅极偏置电压下对应的衬底电流，并通过衬底电流判断晶体管所处的状态，确定晶体管进入强反型状态时所对应的栅极偏置电压，实现了对阈值电压的准确测试，相较于定电流法规避了人为干扰因素。
下面以具体地实施例对本申请的技术方案以及本申请的技术方案如何解决上述技术问题进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例中不再赘述。下面将结合附图，对本申请的实施例进行描述。
实施例一
图2为本申请实施例提供的一种测试方法的流程图。该方法应用于晶体管，其执行主体可以为测试装置。该装置可以通过计算机程序实现，例如，应用软件等；或者，该装置也可以实现为存储有相关计算机程序的介质，例如，U盘、云盘等；再或者，该装置还可以通过集成或安装有相关计算机程序的实体装置实现，例如，计算机等。下面以执行主体为测试装置为例进行说明。
如图2所示，该方法可以包括以下步骤：
S100、控制电源向晶体管栅极施加偏置电压，电源的两端分别连接晶体管栅极和晶体管衬底；
S200、检测多个偏置电压所对应的衬底交流电流，其中，衬底交流电流是在偏置电压的基础上对晶体管栅极施加的扰动信号的响应电流；其中，晶体管在部分偏置电压下处于耗尽状态或弱反型状态，以及晶体管在部分偏置电压下处于强反型状态；
S300、根据检测结果，确定阈值电压。
具体的，步骤S100中采用如图1所示的电压施加方式，晶体管衬底接0V，在晶体管栅极施加偏置电压Vg。对于PMOS晶体管和NMOS晶体管，多子积累状态与耗尽状态的转变点对应的偏置电压为平带电压，弱反型状态与强反型状态对应的偏置电压为阈值电压。因此，步骤200中的多个偏置电压在取值时，需要使晶体管可以在部分偏置电压下处于强反型状态，以及可以在部分偏置电压下处于弱反型状态，进而通过确定这两种反型状态的转折点对应的偏置电压即为阈值电压。
进一步地，步骤S200检测多个偏置电压所对应的衬底交流电流为散点检测，由于弱反型状态所对应的偏置电压的区间较小，有可能该多个偏置电压中没有取到弱反型状态所对应的偏置电压。例如，晶体管在部分偏置电压下处于耗尽状态下，以及晶体管在部分偏置电压下处于强反型状态。此时，同样由于弱反型状态所对应的偏置电压的区间较小，也就是说耗尽状态所对应的偏置电压的区间范围和强反型状态所对应的偏置电压的区间范围相差不大，因此可以通过对测试数据进行拟合的方式，确定出相对准确的阈值电压。
一些实施例中，步骤S200中多个偏置电压所涵盖的电压范围较大，使得晶体管可以历经多子积累状态、耗尽状态、强反型状态三种状态；进一步地，一些实施例中，步骤S200中多个偏置电压所涵盖的电压范围较大且取值的间隔步长较小，相应地，多个偏置电压的数量也较多，有利于更大概率的取到处于弱反型状态的偏置电压，此时晶体管可以历经处于多子积累状态、耗尽状态、弱反型状态、强反型状态四种状态。
在实际应用过程中，可根据测试速率要求和测试精度要求确定多个偏置电压的数量及取值间隔。通常，偏置电压的数量越少测试速率越快，多个偏置电压之间的间隔越小，测试精度越高。
进一步地，晶体管栅极、栅氧化层及衬底的等效电路为等效电容，直流电压无法进行测量。因此，步骤S200中在晶体管栅极叠加扰动信号以测量衬底电流。扰动信号可以为交流扰动电压，在直流偏置电压上叠加交流扰动电压，直流偏置电压决定晶体管所处的状态，交流扰动电压的幅值较小，不改变晶体管所处的状态。
具体的，扰动电压ΔVgs的复函数表达为ΔVgs = |ΔVgs| ejωt，其中，|Vgs|为电压最大值，j为复数单位，ω为角频率，t为时间。衬底交流电流ΔIsub的复函数表达为，其中，|ΔIsub|为电流最大值。基于图1所示的等效电路，可知，ΔIsub=ΔVgs/（jωCox）+ΔVgs/（jωCs），其中，Cox为绝缘层平板电容、Cs为耗尽层电容。
一些实施例中，晶体管源极和晶体管漏极通过外部导线连接在一起，扰动信号可以为高频交流电压，也可以为低频交流电压。可选的，高频为1MHZ~100KHZ，低频为100KHZ~10KHZ。
具体的，强反型状态下，反型层作为沟道可以使晶体管源极和晶体管漏极连通以形成环路。低频交流电压下，反型层的电荷跟得上交流电压的变化，无需耗尽层展宽，此时MIS结构的电容相当于绝缘层平板电容Cox，ΔIsub=ΔVgs/（jωCox），ΔIsub不随偏置电压的变化而变化。高频交流电压下，由于晶体管源极和晶体管漏极可以向反型区提供充足的电荷以应对交流电压的变化，同样无需耗尽层展宽，此时MIS结构的电容也相当于绝缘层平板电容Cox，ΔIsub同样为定值
另一些实施例中，晶体管源极和晶体管漏极不连接，扰动信号为低频交流电压。具体的，强反型状态下，虽然反型层作为沟道连接了晶体管源极和晶体管漏极，但无法形成环路。低频交流电压下，反型层的电荷跟得上交流电压的变化，无需耗尽层展宽，此时MIS结构的电容相当于绝缘层平板电容Cox，ΔIsub=ΔVgs/（jωCox），ΔIsub不随偏置电压的变化而变化。高频交流电压下，反型层的电荷跟不上交流电压的变化，耗尽层会发生一定程度的展宽；当耗尽层宽度达到最大值，ΔIsub可以看作定值，ΔIsub=ΔVgs/（jωCox）+ΔVgs/（jωCs）。
相比之下，晶体管源极和晶体管漏极不连接的情况下，低频交流电压下的衬底交流电流与耗尽状态下对应的衬底交流电流会有相对明显的差异；高频交流电压下的衬底交流电流与耗尽状态下对应的衬底交流电流相差不会太大，进而不能明显的辨别出衬底交流电流转变为定值的转折点，会影响阈值电压的准确性。
进一步地，步骤S300中的检测结果可以为衬底交流电流相对于偏置电压的变化曲线，也可以为多个偏置电压及其对应的衬底交流电流的数据组。通过分析数据组或曲线，可以确定阈值电压。一些实施例中，阈值电压可能位于两个偏置电压之间，而非设定的偏置电压。具体的，可通过数据拟合、取均值等方法确定阈值电压。在实际应用中，可根据测试精度等要求进行数据处理，获得准确的阈值电压。
本申请实施例基于晶体管进入强反型状态时所对应的栅极电压等于阈值电压的定义，通过获取多个栅极偏置电压下对应的衬底电流，并通过衬底电流判断晶体管所处的状态，确定晶体管进入强反型状态时所对应的栅极偏置电压，实现了对阈值电压的准确测试，相较于定电流法规避了人为干扰因素。
图3为本申请实施例提供的另一种测试方法的流程图。如图3所示，步骤S200检测多个偏置电压所对应的衬底交流电流，包括：
S211、以初始电压作为当前偏置电压，并重复执行下述步骤S212至S214，直到步骤S215中确定衬底交流电流不随偏置电压的变化而变化；
S212、在晶体管栅极施加当前偏置电压，并维持预设时长；
S213、在当前偏置电压的基础上对晶体管栅极施加扰动信号，检测获得对应的衬底交流电流；
S214、将当前偏置电压与预设电压梯度相加；
S215、判断衬底交流电流是否不随偏置电压的变化而变化，若是，则执行步骤S310；否则重复执行步骤S212至S214。
具体的，偏置电压的变化可如图4所示，图4为本申请实施例提供的一种偏置电压的变化示意图。先选定一个初始电压作为当前偏置电压，通过步骤S214的调整，遍历多个偏置电压。每次偏置电压的取值发生变化后，先保持预设时长，以使半导体表面的电荷状态趋于稳定状态，稳态建立后，再施加扰动信号ΔVgs，检测衬底交流电流ΔIsub。
可选的，步骤S212中的预设时长大于等于晶体管衬底中的反型层从深耗尽状态到热平衡状态的弛豫时间，大约为100至102秒。
一些实施例中，步骤S211中的初始电压可以为基于经验判定其处于耗尽状态或弱反型状态下的大概电压值，对于P型衬底的NMOS晶体管，通过设置步骤S214中的预设电压梯度为正值，使NMOS晶体管的栅极偏置电压沿正方向扫描，依次历经耗尽状态、弱反型状态、强反型状态三种状态，或，依次历经弱反型状态、强反型状态两种状态。对于N型衬底的PMOS晶体管，通过设置步骤S214中的预设电压梯度为负值，使PMOS晶体管的栅极偏置电压沿负方向扫描，依次历经耗尽状态、弱反型状态、强反型状态三种状态，或，依次历经弱反型状态、强反型状态两种状态。
其中，基于前述分析已知P型衬底的NMOS晶体管的平带电压在理想情况下等于0V，在实际情况下小于0V，可以比较容易地确定，偏置电压为0V时NMOS晶体管处于耗尽状态，也就是说步骤S211中的初始电压可以为0V。还可以比较容易地推测出，偏置电压为较小的负值如-0.1V时，NMOS晶体管也可能处于耗尽状态，也就是说步骤S211中的初始电压可以为较小的负值如-0.1V，这里需要说明的是，若初始电压设置了较大的负值使NMOS晶体管处于多子积累状态，也可以根据步骤S300中的检测结果确定出阈值电压。
进一步地，初始电压还可以取耗尽状态对应的正偏置电压，其取值难度较大，不易把控，若取值过大，直接取到强反型状态对应的偏置电压，那么步骤S300中的检测结果会为一个稳定值，无法确定出阈值电压。
同理的，对于N型衬底的PMOS晶体管，其初始电压可以取0V，可以取较小的正值如0.1V，还可以取耗尽状态对应的负偏置电压。初始电压取负值时难度较大，不易把控，若取值过小，直接取到强反型状态对应的偏置电压，那么步骤S300中的检测结果会为一个稳定值，无法确定出阈值电压。
一些实施例中，以NMOS晶体管为例，还可以将初始电压设定为基于经验判定其处于强反型状态下的大概电压值，使偏置电压向负方向扫描，使得晶体管依次晶体强反型状态、弱反型状态、耗尽状态等。
可选的，步骤214中，根据测试精度要求和/或测试速率确定预设电压梯度。当预设电压梯度的绝对值取值越小，测试精度越高，而偏置电压的数量会相对较多，测量速率会相对较低。当预设电压梯度的绝对值越大时，偏置电压的数量会相对较少，会提高测量速率，而测试精度会相对较低。
参照图3，S300、根据检测结果，确定阈值电压，包括：S310、将衬底交流电流不随偏置电压的变化而变化时所对应的绝对值最小的偏置电压作为阈值电压。
具体的，衬底交流电流不随偏置电压的变化而变化的判断方法为当前次获取的衬底交流电流与前一次获取的衬底交流电流的差值在预设误差范围，该预设误差范围很小，使得可以认为当前次获取的衬底交流电流与前一次获取的衬底交流电流相等。
可以理解的，若当前次获取的衬底交流电流与前一次获取的衬底交流电流相等，则在前一次获取的衬底交流电流对应的偏置电压下，晶体管已经处于强反型状态。因此，将衬底交流电流不随偏置电压的变化而变化时所对应的绝对值最小的偏置电压作为阈值电压。
图5为本申请实施例提供的再一种测试方法的流程图。如图5所示，步骤S200检测多个偏置电压所对应的衬底交流电流，包括：
S221、将预设电压范围内设置的多个测试点电压依次作为当前偏置电压施加在晶体管栅极上，并维持预设时长；
S222、在当前偏置电压的基础上对晶体管栅极施加扰动信号，检测获得对应的衬底交流电流；
相应地，S300、根据检测结果，确定阈值电压，包括：
S321、根据多个测试点电压及其对应的衬底交流电流，获取预设电压范围内衬底交流电流的变化曲线；
S322、将变化曲线中衬底交流电流开始转变为稳定值时所对应的偏置电压作为阈值电压。
具体的，偏置电压的变化可如图4所示。在预设电压范围内预先设定多个偏置电压，依次进行如下测试：施加当前偏置电压预设时长后，施加扰动电压ΔVgs，检测衬底交流电流ΔIsub。其中，预设时长用于使半导体表面的电荷状态趋于稳定状态。可选的，预设时长大于等于晶体管衬底中的反型层从深耗尽状态到热平衡状态的弛豫时间，大约为100至102秒。
进一步地，基于获得的多个偏置电压及其对应的衬底交流电流，可得到如图6所示的检测结果。其以P型衬底的NMOS晶体管为例，随着偏置电压的增大，晶体管先后历经耗尽状态和弱反型状态和强反型状态；MIS结构的等效电容逐渐增大至稳定值，稳定于栅氧化层电容Cox；衬底电流逐渐减小至稳定值。
可选的，步骤S221中，对于P型衬底的NMOS晶体管，预设电压范围如0V至2V，或，-0.1V至2V；其中，预设电压范围中的最小电压值的取值可参照前述对步骤S211中的初始电压的取值说明，在此不赘述。
对于N型衬底的PMOS晶体管，预设电压范围如-2V至0V，或，-2V至0.1V。其中，预设电压范围中的最大电压值的取值可参照前述对步骤S211中的初始电压的取值说明，在此不赘述。
一些实施例中，步骤221中，多个测试点电压是基于预设步长均匀划分预设电压范围确定的；其中，根据测试精度要求和/或测试速率确定预设步长。当预设步长取值越小，测试精度越高，而偏置电压的数量会相对较多，测量速率会相对较低。当预设步长取值越大时，偏置电压的数量会相对较少，会提高测量速率，而测试精度会相对较低。
将图3和图5中所示的测试方法进行比较，当不确定阈值电压的大致范围值，可采用图3所示的测试方法，获取准确的偏置电压。当已知阈值电压的大致范围时，可采用图5所示的测试方法，在该大致范围内设置多个偏置电压，无需进行大范围的电压扫描，一定程度上提高测试效率。比如，对同一批晶体管产品进行批量测试时，可先采用图3的测试方法对少数产品进行测试，基于少数产品的测试结果确定阈值电压的大致范围，剩余的产品则采用图5所示的测试方法进行测试，提高测试效率。
本申请实施例提供的测试方法，通过控制连接在晶体管栅极与晶体管衬底之间电源向晶体管栅极施加偏置电压；检测多个偏置电压所对应的衬底交流电流，其中，衬底交流电流是在偏置电压的基础上对晶体管栅极施加的扰动信号的响应电流；其中，晶体管在部分偏置电压下处于耗尽状态，以及晶体管在部分偏置电压下处于反型状态；根据检测结果，确定阈值电压。本申请实施例基于晶体管进入强反型状态时所对应的栅极电压等于阈值电压的定义，通过获取多个栅极偏置电压下对应的衬底电流，并通过衬底电流判断晶体管所处的状态，确定晶体管进入强反型状态时所对应的栅极偏置电压，实现了对阈值电压的准确测试，相较于定电流法规避了人为干扰因素。进一步地，本申请实施例提供测试方法可以用于检测晶体管电容-电压特性的相关装置，无需开发新的测试模式和测试机台，节约了人力物力等成本。
实施例二
图7为本申请实施例提供的一种测试装置的结构示意图，该测试装置的技术方案和效果可对应参照实施例一，不再赘述。
如图7所示，该装置包括：
控制模块10，用于控制电源向晶体管栅极施加偏置电压，电源的两端分别连接晶体管栅极和晶体管衬底；
检测模块20，用于检测多个偏置电压所对应的衬底交流电流，其中，衬底交流电流是在偏置电压的基础上对晶体管栅极施加的扰动信号的响应电流；其中，晶体管在部分偏置电压下处于耗尽状态或弱反型状态下，以及晶体管在部分偏置电压下处于强反型状态
确定模块30，用于根据检测结果，确定阈值电压。
一些实施例中，检测模块20，具体用于以初始电压作为当前偏置电压，并重复执行下述步骤，直到衬底交流电流不随偏置电压的变化而变化：在晶体管栅极施加当前偏置电压，并维持预设时长；在当前偏置电压的基础上对晶体管栅极施加扰动信号，检测获得对应的衬底交流电流；将当前偏置电压与预设电压梯度相加；
相应地，确定模块30，具体用于将衬底交流电流不随偏置电压的变化而变化时所对应的绝对值最小的偏置电压作为阈值电压。
一些实施例中，确定模块30，具体用于当当前次获取的衬底交流电流与前一次获取的衬底交流电流的差值在预设误差范围，判定衬底交流电流不随偏置电压的变化而变化。
一些实施例中，检测模块20，具体用于将预设电压范围内设置的多个测试点电压依次作为当前偏置电压施加在晶体管栅极上，并维持预设时长；
检测模块20，具体还用于在当前偏置电压的基础上对晶体管栅极施加扰动信号，检测获得对应的衬底交流电流；
相应地，确定模块30，具体用于根据多个测试点电压及其对应的衬底交流电流，获取预设电压范围内衬底交流电流的变化曲线；
确定模块30，具体还用于将变化曲线中衬底交流电流开始转变为稳定值时所对应的偏置电压作为阈值电压。
一些实施例中，多个测试点电压是基于预设步长均匀划分预设电压范围确定的。
一些实施例中，预设时长大于等于晶体管衬底中的反型层从深耗尽状态到热平衡状态的弛豫时间。
一些实施例中，若晶体管源极和晶体管漏极连接，则扰动信号为高频交流电压或低频交流电压；若晶体管源极和晶体管漏极不连接，则扰动信号为低频交流电压。
本申请提供的测试装置，基于晶体管进入强反型状态时所对应的栅极电压等于阈值电压的定义，通过获取多个栅极偏置电压下对应的衬底电流，并通过衬底电流判断晶体管所处的状态，确定晶体管进入强反型状态时所对应的栅极偏置电压，实现了对阈值电压的准确测试，相较于定电流法规避了人为干扰因素。
实施例三
图8为本申请实施例提供的一种电子设备的结构示意图，如图8所示，电子设备包括：
处理器（processor）291，电子设备还包括了存储器（memory）292；还可以包括通信接口（Communication Interface）293和总线294。其中，处理器291、存储器292、通信接口293、可以通过总线294完成相互间的通信。通信接口293可以用于信息传输。处理器291可以调用存储器292中的逻辑指令，以执行上述实施例的方法。
此外，上述的存储器292中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。
存储器292作为一种计算机可读存储介质，可用于存储软件程序、计算机可执行程序，如本申请实施例中的方法对应的程序指令/模块。处理器291通过运行存储在存储器292中的软件程序、指令以及模块，从而执行功能应用以及数据处理，即实现上述方法实施例中的方法。
存储器292可包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需的应用程序；存储数据区可存储根据终端设备的使用所创建的数据等。此外，存储器292可以包括高速随机存取存储器，还可以包括非易失性存储器。
本申请提供了一种计算机可读存储介质，计算机可读存储介质中存储有计算机执行指令，计算机执行指令被处理器执行时用于实现上述方法实施例提供的方法。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由下面的权利要求书指出。
应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求书来限制。
Claims (14)
1.一种测试方法，应用于晶体管，其特征在于，包括：
控制电源向晶体管栅极施加偏置电压，所述电源的两端分别连接所述晶体管栅极和晶体管衬底；
检测多个所述偏置电压所对应的衬底交流电流，其中，所述衬底交流电流是在所述偏置电压的基础上对所述晶体管栅极施加的扰动信号的响应电流；其中，所述晶体管在部分所述偏置电压下处于耗尽状态或弱反型状态，以及所述晶体管在部分所述偏置电压下处于强反型状态；
将所述衬底交流电流不随所述偏置电压的变化而变化时所对应的绝对值最小的偏置电压作为阈值电压。
2.根据权利要求1所述的测试方法，其特征在于，所述检测多个所述偏置电压所对应的衬底交流电流，包括：
以初始电压作为当前偏置电压，并重复执行下述步骤，直到所述衬底交流电流不随所述偏置电压的变化而变化：在所述晶体管栅极施加所述当前偏置电压，并维持预设时长；在所述当前偏置电压的基础上对所述晶体管栅极施加所述扰动信号，检测获得对应的所述衬底交流电流；将所述当前偏置电压与预设电压梯度相加。
3.根据权利要求2所述的测试方法，其特征在于，所述衬底交流电流不随所述偏置电压的变化而变化的判断方法，包括：
当前次获取的所述衬底交流电流与前一次获取的所述衬底交流电流的差值在预设误差范围。
4.根据权利要求2所述的测试方法，其特征在于，所述预设时长大于等于晶体管衬底中的反型层从深耗尽状态到热平衡状态的弛豫时间。
5.根据权利要求1-4中任一项所述的测试方法，其特征在于，
若晶体管源极和晶体管漏极连接，则所述扰动信号为高频交流电压或低频交流电压；
若晶体管源极和晶体管漏极不连接，则所述扰动信号为低频交流电压。
6.一种测试方法，应用于晶体管，其特征在于，包括：
控制电源向晶体管栅极施加偏置电压，所述电源的两端分别连接所述晶体管栅极和晶体管衬底；
检测多个所述偏置电压所对应的衬底交流电流，其中，所述衬底交流电流是在所述偏置电压的基础上对所述晶体管栅极施加的扰动信号的响应电流；其中，所述晶体管在部分所述偏置电压下处于耗尽状态或弱反型状态，以及所述晶体管在部分所述偏置电压下处于强反型状态；
根据多个测试点电压及其对应的所述衬底交流电流，获取预设电压范围内所述衬底交流电流的变化曲线，将所述变化曲线中所述衬底交流电流开始转变为稳定值时所对应的所述偏置电压作为阈值电压。
7.根据权利要求6所述的测试方法，其特征在于，所述检测多个所述偏置电压所对应的衬底交流电流，包括：
将预设电压范围内设置的多个测试点电压依次作为当前偏置电压施加在所述晶体管栅极上，并维持预设时长；
在所述当前偏置电压的基础上对所述晶体管栅极施加所述扰动信号，检测获得对应的所述衬底交流电流。
8.根据权利要求7所述的测试方法，其特征在于，所述多个测试点电压是基于预设步长均匀划分所述预设电压范围确定的。
9.根据权利要求7所述的测试方法，其特征在于，所述预设时长大于等于晶体管衬底中的反型层从深耗尽状态到热平衡状态的弛豫时间。
10.根据权利要求6-9中任一项所述的测试方法，其特征在于，
若晶体管源极和晶体管漏极连接，则所述扰动信号为高频交流电压或低频交流电压；
若晶体管源极和晶体管漏极不连接，则所述扰动信号为低频交流电压。
11.一种测试装置，应用于晶体管，其特征在于，包括：
控制模块，用于控制电源向晶体管栅极施加偏置电压，所述电源的两端分别连接所述晶体管栅极和晶体管衬底；
检测模块，用于检测多个所述偏置电压所对应的衬底交流电流，其中，所述衬底交流电流是在所述偏置电压的基础上对所述晶体管栅极施加的扰动信号的响应电流；其中，所述晶体管在部分所述偏置电压下处于耗尽状态或弱反型状态下，以及所述晶体管在部分所述偏置电压下处于强反型状态；
确定模块，用于将所述衬底交流电流不随所述偏置电压的变化而变化时所对应的绝对值最小的偏置电压作为阈值电压。
12.根据权利要求11所述的测试装置，其特征在于，
所述检测模块，具体用于以初始电压作为当前偏置电压，并重复执行下述步骤，直到所述衬底交流电流不随所述偏置电压的变化而变化：在所述晶体管栅极施加所述当前偏置电压，并维持预设时长；在所述当前偏置电压的基础上对所述晶体管栅极施加所述扰动信号，检测获得对应的所述衬底交流电流；将所述当前偏置电压与预设电压梯度相加。
13.一种测试装置，应用于晶体管，其特征在于，包括：
控制模块，用于控制电源向晶体管栅极施加偏置电压，所述电源的两端分别连接所述晶体管栅极和晶体管衬底；
检测模块，用于检测多个所述偏置电压所对应的衬底交流电流，其中，所述衬底交流电流是在所述偏置电压的基础上对所述晶体管栅极施加的扰动信号的响应电流；其中，所述晶体管在部分所述偏置电压下处于耗尽状态或弱反型状态下，以及所述晶体管在部分所述偏置电压下处于强反型状态；
确定模块，用于根据多个测试点电压及其对应的所述衬底交流电流，获取预设电压范围内所述衬底交流电流的变化曲线，将所述变化曲线中所述衬底交流电流开始转变为稳定值时所对应的所述偏置电压作为阈值电压。
14.根据权利要求13所述的测试装置，其特征在于，
所述检测模块，具体用于将预设电压范围内设置的多个测试点电压依次作为当前偏置电压施加在所述晶体管栅极上，并维持预设时长；
所述检测模块，具体还用于在所述当前偏置电压的基础上对所述晶体管栅极施加所述扰动信号，检测获得对应的所述衬底交流电流。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310357950.9A CN116068362B (zh) | 2023-04-06 | 2023-04-06 | 测试方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310357950.9A CN116068362B (zh) | 2023-04-06 | 2023-04-06 | 测试方法及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116068362A CN116068362A (zh) | 2023-05-05 |
| CN116068362B true CN116068362B (zh) | 2023-09-01 |
Family
ID=86180562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310357950.9A Active CN116068362B (zh) | 2023-04-06 | 2023-04-06 | 测试方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116068362B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2087582A5 (zh) * | 1970-05-25 | 1971-12-31 | Ustav Uzite Geofyziky Br | |
| JPH01296661A (ja) * | 1988-05-25 | 1989-11-30 | Seiko Epson Corp | 半導体装置の製造方法 |
| US6838869B1 (en) * | 2001-04-02 | 2005-01-04 | Advanced Micro Devices, Inc. | Clocked based method and devices for measuring voltage-variable capacitances and other on-chip parameters |
| KR100711514B1 (ko) * | 2006-02-14 | 2007-04-27 | 한양대학교 산학협력단 | 저전압 차동신호 수신기의 오프셋 보상회로와 이를 구비한저전압 차동신호 수신기 및 저전압 차동신호 수신기의오프셋 보상 방법 |
| CN105259404A (zh) * | 2015-11-20 | 2016-01-20 | 西安邮电大学 | 一种基于漏控产生电流提取mosfet的阈值电压的方法 |
| CN111220888A (zh) * | 2019-12-03 | 2020-06-02 | 海光信息技术有限公司 | 晶体管的开启电压的测试方法及测试装置 |
| CN112666440A (zh) * | 2020-12-15 | 2021-04-16 | 中国科学院上海微系统与信息技术研究所 | 阈值电压的测量方法以及晶圆测试机台 |
| CN115389797A (zh) * | 2022-08-29 | 2022-11-25 | 北京东方计量测试研究所 | 用于航天器直流负载输入阻抗测量的交直流叠加电压源 |
| CN115629237A (zh) * | 2022-11-02 | 2023-01-20 | 长鑫存储技术有限公司 | 测试方法、测试电路、控制器和半导体存储器 |
| CN115792559A (zh) * | 2022-11-02 | 2023-03-14 | 长鑫存储技术有限公司 | 扫描速度确定方法及装置、电子设备和存储介质 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3957117B2 (ja) * | 1999-04-12 | 2007-08-15 | セイコーインスツル株式会社 | 半導体装置 |
| US7545161B2 (en) * | 2007-08-02 | 2009-06-09 | International Business Machines Corporation | Method and apparatus to measure threshold shifting of a MOSFET device and voltage difference between nodes |
| JP2015220632A (ja) * | 2014-05-19 | 2015-12-07 | ソニー株式会社 | 半導体装置及びｍｏｓトランジスタの制御方法 |
| US9319013B2 (en) * | 2014-08-19 | 2016-04-19 | Mie Fujitsu Semiconductor Limited | Operational amplifier input offset correction with transistor threshold voltage adjustment |
-
2023
- 2023-04-06 CN CN202310357950.9A patent/CN116068362B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2087582A5 (zh) * | 1970-05-25 | 1971-12-31 | Ustav Uzite Geofyziky Br | |
| JPH01296661A (ja) * | 1988-05-25 | 1989-11-30 | Seiko Epson Corp | 半導体装置の製造方法 |
| US6838869B1 (en) * | 2001-04-02 | 2005-01-04 | Advanced Micro Devices, Inc. | Clocked based method and devices for measuring voltage-variable capacitances and other on-chip parameters |
| KR100711514B1 (ko) * | 2006-02-14 | 2007-04-27 | 한양대학교 산학협력단 | 저전압 차동신호 수신기의 오프셋 보상회로와 이를 구비한저전압 차동신호 수신기 및 저전압 차동신호 수신기의오프셋 보상 방법 |
| CN105259404A (zh) * | 2015-11-20 | 2016-01-20 | 西安邮电大学 | 一种基于漏控产生电流提取mosfet的阈值电压的方法 |
| CN111220888A (zh) * | 2019-12-03 | 2020-06-02 | 海光信息技术有限公司 | 晶体管的开启电压的测试方法及测试装置 |
| CN112666440A (zh) * | 2020-12-15 | 2021-04-16 | 中国科学院上海微系统与信息技术研究所 | 阈值电压的测量方法以及晶圆测试机台 |
| CN115389797A (zh) * | 2022-08-29 | 2022-11-25 | 北京东方计量测试研究所 | 用于航天器直流负载输入阻抗测量的交直流叠加电压源 |
| CN115629237A (zh) * | 2022-11-02 | 2023-01-20 | 长鑫存储技术有限公司 | 测试方法、测试电路、控制器和半导体存储器 |
| CN115792559A (zh) * | 2022-11-02 | 2023-03-14 | 长鑫存储技术有限公司 | 扫描速度确定方法及装置、电子设备和存储介质 |
Non-Patent Citations (1)
| Title |
|---|
| Threshold_Voltage_Characteristics_for_Silicon_Nanowire_Field-Effect_Transistor_With_a_Double-Layer_Gate_Structure;Hongguan Yang;IEEE TRANSACTIONS ON ELECTRON DEVICES;第第66卷卷(第第1期期);第771-776页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116068362A (zh) | 2023-05-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112083305B (zh) | SiC MOSFET器件结温的测量方法、装置、电子设备及存储介质 | |
| CN103792473A (zh) | 一种栅极开启电压的测量方法 | |
| Yao et al. | SP-HV: A scalable surface-potential-based compact model for LDMOS transistors | |
| US6714027B1 (en) | Method and apparatus for calculating the electrical characteristics of materials of thin film transistors | |
| CN111220888B (zh) | 晶体管的开启电压的测试方法及测试装置 | |
| CN116879705A (zh) | 半导体器件耐久性测试方法及系统 | |
| CN116068362B (zh) | 测试方法及装置 | |
| CN105895548B (zh) | 一种基于栅调制产生电流提取mosfet衬底掺杂浓度的方法 | |
| CN114384322B (zh) | 晶体管测试器件的接触电阻的测量方法与计算机可读介质 | |
| US5838164A (en) | Method of measuring the threshold voltage of metal-oxide semiconductor field-effect transistors | |
| CN115877164B (zh) | 可动离子电荷面密度的测试方法及装置、电子设备和介质 | |
| Gordon | CV plotting: Myths and Methods | |
| Muls et al. | Characterization of the MOSFET operating in weak inversion | |
| Hinger et al. | Process quality control for large-scale silicon sensor productions | |
| US20210270886A1 (en) | System and Process for Implementing Accelerated Test Conditions for High Voltage Lifetime Evaluation of Semiconductor Power Devices | |
| CN109541321B (zh) | 一种mos晶体管栅极小信号电容测试方法及系统 | |
| CN116243132B (zh) | 检测方法、装置及设备 | |
| Yao et al. | Accuracy of effective channel-length extraction using the capacitance method | |
| US8336008B2 (en) | Characterization of long range variability | |
| CN116047256B (zh) | 测试方法、测试装置及电子设备 | |
| JP2001338986A (ja) | Ｍｉｓｆｅｔのオーバラップ長抽出方法、抽出装置及び抽出プログラムを収納した記録媒体 | |
| Shaw et al. | Determination of spatial distribution of interface states on submicron, lightly doped drain transistors by charge pumping measurement | |
| CN115265774A (zh) | 一种光强检测方法及光强检测电路 | |
| CN109100623B (zh) | 超级结器件的pn匹配状态的分析方法 | |
| US20160003888A1 (en) | Method of characterizing a device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |