CN114384322B - 晶体管测试器件的接触电阻的测量方法与计算机可读介质 - Google Patents

晶体管测试器件的接触电阻的测量方法与计算机可读介质 Download PDF

Info

Publication number
CN114384322B
CN114384322B CN202011108324.9A CN202011108324A CN114384322B CN 114384322 B CN114384322 B CN 114384322B CN 202011108324 A CN202011108324 A CN 202011108324A CN 114384322 B CN114384322 B CN 114384322B
Authority
CN
China
Prior art keywords
transistor test
active layer
resistance
test device
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011108324.9A
Other languages
English (en)
Other versions
CN114384322A (zh
Inventor
林仕杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202011108324.9A priority Critical patent/CN114384322B/zh
Priority to US17/602,846 priority patent/US11378611B1/en
Priority to PCT/CN2021/106550 priority patent/WO2022077980A1/zh
Publication of CN114384322A publication Critical patent/CN114384322A/zh
Application granted granted Critical
Publication of CN114384322B publication Critical patent/CN114384322B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/16—Measuring impedance of element or network through which a current is passing from another source, e.g. cable, power line

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本公开提供了一种晶体管测试器件的接触电阻的测量方法与计算机可读介质，所述测量方法包括：提供多个晶体管测试器件，所述晶体管测试器件包括源极、漏极、有源层、位于所述有源层上的栅极，以及与所述源极、漏极连接的导线，各所述晶体管测试器件的所述栅极的宽度、所述有源层的沟道区长度以及连接的所述导线的数量相同，各所述晶体管测试器件的所述有源层的宽度各不相同；通过测量各所述晶体管测试器件，获取多组晶体管测试器件的总电阻；根据多组所述总电阻与其匹配的有源层的宽度，确定晶体管测试器件的接触电阻。本公开提供的测量方法，能够获取精确的接触电阻的阻值。

Description

晶体管测试器件的接触电阻的测量方法与计算机可读介质
技术领域
本公开涉及半导体技术领域，具体而言，涉及一种晶体管测试器件的接触电阻的测量方法与计算机可读介质。
背景技术
在动态随机存储器(Dynamic Random Access Memory，DRAM)领域，主要涉及到提升MOS管(Metal-Oxide-Semiconductor Field-Effect Transistor，金氧半场效晶体管)本质特性精度。
目前MOS管测量时，因为接出去的导线是无法在测量中去除，例如在测试元件设计中，经常使用较大的金属和较多的接触数量，进而降低寄生电阻效应。
然而，在DRAM因为array(阵列)和peripheral(周围的)MOS管并存，使得具有较高的接触电阻，从而造成较大的寄生电阻，进而影响MOS管的本质特性。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开实施例的目的在于提供一种晶体管测试器件的接触电阻的测量方法与计算机可读介质，能够获取精确的接触电阻的阻值。
根据本公开实施例的一个方面，提供了一种晶体管测试器件的接触电阻的测量方法，所述晶体管测试器件包括源极、漏极、有源层、位于所述有源层上的栅极，以及与所述源极、漏极连接的导线，其特征在于，所述测量方法包括：
提供多个晶体管测试器件，各所述晶体管测试器件的所述栅极的宽度、所述有源层的沟道区长度以及连接的所述导线的数量相同，各所述晶体管测试器件的所述有源层的宽度各不相同；
通过测量各所述晶体管测试器件，获取多组晶体管测试器件的总电阻；
根据多组所述总电阻与其匹配的有源层的宽度，确定晶体管测试器件的接触电阻。
在本公开的一种示例性实施例中，所述栅极在所述有源层上的正投影覆盖所述有源层的沟道区。
在本公开的一种示例性实施例中，所述多个晶体管测试器件形成于同一晶圆上。
在本公开的一种示例性实施例中，各所述导线的电阻相同。
在本公开的一种示例性实施例中，位于所述栅极同一侧的多个所述导线并联。
在本公开的一种示例性实施例中，所述导线的数量为偶数个，平均分配于所述栅极的两侧。
在本公开的一种示例性实施例中，所述总电阻Rtotal为：
Rtotal＝Rch+2RLicon
其中，Rch为晶体管测试器件的沟道电阻，RLicon为晶体管测试器件的接触电阻。
在本公开的一种示例性实施例中，所述沟道电阻Rch为：
其中，Vds为源漏电压，Ids为源漏电流，μeff为有效迁移率，Cox为电容，W为有源层的宽度，L为有源层的长度，Vg为栅电压，Von为开启电压，m为体效应系数。
在本公开的一种示例性实施例中，所述栅极电压Vg大于一预设值，所述沟道电阻Rch为：
在本公开的一种示例性实施例中，所述接触电阻RLicon为：
其中，Rtotal1为有源层的宽度为W1时测量的总电阻，Rtotal2为有源层的宽度为W2时测量的总电阻。
根据本公开的又一个方面，提供了一种计算机可读介质，其上存储有计算机程序，所述程序被处理器执行时实现如上述实施例中第一方面所述的检测方法。
本公开提供的晶体管测试器件的接触电阻的测量方法，其特征在于：在同一晶圆上设计、制造多个晶体管测试器件，各所述晶体管测试器件的栅极的宽度、有源层的沟道区长度、连接的导线的数量以及所述各导线电阻相同，各所述晶体管测试器件的有源层宽度各不相同。通过测试各晶体管测试器件，获取多组晶体管测试器件的总电阻，接着根据多组总电阻与其匹配的有源层的宽度，能够确定晶体管测试器件的接触电阻的阻值。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1为本公开的一种实施例提供的测量方法的流程图；
图2为本公开的一种实施例提供的晶体管测试器件的截视图；
图3为本公开的一种实施例提供的多个晶体管测试器件的示意图；
图4为本公开的一种实施例提供的栅源电压与漏极电流的关系曲线图；
图5为本公开的一种实施例提供的栅源电压与漏源电阻的关系曲线图；
图6为本公开的一种实施例提供的有源层宽度与总电阻的关系线条图；
图7为本公开的一种实施例提供的晶体管测试器件的总电阻的示意图；
图8为本公开的一种实施例提供的适于用来实现本公开实施例的电子设备的计算机系统的结构示意图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。
此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有特定细节中的一个或更多，或者可以采用其它的方法、装置、步骤等。在其它情况下，不详细示出或描述公知方法、装置、实现或者操作以避免模糊本公开的各方面。附图中所示的方框图仅仅是功能实体，不一定必须与物理上独立的实体相对应。即，可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
附图中所示的流程图仅是示例性说明，不是必须包括所有的内容和步骤，也不是必须按所描述的顺序执行。例如，有的步骤还可以分解，而有的步骤可以合并或部分合并，因此实际执行的顺序有可能根据实际情况改变。用语“一个”、“一”和“上述”等用以表示存在一个或多个要素/组成部分/等。术语“包含”、“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。
本公开的实施例首先提供了一种晶体管测试器件的接触电阻的测量方法，如图2所示，晶体管测试器件包括源极、漏极、有源层、位于有源层上的栅极，以及与源极、漏极连接的导线，如图1所示，测量方法包括：
步骤S100、提供多个晶体管测试器件，各晶体管测试器件的栅极的宽度、有源层的沟道区长度以及连接的导线的数量相同，各晶体管测试器件的有源层的宽度各不相同；
步骤S200、通过测量各晶体管测试器件，获取多组晶体管测试器件的总电阻；
步骤S300、根据多组总电阻与其匹配的有源层的宽度，确定晶体管测试器件的接触电阻。
本公开提供的晶体管测试器件的接触电阻的测量方法，其特征在于：在同一晶圆上设计、制造多个晶体管测试器件，各晶体管测试器件的栅极的宽度、有源层的沟道区长度、连接的导线的数量以及各导线电阻相同，各晶体管测试器件的有源层宽度各不相同。通过测试各晶体管测试器件，获取多组晶体管测试器件的总电阻，接着根据多组总电阻与其匹配的有源层的宽度，能够确定晶体管测试器件的接触电阻的阻值。
下面，将对本示例实施方式中的晶体管测试器件的接触电阻的测量方法的各步骤进行进一步的说明。
在步骤S100中，提供多个晶体管测试器件，各晶体管测试器件的栅极的宽度、有源层的沟道区长度以及连接的导线的数量相同，各所述晶体管测试器件的所述有源层的宽度各不相同。
具体地，如图2所示，提供多个晶体管测试器件，晶体管测试器件可为MOS管，下面以N型MOS管进行示例性说明，MOS管包括P型掺杂衬底10，DNW(deep-Nwell，N阱)20，P阱(P-Well)310，有源层330，位于有源层330两侧源漏极320，位于P阱310两侧的浅沟槽隔离(STI)40，位于有源层330背离DNW20一侧的绝缘层50，位于绝缘层50背离有源层330一侧的栅极60，以及位于绝缘层50两侧且与源漏极320连接的导线70。
其中，各晶体管测试器件的栅极60宽度、有源层(沟道)330长度以及导线70数量相同，各所述晶体管测试器件的有源层330的宽度各不相同。如图3所示，有源层330的宽度为Y轴所示方向，有源层330的长度为X轴所示方向；栅极60的宽度为Y轴所示方向(即栅极的延伸方向)，栅极60的长度为X轴所示方向。其中，栅极60位于有源层330上，栅极60在有源层330上的正投影覆盖有源层330。
如图3所示，栅极60两侧的源漏极320上，连接的导线70的数量为偶数个，导线70分别设有两列四行，即导线70平均分配于栅极60的两侧，栅极60的两侧的导线70分别并联到同一根导线上，即栅极60左侧八根导线70并联到同一根导线上，栅极60右侧八根导线70并联到同一根导线上。晶体管测试器件的接触电阻RLicon为八根导线并联到一起的总电阻，这样可以使测试器件的接触电阻RLicon的阻值很小，这样可以保证在测试过程中接触电阻RLicon对获取晶体管测试器件的沟道电阻Rch的影响很小。另外，栅极60两侧的导线的阻值都相同，这样可以保证栅极两侧的接触电阻RLicon的阻值相同，从而能够精确地确定出接触电阻的阻值，进而能够更精确地确定晶体管测试器件的沟道电阻的阻值。
如图3所示，四个晶体管测试器件形成于同一晶圆上，并可位于同一晶圆的同一设定区域中，从而使多个晶体管测试器件的沟道电阻等参数能够更加接近，进而提高晶体管测试器件的接触电阻精确度，从而能够精确地确定出接触电阻的阻值，进而能够更精确地确定晶体管测试器件的沟道电阻的阻值。
在步骤S200中，通过测量各晶体管测试器件，获取多组晶体管测试器件的总电阻。
具体地，如图3所示，栅极60的宽度大于有源层330的宽度，栅极60在有源层330上的正投影覆盖有源层330，因此图3未示出有源层330，通过改变有源层330的宽度，从而实现有源层330宽度的变化，进而获取多组晶体管测试器件的总电阻，如图7所示，晶体管测试器件的总电阻Rtotal为：
Rtotal＝Rch+2RLicon
其中，Rch为晶体管测试器件的沟道电阻，RLicon为晶体管测试器件的接触电阻。
其中，沟道电阻Rch为：
其中，Vds为漏源电压，Ids为漏源电流，L为有源层的长度，W为有源层的宽度，μeff为有效迁移率，Cox为栅极氧化层单元面积电容，Vg为栅极电压，Von启动电压，m为体效应系数。
具体地，当有源区330的宽度越大，有源区330的电阻(沟道电阻Rch)越小，由于晶体管测试器件的总电阻Rtotal为有源区的沟道电阻Rch与导线70的接触电阻Rch的和，且接触电阻Rch为固定值，因此，当沟道电阻Rch越小，晶体管测试器件的总电阻Rtotal则越小，有源区330的宽度与晶体管测试器件的总电阻Rtotal成反比关系。如图6所示，从MOS管线性区的公式得知Rch对W的倒数成反比关系，因此测量出的总电阻Rtotal对1/W作图。检查图形的线性关系式，因为Rtotal＝Rch+2RLicon，因此图形斜率跟Rch相关，截距和RLicon有关。
其中，当晶体管测试器件为N型晶体管，漏源电压Vds大于启动电压Von；当晶体管测试器件为P型晶体管，漏源电压Vds小于启动电压Von(Vth)。在本示例一实施方式中，如图4和图5所示，当Vgs大于0.5V时，Id大于0；当Vgs大于1.2V时，Rds趋于一稳定的值，因此Vgs优选大于1.2V，能够精确地确定出接触电阻的阻值，进而能够更精确地确定晶体管测试器件的沟道电阻的阻值。
在步骤S300中，根据多组总电阻与其匹配的有源层的宽度，确定晶体管测试器件的接触电阻。
具体地，栅极电压Vg大于一预设值，沟道电阻Rch则为：
则接触电阻RLicon为：
其中，Rtotal1为有源层的宽度为W1的总电阻，Rtotal2为有源层的宽度为W2的总生电阻。栅极电压Vg所取的预设值，本领域技术人员可根据实际情况进行选取，保证栅极电压Vg相对足够大，以使Vg-Von-即可，本公开对此不做限制。
示例的，在通过四组有源层宽度分别为W1、W2、W3、W4分别计算出四组总电阻Rtotal时，栅极电压Vg可保持为一定值，以提高计算的接触电阻RLicon的精确度；当然，还可以采用两组、三组、五组或更多组数据进行接触电阻的确定，本公开对此不做限制，采取更多组不同宽度有源层进行计算，能够获取更多组的测量数据，从而能够进一步提高计算的接触电阻RLicon的精确度，进而能够更精确地确定晶体管测试器件的沟道电阻的阻值。
下面参考图8，其示出了适于用来实现本公开实施例的电子设备的计算机系统1200的结构示意图。图8示出的电子设备的计算机系统1200仅是一个示例，不应对本公开实施例的功能和使用范围带来任何限制。
如图8所示，计算机系统1200包括中央处理单元(CPU)1201，其可以根据存储在只读存储器(ROM)1202中的程序或者从存储部分1208加载到随机访问存储器(RAM)1203中的程序而执行各种适当的动作和处理。在RAM 1203中，还存储有系统操作所需的各种程序和数据。CPU 1201、ROM 1202以及RAM 1203通过总线1204彼此相连。输入/输出(I/O)接口1205也连接至总线1204。
以下部件连接至I/O接口1205：包括键盘、鼠标等的输入部分1206；包括诸如阴极射线管(CRT)、液晶显示器(LCD)等以及扬声器等的输出部分1207；包括硬盘等的存储部分1208；以及包括诸如LAN卡、调制解调器等的网络接口卡的通信部分1209。通信部分1209经由诸如因特网的网络执行通信处理。驱动器1210也根据需要连接至I/O接口1205。可拆卸介质1211，诸如磁盘、光盘、磁光盘、半导体存储器等等，根据需要安装在驱动器1210上，以便于从其上读出的计算机程序根据需要被安装入存储部分1208。
特别地，根据本公开的实施例，上文参考流程图描述的过程可以被实现为计算机软件程序。例如，本公开的实施例包括一种计算机程序产品，其包括承载在计算机可读介质上的计算机程序，该计算机程序包含用于执行流程图所示的方法的程序代码。在这样的实施例中，该计算机程序可以通过通信部分1209从网络上被下载和安装，和/或从可拆卸介质1211被安装。在该计算机程序被中央处理单元(CPU)1201执行时，执行本申请的系统中限定的上述功能。
需要说明的是，本公开所示的计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质或者是上述两者的任意组合。计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子可以包括但不限于：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机访问存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本公开中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。而在本公开中，计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于：无线、电线、光缆、RF等等，或者上述的任意合适的组合。
附图中的流程图和框图，图示了按照本公开各种实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段、或代码的一部分，上述模块、程序段、或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个接连地表示的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图或流程图中的每个方框、以及框图或流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
描述于本公开实施例中所涉及到的单元可以通过软件的方式实现，也可以通过硬件的方式来实现，所描述的单元也可以设置在处理器中。其中，这些单元的名称在某种情况下并不构成对该单元本身的限定。
作为另一方面，本申请还提供了一种计算机可读介质，该计算机可读介质可以是上述实施例中描述的电子设备中所包含的；也可以是单独存在，而未装配入该电子设备中。上述计算机可读介质承载有一个或者多个程序，当上述一个或者多个程序被一个该电子设备执行时，使得该电子设备实现如上述实施例中的检测方法。
例如，电子设备可以实现如图1中所示的：步骤S100、提供多个晶体管测试器件，各晶体管测试器件的栅极的宽度、有源层的沟道区长度以及连接的导线的数量相同，各所述晶体管测试器件的所述有源层的宽度各不相同；步骤S200、通过测量各所述晶体管测试器件，获取多组晶体管测试器件的总电阻；步骤S300、根据多组总电阻与其匹配的有源层的宽度，确定晶体管测试器件的接触电阻。
应当注意，尽管在上文详细描述中提及了用于动作执行的设备的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本公开的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。
通过以上的实施方式的描述，本领域的技术人员易于理解，这里描述的示例实施方式可以通过软件实现，也可以通过软件结合必要的硬件的方式来实现。因此，根据本公开实施方式的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储介质(可以是CD-ROM，U盘，移动硬盘等)中或网络上，包括若干指令以使得一台计算设备(可以是个人计算机、服务器、触控终端、或者网络设备等)执行根据本公开实施方式的方法。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。

Claims (6)

1.一种晶体管测试器件的接触电阻的测量方法，所述晶体管测试器件包括源极、漏极、有源层、位于所述有源层上的栅极，以及与所述源极、漏极连接的导线，其特征在于，所述测量方法包括：
提供多个晶体管测试器件，各所述晶体管测试器件的所述栅极的宽度、所述有源层的长度以及连接的所述导线的数量相同，各所述晶体管测试器件的所述有源层的宽度各不相同；
通过测量各所述晶体管测试器件，获取多组晶体管测试器件的总电阻；
根据多组所述总电阻与其匹配的有源层的宽度，确定晶体管测试器件的接触电阻；
其中，所述导线的数量为偶数个，平均分配于所述栅极的两侧；
所述总电阻为：
；
其中，为晶体管测试器件的沟道电阻，/>为晶体管测试器件的接触电阻；
所述沟道电阻为：/>；
其中，为漏源电压，/>为漏源电流，/>为有源层的长度，/>为有源层的宽度，为有效迁移率，/>为栅极氧化层单元面积电容，/>为栅极电压，/>启动电压，为体效应系数；
所述栅极电压大于一预设值，所述沟道电阻/>为：/>；
所述接触电阻为：/>；
其中，为有源层的宽度为/>时测量的总电阻，/>为有源层的宽度为/>时测量的总电阻。
2.根据权利要求1所述的测量方法，其特征在于，所述栅极在所述有源层上的正投影覆盖所述有源层。
3.根据权利要求1所述的测量方法，其特征在于，所述多个晶体管测试器件形成于同一晶圆上。
4.根据权利要求1所述的测量方法，其特征在于，各所述导线的电阻相同。
5.根据权利要求1所述的测量方法，其特征在于，位于所述栅极同一侧的多个所述导线并联。
6.一种计算机可读介质，其上存储有计算机程序，其特征在于，所述程序被处理器执行时实现如权利要求1-5中任一项所述的测量方法。
CN202011108324.9A 2020-10-16 2020-10-16 晶体管测试器件的接触电阻的测量方法与计算机可读介质 Active CN114384322B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202011108324.9A CN114384322B (zh) 2020-10-16 2020-10-16 晶体管测试器件的接触电阻的测量方法与计算机可读介质
US17/602,846 US11378611B1 (en) 2020-10-16 2021-07-15 Measurement method for contact resistance of transistor test device and computer-readable medium
PCT/CN2021/106550 WO2022077980A1 (zh) 2020-10-16 2021-07-15 晶体管测试器件的接触电阻的测量方法与计算机可读介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011108324.9A CN114384322B (zh) 2020-10-16 2020-10-16 晶体管测试器件的接触电阻的测量方法与计算机可读介质

Publications (2)

Publication Number Publication Date
CN114384322A CN114384322A (zh) 2022-04-22
CN114384322B true CN114384322B (zh) 2023-07-18

Family

ID=81192778

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011108324.9A Active CN114384322B (zh) 2020-10-16 2020-10-16 晶体管测试器件的接触电阻的测量方法与计算机可读介质

Country Status (3)

Country Link
US (1) US11378611B1 (zh)
CN (1) CN114384322B (zh)
WO (1) WO2022077980A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115358170A (zh) * 2022-08-17 2022-11-18 长鑫存储技术有限公司 接触电阻获取方法、装置、电子设备及存储介质
CN117096136B (zh) * 2023-10-20 2024-01-30 墨研计算科学（南京）有限公司 晶体管的栅极电阻测量结构及晶体管的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103575998A (zh) * 2013-10-25 2014-02-12 中国科学院半导体研究所 一种无结晶体管的电阻测试方法
CN104156526A (zh) * 2014-08-11 2014-11-19 中国科学院微电子研究所 一种获取共面型薄膜晶体管接触电阻的方法
CN104808126A (zh) * 2014-01-28 2015-07-29 中芯国际集成电路制造(上海)有限公司 Mos晶体管的测试结构及测试方法
CN105223420A (zh) * 2015-09-28 2016-01-06 深圳市华星光电技术有限公司 用于测量接触电阻的tft及接触电阻的测量方法
CN109637944A (zh) * 2018-10-31 2019-04-16 深圳市华星光电半导体显示技术有限公司 薄膜晶体管结构及沟道电阻和接触电阻的测量方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06195426A (ja) * 1992-12-23 1994-07-15 Nippon Steel Corp Ｍｏｓ型トランジスタの回路シミュレーション用モデルパラメータの抽出方法
JP2001313323A (ja) * 2000-05-01 2001-11-09 Mitsubishi Electric Corp 半導体装置の特性評価装置、特性評価方法、および特性評価パターン
US20030122123A1 (en) 2001-12-31 2003-07-03 Texas Instruments Incorporated Method and apparatus for determining parasitic capacitances in an integrated circuit
US7060511B2 (en) * 2003-05-16 2006-06-13 Semiconductor Energy Labortory Co., Ltd. Evaluation method of a field effect transistor
CN101226934A (zh) 2007-01-19 2008-07-23 中芯国际集成电路制造(上海)有限公司 制备dram结构中的测试键结构的方法及相应结构
KR20100023151A (ko) * 2008-08-21 2010-03-04 삼성모바일디스플레이주식회사 박막 트랜지스터 및 그 제조방법
CN101770965B (zh) 2008-12-31 2012-05-16 中芯国际集成电路制造(上海)有限公司 接触孔与栅极之间电容的测试结构与测试方法
TWI606357B (zh) 2016-02-22 2017-11-21 國立交通大學 高精確度之半導體元件參數萃取方法
CN107290594B (zh) 2016-04-05 2019-12-03 中芯国际集成电路制造(上海)有限公司 测试结构及其测试方法
CN205749689U (zh) 2016-05-27 2016-11-30 中芯国际集成电路制造(北京)有限公司 一种鳍式场效应晶体管寄生电容的测试结构
US9768085B1 (en) * 2016-07-25 2017-09-19 International Business Machines Corporation Top contact resistance measurement in vertical FETs

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103575998A (zh) * 2013-10-25 2014-02-12 中国科学院半导体研究所 一种无结晶体管的电阻测试方法
CN104808126A (zh) * 2014-01-28 2015-07-29 中芯国际集成电路制造(上海)有限公司 Mos晶体管的测试结构及测试方法
CN104156526A (zh) * 2014-08-11 2014-11-19 中国科学院微电子研究所 一种获取共面型薄膜晶体管接触电阻的方法
CN105223420A (zh) * 2015-09-28 2016-01-06 深圳市华星光电技术有限公司 用于测量接触电阻的tft及接触电阻的测量方法
CN109637944A (zh) * 2018-10-31 2019-04-16 深圳市华星光电半导体显示技术有限公司 薄膜晶体管结构及沟道电阻和接触电阻的测量方法

Also Published As

Publication number Publication date
US11378611B1 (en) 2022-07-05
CN114384322A (zh) 2022-04-22
WO2022077980A1 (zh) 2022-04-21

Similar Documents

Publication Publication Date Title
CN114384322B (zh) 晶体管测试器件的接触电阻的测量方法与计算机可读介质
JP3269459B2 (ja) Ｍｉｓｆｅｔのオーバラップ長の測定方法、測定装置、抽出プログラムを記録した記録媒体
CN113257790B (zh) 漏电测试结构及漏电测试方法
Lin et al. A new approach to analytically solving the two-dimensional Poisson's equation and its application in short-channel MOSFET modeling
US20130054209A1 (en) Modeling Method of SPICE Model Series of SOI FET
CN115372775A (zh) 接触电阻的测试方法及设备
US20140354325A1 (en) Semiconductor layout structure and testing method thereof
CN102693959A (zh) Mos晶体管栅极电阻测试结构
US8586981B2 (en) Silicon-on-insulator (“SOI”) transistor test structure for measuring body-effect
Chatterjee et al. A submicron DC MOSFET model for simulation of analog circuits
CN114446378B (zh) 寄生电容的检测方法、存储器和可读存储介质
CN104103628A (zh) 晶体管重叠电容的测试结构及其测试方法
US9209167B2 (en) Determining threshold voltage variations in field effect transistors
US9996650B2 (en) Modeling the performance of a field effect transistor having a dynamically depleted channel region
CN114266169A (zh) 一种FinFET器件阈值电压模型构建方法
JP4748552B2 (ja) Ｍｉｓｆｅｔのオーバラップ長抽出方法、抽出装置及び抽出プログラムを収納した記録媒体
CN110210123B (zh) SOI器件的kink电流计算方法及装置
CN112366145A (zh) 一种用于ac校准的测试结构和测试方法
McAndrew et al. Robust parameter extraction for the R3 nonlinear resistor model for diffused and poly resistors
KR100716912B1 (ko) 횡형 이중 확산 모스 트랜지스터의 시뮬레이션 방법
US11867745B2 (en) Parasitic capacitance detection method, memory and readable storage medium
US8375341B2 (en) Method for improving the radio frequency linearity of silicon-on-insulator MOSFET circuits
CN112861297A (zh) Mos晶体管特征提取方法、装置、介质及电子设备
Terada Reconsideration of effective MOSFET channel length extracted from channel resistance
JP4302287B2 (ja) 半導体装置の評価方法及び評価装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant