CN111033711A - 半导体层的电性缺陷浓度评价方法以及半导体元件 - Google Patents

半导体层的电性缺陷浓度评价方法以及半导体元件 Download PDF

Info

Publication number
CN111033711A
CN111033711A CN201880054972.5A CN201880054972A CN111033711A CN 111033711 A CN111033711 A CN 111033711A CN 201880054972 A CN201880054972 A CN 201880054972A CN 111033711 A CN111033711 A CN 111033711A
Authority
CN
China
Prior art keywords
semiconductor layer
concentration
current
layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880054972.5A
Other languages
English (en)
Inventor
角岛邦之
星井拓也
若林整
筒井一生
岩井洋
山本大贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Publication of CN111033711A publication Critical patent/CN111033711A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)

Abstract

作为一个实施方式，提供一种半导体层的电性缺陷浓度评价方法，包括以下步骤：对包括作为半导体层的GaN层(12)的半导体元件(1)施加电压并测定电流；以及使用测定出的电流的值来导出GaN层(12)中的电性缺陷浓度。

Description

半导体层的电性缺陷浓度评价方法以及半导体元件
技术领域
本发明涉及一种半导体层的电性缺陷浓度评价方法以及半导体元件。
背景技术
在晶体管等半导体元件中，当电子、空穴被半导体层中的由杂质、缺陷等形成的缺陷能级(陷阱能级)俘获时，引起漏电流的产生、阈值电压的变动。因此，为了制造可靠性高的半导体元件，重要的是获知半导体层的电性缺陷(由原子缺失、残留杂质产生的缺陷)的浓度。电性缺陷的浓度与载流子浓度及已被缺陷能级俘获的电荷的浓度的合计大致相等。
以往，已知有从CV曲线(表示电容器电容与栅极电压的关系的曲线)轮廓读取半导体层中的载流子浓度轮廓的方法(例如，参照非专利文献1)。
现有技术文献
非专利文献
非专利文献1：O.Ambacher,et al.,“Two-dimensional electron gases inducedby spontaneous and piezoelectric polarization charges in N-and Ga-face AlGaN/GaN heterostructures(在N面与Ga面AlGaN/GaN异质结构中由自发极化电荷与压电极化电荷诱发的二维电子气),”Journal of Applied Physics(应用物理杂志)85,3222,1999.
发明内容
发明要解决的问题
然而，在从CV曲线轮廓读取的方法中，难以调查已被深陷阱能级俘获的电子、空穴的浓度。因此，难以对具有深陷阱能级的宽带隙半导体的电性缺陷浓度进行评价。
本发明的目的在于提供一种还能够应用于具有深缺陷能级的宽带隙半导体的半导体层的电性缺陷浓度评价方法以及能够通过该方法进行评价的电性缺陷浓度少的半导体元件。
用于解决问题的方案
本发明的一个方式提供下面的[1]～[3]的半导体层的电性缺陷浓度评价方法以及下面的[4]～[6]的半导体元件以达到上述目的。
[1]一种半导体层的电性缺陷浓度评价方法，包括以下步骤：对半导体层施加电压并测定电流；以及使用测定出的所述电流的值来导出所述半导体层中的电性缺陷浓度。
[2]根据上述[1]所记载的半导体层的电性缺陷浓度评价方法，使用所述半导体层的低电位侧的电流的值来导出所述半导体层中的电性缺陷浓度。
[3]根据上述[1]所记载的半导体层的电性缺陷浓度评价方法，使用所述半导体层的低电位侧的电流的值与高电位侧的电流的值之差来导出所述半导体层中的电性缺陷浓度。
[4]一种半导体元件，具备成为电流路径的半导体层，所述半导体层的电性缺陷的浓度的最大值为1.0×1019cm-3以下，所述电性缺陷的浓度是使用紧接在电流施加后的电荷量和稳定状态的电荷量求出的。
[5]根据上述[4]所记载的半导体元件，在所述半导体层中的所述缺陷的面密度随着远离所述半导体层的电流施加时的低电位侧的面而增加的区域中，所述缺陷的面密度以两个阶段的斜率增加，所述缺陷的面密度是使用通过所述电流施加而蓄积于所述半导体层中的实质的电荷量求出的。
[6]根据上述[4]或[5]所记载的半导体元件，所述半导体层的带隙为2.5eV以上。
发明的效果
根据本发明，能够提供一种还能够应用于具有深缺陷能级的宽带隙半导体的半导体层的电性缺陷浓度评价方法以及能够通过该方法进行评价的电性缺陷浓度少的半导体元件。
附图说明
图1是适合于利用本实施方式所涉及的半导体层的电性缺陷浓度评价方法进行评价的半导体元件的一例的垂直截面图。
图2A是示出施加电压为10V时的基板电流及电极电流的时间变化的曲线图。
图2B是示出施加电压为20V时的基板电流及电极电流的时间变化的曲线图。
图2C是示出施加电压为30V时的基板电流及电极电流的时间变化的曲线图。
图2D是示出施加电压为40V时的基板电流及电极电流的时间变化的曲线图。
图3A是示出施加电压为50V时的基板电流及电极电流的时间变化的曲线图。
图3B是示出施加电压为60V时的基板电流及电极电流的时间变化的曲线图。
图3C是示出施加电压为70V时的基板电流及电极电流的时间变化的曲线图。
图3D是示出施加电压为80V时的基板电流及电极电流的时间变化的曲线图。
图4A是示出施加电压为90V时的基板电流及电极电流的时间变化的曲线图。
图4B是示出施加电压为100V时的基板电流及电极电流的时间变化的曲线图。
图4C是示出施加电压为110V时的基板电流及电极电流的时间变化的曲线图。
图4D是示出施加电压为120V时的基板电流及电极电流的时间变化的曲线图。
图5A是示出施加电压为130V时的基板电流及电极电流的时间变化的曲线图。
图5B是示出施加电压为140V时的基板电流及电极电流的时间变化的曲线图。
图5C是示出施加电压为150V时的基板电流及电极电流的时间变化的曲线图。
图5D是示出施加电压为160V时的基板电流及电极电流的时间变化的曲线图。
图6A是示出施加电压为170V时的基板电流及电极电流的时间变化的曲线图。
图6B是示出施加电压为180V时的基板电流及电极电流的时间变化的曲线图。
图6C是示出施加电压为190V时的基板电流及电极电流的时间变化的曲线图。
图6D是示出施加电压为200V时的基板电流及电极电流的时间变化的曲线图。
图7是针对各施加电压绘制Qcap和QTOTAL而成的曲线图。
图8是示出耗尽层的厚度z与施加电压V的关系的曲线图。
图9是示出稳定状态下的外延层中的电性缺陷浓度ρ与位置z的关系的曲线图。
图10是示出蓄积于外延层中的实质的电荷量Qnet与施加电压V的关系的曲线图。
图11是示出GaN层中的缺陷的面密度与位置z的关系的曲线图。
具体实施方式
(半导体元件1)
图1是适合于利用本实施方式所涉及的半导体层的电性缺陷浓度评价方法进行评价的半导体元件的一例即半导体元件1的垂直截面图。
半导体元件1具有：基板10，其由Si等半导体形成；氮化物半导体层12，其由GaN等形成，隔着缓冲层11形成在基板10上；以及电极13，其与氮化物半导体层12连接，具有由Ti/Al/Ni/Au等多个金属构成的层叠结构。氮化物半导体层12例如具有：杂质添加氮化物半导体层12a，其由添加有C(碳)等杂质的GaN膜形成；以及无掺杂氮化物半导体层12b，其位于杂质添加氮化物半导体层12a上，由未添加杂质的GaN等膜形成。
缓冲层11、杂质添加氮化物半导体层12a以及无掺杂氮化物半导体层12b的材料及厚度能够任意地决定，在后述的半导体的电性缺陷浓度评价方法中，作为一例，氮化物半导体层12、杂质添加氮化物半导体层12a以及无掺杂氮化物半导体层12b分别设为GaN层12、C-GaN层12a、无掺杂GaN层12b。另外，缓冲层11、C-GaN层12a、无掺杂GaN层12b的厚度分别设为3.5μm、730nm、570nm。另外，电极13也能够具有任意的形状，同样地，作为一例，设为半径为560μm、面积为1mm2的圆形的电极。
(半导体的电性缺陷浓度评价方法)
能够通过直流可变电源14来对基板10与电极13之间施加电压。而且，能够通过电流计15a来测定流过基板10的电流(基板电流)，通过电流计15b来测定流过电极13的电流(电极电流)。
图2A～2D、图3A～3D、图4A～4D、图5A～5D、图6A～6D是示出施加电压为10V～200V时的基板电流及电极电流的时间变化的曲线图。此外，将基板电流的值乘以-1。
在施加电压为90V以上时，电极电流倒流，认为这是由于：从氮化物半导体层12的陷阱能级放出的电子相对于从缓冲层11的陷阱能级放出的电子而言过剩，在氮化物半导体层12中形成阱而氮化物半导体层12的电位变高，由此被从电极13供给电子。
在本实施方式中，求出作为半导体层的一部分的例如由GaN层形成的氮化物半导体层12中的电性缺陷的浓度。根据本实施方式，能够求出从深缺陷能级放出的电荷的浓度，因此还能够求出具有深缺陷能级的宽带隙半导体的电性缺陷浓度。
下面，使用该半导体元件1来对两种电性缺陷浓度评价方法进行说明。此外，在下面的说明中，各部的电荷、电容设为每单位面积的电荷、电容。
(第一方法)
第一方法是根据由电流计15a测定出的基板电流求出半导体层的电性缺陷的浓度的方法。
当将半导体元件1视为电容器时，半导体元件1为缓冲层11及GaN层12的整个区域耗尽的理想的电容器时的电容Ccap通过下面的式1来表示。
[数1]
Figure BDA0002390506740000061
在此，ε0为真空的介电常数、εG为GaN层12的相对介电常数，εb为缓冲层11的相对介电常数，dG为GaN层12的厚度，db为缓冲层11的厚度。像这样，本实施方式所涉及的半导体层的电性缺陷浓度评价方法也能够应用于包括介电常数不同的多个半导体层的半导体元件。
在半导体元件1中，εG、εb分别为9.5、8.5，dG、db分别为1.3μm、3.5μm，与电容器的面积相当的电极13的面积为1mm2，因此求出Ccap为16pF。
另外，在形成于缓冲层11及GaN层12中的耗尽层积存的电荷Qtotal通过下面的式2来表示。
[数2]
Qtotal＝Qcap+Qdep (式2)
在此，Qcap是半导体元件1为缓冲层11及GaN层12(下面称为外延层)的整个区域耗尽的理想的电容器时积存的电荷，Qdep是从半导体元件1的外延层放出的电荷。
如通过下面的式3所表示的那样，其中的Qcap能够利用到在电容器中积存电荷为止的时间(0～0+)对基板电流Isub进行积分来求出，但是到在电容器中积存电荷为止的时间为纳秒级，因此在通常的测定环境(测定装置的时间分辨率为微(μ)秒级)，无法测定能够计算Qcap的基板电流Isub。
[数3]
Figure BDA0002390506740000071
另一方面，如通过下面的式4所表示的那样，Qcap通过Ccap与施加电压V之积来表示。如上所述，Ccap能够根据式1求出，在半导体元件1中，Ccap为16pF。因此，例如能够求出施加电压V为70V时的Qcap为1.12×10-9C。
[数4]
Qcap＝CcapV (式4)
如通过下面的式5所表示的那样，Qdep能够通过利用在电容器中积存电荷后(稳定状态)的时间(0+～∞)对基板电流Isub进行积分来求出。
[数5]
Figure BDA0002390506740000072
根据式5，例如半导体元件1的施加电压V为70V时的Qdep能够使用至10秒为止的基板电流Isub的积分值而求出为1.73×10-10C。在图3C中示出施加电压V为70V时的Isub。
使用式2，根据基于式4求出的Qcap和基于式5求出的Qdep求出Qtotal。
图7是针对各施加电压对根据式4求出的Qcap以及根据式2、式4、式5求出的Qtotal进行绘制而成的曲线图。作为各施加电压下的Qtotal与Qcap之差的Qdep是由于外延层耗尽化引起电容增加而产生的。
能够使用下面的式6求出作为稳定状态下的耗尽层的电容的Cdep。
[数6]
Qtotal＝CdepV (式6)
另外，在耗尽层的厚度z大于缓冲层11的厚度db的情况下，Cdep通过下面的式7来表示。
[数7]
Figure BDA0002390506740000081
根据式7来计算耗尽层的厚度z。例如，计算出半导体元件1的施加电压V为70V时的z为4.07μm。在该情况下，由于缓冲层11的厚度为3.5μm，因此缓冲层11的整个区域耗尽，GaN层12的位于缓冲层11侧的厚度为0.57μm的区域耗尽。
图8是示出耗尽层的厚度z(将基板10与缓冲层11的界面作为基准的耗尽层的上端的位置)与施加电压V的关系的曲线图。在施加电压V为5V时，缓冲层11的整个区域耗尽。
此外，在视为GaN层12的相对介电常数εG与缓冲层11的相对介电常数εb相等的情况下(εGε0＝εbε0＝ε)，能够使上述的式子简单化。在该情况下，根据式1和式4，Ccap、Qcap分别表示为ε/d、εV/d。而且，根据式2、式5、式6以及式7，Cdep表示为ε/z。其结果是，下面的式8成立。
[数8]
Figure BDA0002390506740000082
下面的式9表示稳定状态下的外延层中的电性缺陷浓度ρ与施加电压V的关系的式子。x为将基板10与缓冲层11的界面作为原点的在厚度方向上的距离，ρ为x的函数。
[数9]
Figure BDA0002390506740000091
式9以及后述的式10、式11的ε为由缓冲层11和GaN层12构成的外延层的相对介电常数，表示为耗尽层的厚度z的函数。当使用该ε来表示式7时，成为下面的式10。
[数10]
Figure BDA0002390506740000092
当利用z对式9进行一阶微分时，能够获得下面的式11。
[数11]
Figure BDA0002390506740000093
而且，当对式10进行变形时，能够获得下面的式12。
[数12]
Figure BDA0002390506740000094
根据式12，能够导出将基板10与缓冲层11的界面作为基准的位置(自基板10与缓冲层11的界面起的距离)z处的外延层中的电性缺陷浓度ρ。
图9是示出根据式12求出的稳定状态下的GaN层12中的电性缺陷浓度ρ与位置z的关系的曲线图。
例如，在将GaN层12使用于成为高电子迁移率晶体管(HEMT)的电流路径的层的情况下，如上述那样使用紧接在电流施加后的电荷量和稳定状态的电荷量求出的GaN层12的电性缺陷浓度的最大值优选为1.0×1019cm-3以下，更优选为2.0×1018cm-3以下。此外，在HEMT中，在GaN层12上形成AlGaN层，自GaN层12的与AlGaN层的界面起数纳米(nm)深度的区域为电流路径。
(第二方法)
第二方法是根据由电流计15a测定出的基板电流与由电流计15b测定出的电极电流之差来求出半导体层的电性缺陷的浓度的方法。
如下面的式13所示那样，通过利用时间对基板电流Isub与电极电流Iele之差进行积分，能够求出在作为电容器的半导体元件1的外延层中蓄积的实质的电荷量Qnet。
[数13]
Figure BDA0002390506740000101
图10是示出利用式13求出的在外延层中蓄积的实质的电荷量Qnet与施加电压V的关系的曲线图。图10的随着施加电压V的增加而实质的电荷量Qnet减少的区域为电极电流倒流的区域。
在图10的随着施加电压V的增加而实质的电荷量Qnet减少的区域(施加电压V为20V以下的区域)中，能够假定为实质的电荷量Qnet与缺陷的面密度相等。而且，能够使用通过上述第一方法求出的施加电压V的各电压下的耗尽层的厚度z来将图10的实质的电荷量Qnet与施加电压V的关系变换为缺陷的面密度与位置z的关系。
实施例
图11是示出GaN层12中的缺陷的面密度与位置z的关系的曲线图。
在实施例中，使用具有图1所示的结构的半导体元件1作为电性缺陷浓度评价方法的试样。半导体元件1具有：基板10，其由将(111)面作为主表面的Si形成；GaN层12，其隔着缓冲层11形成在基板10上；以及电极13，其与GaN层12连接，具有Ti/Al/Ni/Au层叠结构。GaN层12具有：C-GaN层12a，其由添加有C(碳)的GaN膜形成；以及无掺杂GaN层12b，其位于C-GaN层12a上，由未添加杂质的GaN膜形成。缓冲层11、C-GaN层12a以及无掺杂GaN层12b的厚度分别为3.5μm、730nm、570nm。另外，电极13为半径为560μm、面积为1mm2的圆形的电极。
图11的截距的值、即缓冲层11与GaN层12的界面(z＝3.5μm)处的缺陷的面密度的值为5.6×1010cm-2。当假定缺陷在厚度为3.5μm的缓冲层11内均一地分布时，能够求出缓冲层11内的电性缺陷浓度为5.6×1010cm-2/3.5μm＝1.4×1016cm-3。该电性缺陷浓度与通过上述第一方法求出的电性缺陷浓度大致相等。
能够根据图11的线的斜率来求出GaN层12内的电性缺陷浓度。即，通过将GaN层12内的某个区域的面密度的微小变化量除以距离的微小变化量，能够求出该区域的电性缺陷浓度。
根据图11，在缺陷的面密度随着远离与作为电流施加时的低电位侧的面的缓冲层11的界面而增加的区域(位置z大概为3.5μm～3.9μm的区域)内，缺陷的面密度以两个阶段的斜率增加。
能够求出该缺陷的面密度的增加的斜率不同的两个区域内的电性缺陷浓度为3.7×1014cm-3(位置z大概为3.5μm～3.8μm的区域)、2.0×1015cm-3(位置z大概为3.8μm～3.9μm的区域)。3.7×1014cm-3与通过上述第一方法求出的电性缺陷浓度相等，认为示出接近缓冲层11的区域的电性缺陷浓度。另外，认为2.0×1015cm-3示出C-GaN层12a与无掺杂GaN层12b的界面或无掺杂GaN层12b的电性缺陷浓度。
(实施方式的效果)
根据上述实施方式的半导体的电性缺陷浓度评价方法，能够调查被深缺陷能级俘获的电荷的浓度。因此，上述实施方式的半导体的电性缺陷浓度评价方法作为具有深缺陷能级的宽带隙半导体、例如带隙为2.5eV以上的半导体层的电性缺陷浓度评价方法特别有用。
通过使用包括利用上述实施方式的半导体的电性缺陷浓度评价方法进行了评价的半导体层的半导体模板，能够制造可靠性高的半导体装置。特别是对于使用宽带隙半导体的功率晶体管等功率器件的制造是有用的。
此外，如上所述，成为本发明的半导体层的电性缺陷浓度评价方法的评价对象的半导体元件的结构不限定于半导体元件1的结构。例如，基板只要是导电性基板即可，没有特别限定，即使在使用绝缘性基板的情况下，只要隔着导电性的层来在绝缘性基板上形成成为评价对象的半导体层即可。在该情况下，测定绝缘性基板上的导电性的层的电流来取代测定基板电流。另外，半导体层的层结构、组成也没有特别限定。另外，只要电极为欧姆电极即可，没有特别限定。
以上对本发明的实施方式进行了说明，本发明不限定于上述实施方式，能够在不脱离发明的主旨的范围内进行各种变形并实施。
另外，上述记载的实施方式不是对权利要求书所涉及的发明进行限定。另外，要注意的点在于，实施方式中所说明的特征的组合未必全部是用于解决发明的问题的方案所必须的。
产业上的可利用性
提供一种还能够应用于具有深缺陷能级的宽带隙半导体的半导体层的电性缺陷浓度评价方法以及能够通过该方法进行评价的电性缺陷浓度少的半导体元件。
附图标记说明
1：半导体元件；10：基板；11：缓冲层；12：GaN层；12a：C-GaN层；12b：无掺杂GaN层；13：电极。

Claims (6)

1.一种半导体层的电性缺陷浓度评价方法，包括以下步骤：
对半导体层施加电压并测定电流；以及
使用测定出的所述电流的值来导出所述半导体层中的电性缺陷浓度。
2.根据权利要求1所述的半导体层的电性缺陷浓度评价方法，其中，
使用所述半导体层的低电位侧的电流的值来导出所述半导体层中的电性缺陷浓度。
3.根据权利要求1所述的半导体层的电性缺陷浓度评价方法，其中，
使用所述半导体层的低电位侧的电流的值与高电位侧的电流的值之差来导出所述半导体层中的电性缺陷浓度。
4.一种半导体元件，
具备成为电流路径的半导体层，
所述半导体层的电性缺陷的浓度的最大值为1.0×1019cm-3以下，所述电性缺陷的浓度是使用紧接在电流施加后的电荷量和稳定状态的电荷量求出的。
5.根据权利要求4所述的半导体元件，其中，
在所述半导体层中的所述缺陷的面密度随着远离所述半导体层的电流施加时的低电位侧的面而增加的区域中，所述缺陷的面密度以两个阶段的斜率增加，所述缺陷的面密度是使用通过所述电流施加而蓄积于所述半导体层中的实质的电荷量求出的。
6.根据权利要求4或5所述的半导体元件，其中，
所述半导体层的带隙为2.5eV以上。
CN201880054972.5A 2017-08-24 2018-08-06 半导体层的电性缺陷浓度评价方法以及半导体元件 Pending CN111033711A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017161604A JP7220508B2 (ja) 2017-08-24 2017-08-24 半導体層の電気的欠陥濃度評価方法
JP2017-161604 2017-08-24
PCT/JP2018/029484 WO2019039257A1 (ja) 2017-08-24 2018-08-06 半導体層の電気的欠陥濃度評価方法、及び半導体素子

Publications (1)

Publication Number Publication Date
CN111033711A true CN111033711A (zh) 2020-04-17

Family

ID=65438747

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880054972.5A Pending CN111033711A (zh) 2017-08-24 2018-08-06 半导体层的电性缺陷浓度评价方法以及半导体元件

Country Status (6)

Country Link
US (1) US11513149B2 (zh)
EP (1) EP3675154A4 (zh)
JP (2) JP7220508B2 (zh)
CN (1) CN111033711A (zh)
TW (1) TWI791592B (zh)
WO (1) WO2019039257A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113203930B (zh) * 2021-04-23 2022-11-11 深圳市时代速信科技有限公司 一种肖特基结可靠性评估方法及装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11126911A (ja) * 1997-10-24 1999-05-11 Nippon Steel Corp ｐｎ接合ダイオード及びそれを用いた半導体基板の評価方法
JPH11154696A (ja) * 1997-11-20 1999-06-08 Nec Corp Ｍｏｓｆｅｔ容量測定方法
JP2000049339A (ja) * 1998-07-28 2000-02-18 Nec Corp Ｍｉｓｆｅｔのオーバラップ長の測定方法、測定装置、抽出プログラムを記録した記録媒体及びデバイスモデル
JP2000068344A (ja) * 1998-06-10 2000-03-03 Matsushita Electronics Industry Corp 半導体基板の評価方法及び半導体装置の製造工程の管理方法
JP2001196434A (ja) * 2000-01-06 2001-07-19 Seiko Epson Corp トランジスタの評価方法
CN103035676A (zh) * 2011-09-28 2013-04-10 丰田自动车株式会社 半导体装置及其制造方法
CN103890920A (zh) * 2011-11-15 2014-06-25 富士电机株式会社 半导体装置以及半导体装置的制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH111399A (ja) * 1996-12-05 1999-01-06 Lg Electron Inc 窒化ガリウム半導体単結晶基板の製造方法並びにその基板を用いた窒化ガリウムダイオード

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11126911A (ja) * 1997-10-24 1999-05-11 Nippon Steel Corp ｐｎ接合ダイオード及びそれを用いた半導体基板の評価方法
JPH11154696A (ja) * 1997-11-20 1999-06-08 Nec Corp Ｍｏｓｆｅｔ容量測定方法
JP2000068344A (ja) * 1998-06-10 2000-03-03 Matsushita Electronics Industry Corp 半導体基板の評価方法及び半導体装置の製造工程の管理方法
JP2000049339A (ja) * 1998-07-28 2000-02-18 Nec Corp Ｍｉｓｆｅｔのオーバラップ長の測定方法、測定装置、抽出プログラムを記録した記録媒体及びデバイスモデル
JP2001196434A (ja) * 2000-01-06 2001-07-19 Seiko Epson Corp トランジスタの評価方法
CN103035676A (zh) * 2011-09-28 2013-04-10 丰田自动车株式会社 半导体装置及其制造方法
CN103890920A (zh) * 2011-11-15 2014-06-25 富士电机株式会社 半导体装置以及半导体装置的制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MARES JIRI ET AL: "Radial space-charge-limited electron flow in semi-insulating GaN:Fe" *

Also Published As

Publication number Publication date
JP7441345B2 (ja) 2024-02-29
EP3675154A1 (en) 2020-07-01
JP2019040988A (ja) 2019-03-14
WO2019039257A1 (ja) 2019-02-28
EP3675154A4 (en) 2021-07-14
JP7220508B2 (ja) 2023-02-10
TW201920971A (zh) 2019-06-01
TWI791592B (zh) 2023-02-11
JP2023052789A (ja) 2023-04-12
US11513149B2 (en) 2022-11-29
US20200225276A1 (en) 2020-07-16

Similar Documents

Publication Publication Date Title
US8729558B2 (en) Nitride semiconductor device
Meneghesso et al. Reliability and parasitic issues in GaN-based power HEMTs: A review
Reuters et al. Fabrication of p-channel heterostructure field effect transistors with polarization-induced two-dimensional hole gases at metal–polar GaN/AlInGaN interfaces
JP5223670B2 (ja) 電界効果トランジスタ
JP6917160B2 (ja) 半導体基板、電子デバイス、半導体基板の検査方法および電子デバイスの製造方法
Ojeda-Aristizabal et al. Thin-film barristor: A gate-tunable vertical graphene-pentacene device
US8981434B2 (en) Semiconductor device and field effect transistor
KR20130123321A (ko) 반도체 장치 및 그 제조 방법
US20170148912A1 (en) Iii-nitride field-effect transistor with dual gates
Lu et al. Breakdown mechanism in algan/gan hemts on si substrate
JP6494361B2 (ja) 窒化物半導体デバイス
JP5292895B2 (ja) 窒化物半導体トランジスタ
US11183573B2 (en) III-nitride field-effect transistor with dual gates
JP7441345B2 (ja) 半導体素子
JP2022145705A (ja) 半導体素子
Li et al. Optoelectronic devices on AlGaN/GaN HEMT platform
Frolov et al. Measurements of doping density in InAs by capacitance-voltage techniques with electrolyte barriers
Armstrong et al. Quantitative and depth-resolved investigation of deep-Level defects in InGaN/GaN heterostructures
Findlay et al. Non-contact electrical characterization of GaN, SiC and AlGaN/GaN for device applications
CN107408573A (zh) 场效应晶体管的半导体材料堆叠的上表面的多层钝化
Zhu Exploring Polarization Doping in Gan for Power Applications
Rivera et al. Photocapacitance characteristics of (In, Ga) N/GaN MQW structures
EP3542401B1 (fr) Composant électronique à hétérojonction à haute mobilité électronique
CN114300370A (zh) 耗尽电压获取方法
Liu 4H-silicon carbide MOSFET interface structure, defect states and inversion layer mobility

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200417

WD01 Invention patent application deemed withdrawn after publication