CN114300370A - 耗尽电压获取方法 - Google Patents
耗尽电压获取方法 Download PDFInfo
- Publication number
- CN114300370A CN114300370A CN202111367378.1A CN202111367378A CN114300370A CN 114300370 A CN114300370 A CN 114300370A CN 202111367378 A CN202111367378 A CN 202111367378A CN 114300370 A CN114300370 A CN 114300370A
- Authority
- CN
- China
- Prior art keywords
- aln
- algan
- gan heterostructure
- semiconductor device
- gan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
本发明提供一种耗尽电压获取方法,耗尽电压获取方法用于获取半导体器件中二维电子气沟道内电子耗尽时的耗尽电压,耗尽电压获取方法包括:获取半导体器件的电容‑反向偏置电压特性曲线;获取电容‑反向偏置电压特性曲线中的电容对反向偏置电压的二阶微分,并得到半导体器件的二阶微分特性曲线;根据半导体器件的二阶微分特性曲线,获取半导体器件中二维电子气沟道内电子耗尽时的耗尽电压,此方法简单直观,可以快速获取半导体器件中二维电子气沟道内电子耗尽时的耗尽电压,方便研发人员使用此方法进行快速试验,加快研发进展,提升企业研发竞争力。
Description
技术领域
本发明涉及半导体技术领域,特别是涉及一种耗尽电压获取方法。
背景技术
二维电子气(2DEG)存在于一些异质结构中,对于半导体突变异质结,由于导带底能量突变量ΔEc的存在,则在界面附近出现有“尖峰”和“凹口”;实际上,对异质结中导带电子的作用而言,该“尖峰”也就是电子的势垒,“凹口”也就是电子的势阱。因此,实际上“尖峰”中的电场有驱赶电子的作用,即形成耗尽层;“凹口”中的电场有驱赶空穴、积累电子的作用,在条件合适时,即可形成电子积累层(即表面导电沟道)。如果“凹口”势阱的深度足够大,则其中的电子就只能在势阱中沿着平面的各个方向运动(即紧贴着异质结界面运动),即为二维运动的电子;进而,若引入有效质量概念,则可认为这些电子是经典自由电子,从而可把异质结势阱中的电子看作为具有一定有效质量的“二维电子气”。
耗尽层,又称耗尽区、阻挡层、势垒区,是指结区中在漂移运动和扩散作用的双重影响下载流子数量非常少的一个高电阻区域。耗尽层的宽度与材料本身性质、温度以及偏置电压的大小有关。在反向偏压下,耗尽区上的电压降增加,大多数载流子被从连接处推开,留下更多的带电离子,因此耗尽区域变宽,电场变强,增大了电流的漂移分量,减小了扩散分量,在这种情况下,载流子密度(主要是少数载流子)很小,只有非常小的反向饱和电流流过。
现有技术中获得二维电子气沟道内电子耗尽时的耗尽电压的过程非常繁琐,对于具有多个二维电子气沟道且有肖特基接触电极的半导体器件,测试得出C-V(电容-电压)特性曲线后,还需通过多步计算才可以得出各沟道电子耗尽时对应的耗尽电压,过程复杂,不够直观便捷。
发明内容
为解决上述技术问题,本发明设计了一种耗尽电压获取方法,能够快速获得半导体器件中二维电子气沟道内电子耗尽时的耗尽电压。
本发明设计了一种耗尽电压获取方法,所述耗尽电压获取方法用于获取半导体器件中二维电子气沟道内电子耗尽时的耗尽电压,所述耗尽电压获取方法包括:
获取所述半导体器件的电容-反向偏置电压特性曲线;
获取所述电容-反向偏置电压特性曲线中的电容对电压的二阶微分,并得到所述半导体器件的二阶微分特性曲线;
根据所述半导体器件的二阶微分特性曲线,获取所述半导体器件中二维电子气沟道内电子耗尽时的耗尽电压。
在其中一个实施例中,所述根据所述半导体器件的二阶微分特性曲线,获取所述半导体器件中二维电子气沟道内电子耗尽时的耗尽电压包括:
建立二维坐标系,所述二维坐标系的横坐标为反向偏置电压,所述二阶微分特性曲线具有波峰,且所述二阶微分特性曲线与所述二维坐标系的横坐标具有多个交点,所述交点位于所述波峰相对的两侧;
所述波峰邻近所述二维坐标系原点一侧的所述交点的横坐标值即为获取所述半导体器件中二维电子气沟道内电子耗尽时的耗尽电压。
在其中一个实施例中,所述半导体器件包括欧姆接触电极和肖特基接触电极;所述获取半导体器件的电容-反向偏置电压特性曲线包括:
将所述半导体器件的欧姆接触电极接地;
于所述半导体器件的肖特基接触电极上施加电压;
采用电容-电压测试仪对所述半导体器件进行电容-电压特性测试,以得到所述电容-反向偏置电压特性曲线。
在其中一个实施例中,所述半导体器件还包括:
第一AlGaN/AlN/GaN异质结构,所述第一AlGaN/AlN/GaN异质结构中的所述AlN层与所述GaN层的界面处存在第一二维电子气沟道;
第二AlGaN/AlN/GaN异质结构,位于所述第一AlGaN/AlN/GaN异质结构的表面,所述第二AlGaN/AlN/GaN异质结构中的所述AlN层与所述GaN层的界面处存在第二二维电子气沟道;
第三AlGaN/AlN/GaN异质结构,位于所述第二AlGaN/AlN/GaN异质结构远离所述第一AlGaN/AlN/GaN异质结构的表面,所述第三AlGaN/AlN/GaN异质结构中的所述AlN层与所述GaN层的界面处存在第三二维电子气沟道;
所述第一二维电子气沟道中的电子浓度、所述第二二维电子气沟道中的电子浓度及所述第三二维电子气沟道中的电子浓度之间的差值小于预设值;
所述肖特基接触电极位于所述第三AlGaN/AlN/GaN异质结构远离所述第二AlGaN/AlN/GaN异质结构的表面;所述欧姆接触电极位于所述第三AlGaN/AlN/GaN异质结构远离所述第二AlGaN/AlN/GaN异质结构的表面,且位于所述肖特基接触电极的外围。
在其中一个实施例中,所述第一AlGaN/AlN/GaN异质结构中AlGaN层的厚度与所述第三AlGaN/AlN/GaN异质结构中AlGaN层的厚度相同,且均小于所述第二AlGaN/AlN/GaN异质结构中AlGaN层的厚度。
在其中一个实施例中,所述第一AlGaN/AlN/GaN异质结构中GaN层的厚度、所述第二AlGaN/AlN/GaN异质结构中GaN层的厚度和所述第三AlGaN/AlN/GaN异质结构中GaN层的厚度相同;所述第一AlGaN/AlN/GaN异质结构中AlN层的厚度、所述第二AlGaN/AlN/GaN异质结构中AlN层的厚度和所述第三AlGaN/AlN/GaN异质结构中AlN层的厚度相同。
在其中一个实施例中,所述第一AlGaN/AlN/GaN异质结构、所述第二AlGaN/AlN/GaN异质结构和所述第三AlGaN/AlN/GaN异质结构均为非故意掺杂异质结构,所述第一AlGaN/AlN/GaN异质结构的背景载流子浓度、所述第二AlGaN/AlN/GaN异质结构的背景载流子浓度和所述第三AlGaN/AlN/GaN异质结构的背景载流子浓度均为0.5×1016cm-3~1.5×1016cm-3。
在其中一个实施例中,所述第一二维电子气沟道中的电子浓度、所述第二二维电子气沟道中的电子浓度及所述第三二维电子气沟道中的电子浓度均相同。
在其中一个实施例中,所述半导体器件还包括:
衬底;
缓冲层,位于所述衬底上;所述第一AlGaN/AlN/GaN异质结构位于所述缓冲层远离所述衬底的表面。
在其中一个实施例中,所述半导体器件还包括:成核层,所述成核层位于所述衬底与所述缓冲层之间。
本发明的耗尽电压获取方法具有如下有益效果:
本发明中的耗尽电压获取方法首先通过测试获取半导体器件的电容-反向偏置电压特性曲线;进而能够得到电容-反向偏置电压特性曲线中的电容对反向偏置电压的二阶微分,并得到半导体器件的二阶微分特性曲线;根据半导体器件的二阶微分特性曲线,获取半导体器件中二维电子气沟道内电子耗尽时的耗尽电压,此方法简单直观,可以快速获取半导体器件中二维电子气沟道内电子耗尽时的耗尽电压,方便研发人员使用此方法进行快速试验,加快研发进展,提升企业研发竞争力。
附图说明
图1是本发明一个实施例中耗尽电压获取方法的流程图。
图2是本发明的一个实施例中耗尽电压获取方法中的半导体器件的电容-反向偏置电压特性曲线图。
图3是本发明的一个实施例中耗尽电压获取方法中根据所述半导体器件的二阶微分特性曲线,获取所述半导体器件中二维电子气沟道内电子耗尽时的耗尽电压步骤的流程图。
图4是图2中电容-反向偏置电压特性曲线中的电容对反向偏置电压的二阶微分特性曲线。
图5是本发明的一个实施例中耗尽电压获取方法中的获取半导体器件的电容-反向偏置电压特性曲线步骤的流程图。
图6是本发明的一个实施例中耗尽电压获取方法中的半导体器件的结构示意图。
图7是本发明的一个实施例中耗尽电压获取方法中的半导体器件中的第一AlGaN/AlN/GaN异质结构、第二AlGaN/AlN/GaN异质结构和第三AlGaN/AlN/GaN异质结构叠置的结构示意图。
附图标记说明:
1、第一AlGaN/AlN/GaN异质结构;11、第一AlGaN/AlN/GaN异质结构的GaN层;12、第一AlGaN/AlN/GaN异质结构的AlN层;13、第一AlGaN/AlN/GaN异质结构的AlGaN层;2、第二AlGaN/AlN/GaN异质结构;21、第二AlGaN/AlN/GaN异质结构的GaN层;22、第二AlGaN/AlN/GaN异质结构的AlN层;23、第二AlGaN/AlN/GaN异质结构的AlGaN层;3、第三AlGaN/AlN/GaN异质结构;31、第三AlGaN/AlN/GaN异质结构的GaN层;32、第三AlGaN/AlN/GaN异质结构的AlN层;33、第三AlGaN/AlN/GaN异质结构的AlGaN层;4、衬底;5、成核层;6、缓冲层;7、欧姆接触电极;8、肖特基接触电极。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似改进,因此本发明不受下面公开的具体实施例的限制。
在本发明的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。
在本发明中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系,除非另有明确的限定。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中,除非另有明确的规定和限定,第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触,或第一和第二特征通过中间媒介间接接触。而且,第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方,或仅仅表示第一特征水平高度小于第二特征。
需要说明的是,当元件被称为“固定于”或“设置于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“上”、“下”、“左”、“右”以及类似的表述只是为了说明的目的,并不表示是唯一的实施方式。
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
二维电子气(2DEG)存在于一些异质结构中,对于半导体突变异质结,由于导带底能量突变量ΔEc的存在,则在界面附近出现有“尖峰”和“凹口”;实际上,对异质结中导带电子的作用而言,该“尖峰”也就是电子的势垒,“凹口”也就是电子的势阱。因此,实际上“尖峰”中的电场有驱赶电子的作用,即形成耗尽层;“凹口”中的电场有驱赶空穴、积累电子的作用,在条件合适时,即可形成电子积累层(即表面导电沟道)。如果“凹口”势阱的深度足够大,则其中的电子就只能在势阱中沿着平面的各个方向运动(即紧贴着异质结界面运动),即为二维运动的电子;进而,若引入有效质量概念,则可认为这些电子是经典自由电子,从而可把异质结势阱中的电子看作为具有一定有效质量的“二维电子气”(2DEG)。
耗尽层,又称耗尽区、阻挡层、势垒区,是指结区中在漂移运动和扩散作用的双重影响下载流子数量非常少的一个高电阻区域。耗尽层的宽度与材料本身性质、温度以及偏置电压的大小有关。在反向偏压下,耗尽区上的电压降增加,大多数载流子被从连接处推开,留下更多的带电离子,因此耗尽区域变宽,电场变强,增大了电流的漂移分量,减小了扩散分量,在这种情况下,载流子密度(主要是少数载流子)很小,只有非常小的反向饱和电流流过。
现有技术中获取二维电子气沟道内电子耗尽时的耗尽电压大多按照如下方式。当器件处于反向偏置时,肖特基接触处的空间电荷区的宽度完全由所加的直流偏置电压决定,所以能够对肖特基二极管器件使用电容-电压测试,通过所得的C-V(电容-电压)特性曲线进行载流子分布的计算。肖特基接触处空间电荷区和反向偏置电压的关系是电容-电压测试的关键。微分电容可以定义为公式(1):
其中Qm表示的是肖特基金属内部所含的电荷量,Qs表示的是半导体材料内部所含的电荷量。负号表示对此肖特基二极管施加反向偏压时,半导体内部因为受主杂质被电离而带负电荷,此时金属内部总电荷为正。实际对器件进行电容-电压测试时,需在直流偏置电压上再叠加交流小信号,此信号的频率范围一般为10kHz至1MHz。由于半导体材料表面和内部各种陷进寿命的不同,不同频率的交流小信号测出的C-V特性曲线会有所区别。
采用微分电容-电压法求半导体材料的多数载流子的浓度分布时,需要知道肖特基金属面积的精确值。由于空间电荷区不仅仅会纵向扩展,也会横向扩展,所以使得进行C-V测试时,肖特基金属和半导体材料的有效接触面积大于实际接触面积。有效电容可以表示为公式(2):
其中,r是肖特基接触的半径。b是一个值随着半导体材料不同而不同的参数。
有效掺杂浓度和实际掺杂浓度的关系可以表示为公式(3):
NA,eff=NA(1+bW/r)3
当r≥100bW时,可以确保式(2)括号中的bW/r对有效值的贡献小于1%。所以当肖特基接触的面积足够大时,可以忽略边缘电容对测试的影响。当半导体材料的掺杂浓度为N时,为了可以忽略边缘电容的影响,最小的肖特基接触的半径为如下公式(4)所示:
rmin=0.037(N/1016)-0.35cm
在肖特基接触电极上施加反向偏置电压的前提下,若交流小信号v在由0V增加为一个较小正电压时,肖特基金属内部将增加dQm的电荷量。同时,半导体材料内部也会增加dQs的电荷量,且dQm和dQs的的绝对值相同。半导体内的电荷量可以由如下公式(5)给出:
其中,A是肖特基电极的面积。当受主杂质都可以完全电离,且ND=0、p≈n≈0时,可得出公式(5)右侧的表达式。另外,禁带中的深能级分布无法使用此方法测出。空间电荷区宽度的增加量dW导致了半导体材料内部的电荷量增加了dQs。将公式(5)代入公式(1)可得如下公式(6):
另外,若把具有肖特基接触的半导体器件看作一个平行板电容器时,电容值C可以表示为如下公式(7):
其中,ε0是真空中的介电常数,εS是半导体材料的介电常数。
将公式(7)的左右两边同时对V求微分并代入公式(6)可得如下公式(8)和公式(9):
在使用公式(8)和公式(9)求半导体材料内部的多数载流子分布时,需要知道准确的肖特基金属的面积。另外,需要注意的是,使用公式(8)和公式(9)求得的是多数载流子浓度的分布,而不是掺杂浓度的分布。最后,根据公式(9)判断各2DEG沟道边界的位置W,再根据公式(7)得出各沟道电子耗尽时对应的器件电容值,最后根据公式(6)得出各沟道电子耗尽时对应的反向偏压。
因此对于具有多个二维电子气沟道且有肖特基接触电极的半导体器件,测试得出C-V(电容-电压)特性曲线后,还需通过多步计算才可以得出各沟道电子耗尽时的耗尽电压,过程复杂,不够直观便捷。
为解决上述技术问题,本发明设计了一种耗尽电压获取方法,能够快速获得半导体器件中二维电子气沟道内电子耗尽时的耗尽电压。
本发明设计了一种耗尽电压获取方法,耗尽电压获取方法用于获取半导体器件中二维电子气沟道内电子耗尽时的耗尽电压,如图1所示,耗尽电压获取方法包括:
S1:获取半导体器件的电容-反向偏置电压特性曲线;
S2:获取电容-反向偏置电压特性曲线中的电容对反向偏置电压的二阶微分,并得到半导体器件的二阶微分特性曲线;
S3:根据半导体器件的二阶微分特性曲线,获取半导体器件中二维电子气沟道内电子耗尽时的耗尽电压。
本发明中的耗尽电压获取方法首先通过测试获取半导体器件的电容-反向偏置电压特性曲线;进而能够得到电容-反向偏置电压特性曲线中的电容对反向偏置电压的二阶微分,并得到半导体器件的二阶微分特性曲线;根据半导体器件的二阶微分特性曲线,获取半导体器件中二维电子气沟道内电子耗尽时的耗尽电压,此方法简单直观,可以快速获取半导体器件中二维电子气沟道内电子耗尽时的耗尽电压。
在一个实施例中,如图2所示,为本实施例获得的半导体器件的电容-反向偏置电压特性曲线图。
参阅图1并结合图3,在其中一个实施例中,根据半导体器件的二阶微分特性曲线,获取半导体器件中二维电子气沟道内电子耗尽时的耗尽电压包括:
S31:建立二维坐标系,二维坐标系的横坐标为反向偏置电压,二阶微分特性曲线具有波峰,且二阶微分特性曲线与二维坐标系的横坐标具有多个交点,交点位于波峰相对的两侧;
S32:波峰邻近二维坐标系原点一侧的交点的横坐标值即为获取半导体器件中二维电子气沟道内电子耗尽时的耗尽电压。
具体地,二阶微分特性曲线(d2C/dV2-V特性曲线)请参阅图4,其中d2C/dV2为纵坐标,本实施例中,二阶微分特性曲线与二维坐标系的横坐标具有多个交点,交点位于波峰相对的两侧,每个波峰对应一个沟道,每个波峰两侧各有一个交点,邻近二维坐标系原点一侧的交点的横坐标值即为获取半导体器件中二维电子气沟道内电子耗尽时的耗尽电压。
在其中一个实施例中,结合图1至图4并参阅图5和图6,半导体器件包括欧姆接触电极7和肖特基接触电极8;如图5所示为获取半导体器件的电容-反向偏置电压特性曲线的流程图,获取半导体器件的电容-反向偏置电压特性曲线包括:
S51:将半导体器件的欧姆接触电极7接地;
S52:于半导体器件的肖特基接触电极8上施加电压;
S53:采用电容-电压测试仪对半导体器件进行电容-电压特性测试,以得到电容-反向偏置电压特性曲线。
在其中一个实施例中,如图6和图7所示,半导体器件还包括:
第一AlGaN/AlN/GaN异质结构1,第一AlGaN/AlN/GaN异质结构1中的AlN层12与GaN层11的界面处存在第一二维电子气沟道;第二AlGaN/AlN/GaN异质结构2,位于第一AlGaN/AlN/GaN异质结构1的表面,第二AlGaN/AlN/GaN异质结构2中的AlN层22与GaN层21的界面处存在第二二维电子气沟道;第三AlGaN/AlN/GaN异质结构3,位于第二AlGaN/AlN/GaN异质结构2远离第一AlGaN/AlN/GaN异质结构1的表面,第三AlGaN/AlN/GaN异质结构3中的AlN层32与GaN层31的界面处存在第三二维电子气沟道;第一二维电子气沟道中的电子浓度、第二二维电子气沟道中的电子浓度及第三二维电子气沟道中的电子浓度之间的差值小于预设值;肖特基接触电极8位于第三AlGaN/AlN/GaN异质结构3远离第二AlGaN/AlN/GaN异质结构2的表面;欧姆接触电极7位于第三AlGaN/AlN/GaN异质结构3远离第二AlGaN/AlN/GaN异质结构2的表面,且位于肖特基接触电极8的外围。
具体地,如图6所示,本实施例中,欧姆接触电极7的表面形状采用圆环形;肖特基接触电极8位于欧姆接触电极7的圆环中心位置且不与欧姆接触电极7重叠,肖特基接触电极8的表面形状可以为圆形。
在其中一个实施例中,第一二维电子气沟道中的电子浓度、第二二维电子气沟道中的电子浓度及第三二维电子气沟道中的电子浓度均相同。
具体地,为使第一二维电子气沟道中的电子浓度、第二二维电子气沟道中的电子浓度及第三二维电子气沟道中的电子浓度相同,且基于工艺误差考虑,需要使第一二维电子气沟道中的电子浓度、第二二维电子气沟道中的电子浓度及第三二维电子气沟道中的电子浓度之间的差值要尽可能小,即预设值要尽可能小。
需要说明的是,本发明的耗尽电压获取方法不局限于适用上述实施例中的半导体器件,对于其它符合条件的所有器件均适用。
具体地,将半导体器件结构结合图4的二阶微分特性曲线来看,本实施例中,半导体器件包括第一二维电子气沟道、第二二维电子气沟道及第三二维电子气沟道,每个沟道对应有一个波峰,每个波峰两侧各有一个交点,邻近二维坐标系原点一侧的交点的横坐标值即为获取半导体器件中二维电子气沟道内电子耗尽时的耗尽电压,即图中的①为第一二维电子气沟道内电子耗尽时的耗尽电压,②为第二二维电子气沟道内电子耗尽时的耗尽电压,③为第三二维电子气沟道内电子耗尽时的耗尽电压。
继续参阅图7,图7是本发明的耗尽电压获取方法中的半导体器件中的第一AlGaN/AlN/GaN异质结构1、第二AlGaN/AlN/GaN异质结构2和第三AlGaN/AlN/GaN异质结构3叠置的结构示意图,在其中一个实施例中,第一AlGaN/AlN/GaN异质结构1中AlGaN层13的厚度与第三AlGaN/AlN/GaN异质结构3中AlGaN层33的厚度相同,且均小于第二AlGaN/AlN/GaN异质结构2中AlGaN层23的厚度。
具体地,第一AlGaN/AlN/GaN异质结构1中AlGaN层13的厚度与第三AlGaN/AlN/GaN异质结构3中AlGaN层33的厚度可以包括6~10nm,譬如可以采用6nm,7nm,8nm,9nm或10nm;本实施例中,第一AlGaN/AlN/GaN异质结构1中AlGaN层13的厚度与第三AlGaN/AlN/GaN异质结构3中AlGaN层33的厚度均采用8nm。
具体地,第二AlGaN/AlN/GaN异质结构2中AlGaN层23的厚度可以包括30~50nm,譬如可以采用30nm,35nm,40nm,45nm或50nm;本实施例中,第二AlGaN/AlN/GaN异质结构2中AlGaN层23的厚度采用40nm。
请继续参阅图7,在其中一个实施例中,第一AlGaN/AlN/GaN异质结构1中GaN层11的厚度、第二AlGaN/AlN/GaN异质结构2中GaN层21的厚度和第三AlGaN/AlN/GaN异质结构3中GaN层31的厚度相同;第一AlGaN/AlN/GaN异质结构1中AlN层12的厚度、第二AlGaN/AlN/GaN异质结构2中AlN层22的厚度和第三AlGaN/AlN/GaN异质结构3中AlN层32的厚度相同。
具体地,第一AlGaN/AlN/GaN异质结构1中GaN层11的厚度、第二AlGaN/AlN/GaN异质结构2中GaN层21的厚度和第三AlGaN/AlN/GaN异质结构3中GaN层31的厚度可以包括8~12nm,譬如可以采用8nm,9nm,10nm,11nm或12nm;本实施例中,第一AlGaN/AlN/GaN异质结构1中GaN层11的厚度、第二AlGaN/AlN/GaN异质结构2中GaN层21的厚度和第三AlGaN/AlN/GaN异质结构3中GaN层31的厚度均采用10nm。
具体地,第一AlGaN/AlN/GaN异质结构1中AlN层12的厚度、第二AlGaN/AlN/GaN异质结构2中AlN层22的厚度和第三AlGaN/AlN/GaN异质结构3中AlN层32的厚度可以包括0.5~1.5nm,譬如可以采用0.5nm,0.8nm,1nm,1.2nm或1.5nm;本实施例中,第一AlGaN/AlN/GaN异质结构1中AlN层12的厚度、第二AlGaN/AlN/GaN异质结构2中AlN层22的厚度和第三AlGaN/AlN/GaN异质结构3中AlN层32的厚度均采用1nm。
在其中一个实施例中,第一AlGaN/AlN/GaN异质结构1、第二AlGaN/AlN/GaN异质结构2和第三AlGaN/AlN/GaN异质结构3均为非故意掺杂异质结构,第一AlGaN/AlN/GaN异质结构1的背景载流子浓度、第二AlGaN/AlN/GaN异质结构2的背景载流子浓度和第三AlGaN/AlN/GaN异质结构3的背景载流子浓度均为0.5×1016cm-3~1.5×1016cm-3。
具体的,第一AlGaN/AlN/GaN异质结构1的背景载流子浓度、第二AlGaN/AlN/GaN异质结构2的背景载流子浓度和第三AlGaN/AlN/GaN异质结构3的背景载流子浓度可以均为0.5×1016cm-3、1×1016cm-3或1.5×1016cm-3等等。
具体地,如果AlGaN/GaN异质结界面处的极化电荷既考虑了自发极化效应和压电极化效应,又同时考虑了压电极化对AlGaN/GaN异质结介电常数的影响,那么AlGaN/GaN异质结在界面处的总极化强度可以表示如下公式(10):
其中,a0和a分别是AlGaN和GaN的晶格常数;ε是AlGaN的介电常数;n2DEG是二维电子气中电子的浓度;ΔPSP为GaN自发极化强度和AlGaN自发极化强度的差值;eij和Cij分别为AlGaN的压电系数和弹性常数,即e31和e33为AlGaN的压电系数,C13和C33为AlGaN的弹性常数。
那么,描述AlGaN/GaN异质结构中电荷分布的泊松方程可以表示为如下公式(11):
其中,ε11和ε33是材料二阶张量形式的介电常数在垂直于c轴方向和平行于c轴方向的分量;表示静电势;电荷ρ包括自由电荷和离子电荷;P是极化强度;e33为AlGaN的压电系数;C33为AlGaN的弹性常数。
对于AlGaN/GaN异质结材料,表面存在大量的负极化电荷,如果这些负极化电荷不被正电荷补偿,将完全耗尽AlGaN/GaN界面附近的2DEG。通常认为,这些负极化电荷由AlGaN/GaN异质结表面电离的类施主表面态补偿,电离出的电子聚集到AlGaN/GaN异质结界面附近形成2DEG。在本发明中,设定AlGaN/GaN异质结材料的表面施主态分布nsurface为如下公式(12)所示:
其中,n是表面施主态密度的最大值,n可以设定为0.5×1016cm-2·eV-1~1.5×1016cm-2·eV-1,本实施例中,n优选为1×1016cm-2·eV-1;E为能级;Eg为禁带宽度;CBM是表面处导带底的能级;Es决定了表面施主态的分布范围,可以设定为0.6;设定表面施主态占据的最高能级为导带底下方1eV处,即Φc=1eV。通过调整各层AlGaN势垒层的厚度,使得本发明中的AlN/GaN界面处的第一二维电子气沟道、第二二维电子气沟道和第三二维电子气沟道内自由电子的浓度接近,对于本发明中的第一AlGaN/AlN/GaN异质结构1、第二AlGaN/AlN/GaN异质结构2和第三AlGaN/AlN/GaN异质结构3,都是非故意掺杂异质结构,所以包括此第一AlGaN/AlN/GaN异质结构1、第二AlGaN/AlN/GaN异质结构2和第三AlGaN/AlN/GaN异质结构3的半导体结构可以是N型半导体结构,此半导体结构的载流子分布图如图2所示,对应的此半导体结构的能带分布图如图3所示;其中,第一AlGaN/AlN/GaN异质结构1的背景载流子浓度、第二AlGaN/AlN/GaN异质结构2的背景载流子浓度和第三AlGaN/AlN/GaN异质结构3的背景载流子浓度可以在0.5×1016cm-3~1.5×1016cm-3之间,具体地,第一AlGaN/AlN/GaN异质结构1的背景载流子浓度、第二AlGaN/AlN/GaN异质结构2的背景载流子浓度和第三AlGaN/AlN/GaN异质结构3的背景载流子浓度可以是0.5×1016cm-3、1×1016cm-3或1.5×1016cm-3,本实施例中,第一AlGaN/AlN/GaN异质结构1的背景载流子浓度、第二AlGaN/AlN/GaN异质结构2的背景载流子浓度和第三AlGaN/AlN/GaN异质结构3的背景载流子浓度均优选为1×1016cm-3。
请继续参阅图6,在其中一个实施例中,半导体器件还包括:
衬底4;缓冲层6,缓冲层6位于衬底4上;第一AlGaN/AlN/GaN异质结构1位于缓冲层6远离衬底4的表面。
具体地,衬底4可以包括硅衬底、碳化硅衬底或蓝宝石衬底;本实施例中,衬底4采用碳化硅衬底。
具体地,缓冲层6可以包括GaN层或AlN层;本实施例中,缓冲层6采用GaN层。
具体地,缓冲层6的厚度可以为2000~3000nm之间,譬如可以采用2000nm、2500nm或3000nm。
在其中一个实施例中,半导体器件还包括:成核层5,成核层5位于衬底4与缓冲层6之间。
具体地,成核层5可以包括GaN层或AlN层;本实施例中,成核层5采用AlN层。
本发明中的耗尽电压获取方法首先通过测试获取半导体器件的电容-反向偏置电压特性曲线;进而能够得到电容-反向偏置电压特性曲线中的电容对反向偏置电压的二阶微分,并得到半导体器件的二阶微分特性曲线;根据半导体器件的二阶微分特性曲线,获取半导体器件中二维电子气沟道内电子耗尽时的耗尽电压,此方法简单直观,可以快速获取半导体器件中二维电子气沟道内电子耗尽时的耗尽电压,方便研发人员使用此方法进行快速试验,加快研发进展,提升企业研发竞争力。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种耗尽电压获取方法,其特征在于,所述耗尽电压获取方法用于获取半导体器件中二维电子气沟道内电子耗尽时的耗尽电压,所述耗尽电压获取方法包括:
获取所述半导体器件的电容-反向偏置电压特性曲线;
获取所述电容-反向偏置电压特性曲线中的电容对反向偏置电压的二阶微分,并得到所述半导体器件的二阶微分特性曲线;
根据所述半导体器件的二阶微分特性曲线,获取所述半导体器件中二维电子气沟道内电子耗尽时的耗尽电压。
2.根据权利要求1所述的耗尽电压获取方法,其特征在于,所述根据所述半导体器件的二阶微分特性曲线,获取所述半导体器件中二维电子气沟道内电子耗尽时的耗尽电压包括:
建立二维坐标系,所述二维坐标系的横坐标为反向偏置电压,所述二阶微分特性曲线具有波峰,且所述二阶微分特性曲线与所述二维坐标系的横坐标具有多个交点,所述交点位于所述波峰相对的两侧;
所述波峰邻近所述二维坐标系原点一侧的所述交点的横坐标值即为获取所述半导体器件中二维电子气沟道内电子耗尽时的耗尽电压。
3.根据权利要求1或2所述的耗尽电压获取方法,其特征在于,所述半导体器件包括欧姆接触电极和肖特基接触电极;所述获取半导体器件的电容-反向偏置电压特性曲线包括:
将所述半导体器件的欧姆接触电极接地;
于所述半导体器件的肖特基接触电极上施加电压;
采用电容-电压测试仪对所述半导体器件进行电容-电压特性测试,以得到所述电容-反向偏置电压特性曲线。
4.根据权利要求3所述的耗尽电压获取方法,其特征在于,所述半导体器件还包括:
第一AlGaN/AlN/GaN异质结构,所述第一AlGaN/AlN/GaN异质结构中的所述AlN层与所述GaN层的界面处存在第一二维电子气沟道;
第二AlGaN/AlN/GaN异质结构,位于所述第一AlGaN/AlN/GaN异质结构的表面,所述第二AlGaN/AlN/GaN异质结构中的所述AlN层与所述GaN层的界面处存在第二二维电子气沟道;
第三AlGaN/AlN/GaN异质结构,位于所述第二AlGaN/AlN/GaN异质结构远离所述第一AlGaN/AlN/GaN异质结构的表面,所述第三AlGaN/AlN/GaN异质结构中的所述AlN层与所述GaN层的界面处存在第三二维电子气沟道;
所述第一二维电子气沟道中的电子浓度、所述第二二维电子气沟道中的电子浓度及所述第三二维电子气沟道中的电子浓度之间的差值小于预设值;
所述肖特基接触电极位于所述第三AlGaN/AlN/GaN异质结构远离所述第二AlGaN/AlN/GaN异质结构的表面;所述欧姆接触电极位于所述第三AlGaN/AlN/GaN异质结构远离所述第二AlGaN/AlN/GaN异质结构的表面,且位于所述肖特基接触电极的外围。
5.根据权利要求4所述的耗尽电压获取方法,其特征在于,所述第一AlGaN/AlN/GaN异质结构中AlGaN层的厚度与所述第三AlGaN/AlN/GaN异质结构中AlGaN层的厚度相同,且均小于所述第二AlGaN/AlN/GaN异质结构中AlGaN层的厚度。
6.根据权利要求5所述的耗尽电压获取方法,其特征在于,所述第一AlGaN/AlN/GaN异质结构中GaN层的厚度、所述第二AlGaN/AlN/GaN异质结构中GaN层的厚度和所述第三AlGaN/AlN/GaN异质结构中GaN层的厚度相同;所述第一AlGaN/AlN/GaN异质结构中AlN层的厚度、所述第二AlGaN/AlN/GaN异质结构中AlN层的厚度和所述第三AlGaN/AlN/GaN异质结构中AlN层的厚度相同。
7.根据权利要求4所述的耗尽电压获取方法,其特征在于,所述第一AlGaN/AlN/GaN异质结构、所述第二AlGaN/AlN/GaN异质结构和所述第三AlGaN/AlN/GaN异质结构均为非故意掺杂异质结构,所述第一AlGaN/AlN/GaN异质结构的背景载流子浓度、所述第二AlGaN/AlN/GaN异质结构的背景载流子浓度和所述第三AlGaN/AlN/GaN异质结构的背景载流子浓度均为0.5×1016cm-3~1.5×1016cm-3。
8.根据权利要求4所述的耗尽电压获取方法,其特征在于,所述第一二维电子气沟道中的电子浓度、所述第二二维电子气沟道中的电子浓度及所述第三二维电子气沟道中的电子浓度均相同。
9.根据权利要求4所述的耗尽电压获取方法,其特征在于,所述半导体器件还包括:
衬底;
缓冲层,位于所述衬底上;所述第一AlGaN/AlN/GaN异质结构位于所述缓冲层远离所述衬底的表面。
10.根据权利要求9所述的耗尽电压获取方法,其特征在于,所述半导体器件还包括成核层,所述成核层位于所述衬底与所述缓冲层之间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111367378.1A CN114300370A (zh) | 2021-11-18 | 2021-11-18 | 耗尽电压获取方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111367378.1A CN114300370A (zh) | 2021-11-18 | 2021-11-18 | 耗尽电压获取方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114300370A true CN114300370A (zh) | 2022-04-08 |
Family
ID=80965805
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111367378.1A Pending CN114300370A (zh) | 2021-11-18 | 2021-11-18 | 耗尽电压获取方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114300370A (zh) |
-
2021
- 2021-11-18 CN CN202111367378.1A patent/CN114300370A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
O’Connor et al. | Temperature and frequency dependent electrical characterization of HfO2/InxGa1− xAs interfaces using capacitance-voltage and conductance methods | |
US9362365B2 (en) | Graphite and/or graphene semiconductor devices | |
US9064842B2 (en) | Semiconductor device including graphene layer and method of making the semiconductor device | |
Yacoub et al. | The effect of the inversion channel at the AlN/Si interface on the vertical breakdown characteristics of GaN-based devices | |
Rafiq | Carrier transport mechanisms in semiconductor nanostructures and devices | |
Kovchavtsev et al. | Mercury cadmium telluride surface passivation by the thin alumina film atomic-layer deposition | |
US20170062627A1 (en) | Electronic device and method of manufacturing thereof | |
Jamond et al. | Energy harvesting efficiency in GaN nanowire-based nanogenerators: the critical influence of the Schottky nanocontact | |
CN103837807B (zh) | 测量深沟槽内载流子浓度分布的方法 | |
Bera et al. | High frequency characterization and continuum modeling of ultrathin high-k (ZrO2) gate dielectrics on strained-Si | |
JP7441345B2 (ja) | 半導体素子 | |
Zhou et al. | Impact of SiNx passivation on the surface properties of InGaAs photo-detectors | |
CN114300370A (zh) | 耗尽电压获取方法 | |
Irokawa | Interface states in metal-insulator-semiconductor Pt-GaN diode hydrogen sensors | |
Li et al. | Self-assembled nanowire array capacitors: capacitance and interface state profile | |
Frolov et al. | Measurements of doping density in InAs by capacitance-voltage techniques with electrolyte barriers | |
Calvet et al. | Fano resonance in electron transport through single dopant atoms | |
Nath et al. | Polarization engineered 1-dimensional electron gas arrays | |
Chou et al. | Band offsets and trap-related electron transitions at interfaces of (100) InAs with atomic-layer deposited Al2O3 | |
Song et al. | Atomic layer deposited high-k Hf x Al (1− x) O as an alternative gate dielectric for 4H-SiC MIS based transistors | |
US20230050640A1 (en) | Wide-bandgap semiconductor layer characterization | |
Saha et al. | Interface Properties of Diamond MOS Diodes Studied by Capacitance-Voltage and Conductance Methods-NO2 Hole Doping Effect | |
Simoen et al. | Defect Assessment in AlN Nucleation Layers Grown on Silicon and Silicon-on-Insulator Substrates | |
Marıl | The Investigation of Temperature Dependent Reverse Bias Capacitance-Voltage (CV) Characteristics of Au/Ppy/N-Si (MPS) Type Schottky Barrier Diodes (Sbds) at 100 Khz and 500 Khz | |
Liu | 4H-silicon carbide MOSFET interface structure, defect states and inversion layer mobility |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |