KR100193402B1 - 불순물 농도 프로파일 측정방법 - Google Patents

불순물 농도 프로파일 측정방법 Download PDF

Info

Publication number
KR100193402B1
KR100193402B1 KR1019960013326A KR19960013326A KR100193402B1 KR 100193402 B1 KR100193402 B1 KR 100193402B1 KR 1019960013326 A KR1019960013326 A KR 1019960013326A KR 19960013326 A KR19960013326 A KR 19960013326A KR 100193402 B1 KR100193402 B1 KR 100193402B1
Authority
KR
South Korea
Prior art keywords
impurity concentration
mask pattern
portions
diffusion region
measuring
Prior art date
Application number
KR1019960013326A
Other languages
English (en)
Other versions
KR960039259A (ko
Inventor
스스무 아사다
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시키가이샤 filed Critical 가네꼬 히사시
Publication of KR960039259A publication Critical patent/KR960039259A/ko
Application granted granted Critical
Publication of KR100193402B1 publication Critical patent/KR100193402B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/934Sheet resistance, i.e. dopant parameters

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)

Abstract

확산층의 에칭과 확산층상에 형성된 전극의 사용에 의한 시이트 저항 및/또는 홀 저항의 측정의 조합을 반복하는 것에 의해 반도체 기판의 확산층에 대한 불순물 농도 프로파일이 측정된다.
작은 양 만큼의 확산층 에칭이 확산층의 깊이 방향으로 정렬된 제1부분들에 반복되고 깊이 방향으로 정렬된 근접한 제2부분들의 에칭에 후속된다. 에칭은 상기 부분들에 대한 고저항을 생성하기 위한 확산층의 부분들로 비활성 이온을 주입하는 것에 의해 대체될 수도 있다.

Description

불순물 농도 프로파일 측정방법
제1도는 본 발명의 제1실시예에 따른 불순물 농도 프로파일 측정 방법에 대한 흐름도.
제2도는 제1실시예에 사용된 공정을 상세히 도시하는 흐름도.
제3도는 제1도의 방법을 실시하는데 사용된 반도체 시료의 평면도.
제4a, 4b 및 제4c도는 제1실시예에서의 연속공정을 도시하는, 제3도의 선 A-A'에 따른 단면도.
제5a, 5b 및 제5c도는 제1도의 방법에서 확산영역에서의 연속적인 에치단계를 도시하는, 제3도의 선 B-B'에 따른 단면도.
제6도는 제3도의 시료에 행해진 제1도의 방법에 따른 불순물 농도 프로파일 측정예를 도시하는 그래픽 도면.
제7도는 본 발명의 제2실시예에 따른 불순물 농도 프로파일 측정 방법에 대한 흐름도.
* 도면의 주요부분에 대한 부호의 설명
10 : 기판 11 : SiO2
12 : 개구부 12a : 제1부분
12b : 제2부분 12c : 제3부분
12d : 스트라이프 부분 13 : 주입층
14 : 확산층 15 : 전극패턴
15a, 15b : 전극
본 발명은 반도체 집적회로에서의 불순물 농도 프로파일 측정방법에 관한 것이다.
불순물은 일반적으로 도우펀트 혹은 오염으로서 반도체중에 미량 포함되고, 반도체 디바이스의 기능에 큰 영향을 준다. 이를 예시하기 위하여 CMOS 혹은 DRAM 의 대표적인 디바이스인 실리콘 디바이스를 참조하여 설명한다.
실리콘 디바이스에서, 불순물 이온은 이온 주입법에 의해 도우펀트로서 실리콘 기판에 주입되고, 또한 도우펀트의 확산 활성화를 위해 열처리 된다. 이때 불순물 분포가 문턱전압 Vt등의 전기 파라미터를 크게 변화시키는 것은 알려져 있다.
특히, 실리콘 디바이스가 고밀도화, 대용량화 및 고속화의 요청에 따라 셀 사이즈가 축소되고 그에 따라 게이트길이가 감소될때, FET의 문턱전압 Vt을 감소시키는 단(短) 채널 효과의 문제점이 생긴다는 것은 종래에 알려져 있다. 한편, 사용된 프로세스를 간략화하기 위하여, 고 에너지 영역을 포함하는 각종 에너지 레벨에서 이온이 주입되고, 비교적 저온, 단시간 내에 확산이 일어나는 많은 프로세스가 사용된다. 이들 실시의 결과로서, 불순물 분포는 이온 주입에 의해 야기된 잔류손상에 따라 매우 복잡한 특성을 나타내는 것이 명확해졌다. 이때의 불순물 분포의 영향은 단게이트 길이를 향해 문턱전압 Vt이 이상(異常)하게 증가하는 역단채널효과로서 나타나고 문턱전압 Vt의 변화의 요인으로서 미세 실리콘 디바이스의 설계상 현재 중대한 문제로 되고 있다.
이러한 문제점에 대처하여, SIMS(Secondary Ion Spectrometry)법은 반도체중의 불순물 분포를 측정하는 방법으로서 유효한 것으로 종래에 알려져 있다. SIMP 법에서는 세슘 혹은 산소이온과 같은 1차 이온을 조사하여 발생하는 2차 이온을 질량분석한다. 그러나, 그런 방법은 불순물이 반도체의 충분하게 넓은 영역에 균일하게 분포되는 시료에 대해서만 효과적이다.
시료를 경사지게 연마하여 한쌍의 단자양단의 전압과 전류사이의 관계로부터 시이트 저항을 구하는 SRP(Spread Resistance Profile) 기술도 종래 알려져 있다. 이 방법에 의하면 실험적으로 설정된 시이트 저항과 불순물 농도간의 기지의 관계를 이용하여 반도체내의 불순물 농도 분포를 구한다.
또한, 접합의 2차원 분포를 측정하는 방법으로서 케미컬 에칭기술이 잘 알려져 있다. 그러나, 이 방법은 불순물 농도가 높고, 그 정도(精度)가 만족스럽지 않을 때에만 사용될 수 있다.
반도체 디바이스에서, 도우펀트와 같은 미량의 불순물은 미소영역에 있어서 깊이방향 뿐만 아니라 횡방향으로 분포된다. 이와같은 미량 불순물의 분포에 대하여, 전술한 SIMS 법은 2차 이온의 계수한계로부터, 또는 SRP 법은 단자 사이즈의 한계로부터 미크론 크기의 미소영역에서 분포 프로파일을 측정하는 것이 곤란하였다. 케미컬에칭 기술은 2차원 분포를 측정함에 있어 간단하고 편리한 반면 상술한 바와 같이 불순물 농도가 충분히 높을 필요가 있다. 또한, 케미칼 반응제어의 곤란함으로 깊이 방향 혹은 힁퍼짐측정에서의 분해능이 충분하지 않다.
이온주입 기술에 의해 도입되는 불순물의 힁퍼짐 측정방법은 Proceeding of the 4th Conf. on Solid State Devices, Supplement to the Journal of the Japan Soc. of Appl. Phys., Vol. 42, 1973에 기재되어 있다. 이 방법은 이온주입의 입사각을 변화시키면서 깊이방향의 프로파일을 측정하고, 그 결과로부터 힁퍼짐의 폭을 산술하는 방법이다. 즉, 이 방법은 깊이방향 및 힁퍼짐이 주입의 입사각의 함수로서 기지일 때만 사용 가능한 방법이다.
힁퍼짐 및 깊이방향 퍼짐이 주입의 입사각의 함수로서 측정되는 종래 기술은 해석적 LSS 이론이 적용 가능한 매우 한정된 이온 주입조건의 경우에만 한정되므로, 이 방법은 열확산법과 같은 공정후 반도체 다바이스에서의 프로파일 측정에 적용 가능하지 않다는 문제점이 있었다.
즉, 상술한 종래 방법으로는 미세반도체 디바이스에서 요구되는 서브미크론 크기의 측부를 갖는 반도체 영역에서의 불순물 프로파일을 측정하는 것이 거의 불가능하였다.
따라서, 본 발명의 목적은 종래 방법에 의해 처리가 곤란하였던 반도체의 미소영역의 불순물 프로파일의 측정을 가능하게 하는 방법을 제공하는 것이다.
본 발명에 따르면, 반도체 확산 영역에 대한 불순물 농도 프로파일 측정방법이 제공된다. 이 방법은 확산영역의 표면에 복수의 전극을 형성하는 공정, 횡방향 및 깊이방향의 하나 이상에서 확산 영역의 표면을 에칭하는 공정, 전극을 사용하여 확산영역의 에칭된 표면의 시이트 저항 및 홀저항중 하나 이상을 측정하는 공정, 시이트 저항 및 홀저항 중 하나의 측정치를 대응하는 불순물 농도로 변환하는 공정을 포함한다.
본 발명은 반도체의 미소 영역에서 불순물 농도의 프로파일을 고정도로 측정하도록 하고 반도체 디바이스의 설계에서 우수한 틀을 제공한다.
상술한 방법에서의 에칭공정은 Ga과 같은 비활성 이온을 확산영역으로 주입하여 확산영역의 주입부분에 고저항을 제공하는 공정에 의해 대체 될 수도 있다.
이하에서, 첨부한 도면을 참조하여, 본 발명의 바람직한 실시예를 상술한다.
[실시예 1]
본 실시예와 다음 실시예에서, 실리콘 반도체 디바이스에 가장 일반적으로 사용되는 P형 불순물인 보론의 분포를 측정하는 예를 설명한다. 제1도는 본 실시예에 따른 개략 프로세스 플로우를 나타내는 흐름도이다. 이 프로세스는 확산영역을 형성하는 공정 뿐만 아니라 그에 대한 불순물 농도 프로파일 측정 공정을 포함한다. 확산영역은 설계된 반도체 디바이스에 대해 계획된 특정 이온과 특정 조건을 사용하는 이온주입 기술에 의해 형성되어 설계된 반도체 디바이스에 대해 측정되는 시료를 제공한다.
초기적으로, N 형 실리콘 기판을 준비하고, 주입하는 보론 이온의 에너지 비정보다도 큰 두께를 갖는 SiO2막을 실리콘 기판 상에 성장한다. 그리고, 리소그래피에 의해, SiO2막으로 이루어지는 마스크 패턴을 형성한다. 제3도에 도시한 바와같이, 이온 주입용 마스크패턴(11)은 복수(6개)의 정사각형 제1부분(12a), 제3도에 도시한 바와 같이 수직 방향으로 서로 대향하여 배치된 2개의 직사각형 제2부분(12b), 제2부분을 연결하는 단일의 직사각형 제3부분(12c), 및 제1부분(12a)을 제3부분(12c)으로 연결하는 복수(6개)의 스트립 부분(12d)을 갖는 개구부(12)를 갖는다. 본 실시에에서, 마스크 패턴(11)을 마스크로 사용하여 개구부(12)를 통해 보론을 주입하고, 개구부(12)의 제3부분(12c)으로부터 노출된 확산층 부분과 근접 확산층 부분에 대해 불순물 농도 프로파일의 측정을 행한다.
제4a도는 실시예 1에 있어서의 제1공정후의 제3도의 A-A'선에 따른 단면도이다. 불순물 이온을 마스크 패턴(11)에 의해 정의된 개구부(12)를 통해 반도체 기판(10)으로 주입하여 제4a도에 도시한 바와같은 주입층(13)을 형성한다.
다음, 제2공정(S2)에서, 전형적인 반도체 디바이스의 제조시 채택하는 것과 같은 열처리 공정에 의하여 기판(10)에 주입 불순물 이온의 확산 및 활성화를 행한다. 제4b도는 실시예 1에서 제2공정(S2)의 종료 후에 제3도의 선A-A'에 따른 단면도를 도시한다. 이 열처리는 기판(10)내에 이 열처리에 의해 불순물이 분포하는 확산층(영역)(14)을 생성한다.
제3도에 도시한 바와 같이, 제3공정(S3)에서 각 제1부분(12a)에서의 6개의 단자(15a)와 각 제2부분(12b)에 형성된 2개의 전극(15b)을 포함하는 홀저항 측정용 전극 패턴(15)을 형성한다. 전극 패턴(15)은 알루미늄과 같은 금속으로 만들어진다. 본 실시예에서의 6개의 전극(15a)은 또한 화간층(14)의 시이트 저항 측정용 단자로서 역할을 한다. 제4c도는 본 실시예의 제3공정(S3)에 있어서의 전극 패턴(44)의 형성후의 제3도의 선 A-A'에 따른 단면도로서 확산층(14)상의 전극(15a)을 도시한다. 그런 다음 확산층의 표면레벨을 낮추기 위한 백 스퍼터링 혹은 개구부를 확대하기 위한 SiO2막의 선택적 측부에칭의 공정(제4공정(S4))과 시이트 저항측정 및/또는 홀 측정(제5공정(S5))의 공정의 조합이 반복된다. 제2도에 제5공정(S5)에서의 작업을 도시한다. 공정 S5은 공정 S51에서의 시이트 저항 및/또는 홀 저항의 측정, 공정 S52에서의 저항률 pj의 산출, 및 공정 S53에서 저항률 pj을 불순물 농도 Cj로 변환하는 것을 포함한다. 힁 및 수직방향으로 진행하는 확산층(14)의 반복에칭을, 확산층(14)의 에칭단계를 연속적으로 도시하는 제3도의 선 B-B'에 따른 제5a, 5b, 및 5c에 도시한다.
특히 에칭공정의 초기단계인 제5a도에서 SiO2막(11)을 마스크로 사용하는 것에 의해 백 스퍼터링을 실리콘 표면에 행하여 원래의 실리콘 표면보다 예를 들어 40 나노미터(㎚)의 깊이만큼 더 낮은 확산층(14)의 하부 레벨(101)을 형성한다. 후속적으로, 전극 패턴(15)을 사용하여 시이트 저항측정 및/또는 홀 측정으로 제5공정에서 에칭된 표면(101)에 대해 행하고, 후속의 백 스퍼터링을 제4공정에서 행하여 확산층(14)을 40㎚만큼 더 에칭한다. 확산층(14)의 백 스퍼터링과 사이트 저항 등의 측정은 확산층(14)의 하부 레벨을 향해 주기적으로 행한다.
제5a도에서, 에칭된 실리콘 표면(10a)이 확산층(14)의 저부에 이른후, 다음 측정은 이온 밀링 기술에 의해 SiO2막(11)의 측벽(11a)의 선택적 에칭에 의해 개구부(12)를 확대한 후 행한다. 이어서, 확산층(14)의 에치된 부분(14a)에 근접한 확산층(14)의 노출된 환상부분(14b)에 대한 에칭을 행하여 원래의 실리콘 표면보다 40㎚만큼 더 낮은 확산층(14)의 하부 레벨을 노출시키고, 이어서 환형 노출부분에 대한 시이트 저항, 홀 저항측정으로 행한다. 환형 노출 표면부분에 대한 에칭과 환형 노출표면 부분에 대한 시이트 저항 및/또는 홀 저항측정을 주기적으로 행하여 제5b도에 도시한 바와 같이 실리콘 기판(10)의 확산층(14)의 저부에 이른다. SiO2막의 선택적 이온 밀링과 확산층(14)의 에칭과 그렇게 에칭된 환형 노출 표면부분에 대한 측정의 후속 조합도 주기적으로 행한다. 환형의 에치표면부분의 측정이 확산층(14)으로부터 떨어져 횡방향으로 초과하는 에칭공정 S4의 결과로서 상이한 레벨레 대해 일정한 낮은 값을 나타낸 후, 이온 밀링, 에칭 및 측정에 대한 공정은 종료된다.
S5에서의 측정공정은 제2도에 도시한 바와 같이 측정된 시이트 저항 및/또는 홀저항을 불순물 농도로 변환하는 변환공정 S53을 포함한다. 특히, 제5도에서, 시이트 저항 혹은 홀 저항 Rj(j=1, …, M)을 확산층(14)의 (j-1)번째 중심 혹은 환형부분에 대해 측정하며 여기서 j=1은 초기 중심 실리콘 표면에 대응한다. 측정은 M은 적정값이 도달된 후 종료되며 여기서 RN+1= RN+2= …RN은 깊이 방향으로 정렬된 충분한 수의 레벨에서 측정된 값을 유지한다 .
폭 △xj, 깊이 △yj및 길이 L을 갖는 (j-1)번째 미소부분의 저항률 pj을 다음식을 이용하여 계산한다.
1/pj= L·(1/Rj- 1/Rj+1)/(△xj·△yj), (j = 1, …, M)
주어진 균일한 농도를 갖는 확산층의 불순물 농도와 저항률 pj사이의 기지의 관계를 이용하는 것에 의해, j번째 부분에 대한 불순물 농도 Cj가 계산된다. 주어진 균일한 농도를 갖는 전형적인 확산층에 대한 불순물 농도 Cj와 저항률 pj사이의 관계는 예를 들면 Bell Syst. Tech. J., Vol. 41, (1962), pp. 387에 개재되어 있다.
제4공정인 에칭공정(S4)과 제5공정인 측정공정(S5)의 조합은 전 영역에 대한 불순물 농도를 얻기 위해 모든 레벨 혹은 부분에 대해 불순물 농도를 측정할때까지 반복한다.
제6도는 측정결과의 일예를 도시한다. 도면부호 21은 확산층의 중심부분에서 얻은 불순물 분포도를 나타내고, 도면부호 22은 개구부(12)의 초기 제3부분(12c)의 가장자리로 부터 SiO2막 0.2㎛ 내측에 위치한 위치에서의 불순물 분포를 나타내며, 도면부호 23은 초기 제3부분(12c)의 가장자라로 부터 SiO2막 0.5㎛ 내측에 위치한 위치에서의 불순물 농돌르 나타낸다. 가로축은 측정을 위한 레벨의 깊이를 나타낸다. 종래의 케이컬 에칭 프로세스에 의해 얻을 수 있는 ㎛수준의 분해능에 비하여, 제6도에 도시한 바와 같이 횡방향과 깊이방향 모두에서 고정도의 측정이 가능한 것이 분명하다 .
[실시예 2]
본 발명의 실시예 2를 제7도를 참조하여 설명한다. 본 실시예는 실시예1과는 제4공정(S4)만이 다르다. 따라서, 나머지 공정은 중복을 피하기 위해 여기서는 설명하지 않는다. 본 실시예에서의 제4공정(S4)은 실시예 1의 확산층 에칭 대신에, 마스크 패턴의 개구부를 통하여 비활성 이온을 주입하여 확산층의 특정부분의 저항률을 높이는 것을 포함한다.
제4공정(S4)은 확산층 주입부분의 국소 저항률을 충분한 레벨 즉, 실질적으로 비도전 레벨로 높이는 역할을 한다. 주입공정은 예를 들어 Ga 이온을 확산층의 소망부분으로 주입하기 위해 집속이온법(FIB)장치를 사용한다. FIB 장치의 사용은 비활성 불순물 이온을 고농도로 정확하게 국소주입하는 것에 의해 확산층 부분의 저항률을 효과적으로 고레벨화하는 것을 가능하게 한다.
장치의 주변 주입 에너지는 제4공정 및 제5공정의 반복동안 확산층에서의 연속적인 고저항률 부분의 발생을 크게 촉진시킨다. 그러한 FIB 장치는 국소화된 빔을 제공하기 때문에, 그런 장치만을 사용하는 것에 의해 수직방향 뿐만 아니라 힁 그러데이션(lateral gradatioin)을 확산층에서 얻을 수 있다.
그러나, 빔퍼짐 효과를 고려하면, 제1공정(S1)에 마스크단의 쉐도우잉 공정을 포함했던 본 실시예에 따라 제4공정의 시험이 행해졌고 서브미크론 크기로 횡방향에서의 정도를 성공적으로 개선시켰다.
본 발명의 방법은 집속 이온법 이외에 균일한 퍼짐을 갖는 통상의 이온주입에 효과적임은 물론이다.
본 발명을 이은 주입으로부터 확산에 의해 야기된 불순물 분포의 프로파일 측정과 관련하여 설명하였지만 확산이 이온 주입외의 수단, 예를 들어, 기판의 오염에 의해 일어나는 이온 분포의 측정에도 적용 가능하다.
또한 본 발명은 실리콘 반도체 기판에 한정되지 않고 SOI와 같은 절연체를 포함하는 기판 혹은 화합 반도체 기판에 동일하게 적용 가능하다.
본 발명은 상술한 실시예들에 제한되지 않고 본 발명의 범위내에 상술한 실시예들에 의거하여 다양한 변경 혹은 변화가 가능함을 당업자에게 자명할 것이다.

Claims (15)

  1. 반도체 확산 영역에 대한 불순물 농도 프로파일 측정방법에 있어서, 상기 확산영역의 표면에 복수의 전극을 형성하는 공정, 상기 확산영역의 상기 표면을 주어진 양만큼 에칭하는 공정, 상기 전극을 사용하여 상기 확산 영역의 상기 에칭된 표면의 시이트 저항 및 홀저항 중 하나 이상을 측정하는 공정, 상기 시이트 저항 및 홀저항 중 하나의 상기 측정치를 대응하는 불순물 농도로 변환하는 공정을 포함하는 것을 특징으로 하는 반도체 확산 영역에 대한 불순물 농도 프로파일 측정방법.
  2. 제1항에 있어서, 적어도 상기 에칭공정 및 상기 측정공정은 상기 확산 영역의 상이한 부분에 대해 주기적인 순서로 복수회 반복되는 것을 특징으로 하는 반도체 확산 영역에 대한 불순물 농도 프로파일 측정방법.
  3. 제2항에 있어서, 상기 반복되는 에칭공정은 깊이방향으로 정렬된 상기 확산영역의 제1부분들에 대한 복수의 연속적인 에칭과, 상기 깊이방향으로 정렬된 상기 확산영역의 제2부분들에 대한 복수의 후속하여 연속적인 에칭을 포함하고, 상기 제2부분들은 상기 확산영역의 상기 표면에 나란한 방향으로 상기 제1부분들에 근접하는 것을 특징으로 하는 반도체 확산영역에 대한 불순물 농도 프로파일 측정방법.
  4. 제3항에 있어서, 상기 전극형성 공정전에 마스크 패턴을 형성하는 공정을 또한 포함하고, 상기 마스크 패턴은 상기 전극용 및 상기 제1부분용 개구부를 갖는 것을 특징으로 하는 반도체 확산 영역에 대한 불순물 농도 프로파일 측정방법.
  5. 제4항에 있어서, 상기 제2영역중 하나는 마스크 패턴의 이온 밀링에 의해 상기 마스크 패턴으로부터 노출되는 것을 특징으로 하는 반도체 확산영역에 대한 불순물 농도 프로파일 측정방법.
  6. 제1항에 있어서, 불순물 이온을 주입하고 확산시켜 확산층을 형성하는 공정을 또한 포함하는 것을 특징으로 하는 반도체 확산 영역에 대한 불순물 농도 프로파일 측정방법.
  7. 제6항에 있어서, 상기 마스크 패턴은 이온 주입시 상기 불순물 이온의 에너지 비정보다 큰 두께를 갖는 것을 특징으로 하는 반도체 확산 영역에 대한 불순물 농도 프로파일 측정방법.
  8. 반도체 확산 영역에 대한 불순물 농도 프로파일 측정방법에 있어서, 상기 확산영역의 표면에 복수의 전극을 형성하는 공정, 비활성 이온을 상기 확산영역의 일부에 주입하는 공정, 상기 전극을 사용하여 상기 확산 영역의 상기 에칭된 표면의 시이트 저항 및 홀저항 중 하나 이상을 측정하는 공정, 상기 시이트 저항 및 홀저항 중 하나의 상기 측정치를 대응하는 불순물 농도로 변환하는 공정을 포함하는 것을 특징으로 하는 반도체 확산 영역에 대한 불순물 농도 프로파일 측정방법.
  9. 제8항에 있어서, 적어도 상기 주입공정 및 상기 측정공정은 주기적인 순서로 복수회 반복되는 것을 특징으로 하는 반도체 확산 영역에 대한 불순물 농도 프로파일 측정방법.
  10. 제9항에 있어서, 상기 반복되는 주입공정은 깊이방향으로 정렬된 상기 확산영역의 제1부분들에 대한 복수의 연속적인 주입과, 상기 깊이방향으로 정렬된 상기 확산영역의 제2부분들에 대한 복수의 후속하여 연속적인 주입을 포함하고, 상기 제2부분들은 상기 확산영역의 상기 표면에 나란한 방향으로 상기 제1부분들에 근접하는 것을 특징으로 하는 반도체 확산영역에 대한 불순물 농도 프로파일 측정방법.
  11. 제10항에 있어서, 상기 전극형성 공정전에 절연막으로 이루어진 마스크 패턴을 형성하는 공정을 또한 포함하고, 상기 마스크 패턴은 상기 전극용 및 상기 제1부분용 개구부를 갖는 것을 특징으로 하는 반도체 확산 영역에 대한 불순물 농도 프로파일 측정방법.
  12. 제11항에 있어서, 상기 제2영역중 하나는 마스크 패턴의 이온 밀링에 의해 상기 마스크 패턴으로부터 노출되는 것을 특징으로 하는 반도체 확산영역에 대한 불순물 농도 프로파일 측정방법.
  13. 제8항에 있어서, 불순물 이온을 주입하고 확산시켜 확산층을 형성하는 공정을 또한 포함하는 것을 특징으로 하는 반도체 확산 영역에 대한 불순물 농도 프로파일 측정방법.
  14. 제13항에 있어서, 상기 마스크 패턴은 이온 주입시 상기 불순물 이농의 에너지 비정보다 큰 두께를 갖는 것을 특징으로 하는 반도체 확산영역에 대한 불순물 농도 프로파일 측정방법.
  15. 제8항에 있어서, 상기 비활성 이온은 Ga이온을 포함하는 것을 특징으로 하는 반도체 확산 영역에 대한 불순물 농도 프로파일 측정방법.
KR1019960013326A 1995-04-27 1996-04-27 불순물 농도 프로파일 측정방법 KR100193402B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7104158A JP2907059B2 (ja) 1995-04-27 1995-04-27 不純物拡散プロファイル測定方法
JP95-104158 1995-04-27

Publications (2)

Publication Number Publication Date
KR960039259A KR960039259A (ko) 1996-11-21
KR100193402B1 true KR100193402B1 (ko) 1999-06-15

Family

ID=14373262

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960013326A KR100193402B1 (ko) 1995-04-27 1996-04-27 불순물 농도 프로파일 측정방법

Country Status (3)

Country Link
US (1) US5652151A (ko)
JP (1) JP2907059B2 (ko)
KR (1) KR100193402B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6147507A (en) * 1998-08-10 2000-11-14 Advanced Micro Devices, Inc. System and method of mapping leakage current and a defect profile of a semiconductor dielectric layer
US6208154B1 (en) 1998-08-10 2001-03-27 Advanced Micro Devices, Inc. Method of determining the doping concentration across a surface of a semiconductor material
US6320403B1 (en) 1998-08-10 2001-11-20 Advanced Micro Devices, Inc. Method of determining the doping concentration and defect profile across a surface of a processed semiconductor material
KR20000073640A (ko) * 1999-05-13 2000-12-05 황인길 도핑 프로파일 측정 장치 및 방법
JP2002299611A (ja) * 2001-03-30 2002-10-11 Fujitsu Ltd ゲート電極を有する半導体素子の特性の計算方法及びプログラム
US7577583B2 (en) * 2001-08-09 2009-08-18 Acushnet Company Computerized article customization system and method for use thereof
US6677168B1 (en) * 2002-04-30 2004-01-13 Advanced Micro Devices, Inc. Analysis of ion implant dosage
KR100538092B1 (ko) * 2003-02-27 2005-12-21 삼성전자주식회사 불순물 농도의 수직 분포 모니터링 방법 및 장치
JP2007324194A (ja) * 2006-05-30 2007-12-13 Shin Etsu Handotai Co Ltd Soiウエーハの評価方法
US8298838B2 (en) * 2010-02-24 2012-10-30 United Microelectronics Corp. Method for staining sample
CN102891093A (zh) * 2011-07-19 2013-01-23 上海华虹Nec电子有限公司 测量超级结深沟槽内外延层电阻纵向分布的方法
CN103091555A (zh) * 2011-10-28 2013-05-08 上海华虹Nec电子有限公司 测量超级结深沟槽内硅外延电阻率横向分布的方法
US11289386B2 (en) 2016-04-26 2022-03-29 Active Layer Parametrics, Inc. Methods and apparatus for test pattern forming and film property measurement
US10790203B2 (en) 2016-04-26 2020-09-29 Active Layer Parametrics, Inc. Methods and systems for material property profiling of thin films
CN106449455B (zh) * 2016-10-21 2019-02-19 苏州阿特斯阳光电力科技有限公司 一种晶体硅太阳能电池扩散死层的测试方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5141953A (ja) * 1974-10-07 1976-04-08 Iwatsu Electric Co Ltd Fujunbutsunodobunpusokuteihoho
JPS5183473A (en) * 1975-01-20 1976-07-22 Hitachi Ltd Fujunbutsuno doopinguhoho
JPS5691440A (en) * 1979-12-26 1981-07-24 Hitachi Ltd Method for evaluating and producing semiconductor crystal
US4360964A (en) * 1981-03-04 1982-11-30 Western Electric Co., Inc. Nondestructive testing of semiconductor materials
JPS6327031A (ja) * 1986-07-18 1988-02-04 Yokogawa Electric Corp 半導体の特性測定装置
JPH0397243A (ja) * 1989-09-11 1991-04-23 Toshiba Corp キャリア濃度分布測定方法
JPH0766259A (ja) * 1993-08-31 1995-03-10 Mitsubishi Electric Corp 半導体層の評価方法
US5451529A (en) * 1994-07-05 1995-09-19 Taiwan Semiconductor Manufacturing Company Method of making a real time ion implantation metal silicide monitor
US5520769A (en) * 1994-12-07 1996-05-28 Advanced Micro Devices, Inc. Method for measuring concentration of dopant within a semiconductor substrate

Also Published As

Publication number Publication date
KR960039259A (ko) 1996-11-21
US5652151A (en) 1997-07-29
JPH08306754A (ja) 1996-11-22
JP2907059B2 (ja) 1999-06-21

Similar Documents

Publication Publication Date Title
KR100193402B1 (ko) 불순물 농도 프로파일 측정방법
US4869781A (en) Method for fabricating a semiconductor integrated circuit structure having a submicrometer length device element
GB2090062A (en) Igfet manufacture
KR100192549B1 (ko) 마스크의 구조 및 제조방법
US20070212837A1 (en) Method And Apparatus Of Fabricating Semiconductor Device
EP0148448A2 (en) Etching method
US6232189B1 (en) Manufacturing method of semiconductor device
KR20030051180A (ko) 평가용 반도체장치의 제조방법
JP3251245B2 (ja) 半導体基板の評価方法及び半導体装置の製造工程の管理方法
JPH01295416A (ja) プラズマドーピング方法
Bernstein et al. High dose-rate hydrogen passivation of polycrystalline silicon CMOS TFTs by plasma ion implantation
US6859023B2 (en) Evaluation method for evaluating insulating film, evaluation device therefor and method for manufacturing evaluation device
US6943116B2 (en) Method for fabricating a p-channel field-effect transistor on a semiconductor substrate
JPS62265769A (ja) 電界効果トランジスタのスレツシヨルド電圧を調節する方法
US6867080B1 (en) Polysilicon tilting to prevent geometry effects during laser thermal annealing
US6777251B2 (en) Metrology for monitoring a rapid thermal annealing process
JP4997413B2 (ja) 半導体素子の製造方法
CN112259448B (zh) 栅极形成后的离子注入方法
De Marco Maskless fabrication of junction field effect transistors via focused ion beams
US6703322B2 (en) Method of forming multiple oxide layers with different thicknesses in a linear nitrogen doping process
JP2000021803A (ja) 不純物量の測定方法およびそれを用いた半導体装置の製造方法
US6869215B2 (en) Method and apparatus for detecting contaminants in ion-implanted wafer
TW522566B (en) Vertical field-effect-transistor and its production method
KR100668734B1 (ko) 반도체 소자의 제조방법
RU2102818C1 (ru) Полевой транзистор с p-n переходом и способ его изготовления

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030123

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee