CN102891093A - 测量超级结深沟槽内外延层电阻纵向分布的方法 - Google Patents

测量超级结深沟槽内外延层电阻纵向分布的方法 Download PDF

Info

Publication number
CN102891093A
CN102891093A CN2011102022285A CN201110202228A CN102891093A CN 102891093 A CN102891093 A CN 102891093A CN 2011102022285 A CN2011102022285 A CN 2011102022285A CN 201110202228 A CN201110202228 A CN 201110202228A CN 102891093 A CN102891093 A CN 102891093A
Authority
CN
China
Prior art keywords
type silicon
layer
resistance
silicon epitaxy
always
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011102022285A
Other languages
English (en)
Inventor
于源源
刘继全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN2011102022285A priority Critical patent/CN102891093A/zh
Publication of CN102891093A publication Critical patent/CN102891093A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种测量超级结深沟槽内外延层电阻纵向分布的方法，包括步骤：(1)在硅衬底上生长N型硅外延层；(2)在N型硅外延层上刻蚀出沟槽；(3)用P型硅外延填充沟槽；(4)将P型硅外延层划分为N层，测定N层的总电阻Rs总；(5)逐层去除P型硅外延层和与之相同厚度的N型硅外延层，每去除一层，就测定一次剩余P型硅外延层的电阻Rs总-i，直到测到第N层；(6)计算P型硅外延层每次去除部分的电阻Rsi。该方法利用并联电阻的测算原理，将整个深沟槽内的外延层分成多层电阻并联，然后分别计算出各层的电阻值，从而能够有效分析出SJ沟槽内外延层掺杂的纵向分布情况。

Description

测量超级结深沟槽内外延层电阻纵向分布的方法
技术领域
本发明涉及半导体领域，特别是涉及一种测量超级结深沟槽内外延层电阻值的纵向分布情况的方法。
背景技术
超级结(SJ)的先进制造工艺如图1所示，首先，在硅衬底1上生长一层厚的N型硅外延层2，然后，在此N型硅外延层2上形成一个深沟槽3，再用P型硅外延填充深沟槽3。
超级结的主要理论是P型杂质和N型杂质的匹配，从而提高器件的击穿电压(breakdown voltage，BV)，但如果P型杂质和N型杂质失配或匹配精度不高，则会导致击穿电压迅速下降。在硅外延填充沟槽的过程中，由于沟槽顶部和沟槽底部气体浓度有一定的差异，所以可能导致沟槽内部掺杂不均匀，如果不对沟槽内部填充外延掺杂的纵向分布或N型外延层的纵向分布进行调整，会导致P和N的匹配在某一纵向范围内的失配，从而导致击穿电压下降。但沟槽内的外延层掺杂纵向分布如何分析是一个难题，由于沟槽宽度小，深度深，常规分析方法，如扩展电阻法、四探针法、Hg探针法、SIMS等，都无法有效测量出SJ深沟槽内的外延层掺杂的纵向分布。
发明内容
本发明要解决的技术问题是提供一种测量超级结深沟槽内外延层电阻纵向分布的方法，它可以有效分析出超级结深沟槽内外延层掺杂的纵向分布情况。
为解决上述技术问题，本发明的测量超级结深沟槽内外延层电阻纵向分布的方法，包括以下步骤：
(1)在硅衬底上生长一层N型硅外延层；
(2)在该N型硅外延层上刻蚀出沟槽；
(3)用P型硅外延填充该沟槽；
(4)将步骤(3)形成的P型硅外延层划分为N层，测定该N层的总电阻Rs总；
(5)逐层去除P型硅外延层和相同厚度的N型硅外延层，且每去除一层，测定一次剩余P型硅外延层的电阻Rs总-i，直到测到第N层，其中，i为1～N的自然数；
(6)计算P型硅外延层每次去除部分的电阻Rsi。
所述沟槽的宽度为1～8微米，深度为10～50微米。
所述N的值为2～90，且第N层的厚度大于0.5微米。
本发明的测量超级结深沟槽内外延层电阻纵向分布的方法，利用并联电阻的测算原理，将整个深沟槽内的外延层分成多层电阻并联，通过分别计算各层的电阻值，实现了对SJ沟槽内外延层掺杂的纵向分布情况的有效分析。
附图说明
图1是超级结的形成步骤图；
图2是本发明实施例中测量沟槽内外延层总电阻的示意图；
图3是本发明实施例中第一次去除一定厚度的沟槽内外延层和衬底外延层后的情况示意图；
图4是用开尔文法测定沟槽内外延层电阻的方法示意图。
图中附图标记说明如下：
1：硅衬底
2：N型硅外延层
3：沟槽
4：P型硅外延层
具体实施方式
为对本发明的技术内容、特点与功效有更具体的了解，现结合图示的实施方式，详述如下：
本发明利用沟槽内载流子的纵向浓度分布与外延层电阻(Rs)的纵向分布呈相反趋势的原理，通过测定Rs来间接分析载流子的浓度，具体步骤如下：
1、在硅衬底1上生长一层N型硅外延层2，如图1(A)所示。
2、在N型硅外延层2上刻蚀出沟槽3，如图1(B)所示。沟槽3的宽度为1～8微米，深度为10～50微米。在本实施例中，沟槽3宽5微米，深40微米。
3、用P型硅外延填充沟槽3，形成P型硅外延层4，如图1(C)所示。
4、测量P型硅外延层4的总电阻Rs总，如图2所示。测量采用开尔文法，如图4所示，在测试沟槽的四周分别引出四组沟槽(a，b，c，d)，测试针扎在这四组沟槽上，以消除扎针位置的偏差造成的测量误差。以下外延层电阻的测量均采用此法。
5、将P型硅外延层4划分为N层(N为2～90)，每一层厚度为0.5～5微米，第N层的厚度大于0.5微米。
6、用CMP(Chemical Mechanical Planarization，化学机械平坦化)工艺，或干法刻蚀工艺，或湿法刻蚀工艺，去除第一层P型硅外延层和与该层厚度相同的衬底N型硅外延层，如图3所示。然后，用开尔文法测定余下的沟槽内P型硅外延层的电阻Rs总-1，计算去除的那部分P型硅外延层的电阻Rs1，计算公式为：
Rs1＝(Rs总×Rs总-1)/(Rs总-1-Rs总)
7、重复步骤6的操作，逐层去除沟槽3内的P型硅外延层和相同厚度的衬底N型硅外延层，每去除一层，就用开尔文法测定一次剩余P型硅外延层的电阻Rs总-i，i为1～N的自然数，直至测到P型硅外延层4的底部第N层，即总共重复操作N-1次。计算P型硅外延层每次去除部分的电阻Rsi，计算公式为：
Rsi＝(Rs总-i+1×Rs总-i)/(Rs总-i-Rs总-i+1)
上述步骤6、7中，去除外延层的操作首选CMP工艺。
综上，本发明利用已知两个并联电阻的总电阻及其中一个分电阻的阻值，可以求出另一个分电阻的阻值的原理，将整个深沟槽内的外延层分成多层电阻并联，然后分别计算出各层的电阻值，如此即可分析出深沟槽内的外延层电阻值的纵向分布情况。

Claims (7)

1.一种测量超级结深沟槽内外延层电阻纵向分布的方法，包括步骤：
(1)在硅衬底上生长一层N型硅外延层；
(2)在该N型硅外延层上刻蚀出沟槽；
(3)用P型硅外延填充该沟槽；
其特征在于，还包括以下步骤：
(4)将步骤(3)形成的P型硅外延层划分为N层，测定该N层的总电阻Rs总；
(5)逐层去除P型硅外延层和相同厚度的N型硅外延层，且每去除一层，测定一次剩余P型硅外延层的电阻Rs总-i，直到测到第N层，其中，i为1～N的自然数；
(6)计算P型硅外延层每次去除部分的电阻Rsi。
2.如权利要求1所述的方法，其特征在于，所述沟槽的宽度为1～8微米，深度为10～50微米。
3.如权利要求1所述的方法，其特征在于，所述N的值为2～90，且第N层外延层的厚度大于0.5微米。
4.如权利要求1所述的方法，其特征在于，步骤(4)和(5)中，采用开尔文法测量电阻值。
5.如权利要求1所述的方法，其特征在于，步骤(5)中，采用化学机械平坦化工艺或干法刻蚀工艺或湿法刻蚀工艺，去除部分外延层。
6.如权利要求1或5所述的方法，其特征在于，步骤(5)中，每次去除的外延层的厚度为0.5～5微米。
7.如权利要求1所述的方法，其特征在于，步骤(6)中，每次去除部分的电阻Rsi的计算公式为：Rsi＝(Rs总-i+1×Rs总-i)/(Rs总-i-Rs总-i+1)。
CN2011102022285A 2011-07-19 2011-07-19 测量超级结深沟槽内外延层电阻纵向分布的方法 Pending CN102891093A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011102022285A CN102891093A (zh) 2011-07-19 2011-07-19 测量超级结深沟槽内外延层电阻纵向分布的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011102022285A CN102891093A (zh) 2011-07-19 2011-07-19 测量超级结深沟槽内外延层电阻纵向分布的方法

Publications (1)

Publication Number Publication Date
CN102891093A true CN102891093A (zh) 2013-01-23

Family

ID=47534557

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011102022285A Pending CN102891093A (zh) 2011-07-19 2011-07-19 测量超级结深沟槽内外延层电阻纵向分布的方法

Country Status (1)

Country Link
CN (1) CN102891093A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108258045A (zh) * 2016-12-29 2018-07-06 无锡华润华晶微电子有限公司 超结半导体器件的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5652151A (en) * 1995-04-27 1997-07-29 Nec Corporation Method for determining an impurity concentration profile
JP2006229145A (ja) * 2005-02-21 2006-08-31 Oki Electric Ind Co Ltd 不純物の注入深さの監視方法
CN101278377A (zh) * 2005-10-06 2008-10-01 胜高股份有限公司 半导体衬底及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5652151A (en) * 1995-04-27 1997-07-29 Nec Corporation Method for determining an impurity concentration profile
JP2006229145A (ja) * 2005-02-21 2006-08-31 Oki Electric Ind Co Ltd 不純物の注入深さの監視方法
CN101278377A (zh) * 2005-10-06 2008-10-01 胜高股份有限公司 半导体衬底及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108258045A (zh) * 2016-12-29 2018-07-06 无锡华润华晶微电子有限公司 超结半导体器件的制备方法

Similar Documents

Publication Publication Date Title
CN105223420B (zh) 用于测量接触电阻的tft及接触电阻的测量方法
US9349659B2 (en) Methods for probing semiconductor fins and determining carrier concentrations therein
CN107851665A (zh) 具有不均匀沟槽氧化物层的半导体器件
CN107359118A (zh) 一种超结功率器件耐压层的制作方法
CN105513971A (zh) 具有屏蔽栅的沟槽栅功率器件的制造方法
CN103837807B (zh) 测量深沟槽内载流子浓度分布的方法
WO2010079543A1 (ja) 半導体素子の製造方法
CN104409334B (zh) 一种超结器件的制备方法
CN102891093A (zh) 测量超级结深沟槽内外延层电阻纵向分布的方法
CN105633153B (zh) 超级结半导体器件及其形成方法
CN107507857B (zh) 自对准超结结构及其制备方法
CN102376533A (zh) 交替排列的p型和n型半导体薄层结构的制作方法及器件
US8519390B2 (en) Test pattern for measuring semiconductor alloys using X-ray Diffraction
CN112861199B (zh) 超级结深沟槽外延填充参数的计算方法
JP5397402B2 (ja) 半導体素子の製造方法
US9577034B2 (en) Compensation devices
CN104979214B (zh) 一种超结结构的制备方法
CN103855047B (zh) 深沟槽产品的物理分析结构及方法
CN102751313B (zh) 超级结器件及制造方法
CN106206742B (zh) 一种具有错位排列的超结p区的高压mosfet及其制造方法
CN107527818B (zh) 超级结的制造方法
JP6658406B2 (ja) 炭化珪素半導体装置の製造方法
CN104659098A (zh) 半导体装置和用于制造半导体装置的方法
CN108400093A (zh) 超级结器件工艺方法
CN103515436B (zh) 超级结功率器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140103

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140103

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130123